CN103229256B - 一种多环路的对称电感器 - Google Patents
一种多环路的对称电感器 Download PDFInfo
- Publication number
- CN103229256B CN103229256B CN201180049684.9A CN201180049684A CN103229256B CN 103229256 B CN103229256 B CN 103229256B CN 201180049684 A CN201180049684 A CN 201180049684A CN 103229256 B CN103229256 B CN 103229256B
- Authority
- CN
- China
- Prior art keywords
- loop
- conductor layer
- pair
- terminal electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims abstract description 175
- 150000001875 compounds Chemical class 0.000 claims abstract description 70
- 239000002184 metal Substances 0.000 claims description 48
- 239000000615 nonconductor Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 5
- 239000000411 inducer Substances 0.000 description 28
- 230000003071 parasitic effect Effects 0.000 description 12
- 230000013011 mating Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种对称电感器,其包含多对半环路(举例来说,312、314、316、318),第一终端电极与第二终端电极(举例来说,302、304),以及一中央分接电极(举例来说,310)。该等半环路对系在一积体电路的分别导体层(举例来说,101、201)之中。每一个半环路对皆在分别导体层之中包含一第一半环路(举例来说,312、316)与一第二半环路(举例来说,314、318)。该等第一终端电极与第二终端电极系在一第一导体层之中,而该中央分接电极则系在一第二导体层之中。第一终端电极与该中央分接电极会经由一第一串联组合被耦合,该第一串联组合包含每一个半环路对中的第一半环路。该第二终端电极与该中央分接电极会经由一第二串联组合被耦合,该第二串联组合包含每一个半环路对中的第二半环路。
Description
技术领域
本发明的一或多个实施例大体上和电感器有关,且更明确地说,系关于被施行在积体电路中的电感器。
背景技术
电感器可以用来施行电子滤波器以及共振电路。然而,积体电路中的电感器却会占据大量的面积以达所需的电感,而且,具有高品质系数(Q)的电感器亦很难被施行在一积体电路之中。
本发明的一或多个实施例可以解决一或多项上面问题。
发明内容
本发明之一实施例提供一种对称电感器,其会在一积体电路的分别导体层之中包含多个半环路对。每一个半环路对皆可能在该分别导体层之中包含一第一半环路与一第二半环路。于此实施例中,该对称电感器可能还在一第一导体层之中包含第一终端电极与第二终端电极,并且在一第二导体层之中包含一中央分接电极。该第一终端电极与该中央分接电极会经由一第一串联组合被耦合,该第一串联组合包含每一个半环路对中的第一半环路。该第二终端电极与该中央分接电极会经由一第二串联组合被耦合,该第二串联组合包含每一个半环路对中的第二半环路。
于此实施例中,该等分别导体层可能系该积体电路中不同的金属层。该中央分接电极会分离该等半环路对中之一个半环路对的该等第一半环路与第二半环路,而且该等半环路对中的该半环路对可能系在该第二导体层之中。一分别非导体区会分离该半环路对的分别导体层之中的每一个半环路对。该对称电感器可能在该等半环路对的一第一半环路对的第一半环路以及一额外半环路对的一第一半环路之间包含一交越连接线。该交越连接线与该额外半环路对可能会被设置在该第一半环路对的该分别导体层之中,而且该额外半环路对可能会被设置在该第一半环路对里面。该中央分接电极与该交越连接线可能还会进一步分离该等半环路对中的该等第一半环路与第二半环路。除了在该等半环路对的分别非导体区中以外,该等半环路对会共同延伸于该积体电路的两个横向维度。
于此实施例中,该等半环路对可能会实质上共同延伸于彼此垂直的两个横向维度,而且该等半环路对可能会沿着垂直于该等两个横向维度的另一维度被分离。每一个第一半环路都会在该第一串联组合中以第一顺序从该第一导体层被连接至该第二导体层;每一个第二半环路都会在该第二串联组合中以第二顺序从该第一导体层被连接至该第二导体层;而且该等分别导体层的该等第一顺序与第二顺序可能相同。该等第一终端电极与第二终端电极可能分别在该对称电感器的第一侧与第二侧;该等半环路对中每一个半环路对中的该等第一半环路与第二半环路中的每一者可能会在该等第一侧与第二侧中之一侧;具有每一个第一半环路的第一串联组合可能会始于该第一侧并且可能会在该等第二侧与第一侧之间交替排列;而具有每一个第二半环路的第二串联组合可能会始于该第二侧并且可能会在该等第一侧与第二侧之间交替排列。
于此实施例中,该等第一终端电极与第二终端电极可能分别在该对称电感器的第一侧与第二侧;该等半环路对中每一个半环路对中的该等第一半环路与第二半环路中的每一者可能会在该等第一侧与第二侧中之一侧;具有每一个第一半环路的第一串联组合可能会始于该第一侧并且可能会在该等第二侧与第一侧之间交替排列;而具有每一个第二半环路的第二串联组合可能会始于该第二侧并且可能会在该等第一侧与第二侧之间交替排列。该等半环路对可能包含第一半环路对与第二半环路对;该第一终端电极可能会经由该第一半环路对的第一半环路与该第二半环路对的第一半环路依序组成的第一串联组合被耦合至该中央分接电极;该第一半环路对的该第一半环路可能系在该对称电感器的两侧中的第一侧的第一导体层之中,而该第二半环路对的该第一半环路可能系在该等两侧中的第二侧的第二导体层之中;该第二终端电极可能会经由该第一半环路对的第二半环路与该第二半环路对的第二半环路依序组成的第二串联组合被耦合至该中央分接电极;该第一半环路对的该第二半环路可能系在该第二侧的第一导体层之中,而该第二半环路对的该第二半环路可能系在该第一侧的第二导体层之中;以及该等第二导体层与第一导体层可能分别系依序被设置在该积体电路之中的下方导体层与上方导体层。
于此实施例中,该等半环路对可能包含第一、第二、以及第三半环路对;该第一终端电极可能会经由该第一半环路对的第一半环路、该第二半环路对的第一半环路、以及该第三半环路对的第一半环路依序组成的第一串联组合被耦合至该中央分接电极。该第一半环路对的该第一半环路可能系在该对称电感器的两侧中的第一侧的第一导体层之中,该第二半环路对的该第一半环路可能系在该等两侧中的第二侧的分别导体层之中,而该第三半环路对的该第一半环路可能系在该第一侧的第二导体层之中。该第二终端电极可能会经由该第一半环路对的第二半环路、该第二半环路对的第二半环路、以及该第三半环路对的第二半环路依序组成的第二串联组合被耦合至该中央分接电极。该第一半环路对的该第二半环路可能系在该第二侧的第一导体层之中,该第二半环路对的该第二半环路可能系在该第一侧的分别导体层之中,而该第三半环路对的该第二半环路可能系在该第二侧的第二导体层之中。
于此实施例中,该第二导体层、该第二半环路对的该分别导体层、以及该第一导体层可能分别为依序被设置在该积体电路之中的下方导体层、中间导体层、以及上方导体层。该第二半环路对的该分别导体层、该第二导体层、以及该第一导体层可能分别为依序被设置在该积体电路之中的下方导体层、中间导体层、以及上方导体层。
于此实施例中,该等半环路对可能包含第一、第二、以及第三半环路对,该等第一半环路对与第二半环路对分别可能系一外半环路对与内半环路对,两者皆被施行在该第一导体层之中,而该第三半环路对则可能系被施行在该第二导体层之中;该第一终端电极可能会经由该第一半环路对的第一半环路、该第二半环路对的第一半环路、以及该第三半环路对的第一半环路依序组成的第一串联组合被耦合至该中央分接电极。该第一半环路对的该第一半环路可能系在该对称电感器的两侧中的第一侧的第一导体层之中,该第二半环路对的该第一半环路可能系在该等两侧中的第二侧的第一导体层之中,而该第三半环路对的该第一半环路可能系在该第一侧的第二导体层之中。该第二终端电极可能会经由该第一半环路对的第二半环路、该第二半环路对的第二半环路、以及该第三半环路对的第二半环路依序组成的第二串联组合被耦合至该中央分接电极。该第一半环路对的该第二半环路可能系在该第二侧的第一导体层之中,该第二半环路对的该第二半环路可能系在该第一侧的第一导体层之中,而该第三半环路对的该第二半环路可能系在该第二侧的第二导体层之中。
于此实施例中,该第三半环路对的第一半环路可能会被施行在该第二导体层与一第三导体层两者的第一侧,而该第三半环路对的第二半环路可能会被施行在该第二导体层与该第三导体层两者的第二侧。
本发明的对称电感器的另一实施例会在一积体电路的多个导体层之中包含多个半环路对,每一个该等半环路对皆可能在该等导体层之一者包含一第一半环路与一第二半环路。此外,该对称电感器可能还包含:一第一终端电极与一第二终端电极,两者皆在该等导体层的第一导体层之中,其中该等第一终端电极与第二终端电极可能分别被设置在该对称电感器的第一侧与第二侧;一位于该等导体层的第二导体层之中的中央分接电极,其中该中央分接电极会沿着该等第一侧与第二侧之间的对称线被设置;以及,其中该第一终端电极与该中央分接电极会经由该等半环路对中每一者的第一半环路所组成的第一串联组合被耦合,而该第二终端电极与该中央分接电极会经由该等半环路对中每一者的第二半环路所组成的第二串联组合被耦合。
于此实施例中,该第一串联组合中的每一个第一半环路可能会从该第一侧开始于该等第一侧与第二侧之间交替排列,而该第二串联组合中的每一个第二半环路可能会从该第二侧开始于该等第一侧与第二侧之间交替排列。每一个半环路对的第一半环路出现在该第一串联组合中的位置会匹配该半环路对的第二半环路出现在该第二串联组合中的位置。
本发明用以形成一对称电感器的方法的实施例可能包含:在一积体电路的分别导体层之中形成多个半环路对,每一个半环路对皆在该分别导体层之中包含一第一半环路与一第二半环路;形成一第一终端电极与一第二终端电极,两者皆在分别导体层的一第一导体层之中;在分别导体层的一第二导体层之中形成一中央分接电极;利用一由该等半环路对中每一者的第一半环路所组成的第一串联组合来耦合该第一终端电极与该中央分接电极;以及利用一由该等半环路对中每一者的第二半环路所组成的第二串联组合来耦合该第二终端电极与该中央分接电极。于此实施例中,该等分别导体层为该积体电路中不同的金属层。
应该明白的系,在后面的实施方式及专利申请范围中段落中会提出本发明的各种其它实施例。
附图说明
讨论上面的详细说明并参考下面的图式便会明白本文所揭之实施例的各项观点与优点,其中:
图1所示的系根据一实施例的一双环路对称电感器之一导体层的布局图;
图2所示的系图1的双环路对称电感器的另一导体层的布局图;
图3所示的系图1与2的双环路对称电感器的简化透视图;
图4所示的系根据一实施例在三个导体层之中具有三个环路的对称电感器的简化透视图;
图5所示的系根据一实施例在三个导体层之中具有三个环路的另一对称电感器的简化透视图;
图6所示的系根据一实施例在一导体层中具有两个环路的三环路对称电感器的简化透视图;
图7与8所示的系根据一实施例在一导体层中具有两个环路的额外三环路对称电感器的简化透视图;以及
图9所示的系图6的三环路对称电感器的一实施例的分解布局图。
具体实施方式
图1所示的系根据一实施例的一双环路对称电感器之一导体层的布局图。图1显示出该对称电感器的一第一金属层101中的一对半环路,而图2显示出该对称电感器的一第二金属层201中的一对半环路。于一实施例中,图1与2中所示的金属层101与201系一积体电路的不同金属层。
该对称电感器在图1中所示的第一金属层101中具有两个终端电极102与104。该第一半环路对包含两个半环路106与108,而且该等半环路106与108会被该第一金属层101中一相关联的非导体空乏区110分开。该第一金属层101中的另一非导体空乏区112会分开该等终端电极102与104以及该第一半环路对的该等半环路106与108。
图2所示的系图1的双环路对称电感器的另一导体层201的布局图。该对称电感器会耦合图1中所示的半环路106与108以及图2中所示的半环路202与204。该对称电感器会耦合该第一半环路对的半环路106的接触区114和该第二半环路对的半环路202的接触区206。
该对称电感器在图2中所示的第二金属层201中具有一中央分接电极210。于一实施例中,该中央分接电极会沿着该对称电感器的左侧120与右侧122之间的对称线被设置。在图1中,终端电极102系被设置在该对称电感器的左侧120而终端电极104系被设置在该对称电感器的右侧122。
该第二金属层201的一非导体空乏区212会与该第二半环路对相关联,而且该非导体空乏区212会分开该等半环路202与204。该中央分接电极210也会分开该等半环路202与204。
于一实施例中,图1中所示的第一半环路对和图2中所示的第二半环路对实质上会共同延伸于该积体电路的两个横向维度。除了该等第一金属层101与第二金属层201的非导体空乏区110、112、以及212以外,该等第一半环路对与第二半环路对会共同延伸于穿过图1与2之平面的两个横向维度。因此,该等第一半环路对与第二半环路对突出至该积体电路之表面中的部分会相同,但系该等非导体空乏区110、112、以及212的突出部除外。该等两个横向维度为垂直,而且图1与2中所示的该等两个半环路对会沿着一垂直于该等两个横向维度的垂直维度被堆迭并且分开。
于一实施例中,该对半环路106与108为匹配半环路,除了在非导体空乏区110以外,因为它们以左侧120与右侧122之间的对称线为基准彼此互为镜像。同样地,该对半环路202与204为匹配半环路,因为除了在非导体空乏区212以外它们会相互镜射。
图3所示的系图1与2的双环路对称电感器的简化透视图。图3显示该电感器的整体对称性。图中以虚线箭头来显示用以在导体层之间进行连接的接点。
该对称电感器在一积体电路的一上方导体层之中包含终端电极302与304,终端电极302系在该电感器之一侧306而终端电极304系在该电感器的另一侧308。该对称电感器还在置中于该等侧306与308之间的一下方导体层之中包含一中央分接电极310。
该第一半环路对系在该上方导体层之中并且包含半环路312与314。该第二半环路对系在该下方导体层之中并且包含半环路316与318。
该第一终端电极302与该中央分接电极310会经由该等半环路对的该等半环路312与316所组成的第一串联组合被耦合,而该第二终端电极304与该中央分接电极310会经由该等半环路对的该等半环路314与318所组成的第二串联组合被耦合。因此,该第一串联组合包含每一个半环路对之一个半环路,而该第二串联组合包含每一个半环路对的另一个半环路。
该等半环路312与316会依序被连接在该第一串联组合之中,而该等半环路314与318则会依序被连接在该第二串联组合之中。该等第一串联组合与第二串联组合两者系从该上方导体层之中的分别半环路312与314开始,而且该等第一串联组合与第二串联组合两者系结束于该下方导体层之中的分别半环路316与318。两个串联组合的导体层的顺序都系从上方导体层开始并且结束于下方导体层。因此,两个串联组合具有完全相同的导体层顺序。
该第一半环路对会促成出现在该第一串联组合中的初始半环路312以及出现在该第二串联组合中的初始半环路314。该第二半环路对则会促成出现在该第一串联组合中的最终半环路316以及出现在该第二串联组合中的最终半环路318。因此,该第一对的半环路312及314会出现在该等第一串联组合与第二串联组合中匹配的初始位置中,而该第二对的半环路316及318则会出现在该等第一串联组合与第二串联组合中匹配的最终位置中。
该等半环路312、314、316、以及318中的每一者系在该对称电感器之侧306与308中之一者处。该第一串联组合从该第一终端电极302之侧306的半环路312开始,并且该第一串联组合结束在侧308的半环路316。同样地,该第二串联组合从该第二终端电极304之侧308的半环路314开始并且结束在侧306的半环路318。因此,该第一串联组合中的半环路312与316会在侧306与308之间交替排列,而该第二串联组合中的半环路314与318则会在侧308与306之间交替排列。
于一实施例中,该等导体层为依序被创造或被设置在该积体电路中的一下方金属层与一上方金属层。该第一终端电极302会经由该第一半环路对的第一半环路312与该第二半环路对的第一半环路316依序组成的第一串联组合被耦合至该中央分接电极310。该第一半环路对的第一半环路312系在该对称电感器之第一侧306的上方金属层之中,而该第二半环路对的第一半环路316则系在第二侧308的下方金属层之中。该第二终端电极304会经由该第一半环路对的第二半环路314与该第二半环路对的第二半环路318依序组成的第二串联组合被耦合至该中央分接电极310。该第一半环路对的第二半环路314系在该第二侧308的上方金属层之中,而该第二半环路对的第二半环路318则系在该第一侧306的下方金属层之中。
该电感器对称于该中央分接电极310,因为从任一终端电极302或304至该中央分接电极310的路径系一通过分别半环路的串联组合,该等分别半环路会藉由匹配相同导体层之中的半环路对而以某种顺序在侧306与308之间交替排列。
该等半环路对在各种实施例中会被堆迭。当该等半环路对被紧密堆迭在一起并且实质上共同延伸于该积体电路的该等两个横向维度时,由每一个半环路对所产生的磁通量通常会经由其它半环路对被耦合。当此情况发生时,由该电感器所产生的电感便会与导体环路的数量平方成正比。因此,针对一指定的电感,电感器的尺寸可大幅地缩减,而积体电路则可以施行更多此等电感器。
本发明的各种实施例提供操作在广泛频率范围中的堆迭式电感器。一电感器的品质系数Q系其电抗除以其电阻。当通过一电感器的信号的频率提高时,寄生元件会导致电感器Q值下降。当电感器Q值下降过低时,包含该电感器的应用电路的操作实用性会变低,或者完全无法操作。举例来说,电感器可用来施行一可变振荡器的LC共振槽电路。高Q值的电感器会降低该可变振荡器的抖动。当该可变振荡器的调谐至越来越高的频率时,Q值会下降,直到抖动变得无法接受或者该共振槽电路无法振荡为止。经发现,具有对称性的电感器在一应用电路的差动式施行方式中会耦合较少的杂讯。
图4所示的系根据一实施例在三个导体层之中具有三个环路的对称电感器的简化透视图。该电感器对称于中央分接电极402,因为从任一终端电极404或406至该中央分接电极402的路径系一通过匹配导体层之交替侧408与410中分别半环路的串联组合。
该第一半环路对在该等终端电极404与406的上方导体层之中并且包含侧408的半环路412以及侧410的半环路414;该第二半环路对在一中间导体层之中并且包含侧410的半环路416以及侧408的半环路418;以及该第三半环路对在该中央分接电极402的下方导体层之中并且包含侧408的半环路420以及侧410的半环路422。
该第一终端电极404会经由该第一对的第一半环路412、该第二对的第一半环路416、以及该第三对的第一半环路420依序组成的第一串联组合被耦合至该中央分接电极402。该第一对的第一半环路412系在该对称电感器之第一侧408的上方导体层之中,该第二对的第一半环路416系在第二侧410的中间导体层之中,而该第三对的第一半环路420则系在该第一侧408的下方导体层之中。
该第二终端电极406会经由该第一对的第二半环路414、该第二对的第二半环路418、以及该第三对的第二半环路422依序组成的第二串联组合被耦合至该中央分接电极402。该第一对的第二半环路414系在该第二侧410的上方导体层之中,该第二对的第二半环路418系在第一侧408的中间导体层之中,而该第三对的第二半环路422则系在该第二侧410的下方导体层之中。
图5所示的系根据一实施例在三个导体层之中具有三个环路的另一对称电感器的简化透视图。图5重新排列图4之对称电感器的导体层,同时保持对称于该中央分接电极502。
该第一半环路对在该等终端电极504与506的上方导体层之中并且包含侧508的半环路512以及侧510的半环路514;该第二半环路对在下方导体层之中并且包含侧510的半环路516以及侧508的半环路518;以及该第三半环路对在一中间导体层之中并且包含侧508的半环路520以及侧510的半环路522。
当电流流经一电感器时,会跨越每一个连续半环路512、514、516、518、520、以及522的阻抗出现电压降。电极504与506之间的半环路所组成的完整串联组合依序包含半环路512、516、520、522、518、以及514。两个半环路之间的电压差会随着此串联组合中的分离距离增加而增加。
该等半环路512、514、516、518、520、以及522之间会有寄生电容,而且该寄生电容主要系在相邻导体层之相同侧的半环路之间。因此,该等主要的寄生电容系介于半环路520及其实体相邻的半环路512与518之间以及介于半环路522及其实体相邻的半环路514与516之间。
每一个寄生电容的不利效应约略为该寄生电容和跨越该寄生电容之电压降的乘积。自我共振以下的频率的电压分布系由电感来定义。相邻层之间的电压降越大,它们之间的有效电容便越大。所以,在层之间有较小电压降的排列会有较小的寄生电容。半环路520会藉由一半环路516与半环路512分开,而且半环路520会藉由一半环路522与半环路518分开。同样地,半环路522会藉由一半环路518与半环路514分开,而且半环路522会藉由一半环路520与半环路516分开。因此,图5的电感器因半环路512、514、516、518、520、以及522之间的寄生电容所造成的不利效应约略为四个寄生电容乘以跨越之一个半环路的电压差。
相反地,图4的电感器因半环路412、414、416、418、420、以及422之间的寄生电容所造成的不利效应约略为四个寄生电容乘以跨越三个半环路的电压差。因此,图5的电感器中导体层的排列明显优于图4的电感器中导体层的排列。
在图5所示的实施例中,该中央分接电极502系在下方导体层并且透过中间导体层之中的半环路520与522之间的接点被连接。于另一实施例中,该中央分接电极系在该中间导体层,直接被连接在半环路520与522之间。
图6所示的系根据一实施例在一导体层中具有两个环路的三环路对称电感器的简化透视图。该电感器对称于中央分接电极602,因为从任一终端电极604或606至该中央分接电极602的路径系一通过匹配导体层之交替侧608与610中分别半环路的串联组合。
该第一半环路对系一位于该等终端电极604与606的上方导体层之中的外侧对。该第一半环路对包含侧608的半环路612以及侧610的半环路614。该第二半环路对系一位于该外侧对半环路612与614内侧的内侧对,其同样系在上方导体层之中。该第二半环路对包含侧610的半环路616以及侧608的半环路618。该第三半环路对系在一下方导体层之中并且包含侧608的半环路620以及侧610的半环路622。
该第一终端电极604会经由该第一对的第一半环路612、该第二对的第一半环路616、以及该第三对的第一半环路620依序组成的第一串联组合被耦合至该中央分接电极602。该第一对的第一半环路612系在第一侧608的上方导体层之中,该第二对的第一半环路616系在第二侧610的上方导体层之中,而该第三对的第一半环路620则系在该第一侧608的下方导体层之中。
该第二终端电极606会经由该第一对的第二半环路614、该第二对的第二半环路618、以及该第三对的第二半环路622依序组成的第二串联组合被耦合至该中央分接电极602。该第一对的第二半环路614系在该第二侧610的上方导体层之中,该第二对的第二半环路618系在第一侧608的上方导体层之中,而该第三对的第二半环路622则系在该第二侧610的下方导体层之中。
一交越连接线包含由半环路612与614组成的外侧对以及半环路616与618组成的内侧对两者的上方导体层之中的一部分624。该交越连接线中的该部分624会耦合该外侧对的半环路612与该内侧对的半环路616。该交越连接线还包含该积体电路的中间导体层之中的一部分626。该交越连接线中的该部分626会耦合该外侧对的半环路614与该内侧对的半环路618。该中央分接电极602与具有部分624与部分626的交越连接线会分离该上方导体层之中该外侧对的半环路612与614、该上方导体层之中该内侧对的半环路616与618、以及该下方导体层之中的半环路对的半环路620与622。
图7与8所示的系根据一实施例在一导体层中具有两个环路的额外三环路对称电感器的简化透视图。图7与8为图6之对称电感器的修正例。
在一积体电路之制造过程的金属层通常并不相同。举例来说,该等上方金属层通常比较厚而且每平方的电阻会小于该等下方金属层。因此,当一上方金属层之中的一半环路和一下方金属层之中的一半环路共同延伸于两个横向维度时,该下方金属层之中的半环路的电阻通常会高于该上方金属层之中的半环路。为克服该等下方金属层之中每平方较高的电阻,二或多个该等下方金属层会被捆绑在一起,从而导致该等被捆绑的下方金属层每平方的电阻会接近甚至低于该等上方金属层每平方的电阻。
在图7中,该第三半环路对的第一半环路704系被施行在该中央分接电极702的下方导体层与该中间导体层两者的第一侧706,而该第三半环路对的第二半环路710则系被施行在该下方导体层与该中间导体层两者的第二侧708。
图8以雷同的方式捆绑一对称电感器800的下方金属层与中间金属层。
图9所示的系图6的三环路对称电感器的一实施例的分解布局图。该等三个半环路对系在一上方金属层932与一下方金属层934中,而一中间金属层936会被提供至供该上方金属层932与该下方金属层934之间的连接。该电感器会对称于中央分接电极902。
该第一半环路对系一位于该等终端电极904与906的上方金属层932中的外侧对。该第一半环路对包含侧908的半环路912以及侧910的半环路914。该第二半环路对系一位于该外侧对半环路912与914内侧的内侧对,其同样系在上方导体层932中。该第二半环路对包含侧910的半环路916以及侧908的半环路918。该第三半环路对系在一下方金属层934中并且包含侧908的半环路920以及侧910的半环路922。
该第一终端电极904会经由该第一对的第一半环路912、该下方金属层932中的交越连接线924、该第二对的第一半环路916、该中间金属层936中的连接线928、以及该第三对的第一半环路920依序组成的第一串联组合被耦合至该中央分接电极902。
该第二终端电极906会经由该第一对的第二半环路914、该中间金属层936中的交越连接线926、该第二对的第二半环路918、该中间金属层936中的连接线930、以及该第三对的第二半环路922依序组成的第二串联组合被耦合至该中央分接电极902。
在图中所示的实施例中,该上方金属层932中的半环路912、914、916、以及918的组合实质上会与该下方金属层934中的半环路920以及922的组合共同延伸于两个横向维度。于另一实施例中,该下方金属层934中的该等半环路920以及922具有分别的沟槽(图中并未显示),它们会部分或完全与该上方金属层932中用以分开半环路912与918的空间以及用以分开半环路914与916的雷同空间共同延伸。
于一实施例中,该对半环路912与914为匹配半环路,除了在靠近连接线924与926的地方以外,因为它们彼此互为对称的镜像。同样地,该对半环路916与918为匹配半环路而该对半环路920与922为匹配半环路,因为它们实质上为对称。
本发明中的一或多个实施例被视为可应用至包含电感器的各式各样系统。熟习本技术的人士从本说明书的讨论中便会明白并可实行本文所揭示的一或多个实施例。该等实施例可以被施行在特定应用积体电路(ASIC)之中或系被施行在可成系逻辑装置之中。本发明希望本说明书及图中所示的实施例仅系作为范例,而本发明的真实范畴与精神则系由下面的权利要求来明确规定。
Claims (7)
1.一种对称电感器,其包括:
第一终端电极与第二终端电极,两者皆在多个导体层之中的第一导体层之中,所述多个导体层包括第一、第二、第三导体层;
中央分接电极,其是位于所述多个导体层之中的第二导体层之中;以及
多个半环路对,其包括第一、第二、第三半环路对,所述第一半环路对及所述第二半环路对分别为外半环路对及内半环路对,两者皆是被施行在所述第一导体层之中;
其中所述第一终端电极会经由所述第一半环路对的第一半环路、所述第二半环路对的第一半环路和所述第三半环路对的第一半环路所依序组成的串联组合被耦合至所述中央分接电极;
其中所述第一半环路对的第一半环路是在所述对称电感器的两侧中的第一侧的第一导体层之中,所述第二半环路对的第一半环路是在所述两侧中的第二侧的第一导体层之中,而所述第三半环路对的第一半环路是在所述第一侧的第二导体层和第三导体层之中;
其中所述第二终端电极会经由所述第一半环路对的第二半环路、所述第二半环路对的第二半环路和所述第三半环路对的第二半环路所依序组成的串联组合被耦合至所述中央分接电极;
其中所述第一半环路对的第二半环路是在所述第二侧的第一导体层之中,所述第二半环路对的第二半环路是在所述第一侧的第一导体层之中,而所述第三半环路对的第二半环路是在所述第二侧的第二导体层和第三导体层之中。
2.如权利要求第1项的对称电感器,其中所述中央分接电极会分离所述多个半环路对中之一个半环路对的第一半环路与第二半环路,且所述多个半环路对中之所述一个半环路对是在所述第二导体层之中。
3.如权利要求第1或2项的对称电感器,其中所述半环路对的导体层之中存在非导体区,其会分离每一个半环路对的第一半环路和第二半环路。
4.如权利要求第1项的对称电感器,其中所述第三导体层为所述第二导体层下方之层,所述第二导体层为所述第一导体层下方之层。
5.一种用以形成对称电感器的方法,其包括:
在积体电路的多个导体层之中形成多个半环路对,所述多个导体层包括第一、第二、第三导体层;
形成第一终端电极与第二终端电极,两者皆在所述多个导体层的第一导体层之中;
在所述多个导体层的第三导体层之中形成中央分接电极;
其中所述多个半环路对包括第一、第二、第三半环路对,所述第一半环路对及所述第二半环路对分别为外半环路对及内半环路对,两者皆是被施行在所述第一导体层之中;
经由所述第一半环路对的第一半环路、所述第二半环路对的第一半环路和所述第三半环路对的第一半环路所依序组成的串联组合,将所述第一终端电极耦合至所述中央分接电极;
其中所述第一半环路对的第一半环路是在所述对称电感器的两侧中的第一侧的第一导体层之中,所述第二半环路对的第一半环路是在所述两侧中的第二侧的第一导体层之中,而所述第三半环路对的第一半环路是在所述第一侧的第二导体层和第三导体层之中;
经由所述第一半环路对的第二半环路、所述第二半环路对的第二半环路和所述第三半环路对的第二半环路所依序组成的串联组合,将所述第二终端电极耦合至所述中央分接电极;
其中所述第一半环路对的第二半环路是在所述第二侧的第一导体层之中,所述第二半环路对的第二半环路是在所述第一侧的第一导体层之中,而所述第三半环路对的第二半环路是在所述第二侧的第二导体层和第三导体层之中。
6.如权利要求第5项的方法,其中所述多个导体层为所述积体电路中之多个不同金属层。
7.如权利要求第5项的方法,其中所述第三导体层为所述第二导体层下方之层,所述第二导体层为所述第一导体层下方之层。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/906,006 | 2010-10-15 | ||
US12/906,006 US20120092119A1 (en) | 2010-10-15 | 2010-10-15 | Multiple-loop symmetrical inductor |
PCT/US2011/051247 WO2012050703A1 (en) | 2010-10-15 | 2011-09-12 | A multiple-loop symmetrical inductor |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103229256A CN103229256A (zh) | 2013-07-31 |
CN103229256B true CN103229256B (zh) | 2016-06-29 |
Family
ID=44674899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180049684.9A Active CN103229256B (zh) | 2010-10-15 | 2011-09-12 | 一种多环路的对称电感器 |
Country Status (7)
Country | Link |
---|---|
US (2) | US20120092119A1 (zh) |
EP (1) | EP2628164B1 (zh) |
JP (1) | JP5674955B2 (zh) |
KR (1) | KR101441837B1 (zh) |
CN (1) | CN103229256B (zh) |
TW (1) | TWI451454B (zh) |
WO (1) | WO2012050703A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120092119A1 (en) | 2010-10-15 | 2012-04-19 | Xilinx, Inc. | Multiple-loop symmetrical inductor |
CN103400820B (zh) * | 2013-01-30 | 2016-08-10 | 威盛电子股份有限公司 | 半导体装置 |
US9865392B2 (en) | 2014-06-13 | 2018-01-09 | Globalfoundries Inc. | Solenoidal series stacked multipath inductor |
US9570233B2 (en) | 2014-06-13 | 2017-02-14 | Globalfoundries Inc. | High-Q multipath parallel stacked inductor |
US20160064137A1 (en) * | 2014-09-02 | 2016-03-03 | Apple Inc. | Capacitively balanced inductive charging coil |
US9356556B1 (en) | 2015-08-06 | 2016-05-31 | Xilinx, Inc. | Circuits for and methods of implementing a dual-mode oscillator |
CN109216316B (zh) * | 2017-07-03 | 2020-09-08 | 无锡华润上华科技有限公司 | 堆叠螺旋电感 |
US11164694B2 (en) * | 2019-09-27 | 2021-11-02 | Apple Inc. | Low-spurious electric-field inductor design |
TWI749398B (zh) * | 2019-11-15 | 2021-12-11 | 瑞昱半導體股份有限公司 | 電感電容振盪器及共模共振腔 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10261385A1 (de) * | 2002-12-30 | 2004-07-22 | Newlogic Technologies Ag | Monolithisch integrierter Transformator |
TW200818459A (en) * | 2006-10-02 | 2008-04-16 | Via Tech Inc | On-chip inductor |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267512A (ja) * | 2000-03-23 | 2001-09-28 | Matsushita Electric Ind Co Ltd | スパイラルインダクタ |
JP2002050740A (ja) * | 2000-08-03 | 2002-02-15 | Matsushita Electric Ind Co Ltd | スパイラルインダクタ |
KR100420948B1 (ko) * | 2001-08-22 | 2004-03-02 | 한국전자통신연구원 | 병렬 분기 구조의 나선형 인덕터 |
JP4010818B2 (ja) * | 2002-02-01 | 2007-11-21 | Necエレクトロニクス株式会社 | 半導体集積回路 |
US6759937B2 (en) * | 2002-06-03 | 2004-07-06 | Broadcom, Corp. | On-chip differential multi-layer inductor |
US6967555B2 (en) * | 2002-10-17 | 2005-11-22 | Via Technologies Inc. | Multi-level symmetrical inductor |
TWI287239B (en) * | 2002-12-10 | 2007-09-21 | Univ Nat Central | Symmetric three-dimension type inductor |
US7489220B2 (en) * | 2005-06-20 | 2009-02-10 | Infineon Technologies Ag | Integrated circuits with inductors in multiple conductive layers |
EP1855297B1 (de) | 2006-05-08 | 2016-07-13 | Infineon Technologies Austria AG | Signalübertrager und Signalübertragungsvorrichtung mit einem Signalübertrager |
FR2919108B1 (fr) * | 2007-07-18 | 2010-05-28 | St Microelectronics Sa | Inductance comprenant des boucles sur plusieurs niveaux de metallisation |
US7692511B2 (en) | 2008-03-21 | 2010-04-06 | Sychip Inc. | Compact balun transformers |
US20100193904A1 (en) * | 2009-01-30 | 2010-08-05 | Watt Jeffrey T | Integrated circuit inductor with doped substrate |
US20120092119A1 (en) | 2010-10-15 | 2012-04-19 | Xilinx, Inc. | Multiple-loop symmetrical inductor |
-
2010
- 2010-10-15 US US12/906,006 patent/US20120092119A1/en not_active Abandoned
-
2011
- 2011-09-12 CN CN201180049684.9A patent/CN103229256B/zh active Active
- 2011-09-12 KR KR1020137012398A patent/KR101441837B1/ko active IP Right Grant
- 2011-09-12 EP EP11760636.8A patent/EP2628164B1/en active Active
- 2011-09-12 JP JP2013533858A patent/JP5674955B2/ja active Active
- 2011-09-12 WO PCT/US2011/051247 patent/WO2012050703A1/en active Application Filing
- 2011-09-28 TW TW100134918A patent/TWI451454B/zh active
-
2012
- 2012-05-03 US US13/463,497 patent/US8358192B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10261385A1 (de) * | 2002-12-30 | 2004-07-22 | Newlogic Technologies Ag | Monolithisch integrierter Transformator |
TW200818459A (en) * | 2006-10-02 | 2008-04-16 | Via Tech Inc | On-chip inductor |
Also Published As
Publication number | Publication date |
---|---|
WO2012050703A1 (en) | 2012-04-19 |
TWI451454B (zh) | 2014-09-01 |
KR20130054471A (ko) | 2013-05-24 |
EP2628164A1 (en) | 2013-08-21 |
KR101441837B1 (ko) | 2014-09-18 |
US20120212315A1 (en) | 2012-08-23 |
TW201230088A (en) | 2012-07-16 |
CN103229256A (zh) | 2013-07-31 |
US20120092119A1 (en) | 2012-04-19 |
EP2628164B1 (en) | 2016-06-08 |
US8358192B2 (en) | 2013-01-22 |
JP5674955B2 (ja) | 2015-02-25 |
JP2013539924A (ja) | 2013-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103229256B (zh) | 一种多环路的对称电感器 | |
CN104702242B (zh) | 变频谐振电路和变频滤波器 | |
US9306528B2 (en) | Composite LC resonator and band pass filter | |
JP2010239172A (ja) | 共振器およびフィルタ | |
TWI656731B (zh) | Multilayer LC filter | |
US20190260343A1 (en) | Lc filter | |
US20170170798A1 (en) | Low pass filter | |
JP4303693B2 (ja) | 積層型電子部品 | |
EP3044825B1 (en) | Waveguide | |
US10848120B2 (en) | Multilayer LC filter | |
US10122340B2 (en) | LC filter | |
US9948264B2 (en) | Electronic component | |
US10340875B2 (en) | Electronic component | |
US9882544B2 (en) | Electronic component | |
US10171060B2 (en) | High pass filter | |
US10771035B2 (en) | Multilayer LC filter | |
JP4242722B2 (ja) | 積層型フィルタ | |
JP2006148959A (ja) | アンテナ装置 | |
JP2011223136A (ja) | 電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |