JP5674321B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5674321B2
JP5674321B2 JP2010029973A JP2010029973A JP5674321B2 JP 5674321 B2 JP5674321 B2 JP 5674321B2 JP 2010029973 A JP2010029973 A JP 2010029973A JP 2010029973 A JP2010029973 A JP 2010029973A JP 5674321 B2 JP5674321 B2 JP 5674321B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
preceramic polymer
metal film
ceramic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010029973A
Other languages
English (en)
Other versions
JP2010199578A (ja
Inventor
ゲープル クリスティアン
ゲープル クリスティアン
ブラムル ハイコ
ブラムル ハイコ
ヘルマン ウルリッヒ
ヘルマン ウルリッヒ
ファイ トビアス
ファイ トビアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Publication of JP2010199578A publication Critical patent/JP2010199578A/ja
Application granted granted Critical
Publication of JP5674321B2 publication Critical patent/JP5674321B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Description

本発明は、請求項１のプリアンブル部分に従う半導体装置、特にパワー半導体装置に関するものである。
このような半導体装置は特許文献１から周知である。この周知の半導体装置の場合、アンダーフィル部は、接触部を設けられている半導体の表面と膜結合から形成されている電気接続装置との間に、エポキシ樹脂から形成されている。特に、パワー半導体装置の場合、動作中に相対的な高温が発生する。
アンダーフィル部のために用いられる周知のエポキシ樹脂は、冷凍状態で、ほとんどの場合−４０℃の温度で保存されなければならない。材料は、実際にはせいぜい３度解凍され得る。そうでなければエポキシ樹脂の特性は変化し、いずれにせよ特にエポキシ樹脂のポットライフが低減される。処理のために不利益ではあるが最初にエポキシ樹脂を解凍することは必要である。これには時間を要する。これまではアンダーフィル部材料として用いられてきたエポキシ樹脂の更なる欠点は、エポキシ樹脂が最大で１７０℃の連続動作で耐熱性しか有さないことである。その上、この周知の材料は、２００℃より低いガラス転移温度ＴＧを有している。ガラス転移温度ＴＧより高いと、この線形の熱膨張率（ＣＴＥ）は急激に変化する。これは、例えばリフローソルダリング時のようなアンダーフィル部の製造以降の方法ステップ時に望ましくない損傷或いは欠陥を引き起こす可能性がある。最後に、この周知の材料の熱伝導率は特別高くはない。熱伝導率は通常０．２５〜０．５Ｗ／ｍＫである。その結果、動作中に相対的に大きい熱量を放出するパワー半導体装置を製造するには適していない或いは制約がある。
ＵＳ６，６２４，２１６ ＤＥ１０３５５９２５Ａ１
本発明の課題は、従来技術による欠点を取り除くことである。特に電気的な接続装置と接続することによって安定性が高められる半導体装置について述べられる。
この課題は、請求項１の特徴により解決される。本発明の好適実施形態は、請求項２〜７の特徴から明らかになる。
本発明に従い、アンダーフィル部がゲル状或いは熱硬化性形態で存在するプレセラミックポリマーから形成されるマトリックスを有するように設けられ、膜結合が、電気絶縁膜を介して第２金属膜によって積層されている第１金属膜を含有し、この第１金属膜が、半導体の接触部に導電接続されている。提案されるアンダーフィル部は、電気絶縁され、優れた耐熱性を有している。マトリックスの線形の熱膨張率（ＣＴＥ）に関して、半導体と電気接続装置との間の接続の優れた安定性が達成されるように調整され得る。更に、提案されるプレセラミックポリマーは室温で保存され得る。この場合、ポリマーのポットライフは室温で数カ月である。
本発明の趣旨において、「接触部」の概念は、特に表面に対して設けられる接触面であると解釈され、絶縁手段により相互分離される。このような接触面は、平面或いは凸状或いは凹状で構成され得る。「膜結合」の概念は、少なくとも１つの金属膜層と少なくとも１つの電気絶縁膜層とから成るフレキシブルな積層と解釈される。少なくとも１つの電気絶縁膜層は貫通孔を有している可能性があるため、これにより、金属膜層は貫通孔により接触がなされ得る。この点では、例えば特許文献２を参照すると、この文献では、一例として膜結合が述べられている。この文献の開示内容は、膜結合の記述の参照により開示に含まれる。
「プレセラミックポリマー」の概念は１つのポリマーと解釈され、このポリマーは、温度が上昇すると共に、最初はゲル状へその後熱硬化性状態へ転移する。熱硬化性状態では、プレセラミックポリマーは連続使用で通常３００℃までの耐熱性を有する。更に温度が上昇する場合、プレセラミックポリマーからセラミック材料は製造され得る。プレセラミックポリマーに属するのは、例えばポリシラン、ポリカルボシラン、ポリオルガノシラザンである。
有利な実施形態に従うと、プレセラミックポリマーは、８０体積％まで、好適には５０体積％までの充填程度を有する充填材料によって充填されている。これによって、特にプレセラミックポリマーのフロー特性は調整できる。
適切には、充填材料は、セラミック材料から形成され、０．５〜５００μｍの範囲の平均粒子サイズを有するパウダーである。提案されるセラミック材料は大体において不活性である。このセラミック材料の添加は、望ましくない化学的な二次反応を引き起こさない。提案される平均粒子サイズは、例えばニードルディスペンサ或いはジェット或いは同様の従来の適用方法によって、プレセラミックポリマーを適用することを可能にする。
セラミック材料の熱伝導率λは、室温で１０Ｗ／ｍＫより大きいと適切であり、２０Ｗ／ｍＫより大きいと好適である。これによって、充填程度ごとに応じて、セラミック材料によって充填されるプレセラミックポリマーの熱伝導率を２Ｗ／ｍＫより大きい値まで増加させることが可能である。これによって、提案される材料は、特に動作中に相対的に大きい熱量を放出するパワー半導体装置を製造するのに適している。
セラミック材料は、適切には次のグループから選択される、即ち、ＢＮ、ＳｉＣ、Ｓｉ３Ｎ４、ＡｌＮ、ステアタイト、コーディエライトからである。提案されるセラミック材料は、高い熱伝導率により際立っている。
プレセラミックポリマーのゲル状或いは熱硬化性形態の夫々所望の形態は、プレセラミックポリマーの架橋程度により決定される。他方、架橋程度は、例えば熱エネルギーを供給することにより調整され得る。これによって、プレセラミックポリマーの硬さと剛性とは夫々の要望に適合され得る。プレセラミックポリマーは、両形態において、金属、特にアルミニウム或いは銅に対する高い保持力を有し、これによって、特に電気接合装置と半導体との間に強固な結合が実現する。
プレセラミックポリマーは、次のグループから選択されることが適切であることが証明された、即ち、ポリシロキサン、ポリシラザン、ポリカルボシランからである。前述した材料によって、特にポットライフを増加できると同様に保存安定性を簡素化できる。６〜９ヶ月のポットライフが室温で保存する場合達成され得る。粘性は、充填材料の種類、充填材料の平均粒子サイズ及び充填程度によって夫々の要望に適合され得る。
別の実施形態に従うと、半導体の、表面に対向する下面が基板と接続されるように設けられる。半導体、特にパワー半導体は、基板に接着され得、又は、取付け方法例えばねじ留めによっても取り付けられ得る。
以下に、本発明の実施例が図面に基づいてより詳細に説明される。
半導体装置の概略断面図である。 図１の「Ａ」で示された部分の詳細図である。
図示されている半導体装置の場合、基板１には、第１パワー半導体２が第１放熱プレート３を挿入して、同様に第２パワー半導体４が第２放熱プレート５を挿入して取り付けられている。第１パワー半導体２は例えばパワーダイオードで、第２パワー半導体４はパワートランジスタであっても良い。
符号６によって通常の電気接続装置が示され、この接続装置は膜結合から形成されている。この膜結合は第１金属膜７を含有し、この第１金属膜７は電気絶縁膜８を介して第２金属膜９によって積層されている。第１金属膜７は、第１半導体エレメント２及び第２半導体エレメント４の表面に示されている接触部１０に導電接続されている。この接触部１０は接触面であっても良い。
符号１１は第３半導体を、ここでは駆動素子を示しており、この駆動素子は、ここでは細いワイヤの形態をして形成されている接触部１０を用いて第２金属膜９に導電接続されている。
第４パワー半導体１２は接触部１０を有し、この接触部１０は第２金属膜９と接触領域１３との間のボンディング接続から成っており、この接触領域１３は第４パワー半導体１２の別の表面に設けられている。
勿論、パワー半導体の位置に、放熱プレートを有する或いは有さない他の半導体、又は、他の要素が来ることも可能である。
特に図２からわかるように、体積Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６は、接続装置６に面している、パワー半導体２、４、１１、１２の表面の間にありアンダーフィル部１４によって充填されている。ここでは、アンダーフィル部１４はプレセラミックポリマー、好適にはポリシロキサンから形成され、このプレセラミックポリマーは１〜５μｍの範囲の平均粒子サイズを有するＳｉＣパウダーによって２０〜３５％の充填程度で充填されている。ここでは、アンダーフィル部１４は熱硬化性状態にある。これは、３００℃までの範囲の動作温度においてでさえ、提案されるアンダーフィル部はその特性をほとんど変えない利点を有している。反対に、提案されるアンダーフィル部１４は、パワー半導体２、４、１１、１２によって発生する熱が、特に膜結合６の金属膜７、９へ効率的に放出され運び去られるように機能する。
１ 基板
２ 第１パワー半導体
３ 第１放熱プレート
４ 第２パワー半導体
５ 第２放熱プレート
６ 接続装置
７ 第１金属膜
８ 絶縁膜
９ 第２金属膜
１０ 接触部
１１ 第３パワー半導体
１２ 第４パワー半導体
１３ 接触面
１４ アンダーフィル部
Ｖ１〜Ｖ６ 体積

Claims (7)

  1. 接触部（１０）を備える表面を有している半導体（２、４、１１、１２）が膜結合（７、８、９）から形成された電気接続装置（６）と接続されている半導体装置であって、前記電気接続装置（６）と前記半導体（２、４、１１、１２）の前記表面との間にアンダーフィル部（１４）が設けられている半導体装置において、
    前記アンダーフィル部（１４）がゲル状或いは熱硬化性形態で存在するプレセラミックポリマーから形成されたマトリックスを有していて、前記膜結合は、電気絶縁膜を介して第２金属膜によって積層されている第１金属膜を含有し、前記第１金属膜は、前記半導体の前記接触部に導電接続されていることを特徴とする半導体装置。
  2. 前記プレセラミックポリマーが、８０体積％までの充填程度で充填材料によって充填されている、請求項１に記載の半導体装置。
  3. 前記充填材料が、セラミック材料から形成され且つ０．５〜５００μｍの範囲の平均粒子サイズを有するパウダーである、請求項２に記載の半導体装置。
  4. 前記セラミック材料の熱伝導率λが、室温で１０Ｗ／ｍＫより大きい、請求項３に記載の半導体装置。
  5. 前記セラミック材料が、ＢＮ、ＳｉＣ、Ｓｉ３Ｎ４、ＡｌＮ、ステアタイト、コーディエライトのグループから選択されている、請求項３又は４に記載の半導体装置。
  6. 前記プレセラミックポリマーが、ポリシロキサン、ポリシラザン、ポリカルボシランのグループから選択されている、請求項１〜５のうちのいずれか一項に記載の半導体装置。
  7. 前記半導体（２、４、１１、１２）の前記表面に対向する下面が、基板（１）と接続されている、請求項１〜６のうちのいずれか一項に記載の半導体装置。
JP2010029973A 2009-02-16 2010-02-15 半導体装置 Expired - Fee Related JP5674321B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009000888A DE102009000888B4 (de) 2009-02-16 2009-02-16 Halbleiteranordnung
DE102009000888.8 2009-02-16

Publications (2)

Publication Number Publication Date
JP2010199578A JP2010199578A (ja) 2010-09-09
JP5674321B2 true JP5674321B2 (ja) 2015-02-25

Family

ID=42181148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010029973A Expired - Fee Related JP5674321B2 (ja) 2009-02-16 2010-02-15 半導体装置

Country Status (6)

Country Link
US (1) US8564126B2 (ja)
EP (1) EP2219213B1 (ja)
JP (1) JP5674321B2 (ja)
KR (1) KR101630879B1 (ja)
CN (1) CN101807565B (ja)
DE (1) DE102009000888B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012222012B4 (de) * 2012-11-30 2017-04-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und ein Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102013108185B4 (de) 2013-07-31 2021-09-23 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102015116165A1 (de) * 2015-09-24 2017-03-30 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
DE102022111579A1 (de) 2022-05-10 2023-11-16 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654246A (en) * 1985-02-04 1997-08-05 Lanxide Technology Company, Lp Methods of making composite ceramic articles having embedded filler
EP0586149A1 (en) 1992-08-31 1994-03-09 Dow Corning Corporation Hermetic protection for integrated circuits, based on a ceramic layer
US5436083A (en) * 1994-04-01 1995-07-25 Dow Corning Corporation Protective electronic coatings using filled polysilazanes
DE69606942T2 (de) * 1995-09-25 2000-10-05 Dow Corning Verwendung von präkeramischen Polymeren als Klebstoffe für Elektronik
US6319740B1 (en) * 1995-10-27 2001-11-20 Honeywell International Inc. Multilayer protective coating for integrated circuits and multichip modules and method of applying same
US5780163A (en) * 1996-06-05 1998-07-14 Dow Corning Corporation Multilayer coating for microelectronic devices
US6624216B2 (en) 2002-01-31 2003-09-23 National Starch And Chemical Investment Holding Corporation No-flow underfill encapsulant
US6940173B2 (en) 2003-01-29 2005-09-06 International Business Machines Corporation Interconnect structures incorporating low-k dielectric barrier films
DE10340438B4 (de) * 2003-09-02 2005-08-04 Epcos Ag Sendemodul mit verbesserter Wärmeabführung
DE10355925B4 (de) * 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
US20060062985A1 (en) * 2004-04-26 2006-03-23 Karandikar Prashant G Nanotube-containing composite bodies, and methods for making same
DE102006013078B4 (de) 2006-03-22 2008-01-03 Semikron Elektronik Gmbh & Co. Kg Kompaktes Leistungshalbleitermodul mit Verbindungseinrichtung
DE102007006706B4 (de) 2007-02-10 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
JP2010155870A (ja) * 2007-04-20 2010-07-15 Denki Kagaku Kogyo Kk 熱伝導性コンパウンドおよびその製造方法
US8637627B2 (en) * 2007-12-06 2014-01-28 Rohm And Haas Company Phenoxyphenyl polysiloxane composition and method for making and using same

Also Published As

Publication number Publication date
US8564126B2 (en) 2013-10-22
KR20100093493A (ko) 2010-08-25
EP2219213A2 (de) 2010-08-18
DE102009000888B4 (de) 2011-03-24
US20100264537A1 (en) 2010-10-21
CN101807565A (zh) 2010-08-18
JP2010199578A (ja) 2010-09-09
EP2219213A3 (de) 2010-11-03
CN101807565B (zh) 2015-05-13
DE102009000888A1 (de) 2010-08-26
KR101630879B1 (ko) 2016-06-15
EP2219213B1 (de) 2012-07-25

Similar Documents

Publication Publication Date Title
CN101197361B (zh) 功率模块及其制造方法
US9153564B2 (en) Power module package and method of manufacturing the same
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
JP6127837B2 (ja) 半導体装置
US20120138946A1 (en) Semiconductor device and method of manufacturing the same
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
JP5674321B2 (ja) 半導体装置
JP2011040565A (ja) 熱伝導シート、これを用いた半導体装置およびその製造方法
JP5668216B2 (ja) 電子電力モジュール、および前記モジュールを製造するための方法
JP6337954B2 (ja) 絶縁基板及び半導体装置
JP6246057B2 (ja) 半導体装置
JP2016122719A (ja) 半導体モジュールの製造方法
JP2010245563A (ja) 部品ユニット
JP5258825B2 (ja) パワー半導体装置及びその製造方法
JP2010192898A (ja) 少なくとも１つのコンポーネントを受け止めるための基板と、基板製造方法
JP3793562B2 (ja) セラミック回路基板
JP2008181922A (ja) 熱伝導基板、その製造方法および熱伝導基板を用いた半導体装置
CN113921484A (zh) 包括具有改进的处理特性的热界面材料的半导体器件封装
TW201035377A (en) Aluminum-graphite complex, heat radiating component using the same and LED luminescent member
JP2008124390A (ja) 半導体装置
JP2006156721A (ja) 部品ユニット
JP4581655B2 (ja) 放熱板
JP5181852B2 (ja) 熱伝導性接着剤および接着構造体
JP2009123823A (ja) 発光素子パッケージおよびそれを実装した発光装置
CN114946022A (zh) 散热器一体型绝缘电路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140630

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

R150 Certificate of patent or registration of utility model

Ref document number: 5674321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees