CN113921484A - 包括具有改进的处理特性的热界面材料的半导体器件封装 - Google Patents

包括具有改进的处理特性的热界面材料的半导体器件封装 Download PDF

Info

Publication number
CN113921484A
CN113921484A CN202110781575.1A CN202110781575A CN113921484A CN 113921484 A CN113921484 A CN 113921484A CN 202110781575 A CN202110781575 A CN 202110781575A CN 113921484 A CN113921484 A CN 113921484A
Authority
CN
China
Prior art keywords
range
semiconductor device
device package
die
interface structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110781575.1A
Other languages
English (en)
Inventor
M·迈尔
E·菲尔古特
A·罗特
K·罗特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN113921484A publication Critical patent/CN113921484A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种半导体器件封装(100)包括导电载体(10)、设置在载体(10)上的半导体管芯(20)、密封载体(10)的部分和半导体管芯(20)的密封剂(40)、电绝缘且导热的界面结构，其特别地覆盖载体(10)的暴露表面部分和密封剂(40)的连接表面部分，其中界面结构(30)包括在‑40℃至150℃之间的范围内的玻璃化转变温度，更具体地，范围的下限为‑30℃、‑20℃、‑10℃、0℃、10℃、20℃或30℃，更具体地，范围的上限为140℃、130℃、120℃、110℃、100℃、90℃、80℃、70℃、60℃、50℃或40℃。

Description

包括具有改进的处理特性的热界面材料的半导体器件封装
技术领域
本公开涉及半导体器件封装和用于制造半导体器件封装的方法。
背景技术
在半导体封装领域中，特别是关于功率封装，通常的问题是将半导体管芯中产生的热量可靠地消散到外部。通常，安装在电载体上的半导体管芯用封装化合物浇铸，从而电载体的表面区域保持空置。然后，可以将热界面结构(TIM，热界面材料)安装在封装结构的一部分和电载体的表面区域上，所述热界面结构将电载体相对于其周围环境电隔离。然后，用户可以在这种半导体器件封装上安装例如热沉形式的散热元件，以便能够在半导体器件封装的操作期间将累积的废热从半导体器件封装消散到外围。这在许多不同的应用中是有利的，例如EV充电、电动汽车、可再生能源、家用电器等。
半导体封装的操作性能通常受到热量的限制，热量可以传递到诸如热沉的冷却单元。因此，热界面材料(TIM)用作电载体和冷却单元之间的界面材料。关于TIM，过去已经使用了不同的材料，其中有例如热油脂。然而，这些材料可能缺乏足够的电隔离，并且通常不可靠，因为在操作循环期间，它们的热机械稳定性可能会受到影响。此外，有时可能发生没有正确地执行热油脂的分配，从而导致部件的可能的热问题。例如，在生产线上热胶不均匀的分配可能是有问题的。
作为使用热油脂的替代，可以使用可附着箔形式的热界面材料。这种方法的缺点是，价格高和涉及热传导性能的额外组装工作，以及热界面材料相对于管芯载体和散热体的显著的接触热阻。
TIM的另一种替代品是基于硅树脂基材料的材料。它们表现出突出的导热性，因为它们紧密地装配在电载体和热沉之间的间隙中。然而，它们也已经证明在处理期间对刮擦敏感。防止这种损坏可以使得更容易将这种技术引入到更广泛的应用中。处理碰撞(例如刮擦)可导致应用的故障性能降低。
发明内容
迄今可知没有一种TIM材料：a)能够在室温下安全处理，同时b)在工作温度下允许一定的柔软性和一致性。出于这个和其他原因，存在对本公开的需要。
本公开的第一方面涉及一种半导体器件封装，包括导电载体、设置在载体上的半导体管芯、密封载体的部分和半导体管芯的密封剂、电绝缘且导热的界面结构，其具体地覆盖载体的暴露表面部分和密封剂的连接表面部分，其中界面结构包括在-40℃至150℃之间的范围内的玻璃化转变温度，更具体地，范围的下限为-30℃、-20℃、-10℃、0℃、10℃或20℃或30℃，更具体地，范围的上限为140℃、130℃、120℃、110℃、100℃、90℃、80℃、70℃、60℃、50℃或40℃。
本公开的第二方面涉及一种制造半导体器件封装的方法，所述方法包括将半导体管芯安装在导电载体上，通过密封剂密封载体的部分和半导体管芯，形成电绝缘且导热的界面结构，其具体地用于覆盖载体的暴露表面部分和密封剂的连接表面部分，包括在-40℃至150℃之间的范围内的玻璃化转变温度，更具体地，范围的下限为-30℃、-20℃、-10℃、0℃、10℃、20℃或30℃，更具体地，范围的上限为140℃、130℃、120℃、110℃、100℃、90℃、80℃、70℃、60℃、50℃或40℃。
附图说明
包括附图以提供对实施例的进一步理解，并且附图被并入本说明书中并构成本说明书的一部分。附图示出了实施例，并且与说明一起用于解释实施例的原理。将容易理解其他实施例和实施例的许多预期优点，因为通过参考以下具体实施方式它们变得更好理解。
附图中的元件不一定相对于彼此成比例。相似的附图标记表示相应的类似部件。
图1示出了根据示例的第一方面的半导体器件封装的示意性截面侧视图表示。
图2示出了描绘针对根据本公开的低Tg环氧材料和已知的硅树脂材料的测量的进入到样品表面中的位移与样品上的载荷的关系的示图。
图3示出了描绘根据本公开的低Tg环氧材料和铝热沉之间的测量的热阻与温度的关系的条形图。
图4包括图4A和4B，并且示意性地示出了温度对低Tg环氧材料和热沉之间的热阻的影响。
图5包括图5A和5B，并且示出了包括可以覆盖有公共TIM结构(5B)的两个电分离的载体区域(5A)的示例性半导体器件封装的俯视图。
图6示出了用于例示根据第二方面的制造半导体器件封装的方法的流程图。
具体实施方式
在以下具体实施方式中，参考附图，其形成具体实施方式的一部分，并且其中通过图示示出了可以实施本公开的具体实施例。在这方面，参考所描述的(多个)附图的取向使用诸如“顶部”、“底部”、“前面”、“后面”、“前导”、“尾随”等方向术语。因为实施例的部件可以以多个不同的取向定位，所以方向术语用于说明目的而绝非限制性的。应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑变化。因此，以下具体实施方式不应被理解为限制性的，并且本公开的范围由所附权利要求限定。
应当理解，除非另外特别指出，否则本文中所描述的各种示例性实施例的特征可彼此组合。
如在本说明书中所采用的，术语“接合”、“附接”、“连接”、“耦合”和/或“电连接/电耦合”不意味着元件或层必须直接接触在一起；可以分别在“接合”、“附接”、“连接”、“耦合”和/或“电连接/电耦合”的元件之间提供中间元件或层。然而，根据本公开，上述术语可以可选地还具有元件或层直接接触在一起的特定含义，即，分别在“接合”、“附接”、“连接”、“耦合”和/或“电连接/电耦合”的元件之间不提供中间元件或层。
此外，关于形成或设置于表面“上方”的部分、元件或材料层所使用的词语“上方”在本文中可用于表示部分、元件或材料层“间接地”设置(例如，放置、形成、沉积等)于所暗示的表面上，其中一个或多个附加部分、元件或层布置在所暗示的表面与部分、元件或材料层之间。然而，关于形成或设置于表面“上方”的部分、元件或材料层所使用的词语“上方”可以可选地还具有部分、元件或材料层“直接地”设置(例如，放置、形成、沉积等)于所暗示的表面上，例如与所暗示的表面直接接触的特定含义。
详细描述
根据示例性实施例，提供了一种半导体器件封装，其包括导电载体、设置在载体上的半导体管芯、密封载体的部分和半导体管芯的密封剂、以及覆盖载体的暴露表面部分和密封剂的连接表面部分的电绝缘且导热的界面结构，所述界面结构例如在外表面处附着到散热体，其中所述界面结构由具有填充有填料颗粒的环氧树脂基体的材料制成，填料颗粒例如包括AlO、ZrO2、Si3N4、BN、AlN、金刚石等(特别是金属氧化物或金属氮化物填料颗粒)或者由其组成，其质量百分比在75％和98％之间的范围内，特别是在83％和96％之间的范围内，更特别是在90％和95％之间的范围内。
根据另一示例性实施例，提供了一种制造半导体器件封装的方法，其中所述方法包括将半导体管芯安装在导电载体上，通过密封剂密封载体的部分和半导体管芯，以及形成(例如密封)电绝缘且导热的界面结构，例如用于覆盖载体的暴露表面部分和密封剂的连接表面部分，并且例如在外表面处附着到散热体，其中所述界面结构由具有填充有填料颗粒的环氧树脂基体的材料制成，所述填料颗粒例如包括AlO、ZrO2、Si3N4、BN、AlN、金刚石等(特别是金属氧化物和/或金属氮化物填料颗粒)或者由其组成，其质量百分比在75％和98％之间的范围内，特别是在90％和95％之间的范围内。
根据又一示例性实施例，提供了一种半导体器件封装，其包括导电载体，所述导电载体包括多个电绝缘的分离载体区域，特别地，多个载体区域彼此分离设置并且相互间隔开以便形成相互电绝缘的岛；多个半导体管芯，每个半导体管芯安装在载体区域中的相应的一个载体区域上；密封剂，其密封载体的部分和半导体管芯；以及公共的电绝缘且导热的界面结构，特别地，连续或整体结构在空间上延伸超出多个载体区域和分配的半导体管芯，覆盖载体区域的暴露表面部分和密封剂的连接表面部分。
根据又一示例性实施例，提供了一种制造半导体器件封装的方法，其中所述方法包括将多个半导体管芯中的每一个安装在导电载体的多个电绝缘的分离载体区域中的相应一个载体区域上，通过密封剂密封载体的部分和电子管芯，以及形成覆盖载体区域的暴露表面部分和密封剂的连接表面部分的公共的电绝缘且导热的界面结构。
根据又一示例性实施例，具有上述特征的界面材料用于在半导体器件封装的管芯载体与散热体或冷却单元之间提供电隔离和热耦合。
根据本公开的示例性实施例，提供了一种具有特定范围的玻璃化转变温度Tg的热界面材料。具有这种特性的热界面材料可以包括就处理和安装而言在室温下足够的硬度和耐刮擦性，以及在高于60℃的工作温度下足够的柔软度和可压缩性。更具体地，可以选择Tg值在室温和工作温度之间的热界面材料，使得半导体器件封装在客户侧的处理和安装可以用非常高的硬度和耐刮擦性的TIM层来完成，并且操作半导体器件封装可以用高柔软度和可压缩性以及低模量的TIM层来完成。
特别地，当界面结构具有在以下限定范围内的模量(特别是在绝热或等温条件下)时，获得足够柔软且足够稳定的界面结构，其具有填充间隙的机械柔软性以改善热耦合，并且提供机械刚性以便即使在存在刮擦或分层力的情况下也可靠地确保电绝缘。对于给定的模量范围，获得期望的高柔软性。由于这种柔软性，热界面材料能够基本上填充散热体的表面上的任何微间隙，从而改善外部热耦合。当封装上的热界面材料因此被压靠在散热体上时，没有或至少没有较大的微观空气体积形式的热间隙出现。另一方面，避免了太软的特性，其可能对热界面材料的电可靠性和分层危险具有不期望的影响。同时，提供了一种鲁棒(在处理和安装方面)且抗刮擦的解决方案。在适当的压缩性数值下，可以实现热界面结构的材料适当地使自身适应热沉的材料。
上述技术优点尤其可以通过由环氧树脂基体构成热界面材料而获得，在所述环氧树脂基体中嵌入足够大量的适当导热和电绝缘的填料颗粒(例如金属氧化物和/或金属氮化物，尤其是ZrO2、Si3N4、BN、AlN、金刚石等组成的组中的至少一种)。
有利地，单个公共热界面结构(例如公共热界面层)可以覆盖多个相互电绝缘的载体区域，其中载体区域中的每一个承载多个电子管芯中的相应一个电子管芯。就形成公共热界面结构而言，这允许在封装或电子部件的背面上在相互电去耦的管芯载体区域上一起处理多个共同封装的电子管芯。更具体地，可以在一个单个的公共过程中执行形成用于多个管芯载体区域的热界面结构，因此非常高效。
作为将具有所述有利特性的热界面结构附着到电子元件的载体上(以及可选地，附加地附着到密封剂上)，所述载体继而附着到散热体上的替代方案，还可以将界面结构牢固地附着到散热体上。然后，可以将这种其上具有附着的热界面结构的散热体附着到电子部件的载体的暴露表面部分上，所述电子部件本身在其载体的暴露表面上不具有热界面结构。
在实施例中，界面结构在22℃的温度下具有在50MPa和500MPa之间的范围内的硬度，更具体地，范围的下限为60MPa、70MPa、80MPa、90MPa或100MPa，更具体地，范围的上限为450MPa、400MPa、350MPa、300MPa、250MPa、200MPa、150MPa或100MPa，并且在100℃的温度下具有在10MPa和100MPa之间的范围内的硬度，更具体地，范围的下限为20MPa、30MPa、40MPa或50MPa，更具体地，范围的上限为90MPa、80MPa、70MPa或60MPa。
在本申请的上下文中，术语“硬度”，也称为“维氏硬度”，可以特别表示热界面结构的材料的标准化微硬度。为此，可以用限定的力将棱锥形金刚石主体形式的压头压在热界面材料的表面上，并测量所得到的突出或位移深度。为了测量硬度，压头可以实施为正方形棱锥形式的金刚石，这导致压头形状能够产生几何形状相似的压痕而与尺寸无关，压痕具有明确限定的测量点，并且压头具有高的抗自变形性。维氏硬度(HV数)则可通过比率F/A来确定，其中F是施加到金刚石上的力，A是所得凹痕的表面积。
在实施例中，界面结构在22℃的温度下包括在1MPa和30MPa之间的范围内的杨氏模量，更具体地，范围的下限为2MPa、3MPa、4MPa、5MPa、6MPa、7MPa、8MPa、9MPa或10MPa，更具体地，范围的上限为28MPa、26MPa、24MPa、22MPa、20MPa、18MPa、16MPa、14MPa、12MPa或10MPa，并且在100℃的温度下包括在0.1MPa和5MPa之间的范围内的杨氏模量，更具体地，范围的下限为0.2MPa、0.3MPa、0.4MPa、0.5MPa、0.6MPa、0.7MPa、0.8MPa、0.9MPa或1.0MPa，更具体地，范围的上限为4.5MPa、4.0MPa、3.5MPa、3.0MPa、2.5MPa、2.0MPa、1.5MPa或1.0MPa。
杨氏模量，也表示为拉伸模量，是线性弹性固体材料的机械特性，并且表示拉伸(或压缩)材料样品所需的力(每单位面积)。在给定的杨氏模量值的范围内，热界面材料足够柔软，以提供与散热体的平滑且无间隙的接触。然而，热界面材料的可压缩性在该范围内没有被放大，其在操作期间保持期望的电和机械特性。
在实施例中，界面结构包括在50μm和1000μm之间的范围内的厚度，更具体地，范围的下限为60μm、70μm、80μm、90μm或100μm，更具体地，范围的上限为900μm、800μm、700μm、600μm、500μm、400μm、300μm或200μm。例如，厚度可以是大约250μm。热界面材料的足够高的厚度允许封装内部的载体与其外部之间的可靠的介电或电绝缘分离。然而，热界面材料越厚，热界面结构的热能移除能力受到的影响就越强。给定的范围允许同时获得适当的热条件和电条件。此外，即使在苛刻的条件下，也可以用所提及的厚度确保耐刮擦性。
在实施例中，界面结构具有至少1Wm-1K-1的导热率，特别是至少2Wm-1K-1的导热率，更特别是在3Wm-1K-1和25Wm-1K-1之间的范围内。热界面材料应当同时适当地电绝缘和导热。为了获得这一点，物理边界条件是有挑战性的。然而，已经证明，一方面，所提及的导热率值高于典型的密封剂(例如模制化合物)的导热率值，使得热界面材料有效地从封装中移除热量，并且还允许为热界面材料提供足够的介电特性。
在实施例中，界面结构由单层组成。因此，提供用于同时满足各种热机械和电特性的多层的复合层堆叠是不必要的。已经证明单层就足够了。这也减少了形成热界面结构的工作量。
在实施例中，热界面结构可以包括聚合物，特别是聚合物基体。聚合物基体可以例如包括环氧材料或由环氧材料组成。也可以由硅树脂和环氧材料的聚合物混合物来构成基体。此外，可以使用聚酰亚胺和/或聚丙烯酸酯和/或氰酸酯和/或BMI(双马来酰亚胺)和/或酚醛清漆和/或胺作为基体材料。在有利的实施例中，热塑性材料可以用作基体材料。这种热塑料尤其在高温下可提供高的柔软性，从而允许界面材料尤其在高温值下将其自身调节到接触表面。作为基体的示例提及的各种材料也可以组合以形成多材料基体。
在实施例中，填料颗粒包括由氧化铝、氧化硅、氮化硼、氧化锆、氮化硅、金刚石和氮化铝组成的组中的至少一种或由其组成。这些和其他填料颗粒之间的任何种类的混合物或组合都是可能的。利用所提及的用于填充物颗粒的材料，例如微小球体或珠，可以特别地促进导热率和介电行为。可任选地，可以包括一种或多种其他添加剂作为填料颗粒或加入到填料颗粒中。示例是硅树脂颗粒、硅油、热塑性材料颗粒、炭黑等。可以加入这些添加剂以调节一个或多个物理参数，例如降低杨氏模量。此外，可以调节填料颗粒的表面特性(例如通过涂覆，例如用硅烷涂层涂覆以改善粘附性，这继而对移除热能力具有积极影响)。通过这种表面处理，可以调整界面材料的一种或多种物理特性(例如防潮、促进粘附、改善导热率等)。
在实施例中，填料颗粒的质量百分比为至少80％，特别是至少90％。因此，已经证明，已经非常小百分比的基体材料，例如硅树脂或环氧基材料，足以提供期望的柔软度。因此，绝大多数的热界面材料可以由填料颗粒形成，通过所述填料颗粒可以自由地调节热、电和机械特性方面的各种要求。
在实施例中，热界面结构由陶瓷化合物材料制成，例如硅树脂网格中的氧化铝颗粒。
在实施例中，半导体器件封装被配置为由引线框架连接的功率模块、晶体管外形(TO)电子部件、四方扁平无引线封装(QFN)封装、小外形(SO)封装、小外形晶体管(SOT)封装和薄小外形封装(TSOP)封装组成的组中的一个。因此，根据示例性实施例的封装与标准封装概念完全兼容(特别是与标准TO封装概念完全兼容)，并且外部表现为传统封装，这对于用户来说是非常方便的。在实施例中，封装被配置为功率模块，例如模制功率模块。例如，封装的示例性实施例可以是智能功率模块(IPM)。封装的另一示例性实施例是双列直插式封装(DIP)。
在实施例中，界面结构在密封剂的整个主表面上方以及在电子部件的主表面处的载体的整个暴露表面部分上方延伸。换言之，封装的一个整主表面可以涂覆有热界面材料。这可以是热界面材料的制造过程的结果，所述制造过程优选地不基于热界面箔与封装的附着，而是与此相反，通过模制或层压来执行热界面材料的一体成形。此外，这种用热界面结构对封装的一个整表面的完全涂覆进一步提高了机械鲁棒性和对封装的内部和外部之间的不期望的蠕变电流的危险的抑制。因此，根据本公开的示例性实施例，热界面结构的尺寸精确地适合封装的尺寸是有利的。优选地，热界面结构的外形和封装的一个主表面的外形相同。然而，由于夹持区域需要一定的空间，因此热界面层在扇入结构中也可以小于封装区域。
在实施例中，载体包括多个不同厚度的部分。这在载体的不同部分的电和机械特性方面增加了设计灵活性。或者，载体可以在其整个延伸范围内具有均匀的厚度。
在实施例中，界面结构通过由模制(特别是压缩模制或传递模制)、模版印刷和层压组成的组中的至少一种形成(特别是封装)。因此，这种制造方法可以促进一体式热界面的形成，所述热界面还可以与载体和/或密封剂混合。或者，可以用生成或加成(例如软件控制)的制造过程来制造界面结构，例如打印，特别是三维打印。因此，所提到的制造过程优于将热界面箔附着在封装的其余部分上。通过模制或层压，热界面结构可以通过施加压力和热而连接到封装的其余部分，可选地在真空下，优选地伴随有固化反应。
在实施例中，通过化学改性界面结构的材料，尤其是通过由交联和熔化或任何化学反应组成的组中的至少一种，将界面结构连接到载体的暴露表面部分和密封剂的连接表面部分。热界面材料与载体和/或密封剂的整体特性可以通过引发热界面结构形成的化学反应而进一步提高。
根据本公开的示例性实施例的热界面结构易于使用，并且提供即插即用封装，因为在封装和热沉之间不需要另外的材料(例如不可靠的热油脂和/或膏)。由于根据本公开的示例性实施例，对热油脂的处理是不必要的，因此不再有顾客由于不熟练地处理热油脂而无意地影响电子设备的性能的危险。
界面结构的材料的导热率可以高于密封剂的材料的导热率。例如，密封剂的材料的导热率可以在0.8Wm-1K-1和8Wm-1K-1之间的范围内，特别是在2Wm-1K-1和4Wm-1K-1之间的范围内。例如，界面结构的材料可以是环氧树脂基材料(或者可以基于任何其他树脂基材料和/或其组合制成)，其可以包括用于改善导热率的填料颗粒。例如，这种填料颗粒可以包括氧化铝(和/或氮化硼、氮化铝、金刚石、氮化硅)或由其组成。对于包括氧化锆、氮化硼、氮化硅、金刚石等或由其组成的材料，可以获得15Wm-1K-1的值，可能获得在20Wm-1K-1和30Wm-1K-1之间的范围内的值。
在实施例中，载体包括引线框架或由引线框架组成。引线框架可以是管芯封装内的金属结构，其被配置用于将信号从电子管芯传送到外部，和/或反之亦然。封装或电子部件内的电子管芯可以附接到引线框架，且接着可以提供键合引线以用于将电子管芯的焊盘附接到引线框架的引线。随后，可以在塑料壳体或任何其他密封剂中模制引线框架。在引线框架的外部，可以切断引线框架的对应部分，从而分离相应引线。在这种切断之前，可以进行其他过程，例如电镀、最终测试、包装等，如本领域技术人员已知的。在封装之前，可以例如用粘合促进剂涂覆引线框架或管芯载体。
在实施例中，半导体器件封装还包括附着或将附着到界面结构的上述散热体，用于消散电子管芯在封装操作期间产生的热量。例如，散热体可以是适当导热体的板，例如铜或铝或石墨、金刚石、复合材料和/或上述材料的组合和/或其他材料，其可以具有冷却翅片等以进一步促进可以从电子管芯经由管芯载体和界面结构热传导到散热体的热消散。可以进一步通过冷却流体(例如空气或水(更一般地，气体和/或液体))来促进经由散热体移除热量，所述冷却流体可以在电子部件外部沿着散热体流动。也可以实施热管。
在实施例中，半导体器件封装适于双侧冷却。例如，第一界面结构可以将封装的管芯和载体与第一散热体热耦合，而第二界面结构可以将封装的管芯和载体与第二散热体热耦合。
在实施例中，半导体管芯被配置为功率半导体管芯。因此，半导体管芯可以用于例如汽车领域中的功率应用，并且可以例如具有至少一个集成绝缘栅双极晶体管(IGBT)和/或至少一个另一类型的晶体管(例如MOSFET、JFET等)和/或至少一个集成二极管。这种集成电路元件可以例如以硅技术或基于宽带隙半导体(例如碳化硅)来制造。半导体功率管芯可以包括一个或多个场效应晶体管、二极管、反相器电路、半桥、全桥、驱动器、逻辑电路、其他器件等。
在实施例中，半导体管芯经历垂直电流流动。根据本公开的示例性实施例的封装架构特别适合于高功率应用，在这种应用中期望垂直的电流流动，即，在垂直于电子管芯的两个相对主表面的方向上的电流流动，其中一个主表面用于将半导体管芯安装在载体上。
作为形成半导体管芯的基底的衬底或晶圆，可以使用半导体衬底，优选硅衬底。或者，可以提供氧化硅或另一绝缘体衬底。也可以实现锗衬底或III-V族半导体材料。例如，示例性实施例可以以GaN或SIC技术来实施。
结合附图，根据下面的描述和所附权利要求，上述和其他目的、特征和优点将变得显而易见，在附图中，相似的部件或元件由相似的附图标记表示。
图1示出了根据示例的第一方面的半导体器件封装的示意性截面侧视图表示。
图1的半导体器件封装100包括导电载体10、设置在载体10上的半导体管芯20、密封载体10的部分和半导体管芯20的密封剂40、覆盖载体10的暴露表面部分和密封剂40的连接表面部分的电绝缘且导热的界面结构30，其中界面结构30由环氧树脂材料制成并且包括约35℃的玻璃化转变温度。
此外，界面结构30的树脂基体填充有由氧化铝制成的填料颗粒，其中填料颗粒在环氧树脂材料中的质量百分比约为95％。
在图1所示的实施例中，载体10是引线框架10，其包括用于在其上安装半导体管芯20的管芯焊盘10.1和多个外部引线10.2，所述外部引线中的至少一个通过键合引线50与半导体管芯20的上部接触焊盘连接。半导体管芯20是IGBT管芯，半导体器件封装100是TO封装。
在本申请的公开中，半导体器件封装100可以安装在热沉60上。在本实施例中，热沉60由铝块制成，所述铝块包括多个翅片61，用于改善向环境的散热。
图2示出了描绘针对根据本公开的环氧材料和已知的硅树脂材料的测量的进入到样品表面中的位移与样品上的载荷的关系的示图。
如上所述进行测量，即通过以限定的力将棱椎形金刚石主体形式的压头按压在热界面材料的表面上，并测量所得到的位移深度。在22℃的温度T下进行测量。
不同灰色阴影区域I和II示出了根据本公开的材料(I)和先前使用的硅树脂基材料(II)的测量结果。I的下部曲线示出了用如结合图1所示和所述的热界面材料进行的测量，因此Tg＞T。I的上部曲线示出了用不同组成的材料进行的测量，Tg＝210℃。II的曲线示出了两种不同硅树脂材料的测量结果。
可以清楚地看出，对于先前使用的硅树脂材料，即使非常低的载荷量也足以引起进入材料表面的显著位移。另一方面，根据本公开的环氧材料在甚至高的载荷值下也显示具有相当小的位移的鲁棒行为。因此，这些材料对于在客户侧处理相应的半导体器件封装是非常有利的。
图3示出了描绘根据本公开的环氧材料和铝热沉之间的测量的热阻Rth与温度的关系的条形图，并且包括图4A和4B的图4示意性地示出了在不同温度下热界面材料和热沉之间的接触区处的情况。
如在条形图中可以看出的，Rth值从25℃温度下的1.7K/W的相对高值连续降低至150℃温度下的低于1.5K/W的值。这种降低可以由热界面层的软化和热界面材料相应地流动和蔓延到热沉表面中的中空空间和凹陷中来解释，这导致接触面积的增加和热流的相应增加。
图5包括图5A和5B，并且示出了包括可以覆盖有公共TIM结构(5B)的两个电分离的载体区域(5A)的示例性半导体器件封装的俯视图。
如图5所示的半导体器件封装200是上述实施例的示例，其中半导体器件封装设置有多个电绝缘的分离的载体区域和多个半导体管芯，特别地，多个载体区域彼此分离地设置并且相互间隔开以便形成相互电绝缘的岛，每个半导体管芯安装在载体区域中的相应一个载体区域上。
图5A示出了在施加热界面层之前的半导体器件封装200。半导体器件封装200例如可以是包括第一管芯焊盘210.1上的IGBT管芯和第二管芯焊盘210.2上的二极管管芯的封装，其中二极管可以并联电连接到IGBT。第一管芯焊盘210.1和第二管芯焊盘210.2可以安装在公共引线框架上并且彼此电隔离。
图5B示出了在施加热界面层230之后的半导体器件封装200。如可以看出的，不必为管芯焊盘中的每一个的后表面提供单独的热界面层。相反，可以施加一个单个的均匀热界面层230，覆盖封装的所有管芯焊盘的后表面。
图6示出了用于例示根据第二方面的制造半导体器件封装的方法的流程图。
图6的方法330包括将半导体管芯安装在导电载体上(310)，通过密封剂密封载体的部分和半导体管芯(320)，以及形成电绝缘且导热的界面结构，特别地用于覆盖载体的暴露表面部分和密封剂的连接表面部分，所述界面结构包括在-40℃到150℃之间的范围内的玻璃化转变温度Tg(330)。
更具体地，温度Tg的范围的下限也可以是-30℃、-20℃、-10℃、0℃、10℃、20℃或30℃，并且更具体地，范围的上限也可以是140℃、130℃、120℃、110℃、100℃、90℃、80℃、70℃、60℃、50℃或40℃。
所述方法的其他实施例可以通过包括上面结合根据第一方面的半导体器件封装描述的其他特征来形成。
示例1是一种半导体器件封装，包括导电载体、设置在载体上的半导体管芯、密封载体的部分和半导体管芯的密封剂、电绝缘且导热的界面结构，其特别地覆盖载体的暴露表面部分和密封剂的连接表面部分，其中界面结构(30)包括在-40℃至150℃之间的范围内的玻璃化转变温度，更具体地，范围的下限为-30℃、-20℃、-10℃、0℃、10℃、20℃或30℃，更具体地，范围的上限为140℃、130℃、120℃、110℃、100℃、90℃、80℃、70℃、60℃、50℃或40℃。
示例2是根据示例1所述的半导体器件封装，其中界面结构包括树脂材料，特别是环氧树脂材料。
示例3是根据示例2所述的半导体器件封装，其中界面结构包括填充有填料颗粒的树脂基体，特别地填料颗粒包括由金属氧化物、金属氮化物、氧化铝、氧化硅、氮化硼、氧化锆、氮化硅、金刚石和氮化铝组成的组中的至少一种。
示例4是根据示例3所述的半导体器件封装，其中填料颗粒的质量百分比在75％和98％之间的范围内，更具体地，范围的下限为80％、85％、90％或95％，更具体地，范围的上限为97％、96％或95％。
示例5是根据前述示例中的任一个所述的半导体器件封装，其中界面结构在22℃的温度下包括在50MPa和500MPa之间的范围内的硬度，更具体地，范围的下限为60MPa、70MPa、80MPa、90MPa或100MPa，更具体地，范围的上限为450MPa、400MPa、350MPa、300MPa、250MPa、200MPa、150MPa或100MPa。
示例6是根据前述示例中的任一个所述的半导体器件封装，其中界面结构在100℃的温度下包括在10MPa和100MPa之间的范围内的硬度，更具体地，范围的下限为20MPa、30MPa、40MPa或50MPa，更具体地，范围的上限为90MPa、80MPa、70MPa、60MPa或50MPa。
示例7是根据前述示例中的任一个所述的半导体器件封装，其中界面结构在22℃的温度下包括在1MPa和30MPa之间的范围内的杨氏模量，更具体地，范围的下限为2MPa、3MPa、4MPa、5MPa、6MPa、7MPa、8MPa、9MPa或10MPa，更具体地，范围的上限为28MPa、26MPa、24MPa、22MPa、20MPa、18MPa、16MPa、14MPa、12MPa或10MPa。
示例8是根据前述示例中的任一个所述的半导体器件封装，其中界面结构在100℃的温度下包括在0.1MPa和5MPa之间的范围内的杨氏模量，更具体地，范围的下限为0.2MPa、0.3MPa、0.4MPa、0.5MPa、0.6MPa、0.7MPa、0.8MPa、0.9MPa或1.0MPa，更具体地，范围的上限为4.5MPa、4.0MPa、3.5MPa、3.0MPa、2.5MPa、2.0MPa、1.5MPa或1.0MPa。
示例9是根据前述示例中的任一个所述的半导体器件封装，其中界面结构包括在50μm和1000μm之间的范围内的厚度，更具体地，范围的下限为60μm、70μm、80μm、90μm或100μm，更具体地，范围的上限为900μm、800μm、700μm、600μm、500μm、400μm、300μm或200μm。
示例10是根据前述示例中的任一个所述的半导体器件封装，其中载体是引线框架的一部分、直接铜键合(DCB)、活性金属钎焊(AMB)或隔离金属衬底(IMS)中的一个或多个。
示例11是根据前述示例中的任一个所述的半导体器件封装，其中半导体管芯(20)包括垂直晶体管管芯、MOSFET管芯、IGBT管芯、SiC-MOS管芯、Cool-MOS管芯、S-FET管芯、栅极驱动器管芯、控制器或连接性管芯中的一个或多个。
示例12是根据前述示例中的任一个所述的半导体器件封装，其中半导体器件封装是分立或标准化封装、分立或标准化功率封装、TO封装、TO220封装、TO247封装、TO263封装、D2PAK封装、顶侧冷却器封装或智能功率模块中的一种或多种。
示例13是一种制造半导体器件封装的方法，所述方法包括将半导体管芯安装在导电载体上，通过密封剂密封载体的部分和半导体管芯，形成电绝缘且导热的界面结构，特别地用于覆盖载体的暴露表面部分和密封剂的连接表面部分，界面结构包括-40℃至150℃的范围内的玻璃化转变温度，更具体地，范围的下限为-30℃、-20℃、-10℃、0℃、10℃、20℃或30℃，更具体地，范围的上限为140℃、130℃、120℃、110℃、100℃、90℃、80℃、70℃、60℃、50℃或40℃。
示例14是根据示例13所述的方法，其中，界面结构包括树脂材料，特别是环氧树脂材料。
示例15是根据示例13或14所述的方法，其中界面结构包括填充有填料颗粒的树脂基体，特别地填料颗粒包括由金属氧化物、金属氮化物、氧化铝、氧化硅、氮化硼、氧化锆、氮化硅、金刚石和氮化铝组成的组中的至少一种。
示例16是根据示例15所述的方法，其中填料颗粒的质量百分比在75％和98％之间的范围内，更具体地，所述范围的下限为80％、85％、90％或95％，更具体地，所述范围的上限为97％、96％或95％。
另外，虽然本公开的实施例的特定特征或方面可能已经关于若干实施方式中的仅一个实施方式而公开，但是如对于任何给定或特定的应用可能是期望的和有利的，这样的特征或方面可以与其他实施方式的一个或多个其他特征或方面组合。此外，就在具体实施方式或权利要求书中使用术语“包含”、“具有”、“带有”或其其他变型而言，这些术语旨在以类似于术语“包括”的方式是包含性的。此外，应当理解，本公开的实施例可以在分立电路、部分集成电路或完全集成电路或编程装置中实现。此外，术语“示例性的”仅意图作为示例，而不是最佳或最优的。还应当理解，为了简单和便于理解，本文中描述的特征和/或元件以相对于彼此的特定尺寸示出，并且实际尺寸可以与本文中示出的尺寸实质上不同。
尽管在本文中已经示出和描述了具体实施例，但是本领域普通技术人员将理解，在不脱离本公开的范围的情况下，各种替代和/或等同实施方式可以代替所示出和所描述的具体实施例。本申请旨在覆盖本文讨论的具体实施例的任何调整或变化。因此，本公开旨在仅由权利要求及其等同方案限定。

Claims (16)

1.一种半导体器件封装(100)，包括：
导电载体(10)；
半导体管芯(20)，设置在所述载体(10)上；
密封剂(40)，密封所述载体(10)的部分和所述半导体管芯(20)；
电绝缘且导热的界面结构(30)，特别地，覆盖所述载体(10)的暴露表面部分和所述密封剂(40)的连接表面部分；
其中，所述界面结构(30)包括在-40℃至150℃之间的范围内的玻璃化转变温度，更具体地，所述范围的下限为-30℃、-20℃、-10℃、0℃、10℃、20℃或30℃，更具体地，所述范围的上限为140℃、130℃、120℃、110℃、100℃、90℃、80℃、70℃、60℃、50℃或40℃。
2.根据权利要求1所述的半导体器件封装(100)，其中，
所述界面结构(30)包括树脂材料，特别是环氧树脂材料。
3.根据权利要求2所述的半导体器件封装(100)，其中，
所述界面结构(30)包括填充有填料颗粒的树脂基体，特别地，填料颗粒包括由金属氧化物、金属氮化物、氧化铝、氧化硅、氮化硼、氧化锆、氮化硅、金刚石和氮化铝组成的组中的至少一种。
4.根据权利要求3所述的半导体器件封装(100)，其中，
所述填料颗粒的质量百分比在75％和98％之间的范围内，更具体地，所述范围的下限为80％、85％、90％或95％，更具体地，所述范围的上限为97％、96％或95％。
5.根据前述权利要求中的任一项所述的半导体器件封装(100)，其中，
所述界面结构(30)在22℃的温度下包括在50MPa和500MPa之间的范围内的硬度，更具体地，所述范围的下限为60MPa、70MPa、80MPa、90MPa或100MPa，更具体地，所述范围的上限为450MPa、400MPa、350MPa、300MPa、250MPa、200MPa、150MPa或100MPa。
6.根据前述权利要求中的任一项所述的半导体器件封装(100)，其中，
所述界面结构(30)在100℃的温度下包括在10MPa和100MPa之间的范围内的硬度，更具体地，所述范围的下限为20MPa、30MPa、40MPa或50MPa，更具体地，所述范围的上限为90MPa、80MPa、70MPa、60MPa或50MPa。
7.根据前述权利要求中的任一项所述的半导体器件封装(100)，其中，
所述界面结构(30)在22℃的温度下包括在1MPa和30MPa之间的范围内的杨氏模量，更具体地，所述范围的下限为2MPa、3MPa、4MPa、5MPa、6MPa、7MPa、8MPa、9MPa或10MPa，更具体地，所述范围的上限为28MPa、26MPa、24MPa、22MPa、20MPa、18MPa、16MPa、14MPa、12MPa或10MPa。
8.根据前述权利要求中的任一项所述的半导体器件封装(100)，其中，
所述界面结构(30)在100℃的温度下包括在0.1MPa和5MPa之间的范围内的杨氏模量，更具体地，所述范围的下限为0.2MPa、0.3MPa、0.4MPa、0.5MPa、0.6MPa、0.7MPa、0.8MPa、0.9MPa或1.0MPa，更具体地，所述范围的上限为4.5MPa、4.0MPa、3.5MPa、3.0MPa、2.5MPa、2.0MPa、1.5MPa或1.0MPa。
9.根据前述权利要求中的任一项所述的半导体器件封装(100)，其中，
所述界面结构(30)包括在50μm和1000μm之间的范围内的厚度，更具体地，所述范围的下限为60μm、70μm、80μm、90μm或100μm，更具体地，所述范围的上限为900μm、800μm、700μm、600μm、500μm、400μm、300μm或200μm。
10.根据前述权利要求中的任一项所述的半导体器件封装(100)，其中，
所述载体(10)是引线框架的一部分、直接铜键合(DCB)、活性金属钎焊(AMB)或隔离金属衬底(IMS)中的一个或多个。
11.根据前述权利要求中的任一项所述的半导体器件封装(100)，其中，
所述半导体管芯(20)包括垂直晶体管管芯、MOSFET管芯、IGBT管芯、SiC-MOS管芯、Cool-MOS管芯、S-FET管芯、栅极驱动器管芯、控制器或连接性管芯或感测管芯中的一个或多个。
12.根据前述权利要求中的任一项所述的半导体器件封装(100)，其中，
所述半导体器件封装(100)是分立或标准化封装、分立或标准化功率封装、TO封装、TO220封装、TO247封装、TO263封装、D2PAK封装、顶侧冷却器封装、功率模块或智能功率模块中的一种或多种。
13.一种制造半导体器件封装的方法，所述方法包括：
将半导体管芯安装在导电载体上，
通过密封剂密封所述载体的部分和所述半导体管芯；
形成电绝缘且导热的界面结构，特别地，用于覆盖所述载体的暴露表面部分和所述密封剂的连接表面部分，所述界面结构包括在-40℃至150℃之间的范围内的玻璃化转变温度，更具体地，所述范围的下限为-30℃、-20℃、-10℃、0℃、10℃、20℃或30℃，更具体地，所述范围的上限为140℃、130℃、120℃、110℃、100℃、90℃、80℃、70℃、60℃、50℃或40℃。
14.根据权利要求13所述的方法，其中，
所述界面结构包括树脂材料，特别是环氧树脂材料。
15.根据权利要求13或14所述的方法，其中，
所述界面结构包括填充有填料颗粒的树脂基体，特别地，填料颗粒包括由金属氧化物、金属氮化物、氧化铝、氧化硅、氮化硼、氧化锆、氮化硅、金刚石和氮化铝组成的组中的至少一种。
16.根据权利要求15所述的方法，其中，
所述填料颗粒的质量百分比在75％和98％之间的范围内，更具体地，所述范围的下限为80％、85％、90％或95％，更具体地，所述范围的上限为97％、96％或95％。
CN202110781575.1A 2020-07-09 2021-07-08 包括具有改进的处理特性的热界面材料的半导体器件封装 Pending CN113921484A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20185063.3A EP3937227A1 (en) 2020-07-09 2020-07-09 A semiconductor device package comprising a thermal interface material with improved handling properties
EP20185063.3 2020-07-09

Publications (1)

Publication Number Publication Date
CN113921484A true CN113921484A (zh) 2022-01-11

Family

ID=71607703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110781575.1A Pending CN113921484A (zh) 2020-07-09 2021-07-08 包括具有改进的处理特性的热界面材料的半导体器件封装

Country Status (3)

Country Link
US (1) US20220013433A1 (zh)
EP (1) EP3937227A1 (zh)
CN (1) CN113921484A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3518278A1 (en) * 2018-01-30 2019-07-31 Infineon Technologies AG Power semiconductor module and method for producing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
CN105659711A (zh) * 2013-10-17 2016-06-08 住友电木株式会社 环氧树脂组合物、带有树脂层的载体材料、金属基电路基板和电子装置
DE102015118245A1 (de) * 2015-10-26 2017-04-27 Infineon Technologies Austria Ag Thermisches Schnittstellenmaterial mit definierten thermischen, mechanischen und elektrischen Eigenschaften

Also Published As

Publication number Publication date
EP3937227A9 (en) 2022-03-02
US20220013433A1 (en) 2022-01-13
EP3937227A1 (en) 2022-01-12

Similar Documents

Publication Publication Date Title
US20210020541A1 (en) Thermal interface material having defined thermal, mechanical and electric properties
US10957559B2 (en) Thermally conductive structure for heat dissipation in semiconductor packages
CN109216313B (zh) 具有包括钎焊的导电层的芯片载体的模制封装
TWI415228B (zh) 半導體封裝結構、覆晶封裝、及半導體覆晶封裝的形成方法
US9420731B2 (en) Electronic power device and method of fabricating an electronic power device
CN107039374B (zh) 功能化的接合结构
US8897015B2 (en) Base plate
US9397018B2 (en) Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
JP6336138B2 (ja) 半導体装置
CN108604578B (zh) 电力用半导体装置及其制造方法
JP2014216459A (ja) 半導体装置
KR20190132330A (ko) 다이 부착 방법 및 그러한 방법에 기초하여 제조된 반도체 디바이스
US20220102249A1 (en) Dual side cooling power module and manufacturing method of the same
US11626351B2 (en) Semiconductor package with barrier to contain thermal interface material
CN113921484A (zh) 包括具有改进的处理特性的热界面材料的半导体器件封装
JP2009070934A (ja) パワー半導体モジュール及びその製法
JP2016143846A (ja) 半導体装置
JP5258825B2 (ja) パワー半導体装置及びその製造方法
JP5928324B2 (ja) 電力用半導体装置
EP4120336A1 (en) A semiconductor power module with two different potting materials and a method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination