JP5669614B2 - 画像表示装置及びその制御方法 - Google Patents

画像表示装置及びその制御方法 Download PDF

Info

Publication number
JP5669614B2
JP5669614B2 JP2011033682A JP2011033682A JP5669614B2 JP 5669614 B2 JP5669614 B2 JP 5669614B2 JP 2011033682 A JP2011033682 A JP 2011033682A JP 2011033682 A JP2011033682 A JP 2011033682A JP 5669614 B2 JP5669614 B2 JP 5669614B2
Authority
JP
Japan
Prior art keywords
image
images
value
arrangement
difference value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011033682A
Other languages
English (en)
Other versions
JP2012173424A5 (ja
JP2012173424A (ja
Inventor
古田 裕貴
裕貴 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011033682A priority Critical patent/JP5669614B2/ja
Publication of JP2012173424A publication Critical patent/JP2012173424A/ja
Publication of JP2012173424A5 publication Critical patent/JP2012173424A5/ja
Application granted granted Critical
Publication of JP5669614B2 publication Critical patent/JP5669614B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、画像表示装置及びその制御方法に関する。
近年、フルハイビジョン(解像度:1920×1080)を超える解像度であるクアッドフルハイビジョン(解像度例:3840×2160)や4k2k(解像度例:4096×2160)の画像の利用が、映画などで増えてきている。
これら高解像度の画像は、一本の信号線で伝送することが伝送帯域の観点から困難であるため、複数の領域に分割され、複数の信号線を用いて画像出力装置から画像表示装置に伝送される。具体的には、画像出力装置には複数の出力端子が用意され、複数の出力端子に複数の信号線の一端が接続される。そして、液晶モニタやプロジェクタなどの画像表示装置には複数の入力端子が用意され、複数の入力端子に複数の信号線の他端が接続される。そして、複数の信号線を用いて画像出力装置から画像表示装置へ各領域の画像(分割画像)が伝送される。入力端子や出力端子の規格には、DVI(Digital Video Interface)やDP(Display Port)、SDI(Serial
Digital Interface)などがある。
画像出力装置は、画像を複数の分割画像に分割し、複数の分割画像を複数の出力端子から出力する。画像表示装置は、入力端子に入力された分割画像を、その入力端子に応じた位置に表示する。そのため、ユーザは、どこに配置されていた分割画像が画像出力装置のどの出力端子から出力されるか、画像表示装置のどの入力端子に入力された分割画像がどこに配置(表示)されるかを考慮して配線しなければならない。誤った配線をすると、崩れた画像が表示されてしまう。また、分割画像と端子の関係は画像出力装置毎、画像表示装置毎に固有であるため、端子番号が同じ出力端子と入力端子を接続しても、分割画像が正しい位置に表示されるとは限らない(図8)。
上記課題の解決方法は、例えば特許文献1,2に開示されている。
特許文献1に開示の技術では、画像表示装置が、画像出力装置に対して、各入力端子に入力される分割画像がどこに配置されるかを通知する。そして、画像出力装置が、該通知に従って、正しい配置で表示されるように分割画像を出力する。
また、特許文献2に開示の技術では、画像出力装置が互いに異なる数字画像を各出力端子から出力する。この数字画像が画像表示装置で表示され、表示された画像(表示画像)が撮像装置によって取得(撮像)される。画像出力装置は、撮像装置で取得された表示画像を解析し、各出力端子から出力された数字画像が、画像表示装置のどの位置に表示されているかを識別する。その後、画像出力装置が、正しい配置で表示されるように、各出力端子に出力する分割画像を振り分ける。
これにより、出力端子と入力端子の配線によらず、正しい位置に分割画像を表示することができる。
特開平11−242469号公報 特開2008−281716号公報
しかしながら、特許文献1に開示の技術では、画像表示装置から画像出力装置への情報
伝達経路が必要となり、画像の伝送に用いる信号線とは別の信号線が必要となる。また、画像出力装置と画像表示装置のどちらもこの仕組みに対応している必要がある。
特許文献2に開示の技術では画像出力装置と画像表示装置以外に、撮像装置も必要となる。
このように、従来の技術では、分割画像を正しい位置に表示するために大掛かりな構成を要していた。
本発明は、簡易な構成で分割画像を正しい位置に表示することのできる画像表示装置及びその制御方法を提供することを目的とする。
本発明の画像表示装置は、入力された複数の画像を表示パネルの画面上に並べて表示する画像表示装置であって、前記複数の画像の配置の候補のそれぞれについて、その候補の配置において互いに隣接する2つの画像毎に、一方の画像の他方の画像に隣接する縁部の画素値と、前記他方の画像の前記一方の画像に隣接する縁部の画素値との差分値を算出する算出手段と、前記複数の画像を、前記複数の画像の配置の候補のうち、前記差分値の総和が最小となる候補の配置で表示パネルに表示する表示手段と、を有することを特徴とする。
本発明の画像表示装置の制御方法は、入力された複数の画像を表示パネルの画面上に並べて表示する画像表示装置の制御方法であって、前記複数の画像の配置の候補のそれぞれについて、その候補の配置において互いに隣接する2つの画像毎に、一方の画像の他方の画像に隣接する縁部の画素値と、前記他方の画像の前記一方の画像に隣接する縁部の画素値との差分値を算出するステップと、前記複数の画像を、前記複数の画像の配置の候補のうち、前記差分値の総和が最小となる候補の配置で表示パネルに表示するステップと、を有することを特徴とする。
本発明によれば、簡易な構成で分割画像を正しい位置に表示することができる。
本実施例に係る画像表示装置の構成の一例を示す図。 分割画像の配置の一例を示す図。 実施例1に係る画像表示装置の処理の流れの一例を示す図。 入力される各画像の同期信号の一例を示す図。 画像の一例を示す図。 実施例2に係る画像表示装置の処理の流れの一例を示す図。 実施例2に係る画像表示装置の処理の流れの一例を示す図。 従来技術の課題を示す図。
<実施例1>
以下、本発明の実施例1に係る画像表示装置及びその制御方法について説明する。本実施例に係る画像表示装置は、入力された複数の画像を表示パネルの画面上に並べて表示する。以下では、複数の画像として、1枚の画像を複数の領域に分割することによって得られる複数の分割画像が入力される場合について説明する。
図1は、実施例1に係る画像表示装置100の構成の一例を示す図である。
図1の画像入力部101〜104には、不図示の画像出力装置より出力された複数の画像(画像信号)が信号線を介して入力される。具体的には、画像出力装置は、1枚の画像
を複数の分割画像に分割する。そして、複数の分割画像を、複数の信号線を介して、複数の画像入力部101〜104へ出力する。画像入力部101〜104は、入力された分割画像が圧縮されている場合は、分割画像に解凍処理を施して出力する。
縁部画素データ抽出部105〜108は、画像入力部101〜104より入力された分割画像の縁部の画素データ(画素値)を抽出して差分値算出部124へ出力する。本実施例では、縁部の画素値として、分割画像の上下左右のそれぞれの方向について、その方向の最も端に位置する1ライン分の画素値が取得される。また、縁部画素データ抽出部105〜108は、入力された分割画像をそのまま画像配置入替部109へ出力する。
画像配置入替部109は、4つの入力線と4つの出力線を備える。画像配置入替部109は、入力された各分割画像を、後述の差分値比較部125の算出結果に従って各出力線に割り振り、画像合成部110へ出力する。
画像合成部110は、画像配置入替部109から入力された複数の分割画像を、予め決められた配置で合成し、一つの画像としてグラフィックス重畳部111へ出力する。具体的には、4つの出力線を介して入力された4つの分割画像は、各出力線に対応する位置に配置されるように合成される。
グラフィックス重畳部111は、画像合成部110から入力された画像に、後述のグラフィックス生成部121で生成されたグラフィックスを重畳する。そして、画像出力部112へグラフィックスが重畳された画像を出力する。なお、グラフィックス重畳部111は、画像合成部110から入力された画像をそのまま画像出力部112へ出力してもよい。
画像出力部112は、グラフィックス重畳部111より入力された画像の信号フォーマットを表示パネル用の信号フォーマットに変換して表示パネルへ出力する。それにより、表示パネルに画像が表示される。なお、表示パネルは画像表示装置100が有していてもよいし、画像表示装置とは別体の装置であってもよい。
CPU120は、後述の各部に対して処理を実行するための指示を行う。
揮発性メモリ部122は、通電状態でのみ情報を保持できる記憶媒体である。
不揮発性メモリ部123は、非通電状態でも情報を保持可能な記憶媒体である。
操作受付部126は、ユーザ操作に応じて該操作を表す情報(ユーザ操作情報)を取得する。
グラフィックス生成部121は、画像や装置に関するOSD(On Screen Display)表示やGUI(Graphical User Interface)用の画像(グラフィックス)を揮発性メモリ部122内に生成し、グラフィックス重畳部111へ出力する。
差分値算出部124は、縁部画素データ抽出部105〜108から各分割画像の縁部の画素値を取得する。そして、複数の分割画像の配置の候補のそれぞれについて、その候補の配置において互いに隣接する2つの分割画像毎に、一方の分割画像の他方の分割画像に隣接する縁部の画素値と、他方の画像の一方の画像に隣接する縁部の画素値との差分値を算出する。本実施例では、差分値として、画素値の差分の2乗和を算出する。
差分値比較部125は、複数の画像の配置の候補のそれぞれについて、その候補の配置で算出された差分値の総和(以下、比較値)を算出する。CPU120は、複数の画像の配置の候補のうち、差分値比較部125で算出される比較値が最小となる候補の配置を求め、その配置を画像配置入替部109に通知する。
分割画像の配置の一例を図2に示す。
図2の配置例1では、比較値は、分割画像1下端(分割画像1の下端のライン)と分割画像2上端の差分値、分割画像1右端と分割画像3左端の差分値、分割画像2右端と分割画像4左端の差分値、及び、分割画像3下端と分割画像4上端の差分値の総和となる。
図2の配置例2では、比較値は、分割画像2下端と分割画像4上端の差分値、分割画像2右端と分割画像3左端の差分値、分割画像4右端と分割画像1左端の差分値、及び、分割画像3下端と分割画像1上端の差分値の総和となる。
本実施例では、CPU120と差分値算出部124により本発明の算出手段が実現される。また、画像配置入替部109、画像合成部110、画像出力部112、CPU120、及び、差分値比較部125により、本発明の表示手段が実現される。
次に、図3を用いて本実施例に係る画像表示装置における、差分値の算出から分割画像の配置の決定までの処理の流れについて説明する。
なお、各処理部に対する処理の実行の指示は、全てCPU120が行う。また、図3のフローは、複数の分割画像が入力される度に実行されるものとする。
まず、CPU120が、入力された複数の分割画像の配置Pnを仮設定する(S301)。仮設定する配置(配置の候補)の総数は、4つの分割画像が入力される場合には、4!通り、つまり24通りとなる。S301では、配置の候補のうち、1つが選択される。
次に、差分値算出部124が、S301で仮設定された配置において、一方の分割画像の他方の分割画像に隣接する縁部の画素値と、他方の画像の一方の画像に隣接する縁部の画素値との差分値Dmを算出する(S302)。差分値Dmは以下の式(1)で求められる。式(1)において、nは1以上の整数であり、一方の画像の他方の画像に隣接する縁部(他方の画像の一方の画像に隣接する縁部)に含まれる画素の数である。R1k、G1k、B1k(kは1以上n以下の整数)は、比較元(一方の分割画像の他方の画像に隣接する縁部)の画素値の各色成分(赤、緑、青成分)の値である。R2k、G2k、B2kは、比較先(他方の分割画像の一方の画像に隣接する縁部)の画素値の各色成分の値である。また、kは画素の位置を表し、kの値が等しい2画素は互いに隣接しているものとする。
Figure 0005669614
差分値算出部124は、S301で仮設定した配置において互いに隣接する2つの分割画像の全ての組み合わせについて、差分値Dmが算出されるまで、S302の処理を繰り返す(S303)。
そして、差分値比較部125が、S301で仮設定された配置において互いに隣接する2つの分割画像の全ての組み合わせについて差分値Dmが算出された後、その配置において算出された差分値の総和(比較値)Snを算出する(S304)。
配置の候補の全て(想定される配置の全て)について比較値Snが算出されるまで、S301〜S304の処理が繰り返される(S305)。
配置の候補の全てについて比較値Snが算出された後、CPU120が、配置の候補のうち、比較値Snが最小となる候補を選択する(S306)。
その後、CPU120が、入力された分割画像の配置がS306で選択された候補の配置Pn’となるように画像配置入替部109に対して信号の入れ替え(割り振り)を指示する(S307)。それにより、複数の分割画像が、複数の分割画像の配置の候補のうち、比較値Snが最小となる候補の配置で表示パネルに表示される。
入力された複数の分割画像の配置が正しい場合には、比較値Snは小さな値となる。本実施例では、入力された複数の画像を、複数の画像の配置の候補のうち、比較値Snが最小となる候補の配置で表示することにより、分割画像を正しい位置に表示することができる。
また、本実施例では、CPU120は、入力された複数の画像の同期信号の周期と位相から、複数の画像の配置を決定する処理(図3の処理;配置決定処理)を行うか否かを判定する。なお、配置決定処理を行わない場合には、画像入力部101〜104に入力された4つの画像は、所定の配置で表示パネルに表示される。具体的には、配置決定処理を行わない場合には、画像配置入替部109は、入力線と出力線の対応関係を所定の対応関係として、入力された4つの画像を各出力線へ割り振る。これにより、画像入力部101〜104に、それぞれ、異なる画像出力装置から画像が入力される場合の誤処理(不要な配置の変更)を抑制することができる。また、フレームの同期がとれていない複数の分割画像が入力される場合の、シーンの切り替わり時における誤処理(正しい配置から誤った配置への変更)を抑制することが可能となる。
画像入力部101〜104に入力される画像(入力画像A〜D)の同期信号の一例を図4に示す。
CPU120は、画像入力部101〜104から各画像の同期信号を抽出する。そして、抽出した同期信号から、入力された複数の画像が以下の2つの条件を満たすか否かを判断する。
(A)入力された複数の画像の同期信号の周期が全て等しい
(T601〜T604が互いに一致)
(B)入力された複数の画像のうち同期信号のタイミングが最も遅い画像の、同期信
号のタイミングが最も早い画像に対する同期信号の遅延時間が、同期信号の周期の1/2以下の時間である
(T605がT601の50%以下)
そして、上記2つの条件を満たす場合にのみ、配置決定処理(図3の処理)を実施し、それ以外の場合には実施しない。即ち、上記2つの条件を満たす場合以外の場合には、入力された複数の画像は所定の配置で表示される。
このような構成にすることにより、上記誤検出を抑制することができる。
以上述べたように、本実施例では、画像表示装置と画像出力装置の間に画像以外のデータ(情報)の伝送経路を設けたり、他の装置を用いたりする必要はない。そして、“配置の候補毎に差分値を算出し、差分値の総和が最小となる候補の配置で入力された複数の画像を表示する”という簡易な構成で分割画像を正しい位置に表示することができる。
また、本実施例では、上記条件(A),(B)の両方を満たす場合以外の場合には、入力された複数の画像は所定の配置で表示される。それにより、不要な配置の変更及び正しい配置から誤った配置への変更を抑制することができる。
なお、本実施例では、複数の画像が入力される度に(即ち、フレーム毎に)配置決定処理を行うものとしたが、配置決定処理を行うタイミングはこれに限らない。最初に複数の画像が入力されたときにのみ配置決定処理を行ってもよい。ユーザ操作に応じて配置決定処理を行ってもよい。
また、本実施例では、入力された複数の画像が特定の画像か否かを識別して、特定の画像である場合に配置決定処理を行う構成とした。具体的には、上記条件(A),(B)の両方を満たす場合にのみ配置決定処理を行う構成とした。しかし、構成はこれに限らない。例えば、上記条件(A),(B)を満たすか否かに関わらず配置決定処理を行う構成であってもよい。そのような構成であっても、入力された複数の画像が複数の分割画像である場合には、上述した“簡易な構成で分割画像を正しい位置に表示することができる”という効果を得ることができる。
なお、本実施例では、縁部内の各画素値を用いて差分値を算出する構成としたが、差分値の算出に用いる画素値はこれに限らない。縁部内の一部の画素値や、縁部を代表する画
素値(例えば、最大値、最小値、最頻値、平均値など)を用いて差分値を算出してもよい。
また、本実施例では、分割画像の上下左右のそれぞれの方向について、その方向の最も端に位置する1ライン分の領域を縁部としたが、縁部はこれに限らない。例えば、分割画像の上下左右のそれぞれの方向について、その方向の最も端の位置から複数ライン分の領域を縁部としてもよい。
なお、本実施例では、複数の分割画像の想定される全ての配置を候補としたが、想定される配置のうち、一部の配置を候補としてもよい。
<実施例2>
次に、本発明の実施例2について説明する。実施例2は、差分値Dmの算出方法が実施例1と異なる。以下、実施例1と異なる点についてのみ説明する。実施例1と同一の構成には、実施例1で用いた符号と同一の符号を付す。
本実施例では、一方の分割画像の他方の分割画像に隣接する縁部内の全ての画素値が同じ値である場合に、差分値Dmとして所定の閾値DTHを採用(設定)する。これにより、例えば図5のような、元画像(分割前の画像)が濃淡のない背景を有する画像や元画像の外周が同一色の枠に囲まれた画像である場合の誤処理(誤った配置の決定)を抑制することができる。閾値DTHは、例えば、正しい配置のときに得られる差分値の上限値である。
本実施例では、CPU120と差分値算出部124により、本発明の算出手段が実現される。
本実施例における差分値Dmを算出する際の処理の流れの一例を図6に示す。図6は、図3のS302の処理に対応する。
まず、CPU120は、S301で仮設定された配置において、一方の分割画像の他方の分割画像に隣接する縁部内の全ての画素値が同じ値であるか否かを判定する(S501)。
そして、CPU120は、一方の分割画像の他方の分割画像に隣接する縁部内の全ての画素値が同じ値である場合に、該一方の分割画像と該他方の分割画像とにおける差分値Dmとして所定の閾値DTHを採用する(S504)。そうでない場合は、CPU120は、実施例1と同様の方法で差分値Dmを算出するよう、差分値算出部124に指示する(S502)。
次に、CPU120が、S502で算出された差分値Dmと閾値DTHを比較する(S503)。差分値Dmが閾値DTHより大きい場合には、CPU120は、S504の処理を行う。即ち、CPU120は、差分値Dmの値を閾値DTHに置き換える(差分値Dmとして閾値DTHを採用する)。このように閾値DTHに置き換えることで、例えば、ある画像の配置における複数の差分値Dmのうち、1つの差分値が他の差分値に比べてはるかに大きい場合に、差分値の和である比較値が大きな値になってしまうことを防ぐことができる。差分値Dmが閾値DTH以下の場合は、本フローを終了する。即ち、差分値Dmの置き換えは行われず、差分値Dmの値として実施例1と同様の方法で算出された値が採用される。
元画像が濃淡のない背景を有する画像や元画像の外周が同一色の枠に囲まれた画像である場合、元画像の外周部(縁部)の画素値は全て等しい場合が多い。そのため、一方の分割画像の他方の分割画像に隣接する縁部内の全ての画素値が同じ値である場合には、その配置は誤りである(元画像の縁部が分割画像間に位置している)可能性が高い。
本実施例では、一方の分割画像の他方の分割画像に隣接する縁部内の全ての画素値が同じ値である場合に、差分値Dmとして所定の閾値DTHが採用される。それにより、誤った配置において、差分値Dm及び比較値Snとして実施例1よりも大きな値を得ることが
できる。その結果、元画像が濃淡のない背景を有する画像や元画像の外周が同一色の枠に囲まれた画像である場合に、誤った配置が正しい配置とされること(誤った配置についての比較値Snが最小値となること)を抑制することができる。
なお、図6の例では、算出された差分値Dmが閾値DTHより大きい場合に、差分値Dmの値を閾値DTHに置き換えるものとしたが、そのような処理は行わなくてもよい。即ち、算出された差分値Dmが閾値DTHより大きい場合には、算出された差分値Dmをそのまま用いてもよい。
また、元画像が濃淡のない背景を有する画像や元画像の外周が同一色の枠に囲まれた画像である場合、誤った配置では、差分値Dmとして0または大きな値が算出される場合が多い。そのため、差分値算出部124により算出された差分値が0となる場合にのみ、一方の分割画像の他方の分割画像に隣接する縁部内の全ての画素値が同じ値であるか否かを判断してもよい。以下、図7のフローチャートを用いて、詳しく説明する。
まず、CPU120は、実施例1と同様の方法で差分値Dmを算出するよう、差分値算出部124に指示する(S601)。
そして、CPU120は、S601で算出された差分値Dmが0か否かを判定する(S602)。差分値Dmが0の場合にはS603へ進む。差分値Dmが0でない場合には本フローを終了する(即ち、差分値Dmの値として実施例1と同様の方法で算出された値(0)が採用される)。
S603では、CPU120が、一方の分割画像の他方の分割画像に隣接する縁部内の全ての画素値が同じ値であるか否かを判定する。そして、CPU120は、一方の分割画像の他方の分割画像に隣接する縁部内の全ての画素値が同じ値である場合に、差分値Dmの値を所定の閾値DTHに置き換える(S604)。そうでない場合は、本フローを終了する。即ち、算出された差分値Dmの置き換えは行われず、差分値Dmの値として実施例1と同様の方法で算出された値が採用される。
このような構成によれば、図6の処理よりも少ない処理量で上記効果に順じた効果を得ることができる。
なお、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形態で実施することが出来る。従って、前述の実施形態はあらゆる点に於いて例示に過ぎず、限定的に解釈してはならない。
100 画像表示装置
109 画像配置入替部
110 画像合成部
112 画像出力部
120 CPU
124 差分値算出部
125 差分値比較部

Claims (8)

  1. 入力された複数の画像を表示パネルの画面上に並べて表示する画像表示装置であって、
    前記複数の画像の配置の候補のそれぞれについて、その候補の配置において互いに隣接する2つの画像毎に、一方の画像の他方の画像に隣接する縁部の画素値と、前記他方の画像の前記一方の画像に隣接する縁部の画素値との差分値を算出する算出手段と、
    前記複数の画像を、前記複数の画像の配置の候補のうち、前記差分値の総和が最小となる候補の配置で表示パネルに表示する表示手段と、
    を有することを特徴とする画像表示装置。
  2. 前記算出手段は、前記一方の画像の前記他方の画像に隣接する縁部内の全ての画素値が同じ値であるか否かを判断し、前記一方の画像の前記他方の画像に隣接する縁部内の全ての画素値が同じ値である場合には、前記差分値として所定の閾値を採用する
    ことを特徴とする請求項1に記載の画像表示装置。
  3. 前記算出手段は、前記算出した差分値が0となる場合に、前記一方の画像の前記他方の画像に隣接する縁部内の全ての画素値が同じ値であるか否かを判断する
    ことを特徴とする請求項2に記載の画像表示装置。
  4. 前記表示手段は、前記複数の画像の同期信号の周期が全て等しく、且つ、前記複数の画像のうち同期信号のタイミングが最も遅い画像の、同期信号のタイミングが最も早い画像に対する同期信号の遅延時間が、同期信号の周期の1/2以下の時間である場合以外の場合には、前記複数の画像を所定の配置で表示パネルに表示する
    ことを特徴とする請求項1〜3のいずれか1項に記載の画像表示装置。
  5. 入力された複数の画像を表示パネルの画面上に並べて表示する画像表示装置の制御方法であって、
    前記複数の画像の配置の候補のそれぞれについて、その候補の配置において互いに隣接する2つの画像毎に、一方の画像の他方の画像に隣接する縁部の画素値と、前記他方の画像の前記一方の画像に隣接する縁部の画素値との差分値を算出する算出ステップと、
    前記複数の画像を、前記複数の画像の配置の候補のうち、前記差分値の総和が最小となる候補の配置で表示パネルに表示する表示ステップと、
    を有することを特徴とする画像表示装置の制御方法。
  6. 前記算出ステップでは、前記一方の画像の前記他方の画像に隣接する縁部内の全ての画素値が同じ値であるか否かを判断し、前記一方の画像の前記他方の画像に隣接する縁部内の全ての画素値が同じ値である場合には、前記差分値として所定の閾値を採用する
    ことを特徴とする請求項5に記載の画像表示装置の制御方法。
  7. 前記算出ステップでは、前記算出した差分値が0となる場合に、前記一方の画像の前記他方の画像に隣接する縁部内の全ての画素値が同じ値であるか否かを判断する
    ことを特徴とする請求項6に記載の画像表示装置の制御方法。
  8. 前記表示ステップでは、前記複数の画像の同期信号の周期が全て等しく、且つ、前記複数の画像のうち同期信号のタイミングが最も遅い画像の、同期信号のタイミングが最も早い画像に対する同期信号の遅延時間が、同期信号の周期の1/2以下の時間である場合以外の場合には、前記複数の画像を所定の配置で表示パネルに表示する
    ことを特徴とする請求項5〜7のいずれか1項に記載の画像表示装置の制御方法。
JP2011033682A 2011-02-18 2011-02-18 画像表示装置及びその制御方法 Expired - Fee Related JP5669614B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011033682A JP5669614B2 (ja) 2011-02-18 2011-02-18 画像表示装置及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011033682A JP5669614B2 (ja) 2011-02-18 2011-02-18 画像表示装置及びその制御方法

Publications (3)

Publication Number Publication Date
JP2012173424A JP2012173424A (ja) 2012-09-10
JP2012173424A5 JP2012173424A5 (ja) 2014-04-03
JP5669614B2 true JP5669614B2 (ja) 2015-02-12

Family

ID=46976398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011033682A Expired - Fee Related JP5669614B2 (ja) 2011-02-18 2011-02-18 画像表示装置及びその制御方法

Country Status (1)

Country Link
JP (1) JP5669614B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153410A (ja) * 2011-12-28 2013-08-08 Sharp Corp Av機器
JP2014134755A (ja) * 2012-12-12 2014-07-24 Sharp Corp 表示装置、表示方法、テレビジョン受像機、プログラムおよび記録媒体
JP6531275B2 (ja) * 2015-02-27 2019-06-19 パナソニックIpマネジメント株式会社 画像表示装置
JP2018037765A (ja) * 2016-08-30 2018-03-08 パナソニックIpマネジメント株式会社 映像信号処理装置
JP2019050494A (ja) * 2017-09-08 2019-03-28 シャープ株式会社 画像信号供給装置、表示装置、テレビジョン受像機、画像並替方法、制御プログラム及び記録媒体
JP7126382B2 (ja) * 2018-05-31 2022-08-26 シャープ株式会社 表示装置
JP6834042B2 (ja) * 2020-02-28 2021-02-24 キヤノン株式会社 表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3703283B2 (ja) * 1998-02-24 2005-10-05 キヤノン株式会社 画像表示システム
JP4184703B2 (ja) * 2002-04-24 2008-11-19 大日本印刷株式会社 画像修正方法およびシステム
JP4367125B2 (ja) * 2003-12-19 2009-11-18 日本ビクター株式会社 表示装置、画像表示システム及び画像表示方法
WO2005088251A1 (en) * 2004-02-27 2005-09-22 Intergraph Software Technologies Company Forming a single image from overlapping images

Also Published As

Publication number Publication date
JP2012173424A (ja) 2012-09-10

Similar Documents

Publication Publication Date Title
JP5669614B2 (ja) 画像表示装置及びその制御方法
JP5144802B1 (ja) 表示装置
JP4525692B2 (ja) 画像処理装置、画像処理方法、画像表示装置
US9204086B2 (en) Method and apparatus for transmitting and using picture descriptive information in a frame rate conversion processor
KR102567633B1 (ko) 오버레이 지시를 사용하는 적응적 하이 다이나믹 레인지 톤 매핑
US11463715B2 (en) Image scaling
JP2010199674A (ja) 画像表示システム、画像表示装置、および、画像表示装置の制御方法
JP2017072644A (ja) 表示制御装置
EP2897358B1 (en) Method and apparatus for de-interlacing video
US9239697B2 (en) Display multiplier providing independent pixel resolutions
US9479682B2 (en) Video signal processing device and display apparatus
JP2018157335A (ja) 画像処理システム
JP4951487B2 (ja) 映像処理装置及びそれを用いた映像表示装置
US8330799B2 (en) Image output apparatus and image output method
JP4937961B2 (ja) 映像表示装置、及び映像出力装置
US20110285819A1 (en) Video signal processing apparatus and video signal processing method
TW201941593A (zh) 投影顯示設備及顯示方法
JP3928485B2 (ja) 映像信号表示装置
JP5888899B2 (ja) 映像処理装置、映像処理方法、及びプログラム
JP2011082899A (ja) 画像処理装置及びその制御方法
JP2015226170A (ja) 立体画像表示のための信号処理装置および方法
JP5371682B2 (ja) 画像処理装置及び画像処理方法
JP2015228588A (ja) 映像処理装置、その制御方法、およびプログラム
JP2014187480A (ja) 画像処理装置、ソース機器、画像処理システム、画像処理方法およびプログラム
JP2013037286A (ja) 映像処理装置、映像処理方法、及びコンピュータプログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141216

R151 Written notification of patent or utility model registration

Ref document number: 5669614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees