JP3703283B2 - 画像表示システム - Google Patents
画像表示システム Download PDFInfo
- Publication number
- JP3703283B2 JP3703283B2 JP04250398A JP4250398A JP3703283B2 JP 3703283 B2 JP3703283 B2 JP 3703283B2 JP 04250398 A JP04250398 A JP 04250398A JP 4250398 A JP4250398 A JP 4250398A JP 3703283 B2 JP3703283 B2 JP 3703283B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- image
- data
- control means
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の属する技術分野】
本発明は、画像データを表示する画像表示装置及びシステムに関する。
【0002】
【従来の技術】
近年、パーソナルコンピュータ(PC)やワークステーション(WS)等の画像処理装置に対して、画像表示の更なる高解像化が要求されている。
【0003】
一方、マイクロプロセッシング技術の発達に伴い、PCやWSの表示画面上で一度に多数のウィンドウを開いて同時に表示させるブラウザソフトやアプリケーションソフトを複数起動させることが可能となってきた。
【0004】
このような背景を伴って、画像表示システムにおいてはより高精細表示が必要になり、また、同一画面上に多数のウインドウを開いても、その重なり部分をより小さくすることが必要とされる。
【0005】
このような画像表示システムを実現させるために、例えばCRTや液晶モニタ等のモニタを複数用いて、擬似的に高精細大画面表示させる方法が知られている。
【0006】
例えば、アップル社製のMacOSにおいては、この擬似的な高精細大画面マルチスクリーンにOSレベルで対応している。
【0007】
【発明が解決しようとする課題】
しかしながら、上記従来の画像表示システムにおいては、複数のモニタを使用しているため、モニタ間のつなぎめで画像が途切れてしまったり、接続するモニタのサイズによっては画像がうまく連続しなかったり、という問題が生じることがあった。
【0008】
また、単一モニタで表示できるように、単一のグラフィックコントローラで高精細大画面表示を実現しようとすれば、その膨大な表示データ量から、ビデオデータの転送クロックが高くなりすぎてビデオデータの転送が非常に困難になってしまっていた。
【0009】
例えば、SXGA(1280×1024pxl)の解像度による画像の4画面分を1つのモニタに表示する場合について考えると、要求されるグラフィックコントローラのクロックスピードは300MHz以上となり、消費電力が増大することによる発熱や、不要輻射によるノイズが発生してしまうため、ビデオデータの高速転送は容易ではなかった。
【0010】
本発明は上記問題点を解決するためになされたものであり、単一モニタによる高詳細表示を可能とする表示システムを提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するための一手段として、本発明の画像表示システムは以下の構成を備える。
【0012】
即ち、画像処理装置と画像表示装置とを接続した画像表示システムであって、前記画像処理装置は、表示すべき画像データをその表示位置を含めて制御する表示画像制御手段を複数有し、前記画像表示装置は、画像データを表示する表示手段と、前記複数の表示画像制御手段に対して、前記表示手段の情報の送信及び、制御された画像データの表示位置情報の受信を制御する通信制御手段と、前記複数の表示画像制御手段のそれぞれから出力される画像データをそれぞれ入力する複数の画像入力手段と、前記複数の画像入力手段より入力された各画像データについて、前記通信制御手段によって受信された表示位置情報に基づいて前記表示手段の1画面内に表示するように制御する複数の表示位置制御手段とを有し、前記通信制御手段は、前記複数の表示画像制御手段に対して各画像データの出力タイミング規定要求を送信し、前記複数の画像入力手段は、それぞれ対応する表示画像制御手段に対して画像データ出力許可信号を送信することを特徴とする画像表示システム。
【0016】
【発明の実施の形態】
以下、本発明に係る一実施形態について、図面を参照して詳細に説明する。
【0017】
<第1実施形態>
本実施形態の表示システムにおいては、1つの画面を4つのグラフィックコントローラによって構成し、1つのモニタに表示することを特徴とする。尚、本実施形態におけるグラフィックコントローラ数は4つに限定するものではなく、更に多くても、また少なくても良い。
【0018】
図1に、本実施形態における画像表示システムのブロック構成を示す。同図において、1はパソコン、ワークステーション、ディジタルテレビ等、画像信号を発生する画像ソース源である。本実施形態においては、以下画像ソース源1をパソコン1とする。2はビデオデータの加工/生成を行なうCPU、3はCPU2のシステムメモリ、4はパソコン1の外部から入力される画像データを処理するビデオ入力制御部、5はテレビ用チューナ、6−1,6−2,6−3,6−4は画像データをCPU2の命令に基づき実際に処理するグラフィックコントローラである。グラフィックコントローラ6−1,6−2,6−3,6−4は、それぞれビデオメモリ7−1,7−2,7−3,7−4の読み込み及び書き込み、また、モニタ9へのビデオデータ出力を制御する。以降、グラフィックコントローラ6−1,6−2,6−3,6−4を総じて、グラフィックコントローラ6とし、同様にビデオメモリ7−1,7−2,7−3,7−4を総じてビデオメモリ7とする。
【0019】
8−1,8−2,8−3,8−4はBIOS−ROM(同様に、BIOS−ROM8)であり、グラフィックコントローラ6とモニタ9間の情報交換に必要な情報、及びグラフィックコントローラ6を制御する情報等が入っている。
【0020】
9は単一のモニタである。但し、グラフィックコントローラ6とモニタ9の表示能力に従って、モニタ9を複数備えるようにしても良い。モニタ9において、10−1,10−2,10−3,10−4は入力部であり、グラフィックコントローラ6からの出力がアナログ信号であればA/DコンバータやビデオデータをサンプリングするためのPLL(Phase Locked Loop)回路を備え、また、LVDS(Low Voltage Differential Signaling)等のディジタル信号であれば、その復号器や差動のバッファを備えている。また、各グラフィックコントローラ6のビデオ出力の同期を取るため、ビデオデータ出力許可制御信号をグラフィックコントローラ6側に出力する。
【0021】
11は、各グラフィックコントローラ6に対応する、複数の表示領域の表示ドット数、ライン数、表示数の情報を通信する通信制御部である。ここでは、シリアルの双方向通信を行うとする。12−1,12−2,12−3,12−4は、各グラフィックコントローラ6から伝送されてきたビデオデータ毎のモニタ9上における表示位置データを、通信制御部11で決められた表示ドット数、ライン数に応じて適切に生成する表示位置制御部である。尚、表示位置データは、各ビデオデータと画素毎に同期されて生成される。13は、各表示位置制御部12で生成された、表示位置データとビデオデータをマルチプレクスする切り替え制御部である。
【0022】
また、14は駆動デバイスの駆動波形を制御する表示器制御部、15は表示器を駆動するスイッチング素子を含む駆動デバイス群であり、複数の素子を持ち、情報線側データを受け取るセグメント駆動デバイス素子群(以下、単に「セグメント」と称する)と、走査線側データを受け取るコモン駆動デバイス素子群(以下、単に「コモン」と称する)とに別れている。16は表示器モジュール(以下、単に表示器16と称する)であり、マトリクス構成の電極を備え、必要に応じてバックライトやインバータ等を有する。
【0023】
以下、上記各構成における動作について説明する。
【0024】
パソコン1とモニタ9は、それぞれ電源投入後、各グラフィックコントローラ6と通信制御部11間においてシリアル通信線を介した通信を行う。通信制御部11からは、複数の表示エリアの表示位置関係、表示ドット数、表示ライン数、表示色数、ビデオ出力タイミング等のデータをグラフィックコントローラ6に送る。このフォーマットは双方であらかじめ決められた通信プロトコルによって行われる。その一例を示せば、通信プロトコルとしては米国の標準化団体のVESA(Video Electronics Standards Association)で決められたDDC(Display Data Channel)を用い、データフォーマットは、同じくVESAで制定されたEDID(Extended Display Identification Data)を用いる。また、グラフィックコントローラ6からは、表示器16上における複数の表示エリアの位置情報を通信制御部11に送る。
【0025】
グラフィックコントローラ6は、上述した通信によって得られた表示位置に対応するビデオデータを、モニタ9の各入力部10に出力する。この時、各入力部10は受け取るビデオデータのタイミングを合わせるために、各垂直周期もしくは水平周期でビデオデータ出力を止められる制御信号線をグラフィックコントローラ6に出力し、各グラフィックコントローラ6からのビデオデータの同期を合わせる。
【0026】
各入力部10は、入力されたビデオデータを所望のデジタル信号に変換し、各表示位置制御部12に出力する。
【0027】
表示位置制御部12−1,12−2,12−3,12−4は、それぞれ入力部10−1,10−2,10−3,10−4から受け取ったビデオデータの画素単位毎に、表示器16を駆動する駆動デバイス群15の各駆動デバイス素子のIDデータ(セグメント、コモンの認識番号)を付加する。ビデオデータの各画素は、このIDに基づく駆動デバイス素子に受け取られ、所望の画素表示位置に表示される。
【0028】
各表示位置制御部12で作成されたIDデータは、ビデオデータとともに切り替え制御部13に送られ、ビデオデータとセグメントのIDデータはマルチプレクスされて駆動デバイス群15に送られる。また、コモンのIDデータもコモン側の駆動デバイス群15に送られる。
【0029】
表示器制御部14は、駆動波形生成のためのタイミング情報を各入力部10から出力される同期信号に応じて生成し、駆動デバイス群15に入力する。駆動デバイス群15は、表示器制御部14からのタイミング情報、及びセグメント/コモンIDデータに基づき、入力されたビデオデータを表示器16に描画する。尚、セグメント駆動デバイス素子内にはビデオデータを格納する対応画素分のレジスタを保有しており、IDデータが検出されたビデオデータを順次取り込んでいく。そして、取り込む先のレジスタ位置は自動的にインクリメントされる。
【0030】
次に、図2および図3を用いて、表示位置制御部12におけるIDデータ作成方法および、切り替え制御部13におけるビデオデータ、IDデータのマルチプレクス方法について、更に詳細に説明する。
【0031】
図2は、表示器16と駆動デバイス群15(セグメント、コモン)の詳細構成を示す図である。同図において、201がセグメント駆動デバイス、202がコモン駆動デバイスである。また、表示器16はA,B,C,Dの4エリアに分割され、各表示位置制御部12によって、各エリア毎に表示位置が制御される。尚、エリアAのサイズはa×p画素であり、同じくエリアBはb×p画素サイズ、エリアCはa×q画素サイズ、エリアDはb×q画素サイズである。
【0032】
セグメント駆動デバイス201の1素子が駆動できる画素数をdとすると、表示器16のエリアAに表示する画素数はaであるから、必要となるセグメント駆動デバイス素子数sは、
s=a/d
で表わされる。従って、表示器16のエリアAに必要な駆動素子に割り振られるID番号は、“1”〜“s”となる。
【0033】
一方、エリアBの表示に必要な駆動素子のID番号は、“s+1”〜“m”となる。ここでmは、
m=b/d+s
で表わされる。
【0034】
ここで、表示位置制御部12−1で処理されるビデオデータをエリアAに表示する場合について考えると、表示位置制御部12−1は、1ライン毎に、1画素目からd画素目までのビデオデータにはID番号“1”をIDデータとして割り付ける。そして、d+1画素から2d画素までは、ID番号“2”を割り付け、以下同様にID番号を割り付けることにより、エリアAにおいて“1”〜“s”までのID番号が割り付られる。
【0035】
同様に、表示位置制御部12−2で処理されるビデオデータをエリアBに表示する場合は、表示位置制御部12−2は、1ライン毎に、1画素目からd画素目までのビデオデータにはID番号“s+1”をIDデータとして割り付け、d+1画素から2d画素まではID番号“s+2”を割り付けていき、エリアBにおいて“s+1”〜“m”までのID番号が割り付けられる。
【0036】
各駆動素子は、駆動素子が取り付けられている基板内に入力ピンにより電気的に接続されており、該入力ピンにおけるビット値(“1”/“0”)がID番号に対応している。各駆動デバイスは、電源投入時に入力ピンからのビット値を読み取り、該ビット値と入力されたIDデータとを比較することにより、各駆動素子に必要なビデオデータを認識し、入力することができる。
【0037】
尚、表示器16におけるエリアC,Dについては、それぞれ表示位置制御部12−3,12−4からのビデオデータを表示するため、そのセグメントIDも、上記エリアA,Bと同様に表示位置制御部12−3,12−4によって割り付けられる。
【0038】
次に、コモン駆動デバイスのID番号について説明する。
【0039】
表示位置制御部12−1,12−2においては、表示器16におけるエリアA,Bを駆動するために、そのID番号を“1”〜“c”まで使用し、各走査ラインに対応したIDデータが各ビデオデータ毎に割り付けられる。cの値は、エリアA,Bのライン数がpであるため、コモン駆動デバイスの1素子が駆動できるライン数をeとすると、
c=p/e
で表わされる。
【0040】
同様に表示器16におけるエリアC,DはID番号を“c+1”〜“n”まで使用し、各走査ラインに対応したID番号が割り付けられる。ここでnの値は、エリアC,Dのライン数がq、1素子が駆動できるライン数がeであるため、
n=q/e+c
で表わされる。
【0041】
尚、以上説明したa,b,p,qの値は、上述したグラフィックコントローラ6と通信制御部11の間でシリアル通信されたデータに含まれており、各グラフィックコントローラ6から出力されるビデオデータの画素数は、各表示エリアサイズに一致するように出力される。
【0042】
次に、切り替え制御部13において、表示位置制御部12で生成されたIDデータを各画素毎にマルチプレクスする動作について、そのタイミングチャートを図3に示し、説明する。
【0043】
入力部10−1,10−2で処理されたビデオデータは、切り替え制御部13においてそれぞれ最小1画素単位でマルチプレクスされ、同時に、各画素に対応するIDデータもマルチプレクスされる。図3によれば、このときのビデオデータの出力スピードは、入力時の2倍となることが分かる。
【0044】
<変形例>
ここで、切り替え制御部13におけるマルチプレクス動作の他の例について説明する。このタイミングチャートを図4に示す。図4に示す切り替え制御においては、画素単位ではなく、ライン単位にマルチプレクスを行うことを特徴とする。
【0045】
このマルチプレクス例について、入力部10−1,10−2で処理されたデータについて説明すると、まず入力部10−1のビデオデータとそれに対応するIDデータを1ライン分選択して駆動デバイス群15に出力し、そして次の水平周期において、入力部10−2で処理されたビデオデータとIDデータを1ライン分選択し、駆動デバイス群15に出力する。そして次のフレームでは、入力部10−2のラインのビデオデータとIDデータを先に、駆動デバイス群15に出力する。
【0046】
このマルチプレクス例では、ビデオデータの出力スピードは入力時と同じであり、インタレース表示となる。
【0047】
以上説明したように本実施形態によれば、複数のグラフィックコントローラからのビデオデータを、それぞれ単一の表示器の所定エリアに表示することにより、高詳細表示を実現できる。このとき、各グラフィックコントローラにおけるビデオデータの転送を特に高速に行なう必要はないため、従来の高精細表示における問題であった、高速ビデオデータ転送による発熱や不要輻射ノイズの発生等を解消することができる。
【0048】
<第2実施形態>
以下、本発明に係る第2実施形態について説明する。第2実施形態においては、駆動デバイスのID設定方法が、上述した第1実施形態と異なることを特徴とする。
【0049】
図5に、第2実施形態における画像表示システムのブロック構成を示す。図5において、第1実施形態における図1と同様の構成については同一番号を付し、説明を省略する。図5に示す構成における図1との違いは、駆動デバイス群15’に対して、通信制御部11からIDレジスタデータが入力される点である。
【0050】
図6に、第2実施形態における駆動デバイス素子の構成を示す。同図において、61はIDデータレジスタであり、通信制御部11によって素子のIDが設定される。62は比較器であり、ビデオデータと対で入力されたIDデータとIDデータレジスタ61の内容との比較結果に応じてスイッチ63の開閉を制御することにより、内部レジスタ64へのビデオデータの書き込みを制御する。即ち、入力されたIDデータとIDデータレジスタ61の内容とが一致した場合に、ビデオデータの内部レジスタ64への書き込みを行なう。
【0051】
このように第2実施形態においては、駆動デバイス素子内にIDデータレジスタ61を備えることにより、表示器16における表示エリア位置の変更が容易に可能となる。以下、第2実施形態における表示エリア変更処理について説明する。尚、第2実施形態における表示器16のエリア構成は図2と同様である。
【0052】
ユーザが各グラフィックコントローラ6に対応する表示器16の表示エリア位置を変更したい場合、その位置情報変更コマンド及びその位置情報を、シリアル通信を介してグラフィックコントローラ6から通信制御部11に送る。
【0053】
通信制御部11においては、該変更コマンドと表示エリアのデータを受け取ると、そのデータに基づき、駆動デバイス群15’の各駆動デバイス素子内にあるIDデータレジスタ61の内容を変更する。
【0054】
例えば、ユーザが表示エリアAとBの交換を要求した場合、変更前の各駆動デバイス素子のIDデータレジスタ値は、左から順に“1”〜“s”(エリアAに相当)、“s+1”〜“m”(エリアBに相当)であったものが、ユーザ要求により、左から順に“s+1”〜“m”、“1”〜“s”にそれぞれ変更される。これにより、表示エリア位置が変更される。
【0055】
また、第2実施形態の変形例として、駆動デバイス素子内のIDデータレジスタ61の値は固定とし、表示位置制御部12で付加されるIDデータを、通信制御部11で受け取った表示位置情報に基づいて変更する方法によっても、表示エリア位置の変更が可能である。
【0056】
以上説明したように第2実施形態によれば、複数のグラフィックコントローラからのビデオデータを単一の表示器の所定エリアに表示する際に、各グラフィックコントローラに対応する表示エリアの変更が容易に可能となる。
【0057】
<第3実施形態>
以下、本発明に係る第3実施形態について説明する。尚、第3実施形態における表示システムの構成は上述した第1実施形態で示した図1と同様であるため、説明を省略する。
【0058】
上述した各実施形態においては、表示エリア幅における画素数が1つの駆動デバイス素子によって駆動可能な画素数の整数倍である例について説明した。即ち、例えば図2において、表示器16のエリアAに表示する画素数がa、セグメント駆動デバイス201の1素子が駆動できる画素数がdであれば、必要となる駆動デバイス素子数sは、s=a/d で表された。
【0059】
第3実施形態においては、表示エリアの幅が駆動デバイス素子の駆動可能な画素数で割り切れない場合、例えば、上記例においてa=d×s+r(r<d)で表される例について説明する。
【0060】
図7に、第3実施形態における駆動デバイス素子の構成を示す。同図において、上述した第2実施形態で示した図6と同様の構成には同一番号を付し、説明を省略する。図7において、65はサブIDアドレスレジスタであり、通信制御部11によって内部レジスタ63における任意のアドレスが設定される。また、68はサブIDデータの入力を検出する検出部であり、該検出に応じてスイッチ67を制御し、内部レジスタ63の書き込みアドレスを、サブIDアドレスレジスタ65と先頭アドレスレジスタ66のいずれかの値に設定する。
【0061】
第3実施形態における駆動デバイス素子の、上述した第1及び第2実施形態における駆動デバイス素子との違いは、
(1)駆動デバイス素子内に少なくとも1つ以上のサブIDアドレスレジスタ65を有する。
(2)IDデータのほかに、第2のIDデータであるサブIDデータが入力される。
ところにある。
【0062】
第3実施形態においては、図2に示すエリアAのセグメント表示画素数aがdの整数倍でない場合、エリアBとの境にある駆動デバイス素子に対し、その境の画素数分に相当する値を、該素子内のサブIDアドレスレジスタに書き込む。尚、この処理は通信制御部11によって制御される。
【0063】
即ち、表示エリアAの画素数aと駆動デバイス素子の駆動可能画素数dの関係が、a=d×s+r(r<d)であった場合、通信制御部11は、“s+1”のID番号を有する駆動デバイス素子内のサブIDアドレスレジスタ65に、rの値を書き込む。また、ID番号が“s+2”以降の駆動デバイス素子についても同様に、サブIDアドレスレジスタ65の内容をrに設定する。
【0064】
ここで、第3実施形態の各駆動デバイス素子においては、IDデータとは別にサブIDデータ(ビデオデータ、IDデータと対になっている)が入力されており、検出部68においてサブIDデータが入力された、又はイネーブルとなったことを検出すると、その駆動デバイス素子は、内部レジスタ64に対し、予め設定されたサブIDアドレスレジスタ65の値が示すアドレス位置からビデオデータを入力していくように切り替える。一方、検出部68においてサブIDデータの入力が認識されない、即ちイネーブルである場合には、内部レジスタ64の先頭アドレスからビデオデータを順次格納していく。
【0065】
以上説明したように第3実施形態によれば、サブIDアドレスレジスタ65及び、そのレジスタ値を用いるか否かを識別するサブIDデータ入力により、表示エリアの境の表示が可能になる。
【0066】
尚、このサブIDアドレスレジスタ65及び、そのサブIDデータのビット数を増やすことにより、複数の表示エリアを構成することも可能になる。
【0067】
尚、上述した第1乃至第3実施形態においては、モニタ9内にビデオデータを格納するメモリを備えない例について説明したが、本発明においては、例えば図8に示すように、モニタ9内にメモリ18及びメモリ制御部17を備え、各グラフィックコントローラ6からのビデオデータを一度メモリ18に格納し、各表示エリアに必要なデータを順次出力するような構成も可能である。
【0068】
<他の実施形態>
なお、本発明は、複数の機器(例えばホストコンピュータ,インタフェイス機器,リーダ,プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機,ファクシミリ装置など)に適用してもよい。
【0069】
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ(またはCPUやMPU)が記憶媒体に格納されたプログラムコードを読出し実行することによっても、達成されることは言うまでもない。
【0070】
この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【0071】
プログラムコードを供給するための記憶媒体としては、例えば、フロッピディスク,ハードディスク,光ディスク,光磁気ディスク,CD−ROM,CD−R,磁気テープ,不揮発性のメモリカード,ROMなどを用いることができる。
【0072】
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているOS(オペレーティングシステム)などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0073】
さらに、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0074】
【発明の効果】
以上説明したように本発明によれば、複数のグラフィックコントローラからの画像データを、高詳細表示が可能な単一の表示器の所定領域にそれぞれ表示することにより、画像データを高速転送することなく、単一モニタによる高詳細表示が可能となる。
【0075】
【図面の簡単な説明】
【図1】本発明に係る一実施形態における表示システム構成を示すブロック図である。
【図2】本実施形態における表示器と駆動デバイス素子の詳細構成を示す図である。
【図3】本実施形態の切り替え制御部におけるマルチプレクス動作を示すタイミングチャートである。
【図4】本実施形態の切り替え制御部におけるマルチプレクス動作の変形例を示すタイミングチャートである。
【図5】本発明に係る第2実施形態における表示システム構成を示すブロック図である。
【図6】第2実施形態における駆動デバイス素子の詳細構成を示すブロック図である。
【図7】本発明に係る第3実施形態における駆動デバイス素子の詳細構成を示すブロック図である。
【図8】本発明に係る他の実施形態における表示システム構成を示すブロック図である。
【符号の説明】
1 パソコン
6−1,6−2,6−3,6−4 グラフィックコントローラ
9 モニタ
10−1,10−2,10−3,10−4 入力部
11 通信制御部
12−1,12−2,12−3,12−4 表示位置制御部
13 切り替え制御部
14 表示器制御部
15,15’ 駆動デバイス群
16 表示器
Claims (2)
- 画像処理装置と画像表示装置とを接続した画像表示システムであって、
前記画像処理装置は、
表示すべき画像データをその表示位置を含めて制御する表示画像制御手段を複数有し、
前記画像表示装置は、
画像データを表示する表示手段と、
前記複数の表示画像制御手段に対して、前記表示手段の情報の送信及び、制御された画像データの表示位置情報の受信を制御する通信制御手段と、
前記複数の表示画像制御手段のそれぞれから出力される画像データをそれぞれ入力する複数の画像入力手段と、
前記複数の画像入力手段より入力された各画像データについて、前記通信制御手段によって受信された表示位置情報に基づいて前記表示手段の1画面内に表示するように制御する複数の表示位置制御手段とを有し、
前記通信制御手段は、前記複数の表示画像制御手段に対して各画像データの出力タイミング規定要求を送信し、
前記複数の画像入力手段は、それぞれ対応する表示画像制御手段に対して画像データ出力許可信号を送信する
ことを特徴とする画像表示システム。 - 前記表示手段は、複数の駆動素子を駆動することにより、マトリクス状に配置された画素単位で画像データを表示し、
前記表示位置制御手段は、前記画像データの各画素毎に、前記複数の駆動素子のいずれに対応するかを制御することを特徴とする請求項1記載の画像表示システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04250398A JP3703283B2 (ja) | 1998-02-24 | 1998-02-24 | 画像表示システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04250398A JP3703283B2 (ja) | 1998-02-24 | 1998-02-24 | 画像表示システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11242469A JPH11242469A (ja) | 1999-09-07 |
JP3703283B2 true JP3703283B2 (ja) | 2005-10-05 |
Family
ID=12637880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04250398A Expired - Fee Related JP3703283B2 (ja) | 1998-02-24 | 1998-02-24 | 画像表示システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3703283B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3526019B2 (ja) | 1999-11-30 | 2004-05-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 画像表示システム、画像表示装置、および画像表示方法 |
JP4250648B2 (ja) | 2006-09-21 | 2009-04-08 | 株式会社東芝 | 情報処理装置 |
JP2008216436A (ja) * | 2007-03-01 | 2008-09-18 | Necディスプレイソリューションズ株式会社 | 画像表示装置 |
JP4369499B2 (ja) * | 2007-06-13 | 2009-11-18 | エーユー オプトロニクス コーポレイション | 画像表示システム |
JP5669614B2 (ja) * | 2011-02-18 | 2015-02-12 | キヤノン株式会社 | 画像表示装置及びその制御方法 |
JP2013153410A (ja) * | 2011-12-28 | 2013-08-08 | Sharp Corp | Av機器 |
JP2013207769A (ja) * | 2012-03-29 | 2013-10-07 | Toshiba Corp | 映像処理装置及び映像処理方法 |
-
1998
- 1998-02-24 JP JP04250398A patent/JP3703283B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11242469A (ja) | 1999-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100383751B1 (ko) | 화상 디스플레이 시스템, 호스트 장치, 화상 디스플레이장치 및 화상 디스플레이 방법 | |
US6266042B1 (en) | Display system with resolution conversion | |
TW200421245A (en) | Device for driving a display apparatus | |
TWI442376B (zh) | Semiconductor integrated circuit and data processing system | |
KR20110132126A (ko) | 모드전환방법, 상기 모드전환방법이 적용되는 디스플레이구동ic 및 영상신호처리시스템 | |
WO2001041119A1 (fr) | Pilote a ram integree, unite d'affichage associee audit pilote et dispositif electronique | |
JP2002323881A (ja) | 表示ドライバ、表示ユニット及び電子機器 | |
TW200301879A (en) | Display drive control circuit | |
WO2006073268A1 (en) | Display system and host device for outputing image signal and method therefor | |
EP0918278B1 (en) | Circuit for simultaneous driving of liquid crystal display panel and television | |
JPH09281933A (ja) | データドライバ及びこれを用いた液晶表示装置,情報処理装置 | |
US8970641B2 (en) | Display device | |
US8120599B2 (en) | Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same | |
JP3703283B2 (ja) | 画像表示システム | |
JP3877943B2 (ja) | 液晶表示装置およびウィンドウ表示拡大制御方法 | |
JP2002099269A (ja) | 表示システム及び情報処理装置 | |
US6822647B1 (en) | Displays having processors for image data | |
JP2001265313A (ja) | 信号処理装置、信号処理方法及びコンピュータ読み取り可能な記憶媒体 | |
JP2003255904A (ja) | 表示装置及び表示用駆動回路 | |
JPH1155569A (ja) | 表示制御回路 | |
JPH09274475A (ja) | 1台のコンピュータに複数台接続可能な表示装置 | |
JP2004151488A (ja) | 表示ユニット、表示装置、および画像表示システム | |
JP2002207471A (ja) | 表示制御システム及びその中継装置 | |
US20060017652A1 (en) | Control apparatus of display device, control method and electronic apparatus | |
JP2016206368A (ja) | ブリッジic及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050719 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130729 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |