JP2014187480A - 画像処理装置、ソース機器、画像処理システム、画像処理方法およびプログラム - Google Patents

画像処理装置、ソース機器、画像処理システム、画像処理方法およびプログラム Download PDF

Info

Publication number
JP2014187480A
JP2014187480A JP2013060025A JP2013060025A JP2014187480A JP 2014187480 A JP2014187480 A JP 2014187480A JP 2013060025 A JP2013060025 A JP 2013060025A JP 2013060025 A JP2013060025 A JP 2013060025A JP 2014187480 A JP2014187480 A JP 2014187480A
Authority
JP
Japan
Prior art keywords
image
marker
pixel
unit
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013060025A
Other languages
English (en)
Inventor
Takumi Takahashi
匠 高橋
Nobuyuki Asakura
伸幸 朝倉
Etsuro Yamauchi
悦朗 山内
Junya Kameyama
純哉 亀山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013060025A priority Critical patent/JP2014187480A/ja
Priority to US14/205,402 priority patent/US10019967B2/en
Priority to CN201410096482.5A priority patent/CN104065895B/zh
Publication of JP2014187480A publication Critical patent/JP2014187480A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/37—Details of the operation on graphic patterns
    • G09G5/377—Details of the operation on graphic patterns for mixing or overlaying two or more graphic patterns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/026—Control of mixing and/or overlay of colours in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/387—Composing, repositioning or otherwise geometrically modifying originals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4318—Generation of visual interfaces for content selection or interaction; Content or additional data rendering by altering the content in the rendering process, e.g. blanking, blurring or masking an image region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/74—Circuits for processing colour signals for obtaining special effects
    • H04N9/76—Circuits for processing colour signals for obtaining special effects for mixing of colour signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components

Abstract

【課題】主画像に合成される画像を転送する通信インターフェースにおいて転送データ量を低減する。
【解決手段】画像処理装置は、画像受信部、合成比取得部、および、合成部を備える。画像受信部が、主画像に合成される副画像と主画像との間の合成比を画素値により示すマーカ画素を副画像とともに含むマーカ付画像を受信する。合成比取得部が、マーカ付画像においてマーカ画素の画素値の示す合成比を取得する。合成部が、取得された合成比に基づいて主画像に副画像を合成する。
【選択図】図１

Description

本技術は、画像処理装置、ソース機器、画像処理システム、画像処理方法およびプログラムに関する。詳しくは、複数の画像を合成する画像処理装置、ソース機器、画像処理システム、画像処理方法およびプログラムに関する。
ディスプレイの水平方向や垂直方向の位置の調整、ゆがみの補正、コントラストや明るさなどを設定する際に、従来より、ＯＳＤ（On Screen Display）機能が利用されている。ＯＳＤ機能は、ディスプレイの設定などを行うためのＯＳＤ画像を、ディスプレイの主画像に合成して表示し、そのＯＳＤ画像を介して設定等を行う機能である。
このＯＳＤ画像を主画像に合成する際には、α値と呼ばれる係数を合成比として定義し、その合成比により合成するアルファブレンドと呼ばれる手法が用いられることが多い。このアルファブレンドでは、例えば、合成比を画素値により示すマスク画像を使用して、マスク処理によりＯＳＤ画像が主画像に合成される。あるいは、画素のそれぞれに合成比を付加したＯＳＤ画像が生成され、画像処理装置が、そのＯＳＤ画像から合成比を検出して、主画像にＯＳＤ画像を合成する手法が用いられる。
アルファブレンドによりＯＳＤ機能を実現するために、ＯＳＤ発生器およびＯＳＤ重畳回路を備え、そのＯＳＤ発生器がＯＳＤ画像および合成比を生成してＯＳＤ重畳回路へ送信する画像処理装置が提案されている（例えば、特許文献１参照。）。ＯＳＤ重畳回路は、ＯＳＤ発生器からの合成比により主画像にＯＳＤ画像を重畳（言い換えれば、合成）する。
特開２００９−１０１９２４号公報
しかしながら、上述の従来技術では、ＯＳＤ画像の合成が困難となるおそれがある。上述のＯＳＤ発生器は、ＯＳＤ画像の画素のそれぞれに、合成比を付加してＯＳＤ重畳回路へ送信している。このため、ＯＳＤ画像の解像度や、ＯＳＤ画像の送信頻度（言い換えれば、フレームレート）が上昇するほど、合成比のデータ量が増大してしまう。この結果、ＯＳＤ発生器とＯＳＤ重畳回路との間の通信インターフェースの転送速度が不足して、ＯＳＤ画像をリアルタイムで送信することができなくなるおそれがある。また、合成比を送信する場合には、合成比を送信するための信号線を余分に設けなくてはならないため、合成比を送信しない場合よりもコストが上昇するおそれがある。
本技術はこのような状況に鑑みて生み出されたものであり、主画像に合成される画像を転送する通信インターフェースにおいて転送データ量を低減することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、主画像に合成される副画像と上記主画像との間の合成比を画素値により示すマーカ画素を上記副画像とともに含むマーカ付画像を受信する画像受信部と、上記マーカ付画像において上記マーカ画素の画素値の示す上記合成比を取得する合成比取得部と、上記取得された合成比に基づいて上記主画像に上記副画像を合成する合成部とを具備する画像処理装置および、画像処理方法、および当該方法をコンピュータに実行させるためのプログラムである。これにより、マーカ画素の画素値の示す合成比に基づいて主画像に副画像が合成されるという作用をもたらす。
また、この第１の側面において、上記マーカ付画像は、当該マーカ付画像内の一部の領域に上記副画像が配置され、上記一部の領域を特定するための位置に上記マーカ画素が配置された画像であり、上記合成比取得部は、上記マーカ付画像において上記合成比を取得するとともに上記マーカ画素を検出して当該検出した位置に基づいて上記一部の領域を特定し、上記合成部は、上記特定された一部の領域に対応する上記主画像内の領域に上記副画像を合成してもよい。これにより、マーカ画素が検出された位置に基づいて一部の領域が特定され、その一部の領域に対応する主画像内の領域に副画像が合成されるという作用をもたらす。
また、この第１の側面において、上記マーカ画像の画素値は、上記副画像において画素値として使用されない特定の値であり、上記合成比取得部は、上記マーカ付画像において画素値が上記特定の値に一致する画素を上記マーカ画素として検出してもよい。これにより、マーカ付画像において画素値が特定の値に一致する画素がマーカ画素として検出されるという作用をもたらす。
また、この第１の側面において、上記マーカ付画像は、上記一部の領域の外周に沿って一列に配列された上記マーカ画素を含んでもよい。これにより、一部の領域の外周に沿って一列に配列されたマーカ画素から、その一部の領域が特定されるという作用をもたらす。
また、この第１の側面において、上記一部の領域は矩形状の領域であり、上記マーカ画素は、上記一部の領域の複数の隅において配置されていてもよい。これにより、一部の領域の複数の隅において配置されたマーカ画素から、その一部の領域が特定されるという作用をもたらす。
また、この第１の側面において、上記合成比取得部は、上記複数の隅において上記副画像内の画素を補間する画素補間部をさらに具備してもよい。これにより、複数の隅において副画像内の画素が補間されるという作用をもたらす。
また、本技術の第２の側面は、主画像に合成される副画像と上記主画像との間の合成比を画素値により示すマーカ画素を上記副画像とともに含むマーカ付画像を生成する画像生成部と、上記マーカ付画像を送信する画像送信部とを具備するソース機器である。これにより、合成比を画素値により示すマーカ画素を副画像とともに含むマーカ付画像が送信されるという作用をもたらす。
また、本技術の第３の側面は、主画像に合成される副画像と上記主画像との間の合成比を画素値により示すマーカ画素を上記副画像とともに含むマーカ付画像を生成する画像生成部と、上記マーカ付画像を送信する画像送信部と、上記マーカ付画像を受信する画像受信部と、上記マーカ付画像において上記マーカ画素の画素値の示す上記合成比を取得する合成比取得部と、上記取得された合成比に基づいて上記主画像に上記副画像を合成する合成部とを具備する画像処理システムである。これにより、マーカ画素の画素値の示す合成比に基づいて主画像に副画像が合成されるという作用をもたらす。
本技術によれば、主画像に合成される画像を転送する通信インターフェースにおいて転送データ量を低減することができるという優れた効果を奏し得る。
第１の実施の形態における画像処理システムの一構成例を示すブロック図である。 第１の実施の形態におけるＯＳＤ画像供給部の一構成例を示すブロック図である。 第１の実施の形態における合成比変換テーブル一構成例を示す図である。 第１の実施の形態におけるマーカ付画像の一例を示す図である。 第１の実施の形態における合成比取得部の一構成例を示すブロック図である。 第１の実施の形態における合成比の付加前後の画素データの一例を示す図である。 第１の実施の形態における合成比が付加されたＯＳＤ画像の一例を示す図である。 第１の実施の形態におけるマーカＭ１境界検出部の一構成例を示すブロック図である。 第１の実施の形態におけるα値取得部の一構成例を示すブロック図である。 第１の実施の形態における画像処理装置の動作の一例を示すフローチャートである。 第１の実施の形態における合成比取得部の動作の一例を示すタイミングチャートである。 第１の実施の形態の第１の変形例におけるマーカ付画像の一例を示す図である。 第１の実施の形態の第１の変形例における合成比が付加されたＯＳＤ画像の一例を示す図である。 第１の実施の形態の第２の変形例における画像処理システムの一構成例を示すブロック図である。 第１の実施の形態の第３の変形例におけるＯＳＤ画像およびマスク画像の一例を示す図である。 第２の実施の形態におけるマーカ付画像の一例を示す図である。 第２の実施の形態における合成比取得部の一構成例を示すブロック図である。 第２の実施の形態におけるマーカＭ１境界検出部の一構成例を示すブロック図である。 第２の実施の形態における左端検出部の動作の一例を示す表である。 第２の実施の形態における右端検出部の動作の一例を示す表である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（画素値により合成比を示すマーカ画素を配置する例）
２．第２の実施の形態（画素値により合成比を示すマーカ画素をＯＳＤ画像の４隅に配置する例）
＜１．第１の実施の形態＞
［画像処理システムの構成例］
図１は、実施の形態における画像処理システムの一構成例を示すブロック図である。この画像処理システムは、画像処理装置１００および表示装置６００を備える。
画像処理装置１００は、画像を処理して表示装置６００に供給するものであり、例えば、テレビジョン受像器における地上波デジタルチューナーやレコーダーなどである。この画像処理装置１００は、画像供給部２００および画像処理部３００を備える。
画像供給部２００は、主画像およびＯＳＤ画像を生成して供給するものである。この主画像は、ＯＳＤ画像が合成される画像である。一方、ＯＳＤ画像は、主画像に合成して表示される画像である。また、これらの主画像およびＯＳＤ画像は、２次元格子状に配列された複数の画素から構成されている。画像供給部２００は、主画像供給部２１０、ＯＳＤ画像供給部２２０および画像送信インターフェース２３０を備える。
主画像供給部２１０は、複数の主画像（フレーム）を時系列順に含む動画を取得し、画像送信インターフェース２３０に信号線２１９を介して供給するものである。この主画像供給部２１０は、ＨＤＤ（Hard Disk Drive）などの記録装置から動画を取得する。この動画には、主画像の他、タイミング信号が含まれる。このタイミング信号は、同期信号およびデータイネーブル信号ＤＥを含む。データイネーブル信号ＤＥは、画素データが有効である期間を示す信号である。また、同期信号は、垂直方向における走査タイミングを示す垂直同期信号Ｖｓｙｎｃと水平方向における走査タイミングを示す水平同期信号Ｈｓｙｎｃとを含む。なお、主画像供給部２１０は、放送波を受信してデコードすることにより、その放送波に乗せられた動画を取得してもよい。
ここで、垂直同期信号Ｖｓｙｎｃの周期内においては、垂直ブランキング期間以外の期間において、画像が送信される。また、垂直同期信号Ｈｓｙｎｃの周期内においては、水平ブランキング期間以外の期間においてデータイネーブル信号がアサ―トされ、画素のそれぞれが送信される。
ＯＳＤ画像供給部２２０は、複数のＯＳＤ画像（フレーム）を生成して、時系列順に供給するものである。このＯＳＤ画像供給部２２０は、ユーザによる操作などに従ってＯＳＤ画像のそれぞれを生成する。そして、ＯＳＤ画像供給部２２０は、ＯＳＤ画像からマーカ付画像を生成する。このマーカ付画像は、主画像と同じサイズの画像であり、画像内の一部の領域にＯＳＤ画像が配置され、その領域を特定するための位置（例えば、ＯＳＤ画像の外周）にマーカ画素が配置された画像である。ここで、マーカ画素は、主画像とＯＳＤ画像との合成比（すなわち、α値）を画素値により示す画素である。以下、マーカ画素の画素値を「マーカ値」と称する。ＯＳＤ画像供給部２２０は、複数のマーカ付画像を時系列順に画像送信インターフェース２３０に信号線２２９を介して供給する。なお、ＯＳＤ画像供給部２２０は、特許請求の範囲に記載の画像生成部の一例である。
画像送信インターフェース２３０は、主画像およびマーカ付画像のそれぞれを画像処理部３００に送信するものである。主画像はタイミング信号とともに信号線２３８を介して送信され、マーカ付画像は信号線２３９を介して送信される。なお、画像送信インターフェース２３０は、特許請求の範囲に記載の画像送信部の一例である。
なお、画像供給部２００において、主画像供給部２１０は、動画の代わりに、主画像を１フレームのみ静止画像として供給してもよい。また、ＯＳＤ画像供給部２２０も同様に、ＯＳＤ画像を１フレームのみ供給してもよい。
画像処理部３００は、主画像およびＯＳＤ画像に対して画像処理を行うものである。この画像処理部３００は、画像受信インターフェース３１０、合成比取得部４００および合成部３２０を備える。
画像受信インターフェース３１０は、主画像、タイミング信号およびマーカ付画像を受信するものである。画像受信インターフェース３１０は、受信した主画像およびタイミング信号を合成部３２０に信号線３１８を介して供給する。また、画像受信インターフェース３１０は、信号線３１８および３１９を介してタイミング信号およびマーカ付画像を合成比取得部４００に供給する。なお、画像受信インターフェース３１０は、特許請求の範囲に記載の画像受信部の一例である。
ここで、画像送信インターフェース２３０および画像受信インターフェース３１０は、例えば、Ｖ−ｂｙ−Ｏｎｅ規格に準拠したインターフェースである。なお、画像を送受信することができるインターフェースであればＶ−ｂｙ−Ｏｎｅ規格に限定されない。例えば、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface）規格に準拠したインターフェースであってもよい。
合成比取得部４００は、マーカ画素のマーカ値の示す合成比を取得するものである。この合成比取得部４００は、マーカ付画像においてマーカ画素の画素値（マーカ値）の示す合成比を取得する。また、合成比取得部は、マーカ画素の位置に基づいてＯＳＤ画像が配置された領域を特定する。合成比取得部４００は、特定したＯＳＤ画像内の画素のそれぞれに対してマーカ値に対応するα値を付加する。合成比取得部４００は、ＯＳＤ画素内の各々について、画素データのうち、Ｒ、ＧおよびＢなどの信号を合成部３２０に信号線４０８を介して供給する。ＯＳＤ画像の背景の領域については、合成比取得部４００は、黒レベルの画素値を供給する。また、合成比取得部４００は、ＯＳＤ画像内の画素の各々について、画素データのうちα値を合成部３２０に信号線４０９を介して供給する。ＯＳＤ画像の背景の領域については、合成比取得部４００は、「０」の値のα値を供給する。
合成部３２０は、合成比に基づいて主画像にＯＳＤ画像を合成する画像処理を行うものである。合成部３２０は、画素のそれぞれに付加されたα値を取得し、例えば、次の式１を使用して、主画像内の画素の画素値とＯＳＤ画像内の画素の画素値との間の加重平均を求めることにより合成を行う。
Ｐblend（ｘ，ｙ）＝｛１−α（ｘ，ｙ）｝×ＰMain（ｘ，ｙ）
＋α（ｘ，ｙ）×ＰOSD（ｘ，ｙ） ・・・式１
式１において、Ｐblend（ｘ，ｙ）は、合成された合成画像内の座標（ｘ，ｙ）の画素の画素値である。α（ｘ，ｙ）は、ＯＳＤ画像内の座標（ｘ，ｙ）の画素に付加されたα値である。ＰMain（ｘ，ｙ）は、主画像内の座標（ｘ，ｙ）の画素の画素値である。ＰOSD（ｘ，ｙ）は、ＯＳＤ画像内の座標（ｘ，ｙ）の画素の画素値である。
合成部３２０は、式１により生成した画素からなる合成画像を生成する。そして、合成部３２０は、合成処理のほか、ノイズ低減処理、ホワイトバランス処理、および、ガンマ補正処理などの画像処理を必要に応じて実行する。これらの画像処理を実行する順番は、任意である。合成部３２０は、処理後の合成画像をタイミング信号とともに表示装置６００に信号線３０９を介して出力する。
表示装置６００は、合成画像を表示するものであり、例えば、液晶ディスプレイなどである。
［ＯＳＤ画像供給部の構成例］
図２は、第１の実施の形態におけるＯＳＤ画像供給部２２０の一構成例を示すブロック図である。このＯＳＤ画像供給部２２０は、ＯＳＤ画像生成部２２１、合成比生成部２２２、合成比変換テーブル２２３およびマーカ画素生成部２２４を備える。
ＯＳＤ画像生成部２２１は、ユーザによる操作などに従ってＯＳＤ画像を生成するものである。ＯＳＤ画像生成部２２１は、例えば、生成したＯＳＤ画像を配置した、主画像と同じサイズの画像を生成する。その画像内において、ＯＳＤ画像の背景の画素値は、例えば、黒レベルに設定される。また、ＯＳＤ画像生成部２２１は、１つの主画像に対して、複数のＯＳＤ画像を生成することができる。ＯＳＤ画像生成部２２１は、生成した画像をマーカ画素生成部２２４に供給する。
合成比生成部２２２は、主画像とＯＳＤ画像との間の合成比（すなわち、α値）を生成するものである。α値には、０乃至１の実数が設定される。１つの主画像内に複数のＯＳＤ画像を配置する場合には、合成比生成部２２２は、ＯＳＤ画像ごとに異なるα値を設定することができる。また、合成比生成部２２２は、１つのＯＳＤ画像を複数の領域に分割して、領域ごとに異なるα値を設定することもできる。合成比生成部２２２は、生成したα値をマーカ画素生成部２２４に供給する。
合成比変換テーブル２２３は、複数のα値と、複数の画素値（すなわち、マーカ値）とを１対１で対応付けたテーブルである。ここで、マーカ値には、ＯＳＤ画像内において使用されることのない画素値が設定される。
マーカ画素生成部２２４は、α値を画素値により示すマーカ画素を生成するものである。マーカ画素生成部２２４は、α値に対応するマーカ値を合成比変換テーブル２２３から取得し、そのマーカ値の画素をマーカ画素として、ＯＳＤ画像の外周に沿って配置する。マーカ画素生成部２２４は、ＯＳＤ画像およびマーカ画素を配置した画像をマーカ付画像として画像送信インターフェース２３０に供給する。
［合成比変換テーブルの構成例］
図３は、第１の実施の形態における合成比変換テーブル２２３の一構成例を示す図である。この合成比変換テーブル２２３においては、複数のα値のそれぞれについて、異なるマーカ値が記載される。例えば、「α１」のα値に対応付けて、「Ｍ１」のマーカ値が記載される。また、「α２」のα値に対応付けて、「Ｍ２」のマーカ値が記載される。
図４は、第１の実施の形態におけるマーカ付画像８００の一例を示す図である。マーカ付画像８００には、ＯＳＤ画像としてＯＳＤ１およびＯＳＤ２が配置される。ＯＳＤ２の周囲には、マーカ値Ｍ２のマーカ画素が配置される。同図における縦縞の領域は、マーカ値Ｍ２のマーカ画素が配置された領域を示す。
マーカ付画像８００において、ＯＳＤ１およびＯＳＤ２が配置された領域と、マーカ値Ｍ２のマーカ画素が配置された領域とからなる領域以外の全てには、マーカ値Ｍ１のマーカ画素が配置される。言い換えれば、ＯＳＤ１の周囲にマーカ画素Ｍ１のマーカ画素が配置される。同図における横縞の領域は、マーカ値Ｍ１のマーカ画素が配置された領域を示す。
このマーカ付画像８００内において、水平方向に沿って配列された複数の画素を以下、「水平ライン」と称する。マーカ付画像８００は、解像度に応じた個数の水平ラインからなり、これらの水平ラインのそれぞれは、水平同期信号Ｈｓｙｎｃに同期して画像処理部３００に順に送信される。
画像処理部３００は、水平ラインのそれぞれを順に画像供給部２００から受信し、その水平ライン内の画素のそれぞれに対して、順に、画素値がマーカ値であるか否かを判断する処理（言い換えれば、走査）を行う。例えば、水平ラインの左端から右端へ向けて順に画素が走査される。
画像処理部３００は、前回の走査と今回の走査との結果を比較し、結果が変化した位置を、ＯＳＤ画像の左端または右端として検出する。例えば、ＯＳＤ１の左端の左隣の画素８０１の走査においては、画素値がマーカ値Ｍ１と一致するが、次の画素（すなわち、左端の画素）の走査においては、画素値はマーカ値Ｍ１と一致しない。このように、前回の走査において画素値がマーカ値と一致したが、今回の走査において不一致となる場合に、画像処理部３００は、ＯＳＤ画像の左端を検出する。
また、ＯＳＤ２の右端の画素の走査においては、画素値がマーカ値Ｍ１と一致しないが、次の画素８０２の走査においては、画素値はマーカ値Ｍ１と一致する。このように、前回の走査において画素値がマーカ値と一致しなかったが、今回の走査において一致する場合に、画像処理部３００は、ＯＳＤ画像の右端を検出する。
同様に、ＯＳＤ２の左端および右端は、画素値がマーカ値Ｍ２と一致するか否かを判断した結果から検出される。
画像処理部３００は、左端および右端が検出された水平ラインにおいて、左端から右端までの画素のそれぞれに、マーカ値に対応するα値を付加する。それ以外の画素については、「０」の値のα値が設定される。これにより、ＯＳＤ画像内の画素のそれぞれに、α値が付加される。
［合成比取得部の構成例］
図５は、第１の実施の形態における合成比取得部４００の一構成例を示すブロック図である。この合成比取得部４００は、マーカＭ１境界検出部４１０およびマーカＭ２境界検出部４２０と、ＯＳＤ画像抽出部４３０とα値取得部４４０とを備える。
マーカＭ１境界検出部４１０は、マーカＭ１と画素値が一致するか否かに基づいてＯＳＤ画像の境界を検出するものである。具体的には、マーカＭ１境界検出部４１０は、マーカ付画像内の水平ラインの各々を順に受信する。そして、マーカＭ１境界検出部４１０は、水平ライン内の画素のそれぞれに対して、画素値がマーカ値Ｍ１と一致するか否かを判断する処理（走査）を順に行う。前回の走査において画素値がマーカ値と一致したが、今回の走査において不一致となる場合にマーカＭ１境界検出部４１０は、左端の検出結果ＬＥ１をハイレベルにする。そうでない場合には、検出結果ＬＥ１はローレベルに設定される。
一方、前回の走査において画素値がマーカ値と一致しなかったが、今回の走査において一致する場合にマーカＭ１境界検出部４１０は、右端の検出結果ＲＥ１をハイレベルにする。そうでない場合には、検出結果ＲＥ１はローレベルに設定される。
マーカＭ１境界検出部４１０は、検出結果ＬＥ１およびＲＥ１をＯＳＤ画像抽出部４３０およびα値取得部４４０に供給する。
マーカＭ２境界検出部４２０の構成は、マーカ値Ｍ１の代わりにマーカ値Ｍ２に基づいて左端および右端を検出する点以外は、マーカＭ１境界検出部４１０と同様である。
ＯＳＤ画像抽出部４３０は、マーカ付画像からＯＳＤ画像を抽出するものである。このＯＳＤ画像抽出部４３０は、垂直同期信号Ｖｓｙｎｃに同期してマーカ付画像の各々を受信し、水平同期信号Ｈｓｙｎｃに同期して水平ラインの各々を受信する。また、ＯＳＤ画像抽出部４３０は、マーカＭ１境界検出部４１０およびマーカＭ２境界検出部４２０のそれぞれの検出結果を受け取る。マーカ付画像内の水平ラインのそれぞれにおいて、ＯＳＤ画像抽出部４３０は、検出結果の示す左端から右端までの画素をＯＳＤ画像内の画素として抽出し、画素値を合成部３２０に供給する。それ以外の画素については、ＯＳＤ画像抽出部４３０は、黒レベルの画素値を供給する。画素値は、例えば、Ｒ（Red）、Ｇ（Green）およびＢ（Blue）のそれぞれの信号を含む。
α値取得部４４０は、マーカ付画像において、マーカ値に対応するα値を取得するものである。このα値取得部４４０は、水平同期信号Ｈｓｙｎｃに同期して、水平ライン内の画素のそれぞれについて、α値を取得して出力する。具体的には、水平同期信号Ｈｓｙｎｃの周期内において、検出結果ＬＥ１が最初にハイレベルになったときから、検出結果ＲＥ１がハイレベルになるまでの間、α値取得部４４０は、マーカ値Ｍ１に対応するα１を合成部３２０に出力する。水平同期信号Ｈｓｙｎｃの周期内において、検出結果ＬＥ１が２回以上、ハイレベルになっても、その後にα１は出力されない。
また、水平同期信号Ｈｓｙｎｃの周期内において、検出結果ＬＥ２が最初にハイレベルになったときから、検出結果ＲＥ２がハイレベルになるまでの間、α値取得部４４０は、マーカ値Ｍ２に対応するα２を出力する。α１またはα２を出力する条件が満たされない場合には、α値は「０」に設定される。
なお、合成比取得部４００は、マーカＭ１境界検出部４１０およびマーカＭ２境界検出部４２０の２つの境界検出部を備えているが、３つ以上の境界検出部を備えてもよい。
図６は、第１の実施の形態における合成比の付加前後の画素データの一例を示す図である。同図におけるａは、マーカ付画像内の画素の画素データの一例を示す図である。この画素データにはα値が付加されておらず、画素データは、例えば、Ｒ、ＧおよびＢの信号を含む。Ｒ、ＧおよびＢの信号は、例えば、それぞれ８ビットのデータである。なお、画素データのフォーマットは、Ｒ、ＧおよびＢの信号に限定されない。例えば、画素データは、輝度信号および色差信号を含むものであってもよい。
図６におけるｂは、α値取得部４４０が出力するＯＳＤ画像内の画素の画素データの一例を示す図である。この画素データにはα値が付加されており、画素データは、例えば、Ｒ、ＧおよびＢの信号と、α値とを含む。α値は、例えば、８ビットにより表される。この結果、１つの画素データのデータ量は、２４ビットから３２ビットとなる。
図７は、第１の実施の形態における合成比が付加されたＯＳＤ画像の一例を示す図である。同図における画像８１０は、主画像と同じサイズの画像であり、一部の領域にＯＳＤ画像ＯＳＤ１およびＯＳＤ２が配置されている。それらのＯＳＤ画像の背景の画素は、黒レベルの画素である。α値取得部４４０は、画像８１０において、ＯＳＤ１内の画素のそれぞれにα１を付加し、ＯＳＤ２内の画素のそれぞれにα２を付加して合成部３２０に供給する。また、ＯＳＤ画像の背景においては、「０」のα値が設定される。このようにα値を付加した画像は、画像処理部３００内で生成されるため、前述したように画像供給部２００と画像処理部３００との間では、α値を付加していないマーカ付画像が送受信される。このため、α値を付加した画像を画像供給部２００と画像処理部３００との間で送受信する構成と比較して、インターフェースにおける転送データ量が低減される。また、α値を送受信するための信号線を画像供給部２００と画像処理部３００との間に設ける必要がなくなる。
［マーカＭ１境界検出部の構成例］
図８は、第１の実施の形態におけるマーカＭ１境界検出部４１０の一構成例を示すブロック図である。このマーカＭ１境界検出部４１０は、マーカ値保持部４１１、一致判断部４１２、遅延部４１３、左端検出部４１４および右端検出部４１６を備える。
マーカ値保持部４１１は、マーカ値Ｍ１を保持するものである。一致判断部４１２は、マーカ付画像内の画素のそれぞれについて、その画素値とマーカ値Ｍ１とが一致するか否かを判断するものである。一致判断部４１２は、画素ごとの一致判断結果を今回値として、遅延部４１３、左端検出部４１４および右端検出部４１６に供給する。例えば、画素値がマーカ値Ｍ１と一致する場合に、一致判断結果に「１」の値が設定され、不一致である場合に「０」の値が設定される。
遅延部４１３は、一致判断結果を１画素分、遅延させるものである。遅延した一致判断結果は、前回値として左端検出部４１４および右端検出部４１６に供給される。
左端検出部４１４は、ＯＳＤ画像の左端を検出するものである。この左端検出部４１４は、論理ゲート４１５を備える。論理ゲート４１５は、一致判断結果の今回値を反転させた値と、前回値との論理積を供給するものである。論理ゲート４１５は、その論理積を左端の検出結果ＬＥ１としてＯＳＤ画像抽出部４３０等に供給する。
右端検出部４１６は、ＯＳＤ画像の右端を検出するものである。この右端検出部４１６は、論理ゲート４１７を備える。論理ゲート４１７は、一致判断結果の今回値と、前回値を反転させた値との論理積を供給するものである。論理ゲート４１７は、その論理積を右端の検出結果ＲＥ１としてＯＳＤ画像抽出部４３０等に供給する。
なお、左端検出部４１４は、論理ゲート４１５の代わりに、今回値を反転させる反転ゲートと、その反転ゲートの出力値および前回値の論理積を出力する論理積ゲートとを備えてもよい。右端検出部４１６についても同様に、論理ゲート４１７の代わりに、反転ゲートおよび論理積ゲートを備えてもよい。
［α値取得部の構成例］
図９は、第１の実施の形態におけるα値取得部４４０の一構成例を示すブロック図である。このα値取得部４４０は、α１取得回路４４１、α２取得回路４４２およびα値出力回路４４３を備える。α１取得回路４４１は、水平同期信号Ｈｓｙｎｃの周期内において、検出結果ＬＥ１が最初にハイレベルになったときから、検出結果ＲＥ１がハイレベルになるまでの間、α１をα値出力回路４４３に供給する。
α２取得回路４４２は、水平同期信号Ｈｓｙｎｃの周期内において、検出結果ＬＥ２が最初にハイレベルになったときから、検出結果ＲＥ２がハイレベルになるまでの間、α２をα値出力回路４４３に供給する。
α値出力回路４４３は、α１、α２、および、「０」の値のいずれかのα値を出力するものである。このα値出力回路４４３は、α１取得回路４４１がα１を出力している間はα１を出力し、α２取得回路４４２がα２を出力している間はα２を出力し、それ以外の期間は「０」のα値を出力する。
なお、α値出力回路４４３の構成は、α１に対応するＯＳＤ画像と、α２に対応するＯＳＤ画像とを重ねたマーカ付画像を画像供給部２００が生成しないことを前提としている。しかし、画像供給部２００は、これらのＯＳＤ画像を重ねて配置したマーカ付画像を生成してもよい。この場合には、α１取得回路４４１がα１を出力する期間と、α２取得回路４４２がα２を出力する期間とが一部において重複してしまう。そのときには、α値出力回路４４３は、α１およびα２のいずれかを優先して出力する。例えば、α１およびα２のうち、値の大きな方が優先される。
また、α値取得部４４０は、α１取得回路４４１およびα２取得回路４４２の２つのα取得回路を備えているが、３つ以上のα値取得回路を備えてもよい。
［画像処理装置の構成例］
図１０は、第１の実施の形態における画像処理装置１００の動作の一例を示すフローチャートである。この動作は、例えば、画像処理装置１００に対して合成画像の出力が指示されたときに開始する。
画像処理装置１００内の画像供給部２００は、主画像およびマーカ付画像を生成して画像処理部３００に送信する（ステップＳ９０１）。画像処理装置１００内の画像処理部３００は、主画像およびマーカ付画像を受信する（ステップＳ９０２）。
画像処理部３００は、マーカ値と画素値とが一致するか否かの判断結果に基づいて、ＯＳＤ画像の境界を検出する（ステップＳ９０３）。画像処理部３００は、マーカ値に対応するα値を取得する（ステップＳ９０４）。画像処理部３００は、ＯＳＤ画像の境界の検出結果に基づいて、マーカ付画像からＯＳＤ画像を抽出する（ステップＳ９０５）。そして、画像処理部３００は、取得されたα値に基づいて、主画像にＯＳＤ画像を合成して出力する（ステップＳ９０６）。ステップＳ９０６の後、画像処理部３００は、合成画像を出力する動作を終了する。
図１１は、第１の実施の形態における合成比取得部４００の動作の一例を示すタイミングチャートである。画像受信インターフェース３１０は、水平同期信号Ｈｓｙｎｃの周期内において、マーカ付画像内の水平ライン内の画素のそれぞれの画素値を順に受信する。
一致判断部４１２は、画素ごとに、画素値とマーカ値Ｍ１とが一致するか否かを判断する。ＯＳＤ画像ＯＳＤ１の左側または右側にはマーカ値Ｍ１のマーカ値が配置されており、画素値がマーカ値Ｍ１と一致するため、一致判断結果の今回値は、「１」となる。一方、ＯＳＤ画像内では、画素値がマーカ値Ｍ１と一致しないため、今回値は、「０」となる。また、一致判断結果の前回値は遅延部４１３において、今回値に対して遅延した値であるため、ＯＳＤ画像の左端において、「１」となり、左端以外のＯＳＤ画像内では「０」となる。
左端検出部４１４は、前回値が「１」であり、かつ、今回値が「０」のときに左端の検出結果ＬＥ１をハイレベルにする。また、右端検出部４１６は、前回値が「０」であり、かつ、今回値が「１」のときに右端の検出結果ＲＥ１をハイレベルにする。
α値取得部４４０は、最初に検出結果ＬＥ１がハイレベルになったときから、検出結果ＲＥ１がハイレベルになるまでの間、α１を出力する。また、α値取得部４４０は、最初に検出結果ＬＥ２がハイレベルになったときから、検出結果ＲＥ２がハイレベルになるまでの間、α２を出力する。それ以外の期間においては、「０」のα値が出力される。
なお、ＯＳＤ画像ＯＳＤ１の右側においてマーカ値Ｍ１のマーカ画素の右隣に、マーカ値Ｍ２のマーカ画素が配置されている場合、マーカ値Ｍ２のマーカ画素の位置で、今回値は、「０」となり、前回値は「１」となる。このため、検出結果ＬＥ１が再度ハイレベルになり、２つ目の左端が検出される。しかし、最初に検出された左端ではないため、α１は出力されない。
このように、本技術の第１の実施の形態によれば、画像処理部３００は、受信した画像においてマーカ画素の画素値の示す合成比を取得するため、合成比を受信する必要がなくなり、受信する画像のデータ量を低減することができる。
［第１の変形例］
図１２は、第１の実施の形態の第１の変形例におけるマーカ付画像８２０の一例を示す図である。第１の実施の形態では、水平方向に走査を行っていたが、垂直方向に走査を行ってもよい。第１の変形例の画像処理装置１００は、垂直方向に走査を行う点において第１の実施の形態と異なる。
図１２において、マーカ付画像８２０には、ＯＳＤ画像ＯＳＤ３が中央付近に配置され、ＯＳＤ３を左右に分割した左半分の周囲にマーカ値Ｍ１のマーカ画素が配置されている。また、ＯＳＤ３の右半分の周囲にマーカ値Ｍ２のマーカ画素が配置されている。
画像処理部３００は、水平ラインのそれぞれにおいて、垂直方向に沿って、例えば、上から下へ走査を行い、ＯＳＤ３の上端および下端を検出する。
図１３は、第１の実施の形態の第１の変形例における合成比が付加された画像８３０の一例を示す図である。ＯＳＤ３を左右に分割した左半分の領域８３１の周囲には、マーカ値Ｍ１の画素が配置されていたため、領域８３１内の画素には、マーカＭ１に対応するα１が付加される。一方、ＯＳＤ３の右半分の領域８３２の周囲には、マーカ値Ｍ２の画素が配置されていたため、領域８３２内の画素には、マーカＭ２に対応するα２が付加される。
第１の実施の形態では、画像処理装置１００は、水平方向に走査を行っていた。このため、画像処理装置１００は、水平方向に沿った直線で分割した領域ごとに異なるα値を設定することができたが、垂直方向に沿った直線で分割した領域ごとに異なるα値を設定することができなかった。これに対して、第１の変形例のように、垂直方向に走査することにより、垂直方向に沿った直線でＯＳＤ画像を複数の領域に分割し、それらの領域ごとに異なるα値を設定することができる。
［第２の変形例］
図１４は、第１の実施の形態の第２の変形例における画像処理システムの一構成例を示すブロック図である。第１の実施の形態では、画像供給部２００の機能と、画像処理部３００の機能との両方を画像処理装置１００が備える構成としていたが、これらの機能を複数の機器に分散してもよい。第２の変形例の画像処理システムは、画像処理装置１００の機能を複数の機器に分散した点において第１の実施の形態と異なる。
第２の変形例の画像処理システムは、ソース機器７００およびシンク機器７５０を備える。ソース機器７００は、主画像供給部２１０、ＯＳＤ画像供給部２２０および画像送信インターフェース２３０を備える。シンク機器７５０は、画像受信インターフェース３１０、合成比取得部４００および合成部３２０を備える。
［第３の変形例］
図１５は、第１の実施の形態の第３の変形例におけるＯＳＤ画像８４０およびマスク画像８５０の一例を示す図である。第１の実施の形態では、画像処理装置１００は、画素のそれぞれにα値を付加していたが、α値に応じた値を画素値とするマスク画像を生成し、そのマスク画像を使用してマスク処理を行うことにより合成を行ってもよい。第３の変形例の画像処理装置１００は、マスク画像を生成してマスク処理を実行する点において第１の実施の形態と異なる。
図１５におけるａは、第３の変形例におけるＯＳＤ画像８４０の一例を示す図である。第３の変形例では、ＯＳＤ画像にα値が付加されず、画素データは、例えば、Ｒ、ＧおよびＢの信号のみを有する。同図におけるｂは、第３の変形例におけるマスク画像８５０の一例を示す図である。マスク画像８５０において、画素のそれぞれのα値に応じた画素値が設定される。α値は、例えば、８ビットの画素値（輝度値など）により表される。合成比取得部４００は、これらの画像を生成して、合成部３２０に供給する。合成部３２０は、マスク処理により、主画像にＯＳＤ画像を合成する。
このように、第３の変形例によれば、マスク処理によりＯＳＤ画像を合成する画像処理部３００において、受信する画像データのデータ量を低減することができる。
＜２．第２の実施の形態＞
［画像処理システムの構成例］
図１６は、第２の実施の形態におけるマーカ付画像８６０の一例を示す図である。第１の実施の形態では、マーカ画素をＯＳＤ画像の外周に配置していたが、マーカ画素をＯＳＤ画像の４隅に配置してもよい。第２の実施の形態の画像処理装置１００は、マーカ画素をＯＳＤ画像の４隅に配置したマーカ付画像を生成する点において第１の実施の形態と異なる。
例えば、図１６に示すように、マーカ付画像８６０には、ＯＳＤ１、ＯＳＤ２およびＯＳＤ３の３つのＯＳＤ画像が配置される。ＯＳＤ１の４隅には、マーカ値Ｍ１のマーカ画素８６１、８６２、８６３および８６４が配置される。ＯＳＤ２の４隅には、マーカ値Ｍ２のマーカ画素８６５、８６６、８６７および８６８が配置される。ＯＳＤ３の４隅には、マーカ値Ｍ３のマーカ画素８６９、８７０、８７１および８７２が配置される。ＯＳＤ画像の４隅にマーカ画素を配置する場合には、ＯＳＤ画像の外側にマーカ画素を配置するためのスペースを設ける必要がなくなるため、ＯＳＤ画像の配置の自由度が向上する。ただし、ＯＳＤ画像の４隅の画素が、マーカ画素に置き換えられるため、この４隅の画素をＯＳＤ画像内の画素により補間することが望ましい。
図１７は、第２の実施の形態における合成比取得部４００の一構成例を示すブロック図である。第２の実施の形態の合成比取得部４００は、マーカＭ１境界検出部４１０およびマーカＭ２境界検出部４２０の代わりにマーカＭ１境界検出部４５０およびマーカＭ２境界検出部４６０を備える点において第１の実施の形態と異なる。また、第２の実施の形態の合成比取得部４００は、ＯＳＤ画像抽出部４３０の代わりに画素補間部４３１を備える点において第１の実施の形態と異なる。
マーカＭ１境界検出部４５０は、マーカ付画像内において水平ライン内の画素のそれぞれに対して、画素値がマーカ値Ｍ１と一致するか否かを判断する処理（走査）を順に行う。マーカＭ１境界検出部４５０は、マーカ付画像内において最初にマーカ値Ｍ１に画素値が一致した画素の座標を左端座標として保持する。そして、マーカＭ１境界検出部４５０は、その後の水平ラインのそれぞれにおいて、その左端座標に座標が一致する画素を走査するたびに、左端の検出結果ＬＥ１をハイレベルにする。
また、マーカＭ１境界検出部４５０は、マーカ付画像内において２番目にマーカ値Ｍ１に画素値が一致した画素の座標を右端座標として保持する。そして、マーカＭ１境界検出部４５０は、その後の水平ラインのそれぞれにおいて、その右端座標に座標が一致する画素を走査するたびに、右端の検出結果ＲＥ１をハイレベルにする。
マーカＭ１境界検出部４５０は、３番目にマーカ値Ｍ１に画素値が一致した後においては、左端の検出結果ＬＥ１をローレベルにする。そして、マーカＭ１境界検出部４５０は、４番目にマーカ値Ｍ１に画素値が一致した後においては、右端の検出結果ＲＥ１をローレベルにする。
マーカＭ２境界検出部４６０の構成は、マーカ値Ｍ１の代わりにマーカ値Ｍ２に基づいて左端および右端を検出する点以外は、マーカＭ１境界検出部４５０と同様である。
画素補間部４３１は、左端および右端の検出結果に基づいて、ＯＳＤ画像の４隅の位置を検出し、その位置においてＯＳＤ画像内の画素に基づいて画素を補間する。例えば、ＯＳＤ画像の４隅の近傍の画素の画素値の平均値を算出し、その平均値の画素値の画素を補間する。ＯＳＤ画像の４隅の近傍は、一般に、画素値が急激に変化することはない（言い換えれば、空間周波数が低い）。このため、画素補間により画質が低下しにくい。
なお、画像処理装置１００は、４隅でなく、対角における２隅（例えば、左上と右下など）にマーカ画素を配置してもよい。
図１８は、第２の実施の形態におけるマーカＭ１境界検出部４５０の一構成例を示すブロック図である。このマーカＭ１境界検出部４５０は、マーカ値保持部４５１、画素数計数部４５２、一致判断部４５３、一致回数計数部４５４、左端検出部４５５、右端検出部４５６、左端座標保持部４５７および右端座標保持部４５８を備える。
マーカ値保持部４５１は、マーカ値Ｍ１を保持するものである。画素数計数部４５２は、水平ライン内の画素数を計数するものである。例えば、画素数計数部４５２は、データイネーブル信号ＤＥが立ち上がると、ピクセルクロックｐＣＬＫに同期して画素数の計数を開始する。画素数計数部４５２は、画素数の計数値を左端検出部４５５および右端検出部４５６に供給する。そして、画素数計数部４５２は、データイネーブル信号ＤＥが立ち下がると、計数値を初期値（例えば、「０」）にする。
一致判断部４５３は、マーカ付画像内の画素のそれぞれについて、その画素値とマーカ値Ｍ１とが一致するか否かを判断するものである。一致判断部４５３は、一致判断結果を一致回数計数部４５４、左端検出部４５５および右端検出部４５６に供給する。
一致回数計数部４５４は、マーカ付画像内において、画素値がマーカＭ１と一致した回数を計数するものである。ＯＳＤ画像の４隅にマーカ画素が配置されるため、計数値は、初期値を「０」とすると、０乃至４のいずれかの値となる。一致回数計数部４５４は、計数値を左端検出部４５５および右端検出部４５６に供給する。そして、一致回数計数部４５４は、計数値を垂直同期信号Ｖｓｙｎｃに同期して初期値にする。
左端検出部４５５は、ＯＳＤ画像の左端を検出するものである。左端検出部４５５は、一致回数が「０」である場合に、一致判断結果がハイレベルになると、検出結果ＬＥ１をハイレベルにする。また、左端検出部４５５は、そのときの画素数の計数値を左端座標として左端座標保持部４５７に保持させる。
一致回数が「２」である場合に、左端検出部４５５は、画素数の計数値が左端座標と一致するときに検出結果ＬＥ１をハイレベルにする。また、左端検出部４５５は、一致判断結果がハイレベルになったときに左端座標保持部４５７において左端座標を初期化する。検出結果ＬＥ１をハイレベルにする条件が満たさされない場合には、検出結果ＬＥ１はローレベルに設定される。
右端検出部４５６は、ＯＳＤ画像の右端を検出するものである。右端検出部４５６は、一致回数が「１」である場合に、一致判断結果がハイレベルになると、検出結果ＲＥ１をハイレベルにする。また、右端検出部４５６は、そのときの画素数の計数値を右端座標として右端座標保持部４５８に保持させる。
一致回数が「２」である場合に、右端検出部４５６は、画素数の計数値が右端座標と一致するときに検出結果ＲＥ１をハイレベルにする。一致回数が「３」である場合に一致判断結果がハイレベルになると、右端検出部４５６は検出結果ＲＥ１をハイレベルにし、右端座標保持部４５８において右端座標を初期化する。検出結果ＲＥ１をハイレベルにする条件が満たさされない場合には、検出結果ＲＥ１はローレベルに設定される。
左端座標保持部４５７は、ＯＳＤ画像の左端座標を保持するものである。右端座標保持部４５８は、ＯＳＤ画像の右端座標を保持するものである。
図１９は、第２の実施の形態における左端検出部４５５の動作の一例を示す表である。マーカＭ１との一致回数が「０」であり、かつ、一致判断結果がローレベルである場合、左端検出部４５５は、ローレベルの検出結果ＬＥ１を出力する。一方、一致回数が「０」であり、かつ、一致判断結果がハイレベルである場合、左端検出部４５５は、そのときの画素数の計数値を左端座標として保持し、ハイレベルの検出結果ＬＥ１を出力する。
一致回数が「１」である場合、左端検出部４５５は、ローレベルの検出結果ＬＥ１を出力する。
一致回数が「１」であり、かつ、一致判断結果がローレベルである場合、左端検出部４５５は、画素数の計数値が左端座標と一致したときにハイレベルの検出結果ＬＥ１を出力する。画素数の計数値が左端座標と一致しなければ、左端検出部４５５は、ローレベルの検出結果ＬＥ１を出力する。一方、一致回数が「１」であり、かつ、一致判断結果がハイレベルである場合、左端検出部４５５は、左端座標を初期化し、ハイレベルの検出結果ＬＥ１を出力する。
一致回数が「３」または「４」である場合、左端検出部４５５は、ローレベルの検出結果ＬＥ１を出力する。
図２０は、第２の実施の形態における右端検出部４５６の動作の一例を示す表である。マーカＭ１との一致回数が「０」である場合、右端検出部４５６は、ローレベルの検出結果ＬＥ１を出力する。
一致回数が「１」であり、かつ、一致判断結果がローレベルである場合、右端検出部４５６は、ローレベルの検出結果ＬＥ１を出力する。一方、一致回数が「１」であり、かつ、一致判断結果がローレベルである場合、右端検出部４５６は、そのときの画素数の計数値を右端座標として保持し、ハイレベルの検出結果ＲＥ１を出力する。
一致回数が「２」である場合、右端検出部４５６は、画素数の計数値が右端座標と一致したときにハイレベルの検出結果ＲＥ１を出力する。画素数の計数値が右端座標と一致しなければ、右端検出部４５６は、ローレベルの検出結果ＲＥ１を出力する。
一致回数が「３」であり、かつ、一致判断結果がローレベルである場合、右端検出部４５６は、ローレベルの検出結果ＲＥ１を出力する。一方、一致回数が「４」であり、かつ、一致判断結果がハイレベルである場合、右端検出部４５６は右端座標を初期化し、ハイレベルの検出結果ＲＥ１を出力する。
一致回数が「４」である場合、右端検出部４５６は、ローレベルの検出結果ＲＥ１を出力する。
このように、本技術の第２の実施の形態によれば、ＯＳＤ画像の４隅にマーカ画素を配置するため、ＯＳＤ画像の外側にマーカ画素を配置するためのスペースを設ける必要がなくなる。これにより、ＯＳＤ画像の配置の自由度が向上する。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイ（Blu-ray（登録商標））ディスク等を用いることができる。
なお、本技術は以下のような構成もとることができる。
（１）主画像に合成される副画像と前記主画像との間の合成比を画素値により示すマーカ画素を前記副画像とともに含むマーカ付画像を受信する画像受信部と、
前記マーカ付画像において前記マーカ画素の画素値の示す前記合成比を取得する合成比取得部と、
前記取得された合成比に基づいて前記主画像に前記副画像を合成する合成部と
を具備する画像処理装置。
（２）前記マーカ付画像は、当該マーカ付画像内の一部の領域に前記副画像が配置され、前記一部の領域を特定するための位置に前記マーカ画素が配置された画像であり、
前記合成比取得部は、前記マーカ付画像において前記合成比を取得するとともに前記マーカ画素を検出して当該検出した位置に基づいて前記一部の領域を特定し、
前記合成部は、前記特定された一部の領域に対応する前記主画像内の領域に前記副画像を合成する前記（１）記載の画像処理装置。
（３）前記マーカ画像の画素値は、前記副画像において画素値として使用されない特定の値であり、
前記合成比取得部は、前記マーカ付画像において画素値が前記特定の値に一致する画素を前記マーカ画素として検出する前記（２）記載の画像処理装置。
（４）前記マーカ付画像は、前記一部の領域の外周に沿って一列に配列された前記マーカ画素を含む前記（２）記載の画像処理装置。
（５）前記一部の領域は矩形状の領域であり、
前記マーカ画素は、前記一部の領域の複数の隅において配置されている前記（２）記載の画像処理装置。
（６）前記合成比取得部は、前記複数の隅において前記副画像内の画素を補間する画素補間部をさらに具備する前記（５）記載の画像処理装置。
（７）主画像に合成される副画像と前記主画像との間の合成比を画素値により示すマーカ画素を前記副画像とともに含むマーカ付画像を生成する画像生成部と、
前記マーカ付画像を送信する画像送信部と
を具備するソース機器。
（８）主画像に合成される副画像と前記主画像との間の合成比を画素値により示すマーカ画素を前記副画像とともに含むマーカ付画像を生成する画像生成部と、
前記マーカ付画像を送信する画像送信部と、
前記マーカ付画像を受信する画像受信部と、
前記マーカ付画像において前記マーカ画素の画素値の示す前記合成比を取得する合成比取得部と、
前記取得された合成比に基づいて前記主画像に前記副画像を合成する合成部と
を具備する画像処理システム。
（９）画像受信部が、主画像に合成される副画像と前記主画像との間の合成比を画素値により示すマーカ画素を前記副画像とともに含むマーカ付画像を受信する画像受信手順と、
合成比取得部が、前記マーカ付画像において前記マーカ画素の画素値の示す前記合成比を取得する合成比取得手順と、
合成部が、前記取得された合成比に基づいて前記主画像に前記副画像を合成する合成手順と
を具備する画像処理方法。
（１０）画像受信部が、主画像に合成される副画像と前記主画像との間の合成比を画素値により示すマーカ画素を前記副画像とともに含むマーカ付画像を受信する画像受信手順と、
合成比取得部が、前記マーカ付画像において前記マーカ画素の画素値の示す前記合成比を取得する合成比取得手順と、
合成部が、前記取得された合成比に基づいて前記主画像に前記副画像を合成する合成手順と
をコンピュータに実現させるためのプログラム。
１００ 画像処理装置
２００ 画像供給部
２１０ 主画像供給部
２２０ ＯＳＤ画像供給部
２２１ ＯＳＤ画像生成部
２２２ 合成比生成部
２２３ 合成比変換テーブル
２２４ マーカ画素生成部
２３０ 画像送信インターフェース
３００ 画像処理部
３１０ 画像受信インターフェース
３２０ 合成部
４００ 合成比取得部
４１０、４５０ マーカＭ１境界検出部
４１１、４５１ マーカ値保持部
４１２、４５３ 一致判断部
４１３ 遅延部
４１４、４５５ 左端検出部
４１５、４１７ 論理ゲート
４１６、４５６ 右端検出部
４２０、４６０ マーカＭ２境界検出部
４３０ ＯＳＤ画像抽出部
４３１ 画素補間部
４４０ α値取得部
４４１ α１取得回路
４４２ α２取得回路
４４３ α値出力回路
４５２ 画素数計数部
４５４ 一致回数計数部
４５７ 左端座標保持部
４５８ 右端座標保持部
６００ 表示装置
７００ ソース機器
７５０ シンク機器

Claims (10)

  1. 主画像に合成される副画像と前記主画像との間の合成比を画素値により示すマーカ画素を前記副画像とともに含むマーカ付画像を受信する画像受信部と、
    前記マーカ付画像において前記マーカ画素の画素値の示す前記合成比を取得する合成比取得部と、
    前記取得された合成比に基づいて前記主画像に前記副画像を合成する合成部と
    を具備する画像処理装置。
  2. 前記マーカ付画像は、当該マーカ付画像内の一部の領域に前記副画像が配置され、前記一部の領域を特定するための位置に前記マーカ画素が配置された画像であり、
    前記合成比取得部は、前記マーカ付画像において前記合成比を取得するとともに前記マーカ画素を検出して当該検出した位置に基づいて前記一部の領域を特定し、
    前記合成部は、前記特定された一部の領域に対応する前記主画像内の領域に前記副画像を合成する請求項１記載の画像処理装置。
  3. 前記マーカ画像の画素値は、前記副画像において画素値として使用されない特定の値であり、
    前記合成比取得部は、前記マーカ付画像において画素値が前記特定の値に一致する画素を前記マーカ画素として検出する請求項２記載の画像処理装置。
  4. 前記マーカ付画像は、前記一部の領域の外周に沿って一列に配列された前記マーカ画素を含む請求項２記載の画像処理装置。
  5. 前記一部の領域は矩形状の領域であり、
    前記マーカ画素は、前記一部の領域の複数の隅において配置されている請求項２記載の画像処理装置。
  6. 前記合成比取得部は、前記複数の隅において前記副画像内の画素を補間する画素補間部をさらに具備する請求項５記載の画像処理装置。
  7. 主画像に合成される副画像と前記主画像との間の合成比を画素値により示すマーカ画素を前記副画像とともに含むマーカ付画像を生成する画像生成部と、
    前記マーカ付画像を送信する画像送信部と
    を具備するソース機器。
  8. 主画像に合成される副画像と前記主画像との間の合成比を画素値により示すマーカ画素を前記副画像とともに含むマーカ付画像を生成する画像生成部と、
    前記マーカ付画像を送信する画像送信部と、
    前記マーカ付画像を受信する画像受信部と、
    前記マーカ付画像において前記マーカ画素の画素値の示す前記合成比を取得する合成比取得部と、
    前記取得された合成比に基づいて前記主画像に前記副画像を合成する合成部と
    を具備する画像処理システム。
  9. 画像受信部が、主画像に合成される副画像と前記主画像との間の合成比を画素値により示すマーカ画素を前記副画像とともに含むマーカ付画像を受信する画像受信手順と、
    合成比取得部が、前記マーカ付画像において前記マーカ画素の画素値の示す前記合成比を取得する合成比取得手順と、
    合成部が、前記取得された合成比に基づいて前記主画像に前記副画像を合成する合成手順と
    を具備する画像処理方法。
  10. 画像受信部が、主画像に合成される副画像と前記主画像との間の合成比を画素値により示すマーカ画素を前記副画像とともに含むマーカ付画像を受信する画像受信手順と、
    合成比取得部が、前記マーカ付画像において前記マーカ画素の画素値の示す前記合成比を取得する合成比取得手順と、
    合成部が、前記取得された合成比に基づいて前記主画像に前記副画像を合成する合成手順と
    をコンピュータに実現させるためのプログラム。
JP2013060025A 2013-03-22 2013-03-22 画像処理装置、ソース機器、画像処理システム、画像処理方法およびプログラム Pending JP2014187480A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013060025A JP2014187480A (ja) 2013-03-22 2013-03-22 画像処理装置、ソース機器、画像処理システム、画像処理方法およびプログラム
US14/205,402 US10019967B2 (en) 2013-03-22 2014-03-12 Image processing apparatus, source device, image processing system, image processing method, and program for combining images
CN201410096482.5A CN104065895B (zh) 2013-03-22 2014-03-14 用于图像处理的源器件、装置、系统、方法和程序

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013060025A JP2014187480A (ja) 2013-03-22 2013-03-22 画像処理装置、ソース機器、画像処理システム、画像処理方法およびプログラム

Publications (1)

Publication Number Publication Date
JP2014187480A true JP2014187480A (ja) 2014-10-02

Family

ID=51553404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013060025A Pending JP2014187480A (ja) 2013-03-22 2013-03-22 画像処理装置、ソース機器、画像処理システム、画像処理方法およびプログラム

Country Status (3)

Country Link
US (1) US10019967B2 (ja)
JP (1) JP2014187480A (ja)
CN (1) CN104065895B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105872418A (zh) * 2016-03-30 2016-08-17 浙江大华技术股份有限公司 一种在数字图像上叠加gui图层的方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4933209B2 (ja) * 2006-10-05 2012-05-16 パナソニック株式会社 映像処理装置
AU2007203062B2 (en) * 2007-06-29 2010-05-13 Canon Kabushiki Kaisha Alpha-masked image matching
CN101127847A (zh) * 2007-08-29 2008-02-20 杭州华三通信技术有限公司 一种在屏显示的合成方法及合成装置
US8554008B2 (en) * 2010-04-13 2013-10-08 Vivante Corporation Anti-aliasing system and method
JP4989760B2 (ja) * 2010-12-21 2012-08-01 株式会社東芝 送信装置、受信装置および伝送システム
JP5769493B2 (ja) * 2011-05-20 2015-08-26 キヤノン株式会社 表示装置及びその制御方法

Also Published As

Publication number Publication date
US20140285515A1 (en) 2014-09-25
US10019967B2 (en) 2018-07-10
CN104065895B (zh) 2019-04-19
CN104065895A (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
US8830403B1 (en) Image processing device and image processing method
US8421922B2 (en) Display device, frame rate conversion device, and display method
JP2014146924A (ja) ソース機器、シンク機器、通信システムおよび画像送信方法
JP2011139261A (ja) 画像処理装置、画像処理方法、およびプログラム
US10080014B2 (en) Apparatus for displaying image, driving method thereof, and method for displaying image that allows a screen to be naturally changed in response to displaying an image by changing a two-dimensional image method to a three-dimensional image method
JP4989760B2 (ja) 送信装置、受信装置および伝送システム
JP2014187480A (ja) 画像処理装置、ソース機器、画像処理システム、画像処理方法およびプログラム
JP5161935B2 (ja) 映像処理装置
JP5219646B2 (ja) 映像処理装置及び映像処理装置の制御方法
US7791674B2 (en) Scaler and method of scaling a data signal
US7554605B2 (en) Method for progressive and interlace TV signal simultaneous output
JP5017445B2 (ja) 視差画像変換装置
JP4747214B2 (ja) 映像信号処理装置、及び、映像信号処理方法
JP4640587B2 (ja) 映像表示装置、映像処理装置並びに映像処理方法
KR100385975B1 (ko) 비디오 포맷 변환장치 및 방법
WO2012014489A1 (ja) 映像信号処理装置及び映像信号処理方法
WO2011083538A1 (ja) 画像処理装置
JP2014216668A (ja) 撮像装置
JP2006332904A (ja) 輪郭強調回路
JP2011199889A (ja) 映像信号処理装置、及び、映像信号処理方法
JP2013038706A (ja) 映像処理装置、映像処理方法、及びコンピュータプログラム
JP2005024795A (ja) オンスクリーン表示装置及びオンスクリーン表示方法
JP2011035854A (ja) 変換装置、再生装置
JP2004048100A (ja) 画像信号処理装置及び方法
JP2010251818A (ja) 映像出力装置