JP5669504B2 - 画像処理装置及びその制御方法 - Google Patents
画像処理装置及びその制御方法 Download PDFInfo
- Publication number
- JP5669504B2 JP5669504B2 JP2010222431A JP2010222431A JP5669504B2 JP 5669504 B2 JP5669504 B2 JP 5669504B2 JP 2010222431 A JP2010222431 A JP 2010222431A JP 2010222431 A JP2010222431 A JP 2010222431A JP 5669504 B2 JP5669504 B2 JP 5669504B2
- Authority
- JP
- Japan
- Prior art keywords
- reduction
- image
- circuit
- ratio
- reduction ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000009467 reduction Effects 0.000 claims description 249
- 238000011946 reduction process Methods 0.000 claims description 27
- 230000002194 synthesizing effect Effects 0.000 claims 6
- 230000015654 memory Effects 0.000 description 40
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 5
- 238000001914 filtration Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000011045 prefiltration Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
一方、ラインメモリの数を少なくし、規模及びコストを低減したローパスフィルタ回路を画像の縮小処理に用いた場合、縮小率を高くすると帯域制限(すなわち、折り返しノイズの抑制)が不十分となり、縮小画像の画質が低下するという問題があった。
図1は、本発明の実施形態に係る画像処理装置の構成例を示すブロック図である。本実施形態では、マルチレート信号処理のために帯域分離された各縮小画像の最大階層数を4とした場合の構成例について説明するが、最大階層数は4より多くても少なくてもよい。
p2’=(1×p1+2×p2+1×p3)/4
という演算で得られる。従って、縮小回路32は、第1階層画像に含まれる各画素についてこのような演算を行うことで、その周波数帯域が半分に制限された画像を生成する。以下の説明においても、空間フィルタの適用は同様に行われる。
縮小補間回路31において、制御信号発生回路10は、制御回路2からの制御信号に含まれる縮小率から、縮小補間回路31で行う縮小処理の縮小率を決定する。そして、制御信号発生回路10は、決定した縮小率に応じた帯域制限特性を有するローパスフィルタを水平縮小補間回路11で原画像01Cに適用させ、原画像01Cを帯域制限する。
乗算器14は、ラインメモリ12から入力される画像(以下、第1階層遅延画像01Eと記述する)の各画素に係数(1−α)を乗算して加算器15に出力する。
D×α+E×(1−α)
で表される加算画像(以下、加算画像01Fと記述する)を間引き回路16へ出力する。なお、上式においてDは水平縮小画像01Dの画素値、Eは遅延画像01Eの画素値を表す。
ラインメモリ23は、制御信号発生回路20の制御に従って、ラインメモリ22から供給される画像を記憶し、さらに1水平走査周期遅延し、あわせて2水平走査周期遅延した水平縮小画像02Aを画像02Cとして加算器25に出力する。
加算器25は、画像02A、画像02B、画像02Cの各画素を加算する。
間引き回路27は、制御信号発生回路20の制御に従い、画像02Dの画素を垂直方向に1/2間引いて第2の縮小画像を生成し、第2階層画像として出力画像切換回路4と縮小回路33に出力する。
この場合、縮小率は水平方向、垂直方向とも3/8(37.5%)である。縮小率が1/2から1/4(4/8から2/8)の範囲にある。制御回路2は、画像の縮小率を縮小補間回路31〜縮小回路34に与える。
縮小補間回路31は、縮小率6/8の場合、4×N+2(Nは0以上の整数)番目の画素を間引き、4×N+1番目の画素はそのままの値とし、4×N+3番目と4×N+4番目の画素については右隣の画素との加算平均値を出力する。
画素Aは、4×N+1番目の画素であるから、フィルタ処理後の値A’=A×1.0+B×0.0とする。
画素Bは、4×N+2番目の画素である。最終的には間引き回路16で間引かれるが、フィルタ処理後の値B’=B×0.75+C×0.25を求める。
画素Cは、4×N+3番目の画素であるから、フィルタ処理後の値C’=C×0.5+D×0.5とする。
画素Dは、4×N+4番目の画素であるから、フィルタ処理後の値D’=D×0.25+E×0.75となる。
同様に、画素Eについては、E’=E×1.0+F×0.0、画素Fについては、F’=F×0.75+G×0.25、画素GについてはG’=G×0.5+H×0.5、画素HについてはH’=H×0.25+I×0.75である。以後、水平縮小補間回路11は、同様にして、各画素に対してフィルタ処理を適用する。
水平縮小補間回路11の間引き回路は、図5(d)に示すように4N+2番目の画素を間引くことにより、水平3072画素の水平縮小画像01Dを生成する。また、加算器15の出力する加算画像01Fを間引き回路16で垂直方向に間引くことにより、水平3072画素、垂直2304画素の第1階層画像401(図4)が生成される。第1階層画像401は、縮小回路32と出力画像切換回路4に与えられる。
また、縮小率が1/2未満〜1/4のとき、出力画像切換回路4は、第2階層画像402〜第4階層画像404を画像メモリ5に保存する。
縮小率が1/4未満〜1/8のとき、出力画像切換回路4は、第3階層画像403及び第4階層画像404を画像メモリ5に保存する。
縮小率が1/8未満〜1/16のとき、出力画像切換回路4は、第4階層画像404を画像メモリ5に出力する。
出力画像切換回路4は、S306で既に画像メモリ5に出力する画像の階層数を決定しているので、S307における判断は行わない。
出力画像切換回路4は、S306で既に画像メモリ5に出力する画像の階層数を決定しているので、S308における判断は行わない。
・1段目の縮小回路において必要となる帯域制限フィルタのタップ数を多くする必要が無く、フィルタの回路規模が小さくて済む、
・最も処理する画素数が多い1段目の縮小回路において、ラインメモリ12の容量が1ライン分で済む、という利点がある。
また、2段目以降、特には3段目以降の縮小回路(縮小回路33〜)においては、ラインメモリの容量が大幅に削減できる。
・第1階層画像(水平3072画素、垂直2304画素)の書き込み
・第1階層画像(水平3072画素、垂直2304画素)の読み出し
・第2階層画像(水平1536画素、垂直1152画素)の書き込み
・第2階層画像(水平1536画素、垂直1152画素)の読み出し
・第3階層画像(水平768画素、垂直576画素)の書き込み
・第3階層画像(水平768画素、垂直576画素)の読み出し
・第4階層画像(水平384画素、垂直288画素)の書き込み
・第4階層画像(水平384画素、垂直288画素)の読み出し
が必要となり、約18.8M画素分のメモリアクセス量(メモリバンド幅)が必要である。
・第2階層画像(水平1536画素、垂直1152画素)の書き込み
・第3階層画像(水平768画素、垂直576画素)の書き込み
・第4階層画像(水平384画素、垂直288画素)の書き込み
でよいので、約2.3M画素分、すなわち1/8のメモリバンド幅で足りる。この、メモリバンド幅の削減効果は縮小率が高くなるほど顕著になる。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (7)
- 原画像を縮小し、設定された縮小率の画像を生成する画像処理装置であって、
前記原画像に対して縮小処理を適用するための第1の縮小手段と、
前記第1の縮小手段から出力された画像に対して1回以上縮小処理を適用するための第2の縮小手段と、
複数の画像を合成するための合成手段を有し、
前記第1の縮小手段の縮小処理における縮小率は可変であり、前記第2の縮小手段の縮小処理における縮小率は固定であり、前記第2の縮小手段は縮小処理を適用するごとに画像を出力し、
前記第1の縮小手段は、前記設定された縮小率が前記第1の縮小手段で適用可能な縮小率より高い場合に、前記第1の縮小手段による縮小処理と前記第2の縮小手段による1回以上の縮小処理との組み合わせによって前記設定された縮小率が実現できるように前記第1の縮小手段による縮小処理の縮小率を設定し、
前記合成手段は、前記第1の縮小手段および前記第2の縮小手段で得られた複数の画像のうち、前記設定された縮小率の画像と、前記設定された縮小率よりも高い縮小率の画像とを合成して、前記設定された縮小率の新たな画像を生成することを特徴とする画像処理装置。 - 前記第1の縮小手段による縮小処理の縮小率は、1/1から1/2の間で可変であることを特徴とする請求項1に記載の画像処理装置。
- 前記第1の縮小手段および前記第2の縮小手段から出力された画像のうち、前記設定された縮小率の画像と、前記設定された縮小率よりも高い縮小率の画像とを選択して記憶装置に記憶させる選択手段をさらに有し、
前記合成手段は、前記選択手段に選択されて前記記憶装置に記憶された画像を合成することを特徴とする請求項1または2に記載の画像処理装置。 - 前記合成手段は、前記設定された縮小率に応じて、合成する画像の数を変更することを特徴とする請求項1乃至3のいずれか1項に記載の画像処理装置。
- 前記合成手段は、前記設定された縮小率が高くなるほど、合成する画像の数を減らすことを特徴とする請求項4に記載の画像処理装置。
- 原画像を縮小し、設定された縮小率の縮小画像を生成する画像処理装置の制御方法であって、
第1の縮小手段が、前記原画像に対して縮小処理を適用する第1の縮小工程と、
第2の縮小手段が、前記第1の縮小工程で得られた画像に対して1回以上縮小処理を適用する第2の縮小工程と、
合成手段が、複数の画像を合成する合成工程と、を有し、
前記第1の縮小工程の縮小処理における縮小率は可変であり、前記第2の縮小工程で繰り返される縮小処理における縮小率は固定であり、前記第2の縮小工程は縮小処理を適用するごとに画像を出力し、
前記第1の縮小工程において前記第1の縮小手段は、前記設定された縮小率が前記第1の縮小工程で適用可能な縮小率より高い場合に、前記第1の縮小工程による縮小処理と前記第2の縮小工程による1回以上の縮小処理との組み合わせによって前記設定された縮小率が実現できるように前記第1の縮小工程における縮小処理の縮小率を設定し、
前記合成工程において前記合成手段は、前記第1の縮小工程および前記第2の縮小工程で得られた複数の画像のうち、前記設定された縮小率の画像と、前記設定された縮小率よりも高い縮小率の画像とを合成して、前記設定された縮小率の新たな画像を生成することを特徴とする画像処理装置の制御方法。 - コンピュータを、請求項1乃至請求項5のいずれか1項に記載の画像処理装置の各手段として機能させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010222431A JP5669504B2 (ja) | 2010-09-30 | 2010-09-30 | 画像処理装置及びその制御方法 |
US13/242,890 US8559759B2 (en) | 2010-09-30 | 2011-09-23 | Image processing apparatus for image reduction processing and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010222431A JP5669504B2 (ja) | 2010-09-30 | 2010-09-30 | 画像処理装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012080255A JP2012080255A (ja) | 2012-04-19 |
JP5669504B2 true JP5669504B2 (ja) | 2015-02-12 |
Family
ID=45889900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010222431A Expired - Fee Related JP5669504B2 (ja) | 2010-09-30 | 2010-09-30 | 画像処理装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8559759B2 (ja) |
JP (1) | JP5669504B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019092962A1 (ja) | 2017-11-08 | 2019-05-16 | 謙三 高橋 | 金属製品製造装置及び金属製品製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6218494B2 (ja) * | 2013-08-20 | 2017-10-25 | キヤノン株式会社 | 画像処理装置、画像処理方法、及びコンピュータプログラム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2588758B2 (ja) * | 1988-08-30 | 1997-03-12 | 富士通株式会社 | 画像縮小装置及び方法 |
JP3178665B2 (ja) * | 1997-12-02 | 2001-06-25 | 日本電気株式会社 | 画像サイズ変換方法とそのための装置 |
JP2001036812A (ja) | 1999-07-21 | 2001-02-09 | Sony Corp | 画像処理装置および方法、並びに媒体 |
JP2002152500A (ja) * | 2000-11-07 | 2002-05-24 | Canon Inc | 画像処理装置及び方法及び記憶媒体 |
JP4534564B2 (ja) * | 2004-04-15 | 2010-09-01 | 富士ゼロックス株式会社 | 画像処理装置およびプログラム |
JP4510702B2 (ja) * | 2005-05-31 | 2010-07-28 | 富士フイルム株式会社 | 高速画像縮小装置および方法 |
JP4612877B2 (ja) * | 2005-08-10 | 2011-01-12 | キヤノン株式会社 | 画像記録装置及びその装置の制御方法及びプログラム |
JP2007067917A (ja) | 2005-08-31 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 画像データ処理装置 |
US8064636B2 (en) * | 2007-05-31 | 2011-11-22 | Canon Kabushiki Kaisha | Image processing apparatus and method of controlling the same |
JP4832487B2 (ja) * | 2008-09-04 | 2011-12-07 | 独立行政法人科学技術振興機構 | 画像処理装置、方法およびプログラム |
JP5213687B2 (ja) * | 2008-12-19 | 2013-06-19 | キヤノン株式会社 | 画像処理装置及びその制御方法 |
-
2010
- 2010-09-30 JP JP2010222431A patent/JP5669504B2/ja not_active Expired - Fee Related
-
2011
- 2011-09-23 US US13/242,890 patent/US8559759B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019092962A1 (ja) | 2017-11-08 | 2019-05-16 | 謙三 高橋 | 金属製品製造装置及び金属製品製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120082400A1 (en) | 2012-04-05 |
US8559759B2 (en) | 2013-10-15 |
JP2012080255A (ja) | 2012-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5000737B2 (ja) | 多次元画像の画質向上のためのシステムおよび方法 | |
JP4320658B2 (ja) | 撮像装置、制御方法、並びにプログラム | |
JPH11191880A (ja) | 画像変換装置および画像変換方法、並びに学習装置および学習方法 | |
JP6087612B2 (ja) | 画像処理装置および画像処理方法 | |
JP5669504B2 (ja) | 画像処理装置及びその制御方法 | |
JP5203824B2 (ja) | 画像処理装置及び撮像システム | |
JP5171287B2 (ja) | データ処理装置 | |
WO2014115522A1 (ja) | フレームレート変換装置及びフレームレート変換方法並びにフレームレート変換装置を備えた表示装置及び撮像装置 | |
JP2011109280A (ja) | 画像処理装置および画像処理方法 | |
JP3912305B2 (ja) | 画素密度変換装置 | |
JP4540191B2 (ja) | 画像処理装置 | |
JP4686048B2 (ja) | 画素演算装置 | |
JP2007249791A (ja) | 画像処理装置および画像処理方法、並びにプログラム | |
KR20050121148A (ko) | 영상보간방법 및 영상보간장치 | |
JP2010206510A (ja) | 撮像装置 | |
JP2002101296A (ja) | 画像処理方法及び画像処理装置 | |
US8208064B2 (en) | Wipe video signal processing apparatus, wipe video signal processing method, computer program product, and image display apparatus | |
JP2001036812A (ja) | 画像処理装置および方法、並びに媒体 | |
JP3684588B2 (ja) | 映像信号処理装置 | |
JP3882828B2 (ja) | 電子ズーム装置及び電子ズーム方法 | |
JP2004056474A (ja) | 画像処理装置とそのためのプログラム | |
JP6058924B2 (ja) | 画像処理装置、制御方法、及びプログラム | |
JP2006020024A (ja) | 電子ズーム装置 | |
JP2016139184A (ja) | 画像処理装置および画像処理方法 | |
JP4407475B2 (ja) | カメラ画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141216 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5669504 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |