JP5668291B2 - 電源用コントローラ、電源用集積回路コントローラ、および電源 - Google Patents

Description

背景情報
開示の分野
本発明は一般的に電源に関し、より具体的にはスイッチモード電源に関する。

背景
電子機器は動作するのに電力を用いる。スイッチモード電源は、それらの高効率および良好な出力調整により、今日の電子機器の多くへの電力供給に一般的に用いられている。典型的に、スイッチモード電源に含まれる制御回路は、低周波（たとえば５０または６０Ｈｚ本線周波数）高圧交流（ａｃ）を高周波（たとえば３０から３００ｋＨｚ）交流に変換する。この高周波高圧交流は変圧器に印加されて、通常はより低電圧に電圧を変圧するとともに、安全のために絶縁を提供する。変圧器の出力は整流されて、調整された直流出力を与え、これを電子機器への電力供給に用い得る。スイッチモード電源制御回路は通常、出力を検出しかつこれを閉ループで制御することによって出力調整を行なう。動作において、スイッチモード電源のスイッチのデューティサイクル（典型的にはスイッチング周期合計に対するスイッチのオン時間の比率）を調整することにより所望の出力を与えるようにスイッチを利用する。

スイッチモード電源の設計の際は、通常、効率、サイズ、重量およびコストなどの要件が考慮される。いずれの入力電圧についても電源に存在するさまざまな損失を低減することにより、より高い効率を達成し得ることが多い。電源において経験される典型的な損失は、伝導損失およびスイッチング損失である。伝導損失およびスイッチング損失は、特にスイッチがトランジスタである場合に、電源が切換える寄生容量および回路の電気抵抗によって起こる。スイッチが電流を導通させる際、電流が回路を通るのとともに回路の抵抗が伝導損失を生じる。スイッチが開くと、スイッチ両端の電圧は寄生容量にエネルギを蓄積する。スイッチが閉じると寄生容量は放電し、スイッチの抵抗の寄生容量に蓄積されたエネルギを放出してスイッチング損失を発生する。閉じた状態のスイッチは電流を導通し得、これはオンと考えられる一方で、開いた状態のスイッチは電流を導通せず、これはオフと考えられることが一般的に理解される。電源への入力電圧が増大するにつれ、切換えられる増大した電圧によりスイッチング損失が大きくなることがある。

本発明の非制限的かつ非網羅的な実施形態および例が以下の図を参照して説明される。特に指示がなければ、図中の同一の参照番号はさまざまな図を通して同一の部分を参照する。

図中の要素は簡略化および明瞭性のために図示されるものであり、必ずしも縮尺どおりに描かれていない。たとえば、本発明のさまざまな実施形態の理解を深めるのを助けるため、図中の要素のいくつかの寸法は他の要素に対して誇張されていることがある。

本発明の実施形態に従うコントローラを利用する例示的なスイッチモード電源を図示するブロック図である。 本発明の実施形態に従う、図１Ａのコントローラを図示するブロック図である。 図１Ａのスイッチモード電源の例示的なスイッチング電流波形を図示する図である。 パルス幅変調（ＰＷＭ）制御を利用する、図１Ａのスイッチモード電源のスイッチング電流波形の別の例を図示する図である。 オン／オフ制御を利用する、図１Ａのスイッチモード電源のスイッチング電流波形のさらなる例を図示する図である。 本発明の実施形態に従う、図１Ｂのコントローラの例示的な概略図である。 本発明の実施形態に従う、図４のコントローラの電圧および電流のさまざまな波形を図示する図である。 本発明の実施形態に従う、図４のコントローラの発振器電圧の例を図示する図である。

詳細な説明
以下の説明では、本発明の完全な理解のため、数多くの具体的詳細が述べられている。しかしながら、当業者には、本発明の実践のために当該具体的詳細を用いる必要がないことが明らかであろう。他の事例では、本発明を曖昧にするのを避けるため、周知の材料または方法を詳細に説明していない。

この明細書を通じて、「一実施形態」、「実施形態」、「一例」、または「例」の参照は、当該実施形態または例に関連して記載される特定の特徴、構造または特性が本発明の少なくとも一実施形態に含まれることを意味する。このように、「一実施形態において」、「実施形態において」、「一例」、または「例」という文言がこの明細書を通じてさまざまな個所に出現するが、必ずしもすべてが同一の実施形態または例を参照するわけではない。さらに、特定の特徴、構造または特性は、１つ以上の実施形態または例においていずれの好適な組合せおよび／または副次的組合せで組合されてもよい。さらに、本明細書とともに提供される図は当業者に対する説明の目的のためのものであり、図面は必ずしも縮尺どおりに描かれていないことが認められる。

効率の考慮は、スイッチモード電源を設計する際の要因となることが多い。上述のように、伝導損失およびスイッチング損失を減少させることは電源の効率の向上に繋がる。伝導損失は部分的に、スイッチを通って流れる電流を含む、回路のさまざまな構成要素を通って流れる電流によるものである。いくつかの例では、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）をスイッチに利用し得る。ＭＯＳＦＥＴは、３つの端子、すなわちゲート、ソースおよびドレイン端子を有する。ＭＯＳＦＥＴがオンである場合、オン抵抗と称される抵抗がドレイン端子とソース端子との間に存在する。スイッチ電流がスイッチを通ると、ＭＯＳＦＥＴのオン抵抗により伝導損失が起こる。一方で、スイッチング損失は部分的に、スイッチに対する電圧、スイッチの寄生容量、およびスイッチング周波数によるものである。スイッチング周波数を低くすることにより、スイッチング損失が減少し得る。しかしながら、一般的に、電源のスイッチング周波数を低くすると、同等のエネルギを出力に伝えるためにスイッチ電流を増大させる結果となり、これは伝導損失を増大させてしまう。しかしながら、電源の構成および要件に依存して、結果として生じるスイッチング損失の減少が結果的に生じる伝導損失の増大よりも大きければ、スイッチング周波数を低下させることが有利かもしれない。

さらに、スイッチング損失は、電源の入力線電圧にも関連する。いくつかの例では、スイッチング損失の増大は、入力線電圧の増大、電源のスイッチング周波数の増大、またはその両者の組合せによるものであり得る。電源のデバイス特性に依存して、増大した線電圧によるより高いスイッチング損失は、高圧ライン（または高い入力電圧）において特に顕著である。多くの例において、スイッチング損失は伝導損失と比べて支配的な損失とな
る傾向がある。スイッチング損失を減少させる１つの方法は、特に高い線電圧において電源のスイッチング周波数を低下させることである。しかしながら、これは、スイッチモード電源制御回路の外部の（および、したがって、よりコストのかかる解決策である）入力電圧の直接検出を要件とする。スイッチモード電源は、スイッチモード電源制御回路用の入出力端子を備える集積回路（ＩＣ）を利用し得る。一般的に、集積回路の外側の構成要素はＩＣ外部のものと考えられ、集積回路の内側の構成要素はＩＣ内部のものと考えられる。本発明の実施形態は、スイッチモード電源制御回路内部の入力電圧の間接検出を可能にしてスイッチング周波数を低下させ、高い入力電圧におけるスイッチング損失を減少させる。本発明の他の実施形態では、入力電圧の増大に応答してスイッチング周波数（および／または平均スイッチング周波数）が低下するにつれて、入力電圧の変化に応答する電源の効率の変動が小さくなり得る。

さらに、スイッチモード電源の出力に伝えられる最大電力（他には過負荷電力として公知である）は、入力電圧の増大とともに増大し得る。増大した最大電力供給能力の影響を打消すことが所望されるかもしれない。最大電力を制限する１つの方法は、高い入力電圧が存在する場合にスイッチを通ることが許される電流の量を低減することであろう。しかしながら、これは一般的に、高い入力電圧において効率の損失を生じてしまう。本発明の一実施形態に従うと、最大電力の制限は、スイッチのスイッチング周波数を低下させることによってそれに応じて達成され得る。他の実施形態では、入力電圧の増大とともに平均スイッチング周波数が低下するにつれて最大出力電力が減少し得る。換言すると、入力電圧の増大とともに平均スイッチング周波数（さらに説明される）が低下するにつれて、入力電圧の変化による最大出力電力供給能力の変動が小さくなり得る。本発明の別の実施形態では、スイッチのスイッチング周波数を低下させる一方で、スイッチを通る電流の増大が許され、これにより、高い入力電圧において一定の電力供給能力を発生する。これに代えて、本発明の実施形態を利用してさまざまな入力電圧にわたって一定の出力電力を与えてもよい。

本発明の実施形態では、駆動信号を用いて、電源に含まれるスイッチの切換を制御する。駆動信号の期間（たとえば、オン時間、オフ時間、スイッチング周期など）を、次に駆動信号の生成に用い得る周波数に変換することによって電源の入力電圧を間接的に検出するため、時間−周波数コンバータを制御回路に含んでもよい。

構成要素のサイズ、およびしたがって電源のコストは、特定される最低入力電圧および特定される最高入力電圧によって決まることが典型的である。さらに、スイッチ周波数が高いと電源の構成要素のサイズが小さくなり得る。低い入力電圧では、電源は、高周波で動作することで構成要素のサイズおよび電源の全体的なコストを小さくしつつ、所望の出力を与え得る。入力電圧が増大するにつれ、電源は、構成要素サイズは同じでもより低周波で動作しつつ、所望の出力を与え得る。より低い入力電圧で電源の構成要素のサイズを小さくするには高いスイッチング周波数を有することが有利であるが、しかしながら、より高い入力電圧でスイッチング周波数を低下させることによりスイッチング損失を低減してもよい。

まず図１Ａを参照して、例示的なスイッチモード電源１００のブロック図が図示される。これは、入力Ｖ_IN１０２、エネルギ転送素子Ｔ１ １０４、エネルギ転送素子Ｔ１ １０４の１次巻線１０６、エネルギ転送素子Ｔ１ １０４の２次巻線１０８、スイッチＳ１
１１０、クランプ回路１１２、整流器Ｄ１ １１４、出力コンデンサＣ１ １１６、負荷１１８、出力量Ｕ_O１２０、出力電圧Ｖ_O、出力電流Ｉ_O、フィードバック回路１２２、コントローラ１２４、フィードバック信号Ｕ_FB１２６、電流検出入力１２８、駆動信号１３０、およびスイッチ電流Ｉ_D１３２を含む。図１Ａに図示される例示的なスイッチモード電源１００は一般的にフライバックレギュレータとして公知であり、これは、本発明の
教示から利するであろうスイッチモード電源トポロジの一例である。しかしながら、スイッチモード電源レギュレータの他の公知のトポロジおよび構成も本発明の教示から利するであろうことが認められる。

スイッチモード電源１００は、未調整入力Ｖ_IN１０２から負荷１１８へ出力電力を与える。一実施形態では、入力Ｖ_IN１０２は、整流されかつフィルタリングされた交流線電圧である。入力Ｖ_IN１０２はエネルギ転送素子Ｔ１ １０４に結合される。本発明のいくつかの実施形態では、エネルギ転送素子Ｔ１ １０４は結合インダクタであり得る。本発明のいくつかの他の実施形態では、エネルギ転送素子Ｔ１ １０４は変圧器であり得る。図１Ａの例では、エネルギ転送素子Ｔ１ １０４は、２つの巻線、すなわち１次巻線１０６と２次巻線１０８とを含む。１次巻線１０６は能動スイッチＳ１ １１０にさらに結合され、これは次に入力帰還部１１１にさらに結合される。さらに、エネルギ転送素子Ｔ１ １０４の１次巻線１０６の両端にクランプ回路１１２が結合される。エネルギ転送素子Ｔ１ １０４の２次巻線１０８は整流器Ｄ１ １１４に結合される。図１Ａに図示される例では、整流器Ｄ１ １１４はダイオードとして例示され、２次巻線１０８はダイオードのアノード端に結合される。しかしながら、いくつかの実施形態では、整流器Ｄ１ １１４は同期整流器として用いられるトランジスタであってもよい。出力コンデンサＣ１ １１６と負荷１１８の両者とも整流器Ｄ１ １１４に結合される。図１Ａの例では、整流器Ｄ１ １１４はダイオードとして例示され、出力コンデンサＣ１ １１６と負荷１１８の両者ともダイオードのカソード端に結合される。負荷１１８に出力が与えられ、これは、出力電圧Ｖ_O、出力電流Ｉ_O、またはこの２つの組合せのいずれかとして与えられ得る。

さらに、スイッチモード電源１００は、出力量Ｕ_O１２０として例示される出力を調整する回路構成をさらに備える。一般的に、出力量Ｕ_O１２０は、出力電圧Ｖ_O、出力電流Ｉ_O、またはこの２つの組合せのいずれかである。フィードバック回路１２２は、電源の出力からの出力量Ｕ_O１２０を検出するように結合される。フィードバック回路１２２にコントローラ１２４がさらに結合され、コントローラはいくつかの端子を備える。１つの端子において、コントローラ１２４は、フィードバック回路１２２からのフィードバック信号Ｕ_FB１２６を受ける。コントローラ１２４は、電流検出入力１２８および駆動信号端子１３０などの端子をさらに含む。電流検出入力１２８は、スイッチＳ１ １１０のスイッチ電流Ｉ_D１３２を検出する。さらに、コントローラ１２４は、スイッチＳ１ １１０に駆動信号１３０を与えてさまざまなスイッチングパラメータを調整する。そのようなパラメータの例は、スイッチング周波数、スイッチング周期、デューティサイクル、またはスイッチＳ１ １１０のオンおよびオフ時間それぞれを含み得る。

動作において、図１Ａのスイッチモード電源１００は、未調整入力電圧などの未調整入力Ｖ_IN１０２から負荷１１８へ出力電力を与える。スイッチモード電源１００は、エネルギ転送素子Ｔ１ １０４を利用して１次巻線１０６と２次巻線１０８との間で入力Ｖ_IN１０２からの電圧を変圧する。クランプ回路１１２はエネルギ転送素子Ｔ１ １０４の１次巻線１０６に結合され、スイッチＳ１ １１０に対する最大電圧を制限する。一実施形態では、クランプ回路１１２はスイッチＳ１ １１０に対する最大反射電圧を制限する。スイッチＳ１ １１０は、コントローラ１２４から受ける駆動信号１３０に応答して開閉する。いくつかの実施形態では、スイッチＳ１ １１０はトランジスタであってもよく、コントローラ１２４は集積回路および／または個別の電気的構成要素を含んでもよい。動作において、スイッチＳ１ １１０が切換わると、整流器Ｄ１ １１４において脈動電流が発生する。整流器Ｄ１ １１４の電流は出力コンデンサＣ１ １１６によってフィルタリングされて、実質的に一定の出力電圧Ｖ_O、出力電流Ｉ_O、またはその２つの組合せを負荷１１８において発生する。

出力量Ｕ_O１２０が検出され調整される。一般的に、出力量Ｕ_O１２０は、出力電圧Ｖ_O
、出力電流Ｉ_O、またはその２つの組合せである。フィードバック回路１２２は、電源１００の出力からの出力量Ｕ_O１２０を検出してフィードバック信号Ｕ_FB１２６をコントローラ１２４に与える。図１Ａの例では、コントローラ１２４は、スイッチＳ１ １１０の検出された電流Ｉ_D１３２を中継する電流検出入力１２８から別の入力を受ける。スイッチ電流Ｉ_D１３２はさまざまな手法で検出され得る。たとえば、個別の抵抗器両端の電圧、またはトランジスタが導通している場合のトランジスタ両端の電圧などである。

コントローラ１２４は、さまざまなシステム入力に応答して駆動信号１３０を出力してスイッチＳ１ １１０を動作させ、出力量Ｕ_O１２０を所望の値に実質的に調整する。フィードバック回路１２２およびコントローラ１２４を用いると、スイッチモード電源１００の出力は閉ループで調整される。さらに、コントローラ１２４は、スイッチング周期Ｔ_Sおよびスイッチング周波数を有するスイッチＳ１ １１０のスイッチングサイクルを規定する発振器を含む。

本発明の一実施形態において、発振器の周波数は、入力電圧Ｖ_IN１０２に応答して変調し得る。本発明のいくつかの実施形態では、入力電圧Ｖ_IN１０２は整流されかつフィルタリングされたＡＣ線電圧である。高い入力電圧では、スイッチング損失は伝導損失よりもはるかに大きくなることがある。効率の向上は、電源１００におけるスイッチング損失を減少させることによって達成され得る。本発明の一実施形態に従うと、コントローラ１２４内の発振器の周波数、および応答するスイッチＳ１ １１０のスイッチングサイクルは、入力電圧Ｖ_IN１０２に応答して変調する。本発明の別の実施形態に従うと、コントローラは、入力電圧Ｖ_IN１０２が実質的に固定されると実質的に固定される（図３Ｂに関してさらに論じられる）平均スイッチング周波数でスイッチを制御して出力量Ｕ_O１２０を調整し、スイッチＳ１ １１０の平均スイッチング周波数は入力電圧Ｖ_IN１０２の増大に応答して低下する。しかしながら、多くの場合、入力電圧Ｖ_IN１０２の検出は外部抵抗器などのコントローラ１２４外部の個別の構成要素によって行なわれる。コントローラ１２４の外部の個別の構成要素を用いるとコストが付加され、電源１００内でより多くの損失が引起されることがある。入力電圧Ｖ_IN１０２を間接的に検出することにより、図１Ｂに関してさらに論じられるように、電源は、効率の向上とともにより低コストという利点を得ることができる。換言すると、スイッチング周波数（および／または平均スイッチング周波数）が入力電圧の増大とともに低下するにつれて、入力電圧の変化に応答する電源の効率の変動が小さくなり得る。

次に図１Ｂを参照して、フィードバック信号１２６用入力、電流検出信号１２８用入力、駆動信号１３０用出力、論理ブロック１３４、遅延回路１３６、および時間−周波数コンバータ１３７を含んで、図１Ａのコントローラ１２４のブロック図が図示される。時間−周波数コンバータ１３７は、時間−電圧コンバータ１３８、発振器１３３、およびサンプルアンドホールドブロック１４０を含んで図示される。

コントローラ１２４、フィードバック信号１２６、電流検出１２８、および駆動信号１３０は、図１Ａに関して記載されるように結合し、機能する。上述のように、コントローラ１２４は、周期がＴ_SであるスイッチＳ１ １１０のスイッチングサイクルを定める発振器１３３をさらに含む。発振器１３３は論理ブロック１３４に結合し、論理ブロック１３４に信号を出力する。さらに、論理ブロック１３４は、フィードバック信号１２６、電流検出信号１２８および発振器１３３の出力にも結合され、これらから入力を受ける。これらのさまざまな信号を利用して、論理ブロック１３４は駆動信号１３０を出力し、これはスイッチＳ１ １１０を動作させるとともにさまざまなスイッチングパラメータを調整して出力量Ｕ_O１２０を所望の値に実質的に調整する。

論理ブロック１３４は、遅延回路１３６およびサンプルアンドホールド回路１４０にさ
らに結合する。さらに、遅延回路１３６とサンプルアンドホールド回路の両者とも駆動信号１３０を受ける。次に遅延回路１３６は時間−電圧コンバータ１３８に結合し、時間−電圧コンバータ１３８が駆動信号１３０を受信するのを遅延時間ｔ_Dだけ遅延させる。時間−電圧コンバータ１３８とサンプルアンドホールド回路１４０とはともに結合する一方で、サンプルアンドホールド回路１４０はさらに発振器１３３に結合する。

上述のように、論理ブロック１３４は、フィードバック信号Ｕ_FB１２６、電流検出信号１２８、発振器１３３の出力、およびさまざまな他のパラメータを利用して、スイッチＳ１ １１０を動作させる駆動信号１３０を発生する。駆動信号１３０はスイッチＳ１ １１０のターンオンおよびターンオフを制御する。一例では、駆動信号１３０は、論理ハイおよび論理ローの周期の長さが変化する矩形のパルス波形であり得る。なお、論理ハイの値はスイッチ閉に対応し、論理ローはスイッチ開に対応する。スイッチＳ１ １１０がＭＯＳＦＥＴである場合、駆動信号１３０は、論理ハイの値がスイッチ閉に対応し、論理ローがスイッチ開に対応するトランジスタのゲート信号と類似であり得る。一例では、スイッチＳ１ １１０がオンまたはオフである時間の長さは駆動信号から確定され得る。論じられるように、スイッチＳ１ １１０がオンまたはオフである時間の長さは、連続導通モード（ＣＣＭ）または不連続導通モード（ＤＣＭ）などの電源が動作しているモードによって、またはオン／オフ制御もしくはパルス幅変調（ＰＷＭ）制御などのコントローラ１２４が実現する制御の種類によって決まり得る。さらに、スイッチＳ１ １１０がオンである時間の長さは、入力１０２、特に入力電圧Ｖ_IN１０２、の値に関連する。動作モードまたは制御の種類に依存して、スイッチオン時間ｔ_ONと入力電圧との間の関係が変化する。

さまざまな制御モードのスイッチング電流が図２に図示される。スイッチング周期Ｔ_S２０２、スイッチオン時間ｔ_ON２０４、スイッチオフ時間ｔ_OFF２０６、台形２０８、および三角形２１０を含む、図１Ａのスイッチモード電源の例示的なスイッチング電流波形の図が図示される。図２は、連続導通モード（ＣＣＭ）と不連続導通モード（ＤＣＭ）との両者における経時的なスイッチ電流Ｉ_D１３２の一般的な波形を図示する。

いずれのスイッチング周期Ｔ_S２０２の間も、スイッチＳ１ １１０は、コントローラ１２４からの駆動信号１３０に応答して導通して出力Ｕ_Oを調整し得る。スイッチング周期Ｔ_S２０２は、スイッチオン時間ｔ_ON２０４とスイッチオフ時間ｔ_OFF２０６との２つの時間区分に分けられ得る。スイッチオン時間ｔ_ON２０４は、スイッチＳ１ １１０が導通しているスイッチング周期Ｔ_S２０２の部分を示す。スイッチオフ時間ｔ_OFF２０６は、スイッチＳ１ １１０が導通していないスイッチング周期Ｔ_S２０２の残余の部分を示す。図２の電流波形は２つの基本的な動作モードを示す。台形２０８は連続導通モード（ＣＣＭ）の特性である一方で、三角形２１０は不連続導通モード（ＤＣＭ）の特性である。ＣＣＭの間、スイッチ電流Ｉ_D１３２は、スイッチオン時間ｔ_ON２０４の開始直後には実質的に非０であり、スイッチオン時間ｔ_ON２０４を通じて徐々に増大する。ＤＣＭでは、スイッチ電流Ｉ_D１３２は、スイッチオン時間ｔ_ON２０４の開始直後は実質的に０であり、スイッチオン時間ｔ_ON２０４を通じて徐々に増大する。スイッチオフ時間ｔ_OFF２０６の間、スイッチ電流Ｉ_D１３２は、ＣＣＭおよびＤＣＭの両者について実質的に０である。

ＤＣＭの間、出力電力は、大部分の実際的な実現例において入力電圧Ｖ_IN１０２に関連する。入力電圧Ｖ_IN１０２が増大するにつれて、スイッチモード電源１００の出力に伝えられる最大電力（他には過負荷電力として公知である）は、図３Ｂに関してさらに説明される電流制限遅延ｔ_CLD３１８によって増大し得る。増大した最大出力電力供給能力の影響を打消すことが所望されるかもしれない。上述のように、最大出力電力を制限する１つの方法は、高い入力電圧が存在する場合にスイッチを通ることを許される電流の量を低減することであろう。しかしながら、これは一般的に高い入力電圧における効率の損失を生
じてしまう。本発明の一実施形態に従うと、高い入力電圧において最大出力電力を制限することは、ＤＣＭの間に、応じてスイッチのスイッチング周波数を低下させることによって達成され得る。本発明の別の実施形態では、スイッチのスイッチング周波数を低下させてＤＣＭの間に高い入力電圧での最大出力電力を制限しつつ、スイッチを通る電流の増大が許される。さらに、本発明の実施形態を利用して、入力電圧の範囲にわたって実質的に一定の最大出力電力を与えてもよい。

スイッチング周期Ｔ_S２０２の間、スイッチＳ１ １１０に駆動信号１３０が与えられると、駆動信号１３０は遅延回路１３６およびサンプルアンドホールド回路１４０にも与えられる。遅延回路１３６は、時間−電圧コンバータ１３８が駆動信号１３０を受信するのを遅延時間ｔ_Dだけ遅延させる。いくつかの実施形態では、遅延時間は、電源についての最小スイッチオン時間ｔ_ONであり得る。一例では、電源についての最小スイッチオン時間ｔ_ONは最大入力電圧Ｖ_IN１０２で生じる。他の実施形態では、遅延時間ｔ_Dは電源についての最小スイッチオン時間ｔ_ONよりも小さくてもよい。さらに他の実施形態では、遅延時間ｔ_Dは実質的に０の遅延であってもよい。一例では、遅延時間ｔ_Dは１．２マイクロ秒（μｓ）であり得る。遅延回路１３６を利用することにより、時間−電圧コンバータ１３８の設計が容易になる。さらに論じられるように、いくつかの実施形態では、時間−電圧コンバータ１３８は抵抗容量結合型（ＲＣ）放電回路を利用してスイッチオン時間ｔ_ONを電圧に変換してもよい。ここで時間−電圧コンバータ１３８の電圧は入力電圧Ｖ_IN１０２を表わす。遅延回路１３６は、ＲＣ放電回路の起動を遅延時間ｔ_Dだけ遅延させる。上述のように、遅延時間ｔ_Dは、最大入力電圧Ｖ_IN１０２で生じる最小スイッチオン時間ｔ_ONとほぼ等しくなり得る。遅延回路１３６はまた、時間−電圧コンバータ１３８がより小型のＲＣ放電回路を利用できるようにし、これにより、コントローラ１２４のコスト、サイズおよび精度の利点が与えられ得る。ＲＣ放電回路の例は、結果的に生じる波形とともに、図４および図５に関して見られる（たとえば、図４の時間−電圧コンバータ１３８および図５のノードＣでの波形５０８）。

上述のように、スイッチＳ１ １１０がオンである持続時間ｔ_ON２０４は、入力Ｖ_IN１０２、特に入力電圧Ｖ_IN１０２、の値に関連する。スイッチオン時間ｔ_ONは、（図２、図３Ａおよび図３Ｂに関して論じられるように）駆動信号１３０から確定され得るので、時間−電圧コンバータ１３８は、スイッチＳ１ １１０のオン時間ｔ_ONと入力電圧Ｖ_IN１０２との間の関係を利用してスイッチＳ１ １１０のオン時間ｔ_ONを検出し、スイッチオン時間ｔ_ONを、本明細書中で時間−電圧コンバータ（ＴＶＣ）出力と称される出力に変換する。一例では、ＴＶＣ出力は電源の入力電圧Ｖ_IN１０２を表わし、ＴＶＣ出力は、（図４のノードＣによって図示され得るように）電圧である。次にサンプルアンドホールド回路１４０は、スイッチングサイクルの終了前にＴＶＣ出力の値をサンプリングし、発振器１３３がこれを利用するためにＴＶＣ出力を保持する。いくつかの実施形態では、サンプルアンドホールド回路１４０は、スイッチオフ時間ｔ_OFFの開始時のＴＶＣ出力の値をサンプリングする。または、換言すると、サンプルアンドホールド回路１４０は、スイッチＳ１ １１０がターンオフするとＴＶＣ出力をサンプリングする。発振器１３３は、サンプリングされたＴＶＣ値を利用して発振器１３３の周波数を変調し、これは次に電源１００のスイッチング周期Ｔ_Sを変調する。

電圧制御発振器の多数の例が存在する。発振器の一例として、図４は、低基準電圧Ｖ_LR、高基準電圧Ｖ_UR、比較器４１２および４１４、Ｓ−Ｒラッチ４１６、トランジスタ４１８および４２０、電流源４１７および４１９、ならびにコンデンサ４２２を含む発振器１３３を図示する。充電電流Ｉ_Cの電流源４１７はコンデンサ４２２を高基準電圧Ｖ_URに充電する。（ノードＡおよび波形Ａ ５０２として図示される）コンデンサ４２２の電圧が一旦高基準電圧Ｖ_URに達すると、コンデンサ４２２からの電流は、コンデンサ４２２両端の電圧が低基準電圧Ｖ_LRに達するまで、放電電流Ｉ_DISで電流源４１９を通して放電され
る。高基準電圧Ｖ_URと低基準電圧Ｖ_LRとの間の差は、本明細書中では発振器１３３の振幅変動と称される。図４に図示される発振器１３３の例については、振幅変動の大きさによって、発振器１３３の周波数（たとえばクロック信号１３５の周波数）が決まる。コンデンサ４２２両端の電圧は、充電電流Ｉ_Cおよび放電電流Ｉ_DISの値に依存して、それぞれ線形に増減する。振幅変動が大きくなるにつれて、コンデンサ４２２両端の電圧が高基準電圧Ｖ_URおよび低基準電圧Ｖ_LRに達する時間が長くなり、その結果、発振器の周期が大きくなる。または、換言すると、発振器１３３の振幅変動が大きくなると、発振器１３３の周波数が低下する。高基準電圧Ｖ_UR、低基準電圧Ｖ_LR、またはその２つの組合せを変えることにより、発振器１３３は、振幅変動、およびしたがって発振器１３３の周波数を変更し得る。変更された振幅変動による発振器１３３の変更された周波数の例が図５および図６に関して図示される。

本発明の一実施形態では、発振器１３３は、サンプリングされたＴＶＣ出力に応答して発振器１３３の振幅変動を調節することによって発振器周波数を変調し得る。本発明の一実施形態では、サンプリングされたＴＶＣ出力電圧が発振器１３３の振幅変動の高基準電圧Ｖ_URとして利用される。別の実施形態では、サンプリングされたＴＶＣ電圧は、発振器１３３の振幅変動の低基準電圧Ｖ_LRとして利用されてもよい。さらなる実施例では、サンプリングされたＴＶＣ電圧は、発振器１３３の所望の振幅変動として利用されてもよい。サンプリングされたＴＶＣ出力電圧を発振器１３３の周波数を調節するさまざまな他の手法で用いてもよいことが認められる。

発振器１３３の振幅変動が大きくなれば、発振器１３３は、より低周波およびしたがってより長い周期でクロック信号１３５を論理ブロック１３４に出力する。前述のように、発振器周波数（すなわちクロック信号１３５の周波数）によってスイッチＳ１ １１０のスイッチング周期Ｔ_Sが決まる。パルス幅変調（ＰＷＭ）制御を利用する電源などのいくつかの実施形態について、発振器周波数が低下すれば、スイッチング周期Ｔ_Sが大きくなり、スイッチＳ１ １１０がオン状態とオフ状態との間で切換わる頻度がより低くなる。スイッチＳ１ １１０がオン状態とオフ状態との間で切換わる頻度を低減することにより、スイッチング損失を低減し得、より高い効率が実現され得る。本発明のさまざまな実施形態について、高い入力電圧Ｖ_IN１０２では、発振器はその周波数を低下させて、その結果スイッチング周期Ｔ_Sが長くなり、これによりスイッチング損失が減少し得る。しかしながら、本発明の教示はいずれの入力電圧についてもスイッチング損失を低減し得る。

図１Ｂの例に図示されるように、時間−周波数コンバータ１３７は、発振器１３３、時間−電圧コンバータ１３８、およびサンプルアンドホールド回路を含む。時間−周波数コンバータ１３７は駆動信号１３０を受けて、発振器１３３の周波数を表わす信号（すなわちクロック信号１３５）を論理ブロック１３４に出力する。一例では、時間−周波数コンバータ１３７は、スイッチＳ１ １１０のオン時間ｔ_ON２０４を、論理ブロック１３４が利用する発振器周波数に変換する。時間−電圧コンバータ１３８、サンプルアンドホールド回路１４０および発振器１３３を利用して、時間−周波数コンバータ１３７は、スイッチＳ１ １１０のオン時間ｔ_ON２０４に対応する周波数を出力し得る。一例では、時間−周波数コンバータ１３７は、電圧制御発振器とともに時間−電圧コンバータを用いて時間を周波数に変換する。別の例では、時間−周波数コンバータ１３７は、時間−電流コンバータとともに電流制御発振器を用いて時間を周波数に変換してもよい。さまざまな発振器とともに時間を検出するさまざまな方法を本発明で利用し得ることが理解される。

本発明の一実施形態では、時間−電圧コンバータ１３８は、その大きさが指数関数的に小さくなる信号を発生するように結合されるＲＣ放電回路を利用してスイッチオン時間ｔ_ONを電圧に変換し得る。ここで時間−電圧コンバータ１３８の出力電圧は入力電圧Ｖ_IN１０２を表わす。本発明の実施形態では、より高い入力電圧Ｖ_IN１０２は一般的により短い
スイッチオン時間ｔ_ONに対応する。スイッチオン時間ｔ_ONが短くなるにつれて、サンプルアンドホールド回路１４０は、増大する入力電圧Ｖ_IN１０２に対応するより高いＴＶＣ出力電圧をサンプリングする。発振器１３３は、増大する入力電圧Ｖ_IN１０２に対応するより高いサンプリングされたＴＶＣ出力電圧を利用して、発振器１３３の振幅変動を調節する。本発明の一実施形態では、振幅変動は、発振器１３３の高基準電圧Ｖ_URを調節することによって修正され得る。これは次に発振器の周波数に影響を及ぼし、入力電圧Ｖ_IN１０２の間接検出に応答して発振器１３３の周波数を調節できるようにする。発振器周波数を調節することにより、スイッチング損失を低減し得、電源１００の改善された効率を達成し得る。本発明の実施形態の可能な回路実現例およびその結果生じる波形の例が図４および図５に関して図示される。

次に図３Ａを参照して、スイッチング電流波形の例の別の図が図示される。図３Ａは、スイッチＳ１ １１０のパルス幅変調（ＰＷＭ）制御を用いて出力量Ｕ_Oを調整する際の経時的なスイッチ電流Ｉ_D１３２の一般的な波形を明示する。

スイッチＳ１ １１０のＰＷＭ制御は、電源のＣＣＭおよびＤＣＭ動作モードの両者に利用され得る。図３Ａに図示されるように、スイッチＳ１ １１０は各々のスイッチング周期Ｔ_S２０２の始まりに導通する。ＰＷＭ制御について、スイッチング周期は発振器の周期である（または、スイッチング周波数は発振器周波数によって直接に決まる）ことが多い。ＰＷＭ制御の一例では、調整は、スイッチＳ１ １１０のデューティサイクルを変調することによって達成され得る。デューティサイクルを変更することにより、スイッチオン時間２０４も変化する。この制御モードは固定周波数電圧モード制御または固定周波数電圧モードＰＷＭとして公知である。

しかしながら、「固定周波数制御」という用語は必ずしもスイッチＳ１ １１０のスイッチング周波数が不変のままであることを伴うわけではない。伝統的には、「固定周波数」制御という用語の使用は、スイッチのスイッチング周波数が出力量Ｕ_Oを調整する制御変数として用いられないことを示す。固定周波数電圧モード制御では、スイッチオン時間ｔ_ON２０４またはデューティサイクルが出力量Ｕ_Oを調整する制御変数として利用される。本発明のさまざまな実施形態について、スイッチング周期に影響を及ぼす発振器周波数の変調は、依然として固定周波数制御モードと並んで利用され得る。なぜなら、発振器周波数の変調が出力量Ｕ_Oを調整する制御変数として利用されないからである。代わりに、入力電圧Ｖ_INの間接検出に応答する発振器周波数の変調は、スイッチング損失を低減し、電源の全体的な効率を向上させ得る。

実際に、ＣＣＭにおける電源トポロジの分析は、出力電圧Ｖ_Oと入力電圧Ｖ_IN１０２との間の電圧比が部分的にスイッチＳ１ １１０のデューティサイクルに関連することを示している。電源トポロジにおいて出力量Ｕ_Oを調整するため、スイッチＳ１ １１０のデューティサイクルを制御する。図１に示されるようなフライバックコンバータ構成において構成される電源コンバータの例について、ＣＣＭにおける出力電圧と入力電圧との比は、Ｄ／（１−Ｄ）に比例する。なお、式中の変数Ｄはデューティサイクルを表わしている。ＣＣＭにおけるフライバックコンバータについて、入力電圧に対する出力電圧の比はスイッチング周波数に関連しない。発振器周波数は出力量Ｕ_Oの調整に悪影響を及ぼさないので、本発明の実施形態を同様のシステムで利用してもよい。

スイッチング周波数が固定されたままでない固定周波数制御モードの例は、より広い周波数範囲にわたって電源のスイッチングノイズを広げてある種の電磁妨害波（ＥＭＩ）放射の大きさを小さくする周波数ジッタリングの実現例である。この技術を用いると、スイッチング周波数が変調されてＥＭＩ放射を小さくするが、依然としてスイッチング周波数は固定周波数制御モードとともに用いられ得る。なぜなら、スイッチング周波数は出力量
Ｕ_Oを調整するための制御変数ではないからである。

次に図３Ｂを参照して、スイッチ電流Ｉ_D１３２、電流制限Ｉ_LIM３０２、スイッチングサイクルＴ₀からＴ_N+1、および電流制限遅延ｔ_CLD３１８を含む例示的なスイッチング電流波形の別の図が図示される。図３Ｂは、スイッチＳ１ １１０のオン／オフ制御を用いて出力量Ｕ_Oを調整する際の経時的なスイッチ電流Ｉ_D１３２の一般的な波形を明示する。一般的に、スイッチングサイクルＴ₀からＴ_N+1の各々はスイッチング周期Ｔ_Sを有する。

ＰＷＭ制御に加えて、コントローラ１２４はオン／オフ制御も実現し得る。スイッチ電流Ｉ_D１３２の経時的波形は、スイッチＳ１ １１０が必ずしも毎スイッチングサイクルイネーブルされるわけではないことを除き、図３Ａに示されるスイッチ電流Ｉ_D１３２の波形と同様である。スイッチＳ１ １１０は、スイッチ電流Ｉ_D１３２が電流制限Ｉ_LIM３０２に達するまで導通する。この時点で、スイッチは、スイッチングサイクルの残余の間ターンオフする。しかしながら、スイッチＳ１ １１０は、毎スイッチングサイクルＴ_Sの始まりに必ずしも導通するわけではない。毎スイッチングサイクルＴ_Sの終わりに、コントローラ１２４は、電源の現在の状態についてのさまざまな要因に基づいて、次のスイッチングサイクルをイネーブルするかまたはディスエーブルするかを決定する。コントローラ１２４が次のスイッチングサイクルをイネーブルすると決定した場合、スイッチＳ１
１１０は、電流制限Ｉ_LIM３０２に達するまで導通し得る。コントローラ１２４が次のスイッチングサイクルをイネーブルしない（換言すると、次のスイッチングサイクルをディスエーブルする）場合、スイッチＳ１ １１０は、そのスイッチングサイクルの間は導通しない。この意味において、コントローラ１２４は、多数のスイッチングサイクルＴ_S２０２をスキップすることによって出力量Ｕ_Oを調整し得る。カリフォルニア州サンノゼのパワー・インテグレーションズによって設計されるLinkSwitch-TNなどの装置はオン／オフ制御のさらなる参照例を与える。

動作において、遅延時間が生じるのは、スイッチ電流Ｉ_D１３２が電流制限Ｉ_LIM３０２に達した後であって、コントローラ１２４内の回路が電流制限Ｉ_LIM３０２に達したスイッチ電流Ｉ_D１３２に応答するのにかかる時間によってスイッチＳ１ １１０がターンオフするときである。この遅延時間は本明細書中では電流制限遅延ｔ_CLD３１８と称される。一例では、電流制限遅延は２００ナノ秒（ｎｓ）であり得る。点線で示されるように、電流制限遅延ｔ_CLD３１８の間、スイッチ電流Ｉ_D１３２は、スイッチＳ１ １１０がターンオフするまで電流制限Ｉ_LIM３０２を過ぎて増大し続ける。電流制限遅延ｔ_CLD３１８は、入力電圧Ｖ_IN１０２の範囲にわたって実質的に一定のままである。入力電圧Ｖ_IN１０２が増大するにつれて、スイッチ電流Ｉ_D１３２はより早く電流制限Ｉ_LIM３０２に達する。換言すると、スイッチ電流Ｉ_D１３２の傾きはより高い入力電圧においてより急峻になる。スイッチ電流Ｉ_D１３２は、低い入力電圧においてよりもより高い入力電圧においてより高い電流量に増大する。なぜなら、スイッチ電流Ｉ_D１３２の傾きはより高い入力電圧においてより急峻となり、かつ電流制限遅延が実質的に一定であるからである。より高い入力電圧における最大出力電力の増大は部分的に、電流制限遅延ｔ_CLD３１８の影響による。

本発明のいくつかの実施形態では、電流制限Ｉ_LIM３０２は高い入力電圧Ｖ_IN１０２において大きくなり得る。電流制限Ｉ_LIM３０２が大きくなると、電源の最大出力電力供給能力が増大し得る。たとえば、電流制限Ｉ_LIM３０２は、高い入力電圧Ｖ_IN１０２において１４％上昇し得る。ＤＣＭでは、この上昇は、最大出力電力供給能力の約３０％の増大に換算され得る。いくつかの実施形態では、スイッチング周波数の低下は、入力電圧Ｖ_IN１０２の増大とともに出力電力供給能力の増大を補償し得る。他の実施形態では、平均スイッチング周波数が入力電圧の増大とともに低下するにつれて、最大出力電力が減少し得る。換言すると、入力電圧Ｖ_IN１０２の増大とともに平均スイッチング周波数（さらに説
明される）が低下するにつれて、入力電圧Ｖ_IN１０２の変化による最大出力電力供給能力の変動が小さくなり得る。他の実施形態では、スイッチング周波数の低下は、最大出力電力供給能力の増大を補償し、かつ電源に対して実質的に一定の出力電力を与え得る。

図３Ｂに示されるように、スイッチング周期がＴ_Sである、Ｔ₀３０４からＴ_N+1３１６までのいくつかのイネーブルされるおよびディスエーブルされるスイッチングサイクルについて、スイッチＳ１ １１０のスイッチ電流Ｉ_D１３２の波形が図示される。示される例については、スイッチＳ１ １１０は、各々のイネーブルされるスイッチングサイクル３０４、３０６および３１４の始まりに導通する。スイッチＳ１ １１０は、スイッチ電流Ｉ_D１３２が電流制限Ｉ_LIM３０２に達するまで導通する。スイッチＳ１ １１０は、ディスエーブルされるスイッチングサイクル３０８、３１０、３１２および３１６では導通しない。スイッチング周波数は発振器の周波数によって決まる。しかしながら、時間とともに、電源の有効スイッチング周波数は、イネーブルされるスイッチングサイクルの全体的な数とスイッチング周波数との組合せによって決まる。有効周波数は平均スイッチング周波数とも称され得る。したがって、発振器の周波数を変更すると、スイッチＳ１ １１０の有効スイッチング周波数が変わる。

さまざまな動作モードおよび制御方式について、スイッチオン時間ｔ_ON（またはデューティサイクル）と入力電圧Ｖ_IN１０２との間には関係がある。一例では、入力電圧が増大するにつれ、スイッチオン時間ｔ_ONが短くなる。なぜなら、スイッチ電流Ｉ_D１３２がより早く電流制限Ｉ_LIM３０２に達するからである。図５のスイッチ電流波形が示すように、スイッチ電流Ｉ_D１３２の傾きはより高い入力電圧についてより急峻になる。スイッチオン時間ｔ_ONと入力電圧Ｖ_IN１０２との間の関係を利用することにより、本発明の実施形態は入力電圧の間接検出を利用して発振器１３３の周波数を変調する。入力電圧の間接検出はさらなるコスト面での利点を与える。なぜならコントローラ１２４内で検出を行ない得るからである。

次に図４を参照して、駆動信号１３０用出力、フィードバック信号１２６、電流検出信号１２８、発振器１３３、論理ブロック１３４、遅延回路１３６、時間−電圧コンバータ１３８、サンプルアンドホールド回路１４０、抵抗器４０２、トランジスタ４０３、コンデンサ４０４、パルス発生器４０６、反転器４０７、トランジスタ４０８、サンプルアンドホールドコンデンサ４１０、低基準値（たとえば、低基準電圧Ｖ_LR）、高基準値（たとえば、高基準電圧Ｖ_UR）、比較器４１２、比較器４１４、Ｓ−Ｒラッチ４１６、トランジスタ４１８および４２０、電流源４１７、４１９および４２１、ならびに発振器コンデンサ４２２を含む、図１Ｂのコントローラ１２４の一実現例の例示的な概略図が図示される。図示されるさまざまな構成要素の参照を与えるように、エネルギ転送素子Ｔ１ １０４、１次巻線１０６、２次巻線１０８およびスイッチＳ１ １１０が図示される。しかしながら、一例では、コントローラ１２４は、モノリシック集積回路として実現されてもよく、または個別の電気的構成要素でもしくは個別の回路と集積回路との組合せで実現されてもよい。一例では、コントローラ１２４とスイッチ１１０とが、ハイブリッドまたはモノリシック集積回路として製造される集積回路の一部を形成し得る。

さらに、図４は、Ａ、Ｂ、Ｃ、Ｓ／ＨおよびＵＴなどのノードの注釈を含む。さまざまな入力電圧にわたるこれらそれぞれのノードでの波形は図５に図示される。たとえば、ノードＡ、ＢおよびＣは、図５の波形５０２、１３５および５０８にそれぞれ対応する。ノードＡでの波形５０２は発振器１３３の電圧波形を図示する。ノードＢでの波形は発振器のクロック信号１３５出力を図示する一方で、ノードＣでの波形５０８は時間−電圧コンバータ１３８の出力を図示する。図５は、スイッチ電流波形Ｉ_D１３２、駆動信号波形１３０、サンプルアンドホールド波形Ｓ／Ｈ５１０、および高基準信号ＵＴ５１２も含む。図５の波形はオン／オフ制御を伴うＤＣＭにおける電源を図示する。しかしながら、さま
ざまなモードおよびさまざまな種類の制御において動作する電源も本発明の実施形態を利用してもよいことが認められるべきである。上述のように、発振器１３３、時間−電圧コンバータ１３８およびサンプルアンドホールド回路１４０は、時間−周波数コンバータ１３７としてともに結合して期間を周波数に変換する。

一例では、コントローラ１２４は、上述のように結合されかつ機能する発振器１３３、論理ブロック１３４、遅延回路１３６、時間−電圧コンバータ１３８、およびサンプルアンドホールド回路１４０を含む。上述のように、論理ブロック１３４は、フィードバック信号１２６、電流検出信号１２８および発振器１３３出力などのさまざまな信号を受信して、スイッチＳ１ １１０の切換えを制御して出力量Ｕ_O１２０を所望の値に調整する駆動信号１３０を生成する。駆動信号１３０は遅延回路１３６にも送られて遅延時間ｔ_Dだけ信号を遅延させる。一実施形態では、遅延回路１３６は、電源の最短スイッチオン時間ｔ_ONと実質的に等しい遅延時間ｔ_Dだけ時間−電圧コンバータへの駆動信号１３０を遅延させ得る。駆動信号１３０の例が図５に図示される。一実施形態では、駆動信号１３０は、論理ハイと論理ローの値との間で切換わる矩形のパルス状波形である。図５に示されるように、駆動信号１３０がハイであるとスイッチＳ１ １１０は導通する。駆動信号１３０がローであるとスイッチＳ１ １１０は導通しない。図５のスイッチ電流波形１３２を調べることにより、駆動信号１３０が論理ハイであるとスイッチ電流はスイッチ電流波形１３２で増大する。駆動信号１３０が論理ローであるとスイッチＳ１ １１０はターンオフし、スイッチ電流波形Ｉ_D１３２は実質的に０に降下して、スイッチ電流波形Ｉ_D１３２の三角形を作る。スイッチ電流波形１３２に図示されるように、スイッチオン時間ｔ_ONは非常に低い入力電圧と高い入力電圧との間で変化する。入力電圧が高くなるほど、スイッチ電流が電流制限に達するのがより早くなる。その結果、スイッチオン時間はより高い入力電圧についてより短くなる。この関係を用いて、発振器の周波数は入力電圧の値に依存して調節し得る。

一例では、遅延された駆動信号１３０は時間−電圧コンバータ１３８に送られる。図示されるように、時間−電圧コンバータ１３８は、高しきい値電圧Ｖ_UT、抵抗器４０２、トランジスタ４０３、コンデンサ４０４、および時間−電圧電流Ｉ_TVを有する電流源４２１を含む。高しきい値電圧Ｖ_UTは、トランジスタ４０３がｐ−チャネルＭＯＳＦＥＴである場合は、トランジスタ４０３のソース端子と抵抗器４０２との両者に結合される。次に抵抗器４０２およびトランジスタ４０３のドレイン端子はコンデンサ４０４および時間−電圧電流Ｉ_TVを有する電流源４２１に結合されて、（時間−電圧出力波形５０８として図５にさらに図示される）ノードＣにおいて指数関数的に小さくなる電圧波形を発生する。図示される時間−電圧コンバータ１３８は、スイッチオン時間と入力電圧との間の関係が逆転している電源で利用されてもよい。駆動信号１３０はトランジスタ４０３のゲート端子で受信される。図４、図５の時間−出力波形Ｃ ５０８および駆動信号波形１３０に図示されるように、遅延された駆動信号１３０がローである場合、トランジスタ４０３が導通し、コンデンサ４０４は高しきい値電圧Ｖ_UTに充電される。遅延された駆動信号１３０が一旦ハイになると、トランジスタ４０３は導通しなくなり、コンデンサ４０４に蓄積された電荷は、抵抗器４０２、電流源４２１およびコンデンサ４０４の値が規定する速度で電流源４２１を通って放電される。

本発明のいくつかの実施形態では、発振器１３３は、高基準電圧Ｖ_URおよび低基準電圧Ｖ_LRの振幅変動を変更することによってその周波数を変調する。図４に示される例では、発振器１３３は、入力電圧Ｖ_IN１０２の間接検出に応答して、高しきい値と低しきい値との間にある高基準電圧Ｖ_URを変更し、かつ低基準電圧Ｖ_LRを一定に保つことにより、その周波数を変調し得る。

時間−電圧コンバータ１３８の例について、高しきい値電圧Ｖ_UTは、発振器１３３の高
基準電圧Ｖ_URの最大電圧値であり得る。便宜上、発振器１３３の高基準電圧Ｖ_URは、図５に図示されるように、低しきい値電圧Ｖ_LTと高しきい値電圧Ｖ_UTとの間で変化し得る。発振器１３３の振幅変動は、高基準電圧Ｖ_URと低基準電圧Ｖ_LRとの間の差である。したがって、本発明のいくつかの実施形態では、時間−電圧１３８コンバータのコンデンサ４０４内に蓄積される電圧は、図５に波形５０８で図示されるように、高しきい値電圧Ｖ_UTと低しきい値電圧Ｖ_LTとの間で変化する。換言すると、時間−電圧コンバータ１３８の出力は、低しきい値電圧Ｖ_LTと高しきい値電圧Ｖ_UTとの間の電圧であり得る。一実施形態では、スイッチオン時間が長くなるほど、駆動信号１３０が論理ハイである時間が長くなる。駆動信号１３０がハイである時間が長くなるほど、コンデンサ４０４の放電時間がより長くなり、スイッチング周期Ｔ_Sの終わりにはコンデンサ４０４の電圧がより低くなる。したがって、本発明の一実施形態では、時間−電圧コンバータ１３８はスイッチオン時間ｔ_ONを電圧値に変換し得る。次に時間−電圧コンバータ１３８の出力電圧は、発振器１３３によって高基準電圧Ｖ_URとして利用され、時間−電圧コンバータ１３８の電圧出力は、多数のスイッチングサイクルにわたって低しきい値電圧Ｖ_LTから高しきい値電圧Ｖ_UTに変化し得る。

時間−電圧コンバータ１３８の出力はサンプルアンドホールド回路１４０によってサンプリングされる。サンプルアンドホールド回路１４０は、パルス発生器４０６、反転器４０７、トランジスタ４０８、およびサンプルアンドホールドコンデンサ４１０を含む。一実施形態では、パルス発生器４０６は、ＮＯＲゲートおよび反転器をさらに含む。駆動信号１３０はサンプルアンドホールド回路１４０に送られ、パルス発生器４０６で受信される。駆動信号１３０を用いて、パルス発生器４０６は、駆動信号１３０の立下がりエッジ（換言すると、論理ハイから論理ローへの遷移）においてパルスを発生する。駆動信号１３０は、ＮＯＲゲートと、ＮＯＲゲートの１つの入力に結合される反転器とを含むパルス発生器４０６の入力で受信される。駆動信号１３０は、反転器に結合されていないＮＯＲゲートの入力と、パルス発生器４０６の反転器の入力とでさらに受信される。ＮＯＲゲートが論理ハイを出力するためには、両方の入力が論理ローの値でなければならない。しかしながら、反転器の特性によりパルス発生器で遅延が存在し、ＮＯＲゲートは時間のパルスについて駆動信号１３０の立下がりエッジで論理ハイを出力する。いくつかの例では、パルスは１２０ナノ秒（ｎｓ）幅である。次にパルス発生器４０６の出力は反転器４０７に結合される。反転器４０７はパルス発生器４０６の出力を反転し、トランジスタ４０８がｐ−チャネルＭＯＳＦＥＴである場合は、トランジスタ４０８のゲート端子に結合する。パルス発生器４０６の出力がハイである場合、反転器４０７の出力はローであり、これによりトランジスタ４０８が導通し、電荷がコンデンサ４０４とコンデンサ４１０との間で再分配される。次にコンデンサ４１０は、駆動信号１３０の立下がりエッジでコンデンサ４０４の電圧の一部をサンプリングしかつ保持する。電荷がコンデンサ４０４と４１０との間で再分配されるための時間の量は、これらのコンデンサのサイズの差、トランジスタ４０８のサイズ、およびパルス発生器４０６が発生するパルスの持続時間の影響を受け得る。一般的に、コンデンサ４０４に対してコンデンサ４１０のサイズがより小さいほど、電荷の再分配がより迅速になる。しかしながら、動作においては、電荷がコンデンサ４０４と４１０との間で均等に再分配されるには、スイッチング周期Ｔ_Sのいくつかのスイッチングサイクルがかかり得る。本発明のいくつかの実施形態では、サンプルアンドホールド回路は各スイッチングサイクルにコンデンサ４０４からコンデンサ４１０へ少量の電荷を転送するが、コンデンサ４０４とコンデンサ４１０との間で電荷を再分配してコンデンサ４１０両端の電圧をＴＶＣ出力電圧まで確立するには多数のスイッチングサイクルが必要となり得る。コンデンサ４１０を満充電するのにいくつかのスイッチングサイクル分待って、かつそれに応答して発振器１３３の周波数を変更することによって、発振器周波数の変化が電源の安定性を妨げないようにする。駆動信号１３０の立下がりエッジはスイッチオン時間ｔ_ONの終わりに対応し、時間−電圧コンバータ１３８の出力は発振器１３３のためのコンデンサ４１０に保持される。時間−電圧コンバータ１３８およびサンプルア
ンドホールド回路１４０を利用して、発振器周波数は、電源の入力電圧に応答して変調され得る。

パルス発生器４０６の出力は、図５に示されるサンプルアンドホールド波形Ｓ／Ｈ５１０として図示され得る。パルスは、駆動信号１３０の立下がりエッジにおいてＳ／Ｈ波形５１０で発生される。高基準信号ＵＴ５１２はコンデンサ４１０の値を図示する。波形Ｃ
５０８、Ｓ／Ｈ５１０およびＵＴ５１２に関して図５に図示されるように、（電源のより高い入力電圧に対応する）スイッチオン時間ｔ_ONが短くなるほど、時間−電圧出力波形Ｃ ５０８がより早くサンプリングされ、より高い電圧値がコンデンサ４１０に蓄積される。

発振器１３３は、低基準電圧Ｖ_LR、高基準値（たとえば高基準電圧Ｖ_UR）、比較器４１２および４１４、Ｓ−Ｒラッチ４１６、トランジスタ４１８および４２０、充電電流Ｉ_Cを有する電流源４１７、放電電流Ｉ_DISを有する電流源４１９、ならびに発振器コンデンサ４２２を含む。時間−電圧コンバータ１３８の出力値を表わすコンデンサ４１０からの電圧は、比較器４１２の負の入力端子で受信される。比較器４１２の負端子も発振器１３３の高基準電圧Ｖ_URと称される。一方で、比較器４１４の正端子は発振器１３３の低基準電圧Ｖ_LRに結合し、これを受信する。比較器４１２の正端子と比較器４１４の負端子との両者ともノードＡに結合され、ノードＡの波形５０２が図５に図示される。比較器４１２および４１４の出力はＳ−Ｒラッチ４１６に入力される。本発明の一実施形態では、Ｓ−Ｒラッチ４１６はＮＯＲゲートを用いて実現される。ノードＢとして図示されるＳ−Ｒラッチの出力は次に、発振器１３３の出力（すなわちクロック信号１３５）として論理ブロック１３４に出力される。図５に図示されるように、発振器の出力（すなわちクロック信号１３５）は矩形のパルス波形である。クロック信号１３５の周期は、波形Ａ ５０２が示す三角波の周期と同じである。発振器１３３は、図５（およびその後図６の波形５０２）に図示されるように、波形Ａ ５０２の振幅変動を変更することによってその周波数を変調する。図５および図６に図示されるように、発振器１３３の振幅変動が大きくなるほど、発振器の周期がより長くなり、周波数がよりゆっくりになる。

Ｓ−Ｒラッチ４１６の出力は、トランジスタ４１８および４２０、充電電流Ｉ_Cを有する電流源４１７、放電電流Ｉ_DISを有する電流源４１９、ならびにコンデンサ４２２を含む三角波発生器に結合される。本発明の一実施形態では、トランジスタ４１８はｐ−チャネルＭＯＳＦＥＴであり得る一方で、トランジスタ４２０はｎ−チャネルＭＯＳＦＥＴであり得る。Ｓ−Ｒラッチの出力が論理ローの値である場合、トランジスタ４１８は導通する一方で、トランジスタ４２０は導通しない。したがって、コンデンサ４２２は充電され、ノードＡの電圧は、電流源４１７の充電電流Ｉ_Cの値およびコンデンサ４２２のサイズによって決まる傾きで増加する。ノードＡの電圧が高基準電圧Ｖ_URに達すると、論理ハイの値がＳ−Ｒラッチ４１６から出力される。ノードＢが一旦論理ハイの値になると、トランジスタ４１８は導通しなくなり、トランジスタ４２０が導通し始める。コンデンサ４２２に蓄積された電荷は電流源４１９を通して放電され、放電される電圧の傾きは放電電流Ｉ_DISの値およびコンデンサ４２２のサイズによって決まる。ノードＡの電圧が一旦低基準電圧Ｖ_LRに達すると、Ｓ−Ｒラッチ４１６の出力はローの論理値に切換わり、ノードＡの電圧は増大し始める。ノードＡとノードＢとの間の関係は図５の波形５０２およびクロック信号１３５に図示される。発振器１３３の振幅変動を変更することにより、発振器１３３の周波数が変調され得る。高基準電圧Ｖ_URが増大すれば、発振器の周波数が低下する。なぜなら、ノードＡでの三角波が高基準電圧Ｖ_URに達するにはより長い期間がかかるであろうからである。一例では、図５および図６の波形５０２の傾きは、高基準電圧Ｖ_URの変化と実質的に同一のままである。すなわち、高基準電圧Ｖ_URが高しきい値電圧Ｖ_UTにあるときの波形５０２の傾きは、高基準電圧Ｖ_URが低しきい値電圧Ｖ_LTにある場合の傾きと同じである。

次に図５を参照して、図４に対応するさまざまな波形が図示される。図５は、高い入力電圧と非常に低い入力電圧Ｖ_IN１０２との間の波形の差を図示する。高い入力電圧において、時間−電圧出力波形５０８ははるかに早くサンプリングされる。なぜなら、スイッチオン時間ｔ_ONが、図示される低い入力電圧の場合よりも短いからである（駆動信号１３０、スイッチ電流波形、およびサンプルアンドホールド波形Ｓ／Ｈ５１０によって図示される）。その結果、より高い電圧が時間とともにコンデンサ４１０に蓄積され、高基準波形ＵＴ ５１２によって図示され、高基準電圧Ｖ_URとして利用され、発振器１３３の周波数を変調する。

上述のように、図６は図４のノードＡにおける発振器電圧波形５０２を図示する。本発明の一実施形態に従うと、ノードＡにおける波形は一般的に、低基準電圧Ｖ_LRと高基準電圧Ｖ_URとの間で増加する三角波形である。しかしながら、本発明のいくつかの実施形態に従うと、発振器は、高基準電圧Ｖ_URを変更することによってその周波数を変調し得る。高基準電圧Ｖ_URは、低しきい値電圧Ｖ_LT６１２と高しきい値電圧Ｖ_UT６１０との間にあり得る。しかしながら、本発明の他の実施形態では、発振器周波数は、低基準電圧Ｖ_LRの変更によって、または低基準電圧Ｖ_LRと高基準電圧Ｖ_URとの両者の変更の組合せによって、変調されてもよい。

入力電圧波形Ｖ_IN１０２は、直流１００Ｖから直流３７５Ｖへの増大として図示されるこの例では、より高い電圧に増大し得る。本発明のさまざまな実施形態を利用して、発振器の電圧波形５０２（または換言すると、ノードＡでの電圧波形５０２）は、低基準電圧Ｖ_LR６０８と高基準電圧Ｖ_UR６０６との間で発振し得る。図示されるように、入力電圧Ｖ_IN１０２が増大すると、発振器の電圧波形５０２の周波数が低下する。なぜなら、高基準電圧Ｖ_UR６０６が増大するからである。この例では、入力線電圧が直流１００Ｖである場合、発振器周波数は１００キロヘルツ（ｋＨｚ）である。入力線電圧が直流３７５Ｖに増大すると、発振器周波数は７７ｋＨｚに低下する。図６に示されるように、高基準電圧６０６は、２．０Ｖ（低しきい値電圧Ｖ_LT６１２）および２．３Ｖ（高しきい値電圧Ｖ_UT６１０）から変更され得、低基準電圧６０８は１．０Ｖとして示される。

上述のように、電流制限Ｉ_LIM３０２は高い入力電圧Ｖ_IN１０２で増大し得る。電流制限Ｉ_LIM３０２の増大は電源の最大出力電力を増大させ得る。たとえば、電流制限Ｉ_LIM３０２は高い入力電圧Ｖ_IN１０２において１４％増大し得る。ＤＣＭでは、この増大は最大出力電力の約３０％の増大に換算され得る。いくつかの実施形態では、１００ｋＨｚから７７ｋＨｚへのスイッチング周波数の低下は最大出力電力の３０％の増大を補償し得る。他の実施形態では、１００ｋＨｚから７７ｋＨｚへのスイッチング周波数の低下は、出力電力の３０％の増大を補償するとともに、電源のための実質的に一定の出力電力を与え得る。

要約書に記載されるものを含む、図示される本発明の例の上記説明は、網羅的であること、または開示される正確な形態への限定を意図されるものではない。発明の特定の実施形態および例が本明細書中で例示の目的のために記載されたが、本発明のより広い意図および範囲から逸脱することなく、さまざまな均等の変形例が可能である。実際に、具体的な電圧、電流、周波数、電力範囲の値、時間などは説明の目的のために与えられるものであり、かつ本発明の教示に従う他の実施形態および例では他の値も用いてもよいことが認められる。

上記の詳細な説明に照らして、発明の例にこれらの変形がなされてもよい。添付の請求項で用いられる用語は、明細書および請求項に開示される特定の実施形態に発明を限定するものと解釈されてはならない。むしろ、その範囲全体は、確立された請求項解釈の原則
に従って解釈されるべき添付の請求項によって定められるべきものである。したがって、本明細書および図は、制限的というよりはむしろ例示的なものとしてみなされるべきである。

１００ スイッチモード電源、１０２ 入力電圧、１１０ スイッチＳ１、１１８ 負荷、１２４ コントローラ、１３３ 発振器、１３７ 時間−周波数コンバータ、１３８
時間−電圧コンバータ、１４０ サンプルアンドホールド回路。

Claims (14)

1. 電源用集積回路コントローラであって、
   クロック信号に応答して駆動信号を生成するように構成された論理ブロックを備え、前記駆動信号は前記電源の電力スイッチの切換を制御して前記電源の出力を調整するように結合されるものであり、さらに
   前記駆動信号の特徴的な期間に応じて減少する周波数を有する前記クロック信号を生成するように構成された発振器を備え、
   前記駆動信号の特徴的な期間における減少は、前記電源の入力電圧の増加を表わし、
   前記発振器は、振幅変動を有する波形を生成し、
   前記振幅変動は、前記発振器の高基準電圧と低基準電圧との間の差であり、
   前記クロック信号の周波数は、前記振幅変動に応答し、
   前記発振器は、前記駆動信号の特徴的な期間に応じて前記基準電圧のうちの少なくとも１つを調節する、集積回路コントローラ。
2. 電源であって、
   前記電源の入力と出力との間でエネルギを転送するように結合されるエネルギ転送素子と、
   前記エネルギ転送素子に結合される電力スイッチと、
   前記電力スイッチのスイッチングを制御するための駆動信号を提供するように構成されたコントローラとを備え、
   前記コントローラは、
   前記駆動信号を生成して、前記駆動信号の特徴的な期間に応じて減少する周波数を有するクロック信号に応答して前記電源の出力を調整するように構成された論理ブロックを含み、前記駆動信号の特徴的な期間における減少は、前記電源の入力電圧の増加に応答し、
   前記コントローラは、
   振幅変動を有する波形に応答して前記クロック信号を生成するように構成された発振器をさらに含み、前記発振器は前記駆動信号の特徴的な期間に応じて前記波形を変化させる、電源。
3. 電源の出力を調節するためのコントローラであって、
   駆動信号を生成して、前記駆動信号の特徴的な期間に応じて減少する周波数を有するクロック信号に応答して電力スイッチのスイッチングを制御するように構成された論理ブロックを備え、前記駆動信号の特徴的な期間における減少は、前記電源の入力電圧の増加に応答し、
   前記コントローラは、
   振幅変動を有する波形に応答して前記クロック信号を生成するように構成された発振器をさらに備え、前記発振器は前記駆動信号の特徴的な期間に応じて前記波形を変化させる、コントローラ。
4. 前記振幅変動は、前記発振器の高基準電圧と低基準電圧との間の差であり、
   前記発振器は、前記駆動信号の特徴的な期間に応じて、前記基準電圧の少なくとも１つを調節することによって前記波形を変化させる、請求項３に記載のコントローラ
5. 前記発振器は、低しきい値と高しきい値との間の少なくとも１つの前記基準電圧を調節する、請求項１に記載の集積回路コントローラ。
6. 前記少なくとも１つの基準電圧が前記低しきい値にある場合に前記発振器が生成する前記波形の傾きは、前記少なくとも１つの基準電圧が前記高しきい値にある場合の前記波形の傾きと実質的に等しい、請求項５に記載の集積回路コントローラ。
7. 前記クロック信号の前記周波数は、前記少なくとも１つの基準電圧が前記低しきい値にある場合の第１の周波数であり、前記クロック信号の前記周波数は、前記少なくとも１つの基準電圧が前記高しきい値にある場合の前記第１の周波数とは異なる第２の周波数である、請求項５に記載の集積回路コントローラ。
8. 前記第１の周波数は前記第２の周波数よりも高い、請求項７に記載の集積回路コントローラ。
9. 前記論理ブロックは、前記クロック信号の前記周波数に応じたスイッチング周波数を有する前記駆動信号を生成するように結合される、請求項１に記載の集積回路コントローラ。
10. 前記論理ブロックは、前記クロック信号の前記周波数の増大に応じて前記駆動信号のスイッチング周波数を増大するように適合される、請求項１に記載の集積回路コントローラ。
11. 前記少なくとも１つの基準電圧は前記発振器の前記高基準電圧または前記低基準電圧である、請求項１に記載の集積回路コントローラ。
12. 前記電力スイッチは前記集積回路コントローラに集積される、請求項１に記載の集積回路コントローラ。
13. 前記コントローラは、集積回路コントローラであり、
    前記電力スイッチは、前記集積回路コントローラに含まれる、請求項３に記載のコントローラ。
14. 前記クロック信号の周波数は、前記振幅変動に応答し、
    前記発振器は、前記駆動信号の特徴的な期間に応じて前記振幅変動を変化させる、請求項３に記載のコントローラ。
    

Images