JP5666715B2 - オプトエレクトロニクス半導体チップおよびその製造方法 - Google Patents

オプトエレクトロニクス半導体チップおよびその製造方法 Download PDF

Info

Publication number
JP5666715B2
JP5666715B2 JP2013538131A JP2013538131A JP5666715B2 JP 5666715 B2 JP5666715 B2 JP 5666715B2 JP 2013538131 A JP2013538131 A JP 2013538131A JP 2013538131 A JP2013538131 A JP 2013538131A JP 5666715 B2 JP5666715 B2 JP 5666715B2
Authority
JP
Japan
Prior art keywords
semiconductor
nanostructured
layer
semiconductor chip
conversion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013538131A
Other languages
English (en)
Other versions
JP2013542616A (ja
Inventor
マティアス サバシル
マティアス サバシル
アレクサンダー リンコフ
アレクサンダー リンコフ
クリストファー ケルパー
クリストファー ケルパー
マルチン ストラスバーグ
マルチン ストラスバーグ
マルム ノーヴィン フォン
マルム ノーヴィン フォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2013542616A publication Critical patent/JP2013542616A/ja
Application granted granted Critical
Publication of JP5666715B2 publication Critical patent/JP5666715B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Description

本発明は、半導体積層体および変換層を有するオプトエレクトロニクス半導体チップと、その製造方法とに関する。
従来技術によると、上に変換層が配置されている半導体チップが公知であり、従来の半導体チップの場合、変換層は、半導体積層体の層よりも小さい屈折率を有することが多い。従来の公知の変換層は、例えば、マトリックス材料（例：シリコーンまたは樹脂）と、その中に配置されている変換要素とからなる。変換層は、例えば個別の層として半導体チップの上に形成されている、または半導体チップの周囲に充填材（volume filler）として配置されている。あるいは、半導体チップの上に、セラミック・リン・プレートレット（ceramic phosphorous platelet）を例えばシリコーン接着剤によって接着することが公知である。
しかしながら、このタイプの変換層は、その欠点として、散乱および変換された光がハウジングまたは半導体チップ自体によって完全には反射されないため、損失が大きい。さらに、例えば樹脂またはシリコーンなどの材料による、変換層と半導体チップとの間の熱接合が最適ではなく、すなわち、さらなる効率の損失が起こりうる。さらには、経年劣化の影響（例えばマトリックス材料におけるクラックの形成）によって、効率の損失が起こりうる。
本出願の目的は、半導体チップであって、変換層が、光学的および熱的に改善された状態で半導体チップに結合されていると同時に、半導体チップの放射取り出し効率が増大する、半導体チップ、を提供することである。さらに、本出願の目的は、このような半導体チップの製造方法を提供することである。
これらの目的は、特に、請求項１の特徴を有する半導体チップと、このような半導体チップを製造するための、請求項１３の特徴を有する方法とによって、達成される。本半導体チップおよびその製造方法の有利な発展形態は、従属請求項に記載されている。
発展形態においては、本オプトエレクトロニクス半導体チップは、放射を生成する目的で設けられた活性層と、放射放出面とを有する半導体積層体、を有する。さらに、本半導体チップは、半導体積層体の放射放出面に配置されている変換層を有し、この変換層は、活性層によって放出される放射の少なくとも一部分を、異なる波長の放射に変換するのに適している。半導体積層体の放射放出面は、第１のナノ構造化部を有する。変換層は、第１のナノ構造化部に配置されている。
オプトエレクトロニクス半導体チップとは、特に、電子的に生成されたデータまたはエネルギを光の放射に変換する、またはこの逆に変換することのできる半導体チップである。例えば、本オプトエレクトロニクス半導体チップは、放射放出半導体チップである。
ナノ構造化部とは、特に、３次元の構造（すなわち空間的に形成される構造）である。例えば、ナノ構造化部は、層または積層体における切取り部または溝である。特に、ナノ構造化部は、放射放出面の単なる粗面化部ではないものと理解されたい。したがって、本出願におけるナノ構造化部は、放射放出面の単なる粗面化部よりも、平面からの空間的な変形が大きい。
この場合、変換層は、第１のナノ構造化部に配置されている。このことは、変換層が放射放出面のすぐ下流に配置されていることを意味し、すなわち、活性層によって生成されて放出される放射は、半導体チップを出るとき、変換層を通過する、または、変換層において異なる波長の放射に変換される。
したがって、半導体積層体の放射放出面は、空間的構造を有し、ナノ構造化部によって形成されている切取り部、凹部、または溝が、少なくとも部分的に変換層によって満たされている。第１のナノ構造化部の凹部、切取り部、または溝は、変換層の材料によって完全に満たされていることが好ましい。
半導体積層体の第１のナノ構造化部によって、変換層と半導体積層体との間に大規模な接触面が形成される。これによって、変換層と半導体積層体との間の大きな相互作用面が可能となり、したがって、変換層と半導体積層体の、改善された光学的および熱的な結合が形成され、これは有利である。したがって、変換層は、大きな領域にわたり、半導体積層体（特に、放射放出面）に直接接触している。この大きな面接触によって、変換効率を高めることができ、これは有利である。これと同時に、変換の程度の制御性を向上させることが可能である。
このタイプの半導体チップの利点として、変換時の散乱損失が減少し、活性層によって放出される放射のさまざまな入射角度における色の均一性が良好であり、変換層と半導体積層体との熱接合が良好であり、完全な変換を達成することが可能である。完全な変換とは、特に、活性層によって放出される放射のほぼすべてが変換層において異なる波長の放射に変換される、放射の変換であるものと理解されたい。
さらに、変換要素が組み込まれているこのタイプの半導体チップでは、変換を行うことを目的とする充填材またはパッケージなしで部品を形成することができる。したがって、このような半導体チップは、例えばプリント基板上に直接はんだ付けすることができる。これにより、コストが減少する一方で、それと同時に、最適な放射効率が維持される。変換層と半導体積層体との熱的および光学的な結合は、高い光束密度が要求される用途（例えば、投影装置用途、ヘッドライト用途、スポットライト用途など）において特に有利である。
半導体積層体、特に活性層は、少なくとも１種類のＩＩＩ−Ｖ族半導体材料、例えば、ＩｎｘＧａｙＡｌ１−ｘ−ｙＰ、ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ、またはＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓ材料系（いずれの場合も０≦ｘ、ｙ≦１、ｘ＋ｙ≦１）の材料を含んでいる。ＩＩＩ−Ｖ族半導体材料は、紫外スペクトル領域（ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ）から、可視スペクトル領域（特に青色〜緑色の放射の場合にはＩｎｘＧａｙＡｌ１−ｘ−ｙＮ、特に黄色〜赤色の放射の場合にはＩｎｘＧａｙＡｌ１−ｘ−ｙＰ）、さらには赤外スペクトル領域（ＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓ）の放射を生成するのに特に適している。
変換層は、例えば、マトリックス材料と、その中に埋め込まれており、活性層によって放出される放射の少なくとも一部分を異なる波長の放射に変換するのに適している変換要素と、を有する層である。適切な変換要素は当業者に公知であり、したがってここでは詳しく説明しない。マトリックス材料は、例えばシリコーンまたは樹脂を含んでいる。変換要素は、マトリックス材料の中に好ましくは均一に導入され、すなわち、さまざまな取り出し角度にわたる放射の均一な取り出しと、放射の均一な変換とが可能である。
発展形態においては、第１のナノ構造化部は、複数のナノロッドとして設計されている。ナノロッドとは、特に、横方向の範囲よりも大きい高さを有する棒状または柱状の構造として定義される。いわゆるナノロッドは、当業者には「ナノワイヤ」としても公知である。ナノロッドは、円形、楕円形、または長方形の断面を有することができる。
ナノロッドは、均一な分布を有することが好ましい。個々のナノロッドの間には、それぞれが好ましくはほぼ等しい大きさである中間領域（特に空間）が設けられている。
ナノロッドは、特に、半導体積層体に形成されており、すなわち、ナノロッドは、半導体積層体の材料を含んでいる。ナノロッドは、半導体チップの上面視において行列状に配置されていることが有利である。
発展形態においては、変換層は、平面状表面が形成されるように、第１のナノ構造化部を満たしている。この場合、変換層は、半導体積層体の第１のナノ構造化部の凹部、中間空間、切取り部、または溝を完全に満たしており、すなわち、変換層と半導体積層体の組み合わせは、平面状に形成されている。特に、半導体積層体とは反対側の変換層の面と、半導体積層体の放射放出面は、互いにシームレスに結合されている。
発展形態においては、変換層は、複数のナノロッドを備えた第２のナノ構造化部として形成されている。第１のナノ構造化部のナノロッドと、第２のナノ構造化部のナノロッドは、横方向に隣り合って配置されていることが好ましい。したがって、第２のナノ構造化部のナノロッドは、第１の構造化部のナノロッドの中間空間に配置されている。第１のナノ構造化部と第２のナノ構造化部との間には空間が存在しない、すなわち、これらのナノ構造化部は互いに直接隣接していることが好ましい。
発展形態においては、第１のナノ構造化部と第２のナノ構造化部は、互いに係合するように、互いに配置されている。第１のナノ構造化部および第２のナノ構造化部がナノロッドとしてこのように形成されている場合、第１のナノ構造化部のナノロッドと第２のナノ構造化部のナノロッドは、互いに対してオフセットしており、すなわち、第１のナノ構造化部のナノロッドは第２のナノ構造化部のナノロッドの中間空間に配置されており、第２のナノ構造化部のナノロッドは第１のナノ構造化部のナノロッドの中間空間に配置されている。
発展形態においては、第１のナノ構造化部および第２のナノ構造化部は、互いに櫛（くし）状に形成されている。特に、第１のナノ構造化部と第２のナノ構造化部は、櫛状に互いに係合している。
発展形態においては、第１のナノ構造化部と第２のナノ構造化部は、一連の層を有することによって、横方向に複数の第１の層と複数の第２の層とを形成しているように、互いに隣接している。
「横方向に」とは、特に、半導体チップの主放射方向に垂直な方向を意味する。半導体チップは、特に、主放射方向が半導体積層体の層の横方向の延在面に対して垂直な向きにある面発光半導体チップであることが好ましい。この場合、「横方向に」は、半導体積層体の層の延在面に対して水平な方向を意味する。特に、「横方向に」は、半導体積層体の層の成長方向に垂直な方向を意味する。
発展形態においては、変換層は、第１のナノ構造化部の上にも配置されている。したがってこの場合、変換層は、第１のナノ構造化部の凹部、切取り部、または溝の中に配置されてこれらを完全に満たしているのみならず、第１のナノ構造化部のこれらの凹部よりも突き出している。この場合、変換層は、例えば２つの異なる領域に分けることができる。変換層は、第１の領域においては、構造化された状態に、好ましくはナノロッドとして、形成されている。しかしながら、第２の領域においては、変換層は、半導体積層体の表面全体にわたり形成されている。したがって、第２の領域には構造化部が存在しない。
発展形態においては、第１のナノ構造化部もしくは第２のナノ構造化部またはその両方は、それぞれ、１００ｎｍ〜１μｍの範囲内（両端値を含む）の高さを有する。第１のナノ構造化部および第２のナノ構造化部のナノロッドの高さは、ほぼ同じであることが好ましい。特に好ましい構造においては、第１のナノ構造化部の高さが第２のナノ構造化部の高さに一致しており、したがって変換層と半導体積層体との間のシームレスな遷移（seamless transition）が可能となる。
したがって、ナノロッドの高さは、活性層によって放出される放射が変換層内に侵入する深さ（侵入深さ）の大きさのオーダーである。侵入深さとは、特に、光波が別の（特に、屈折率がより小さい）材料内に侵入する長さであるものと理解されたい（ただし光のビームは実際には全反射される）。したがって、侵入深さは、変換層と半導体積層体との間の境界面への放射の入射角に依存する。
発展形態においては、半導体積層体の活性層は、少なくとも一部分が、第１のナノ構造化部の領域に形成されている。これに代えて、半導体積層体のうち第１のナノ構造化部を備えていない領域に、活性層を形成することができる。
活性層が第１のナノ構造化部の領域に配置される場合、活性層は、例えば、個々のナノ構造化部に沿って形成される。したがって、第１のナノ構造化部が複数のナノロッドおよび複数の凹部からなる場合、活性層それぞれは、例えば凹部の側面および底面に沿って形成されており、それぞれ１つの独立した要素として凹部を囲んでいる。例えば、活性層は、ナノロッドを包んでいる。したがって、第１のナノ構造化部の凹部と活性層との間に半導体積層体の材料をさらに配置することができる。
言い換えれば、活性層は、ほぼ半円柱または半円錐台（特に、円柱または円錐台の縦軸線に垂直に二分されている）の周囲面の形での個々の領域によって、形成することができる。この活性層は、長方形の鋸歯パターンに類似する構造に形成することができる。この場合、個々の個別の領域によってではなく、連続的な層によって活性層を形成することも可能である。
発展形態においては、変換層および半導体積層体は、光学的および熱的に互いに結合されている。このタイプの結合は、半導体積層体および変換層の材料を選択することによって可能になる。光学的結合は、例えば、材料の屈折率が近いかまたは同じであることによって達成される。例えば、変換層の材料の屈折率と、半導体積層体の材料の屈折率は、約２．４である。
発展形態においては、半導体チップは薄膜チップである。薄膜チップとは、本出願の範囲内では、製造時に、上に半導体積層体をエピタキシャル成長させた成長基板が好ましくは完全に剥離された半導体チップであるものとする。したがって、薄膜チップは、半導体積層体の半導体層を機械的に安定させるため、例えばキャリア基板を有することができる。
発展形態においては、半導体チップは、放射放出半導体チップ、特にＬＥＤ、好ましくは薄膜ＬＥＤである。
発展形態においては、変換層は、高屈折率の材料を含んでいる。このことは、特に、変換層の材料が、半導体積層体の材料の屈折率よりも高い屈折率を有することを意味するものと理解されたい。例えば、ＧａＮ系半導体積層体における変換層の屈折率は、２．４よりも高い。
したがって、第２のナノ構造化部は、横方向の一連の層として、または高屈折率の材料に埋め込まれた変換粒子として、または埋め込まれた高屈折率の変換粒子として、形成することができる。
ＧａＮ系半導体チップの場合、１つの可能な高屈折率材料として、例えば、約２．９の屈折率を有するＴｉＯ２を使用する。例えば、変換粒子の屈折率が１．８であるとき、変換層の材料の体積比を適切に選択することによって、変換層の平均屈折率としてほぼ２．４を達成することが可能である。
高屈折率材料を含んだ構造化された変換層を有すると同時に、この領域における構造化部の大きさが、活性層によって放出される放射の波長よりも好ましくは小さい半導体チップの場合、活性層によって放出される光の、変換層内への侵入が改善される。
オプトエレクトロニクス半導体チップを製造する方法は、以下のステップ、すなわち、
成長基板を形成するステップと、
活性層および放射放出面を備える半導体積層体を、成長基板上に成長させるステップと、
放射放出面に第１のナノ構造化部を形成するステップと、
第１のナノ構造化部に変換層を導入するステップと、
を含んでいる。
オプトエレクトロニクス半導体チップに関して記載されている特徴は、本方法にもあてはまり、逆も同様である。
本方法の場合、変換層は、半導体積層体をエピタキシャル成長させた後に形成される。これにより、変換の制御性を向上させることができる。
半導体積層体のナノ構造化部に変換層を導入することによって、変換層と半導体積層体との間により大きな境界面が形成され、したがって、変換層と半導体積層体との間の相互作用面を大きくすることができる。第１のナノ構造化部は、特に、凹部、溝、切取り部などとして形成され、この中に変換層が導入される。
したがって、変換層は、第１のナノ構造化部の切取り部または凹部などの高さと変換層の高さとが等しいように、半導体材料の第１のナノ構造化部に導入することができる。この場合、変換層は、第１のナノ構造化部の凹部を完全に満たしているが、これらの凹部よりも突き出していない。
これに代えて、半導体積層体のナノ構造化部の上にも変換層を配置することができ、すなわち、変換層は半導体積層体のナノ構造化部よりも突き出している。この場合、変換層は、半導体積層体の第１のナノ構造化部の上に表面全体に形成される。
半導体積層体に変換層を形成した後、半導体積層体から成長基板を分離する、または完全に除去することができる。特に、成長基板が配置されていた側の半導体積層体の面は、放射放出面とは反対側の半導体チップの面である。
発展形態においては、半導体積層体を成長させるステップと、第１のナノ構造化部を形成するステップは、以下のステップ、すなわち、
成長基板の表面全体の上に、半導体積層体の第１の層を成長させるステップと、
半導体積層体の、構造化された第２の層を、マスク層によって成長させるステップと、
を含んでいる。
このように、半導体積層体の第１のナノ構造化部は、２つの異なる方法によって形成することができる。第１の方法として、成長基板の表面全体の上に半導体積層体を成長させ、次いで構造化することができる。これに代えて、半導体積層体の非構造化領域を表面全体の上に成長させ、次いで、半導体積層体の構造化領域を、例えばマスク層によって、直接構造化されるように成長させることができ、すなわち、後から構造化するステップが不要である。
発展形態においては、第１のナノ構造化部に変換層の変換要素を導入し、次いで、第１のナノ構造化部に変換層のマトリックス材料を加える。したがって、最初に、第１のナノ構造化部の凹部の中に変換要素（例えば変換粒子）が導入され、これらの変換粒子の周囲に変換層のマトリックス材料が導入される。
これに代えて、例えばレーザ蒸着法によって変換層を形成することができる。この場合、マトリックス材料と、その中に含まれる変換要素は、第１のナノ構造化部の凹部の中と第１のナノ構造化部の上とに、一緒に導入される。このような方法は、当業者には用語「ＰＬＤ法（ＰＬＤ：パルスレーザ堆積）」としても公知である。
本方法の発展形態においては、第１のナノ構造化部の大きさは、活性層によって放出される放射が変換層の中への侵入深さとほぼ同程度であるように、形成される。結果として、できる限り大きい表面を介することで変換効率を最適化することができる。
本発明のさらなる利点および有利な発展形態は、図１〜図８を参照しながら以下に説明する例示的な実施形態から明らかになるであろう。
図１Ａ〜図１Ｄは、本発明による製造方法における半導体チップの概略的な断面図を示している。 図２Ａ〜図２Ｃは、本発明による製造方法における半導体チップのさらなる例示的な実施形態の概略的な断面図を示している。 図３Ａ〜図３Ｄは、本発明による製造方法における半導体チップのさらなる例示的な実施形態の概略的な断面図を示している。 図４Ａ及び図４Ｂは、本発明による半導体チップのさらなる例示的な実施形態の概略的な断面図を示している。 図５Ａ及び図５Ｂは、本発明による半導体チップのさらなる例示的な実施形態の概略的な断面図を示している。 図６Ａ〜図６Ｃは、本発明による半導体チップの例示的な実施形態の概略的な上面図を示している。 図７Ａ及び図７Ｂは、従来技術による半導体チップの概略的な断面図を示している。 図８Ａ〜図８Ｅは、本発明による半導体チップのさらなる例示的な実施形態の概略的な断面図を示している。
図面において、類似する部分または同じ機能の部分には、それぞれ同じ参照数字を付してある。図示した部分と、それらの互いのサイズの比率は、基本的に正しい縮尺ではないものとみなされたい。むしろ、図を明瞭にする、または理解を容易にする目的で、個々の部分（例えば、層、構造、部品、領域）を、誇張した厚さまたは大きさで示してある。
図１Ａ〜図１Ｄは、本製造方法におけるさまざまな段階における半導体チップ１０を示している。
図１Ａは、成長基板１の上に成長した半導体積層体２を示している。半導体積層体２は、成長基板１の上に配置されている。半導体積層体２は、成長基板１とは反対側に配置されている放射放出面２１を有する。さらに、半導体積層体２は、半導体チップ１０の動作時に電磁放射を生成するのに適している活性層２ａを有する。活性層２ａにおいて生成される電磁放射は、その大部分が放射放出面２１を介して半導体チップから出る。
半導体積層体２のうち活性層２ａと成長基板１との間に配置されている層は、ｐ型にドープされていることが好ましい。例えば、これらの層は、ｐ−ＧａＮを含んでいる。半導体積層体２のうち成長基板１とは反対側の活性層２ａの面に配置されている層は、ｎ型にドープされている（例えばｎ−ＧａＮ）ことが好ましい。
次の方法ステップにおいては、図１Ｂに示したように、半導体積層体２をｎ側から構造化する。特に、放射放出面２１から活性層２ａに向かう方向に、半導体積層体２に凹部６を形成する。このようにして、複数のナノロッドを備えた第１のナノ構造化部４が形成される。ナノロッド４は、凹部６によって互いに隔てられている。ナノロッド４は、実質的に同じ高さであることが好ましい。
半導体積層体２のｎ側における凹部６は、活性層２ａには達していないことが好ましい。したがって、半導体積層体２は、２つの領域２ｂ，２ｃから構成される。第１の領域２ｂは、表面全体の上に配置されており活性層２ａを有する半導体層を備えており、この場合、活性層２ａは面全体の上に配置されている。第２の領域２ｃは、ナノ構造化部を有する（すなわち構造化された状態に形成されている）複数の半導体層を備えている。したがって、第２の領域２ｃには、ナノロッド４および凹部６を備えた一連の層が形成されており、１つのナノロッド４それぞれに１つの凹部６が隣接しており、したがってナノロッド４と凹部６は交互に並んでいる。したがって、一連の層は横方向Ｒｌに配置されている。「横方向Ｒｌに」とは、特に、成長基板１の延在方向に沿っている、したがって半導体積層体２の半導体層の延在方向に沿っていることを意味する。したがって、一連の層は、主放射方向に対して垂直に、または成長基板１上への半導体積層体２の層の成長方向に対して垂直に、配置されている。
したがって、第１のナノ構造化部のナノロッド４は、その大きさについては、活性層２ａによって放出される放射の波長と同程度であるかまたはそれより大きいようにする。凹部６も、同様にこのオーダーの大きさを有する。ナノロッド４は、例えば、１０ｎｍ〜２００ｎｍの範囲内の直径を有する、円形または長方形のＧａＮ柱である。したがって、凹部６は、数１０ｎｍ〜２００ｎｍの直径を有する。この構造（すなわちナノロッド４および凹部６）の高さは、数１００ｎｍ〜数μｍの範囲内である。
第１のナノ構造化部は、半導体積層体２の半導体層を領域２ｂにおいて表面全体の上に成長させ、次いで、例えばレーザ構造化法によって構造化することによって、製造することができる。したがって、凹部６は、最初に表面全体の上に形成される半導体層に形成することができる。
これに代えて、第１のナノ構造化部を形成するステップは、最初に、第１の領域２ｂにおいて、成長基板１の表面全体の上に層を成長させ、次いで、領域２ｃにおいて、直接構造化される層を成長させるステップを含んでいることができる。構造化される層を成長させるステップは、例えばマスク層によって達成することができる。
電気的接触を形成する目的で、半導体積層体２のｎ側の大きな領域にｎ型接触部を配置する（図示していない）。したがって、ｐ型接触部は、例えばいわゆるコア／シェル層によって、ナノロッド４を適切に構造変更することによって形成することができる（コア／シェル層は当業者には公知であり、したがってここでは詳しく説明しない）。これらのコア／シェル層によって、ｐ型接触部の場合にも大きな表面が利用可能である。電流拡散に関して最適である構造は、特に、半導体積層体２のｎ型ドーピングとｐ型ドーピングが逆であるときに達成される。
次いで、図１Ｃに示したように、凹部６の中に変換要素３ｂを導入する。変換要素３ｂは、活性層２ａによって放出される放射の少なくとも一部分を異なる波長の放射に変換するのに適している例えば変換粒子である。したがって、変換要素３ｂは、個別に導入される。すなわち、変換要素３ｂは、マトリックス材料によって囲まれていない、またはマトリックス材料に埋め込まれていない。この例示的な実施形態においては、凹部６は活性層２ａに達していないため、凹部６の中の変換要素３ｂは活性層２ａまでは配置されていない。したがって、変換要素３ｂと活性層２ａとの間には半導体積層体２の材料が配置されている。
次の製造ステップにおいては、図１Ｄに示したように、凹部６の中にマトリックス材料３ｃを導入する。マトリックス材料３ｃは、高屈折率であることが好ましい（例えば、Ａｌ２Ｏ３、ＴｉＯ２）。
マトリックス材料３ｃは、放射に対して安定的かつ温度に対して安定的な透明材料であり、１．５より高い屈折率を有する。
したがって、マトリックス材料３ｃは、半導体積層体２の凹部６を完全に満たすように、凹部６の中に導入する。したがって、マトリックス材料３ｃの端部は、半導体積層体２の放射放出面２１と平面状に揃っており、したがって、特に、放射放出面２１の平面を形成することができる。特に、半導体積層体２の放射放出面２１の上には、マトリックス材料３ｃが配置されない。
変換要素３ｂおよびマトリックス材料３ｃは、組み合わせとして変換層３を形成する。したがって、半導体積層体２の第１のナノ構造化部４の領域には、変換層３を備えた領域と、半導体積層体２の材料（すなわちこの場合にはナノロッド４）のみを備えた領域とが配置されている。
変換層３が半導体積層体２の第１のナノ構造化部４の凹部６の中のみに導入されることによって、第２のナノ構造化部５として形成される変換層３が作製される。したがって、第２のナノ構造化部５は複数のナノロッドを備えている。したがって、第１のナノ構造化部４および第２のナノ構造化部５は、互いに係合している。特に、第１のナノ構造化部４および第２のナノ構造化部５は、櫛状に形成されている。
このようにして、半導体積層体２の第２の領域には、互いに直接隣接している第１のナノ構造化部４および第２のナノ構造化部５を有する横方向の一連の層が形成される。この一連の層は、特に、第２のナノ構造化部５の複数の第１の層３ａと、第１のナノ構造化部４の複数の第２の層４ａとを有し、これらは横方向Ｒ１に形成されている。
第１のナノ構造化部４および第２のナノ構造化部５は、それぞれ、特に１００ｎｍ〜１μｍの範囲内（両端値を含む）の同じ高さを有することが好ましい。
第１のナノ構造化部４によって、変換層３と半導体積層体２との間に、できる限り大きい接触面が形成される。したがって、変換層３と半導体積層体２との間に、できる限り大きい相互作用面を達成することができる。これにより、変換層３と半導体積層体２とが最適な状態で光学的および熱的に結合される。さらには、特に、変換の程度の制御性を向上させることができ、なぜなら、変換層３は、半導体積層体２を形成する工程の後に形成されるためである。
したがって、変換層３の屈折率を、半導体積層体２の材料の屈折率に適合させることが好ましい。すなわち、これらの材料の屈折率は、できる限り近い、または同じである。例えば、これら２つの材料の屈折率は２．４である。
図２Ａ〜図２Ｃの例示的な実施形態は、本発明による、半導体チップ１０の代替製造方法を示している。したがって、図２Ａは図１Ａと実質的に対応し、図２Ｂは図１Ｂと実質的に対応する。
これとは異なり、図２Ｃの例示的な実施形態においては、図１Ｃおよび図１Ｄの方法ステップが同時に行われる。特に、変換層３は、１回の方法ステップにおいて第１のナノ構造化部に導入される。すなわち、変換層３の変換要素およびマトリックス材料は、半導体積層体２に導入される前にすでに混合され、一緒に半導体積層体２に導入される。このような導入は、例えば変換層３を直接堆積させることによって（例えばパルスレーザ堆積（ＰＬＤ）によって）行うことができる。
図２Ｃの例示的な実施形態においては、第１のナノ構造化部４の領域、特に半導体積層体２の凹部に、変換層３が導入される。さらに、変換層３は、半導体積層体２の放射放出面２１の上にも配置される。したがって、変換層３は２つの領域に分けることができる。第１の領域においては、変換層３は第２のナノ構造化部５として形成され、したがって、第１のナノ構造化部のナノロッド４の間の中間空間にのみ配置される。第２の領域においては、変換層３は、半導体積層体２の表面全体に形成される。したがって、第２の領域においては、変換層３は、半導体積層体２のナノロッド４の表面全体と、変換層３のナノロッド５に形成される。
残りの部分については、図２Ｃの例示的な実施形態は、図１Ｄの例示的な実施形態に対応する。
図３Ａ〜図３Ｄは、本発明による、半導体チップ１０の製造のさらなる例示的な実施形態を示している。
図３Ａに示したように、成長基板１の表面全体の上に、半導体積層体の層２ｂをエピタキシャル成長させる。これらの層は、半導体積層体の第１の領域２ｂを形成している。この領域２ｂは、特に、半導体積層体の活性層を備えていない。
次いで、図３Ｂに示したように、（表面全体に形成された）領域２ｂに半導体積層体の第２の領域２ｃを形成し、構造化する。ナノ構造化部を形成した後（特に、ナノロッド４が形成されるように凹部６を形成した後）、活性層２ａを成長させ、この活性層２ａは、凹部６の側面すべてと底面を覆う例えばＩｎＧａＮ多重量子井戸（ＭＱＷ）を含んでいる。次いで、この活性層２ａの上に、１層または複数のｐ型ドープ層を、活性層２ａがこの層の材料によって完全に覆われるように、堆積させる。
次いで、半導体積層体のｐ型層における電流拡散を改善する目的で、オプションとして、透明酸化物（例えばＩＴＯまたはＺｎＯなど）を側面に堆積させることができる（図示していない）。
したがって、活性層２ａは、第２の領域２ｃに位置しており、成長基板１の長手方向のみに配置されているのではなく、凹部６の側面に沿って主放射方向にも延在している。
次いで、図３Ｃに示したように、第１のナノ構造化部の中間空間に変換要素３ｂを導入する。この方法ステップは、図１Ｃの例示的な実施形態の方法ステップに実質的に対応する。
次いで、図３Ｄに示したように、第１のナノ構造化部の凹部にマトリックス材料３ｃを導入する。特に、この方法ステップは、図１Ｄの例示的な実施形態の方法ステップに実質的に対応する。
半導体チップ１０の電気的接触を形成するため、上から（すなわち放射放出面２１から）、ｐ型接触部およびｎ型接触部を形成することができる（図示していない）。
図４Ａは、本発明による半導体チップの例示的な実施形態の断面図を示している。半導体積層体の第１の領域２ｂと、半導体積層体の第２の領域２ｃは、例えば銀を含んでいるミラー層の上に配置されている。第２の領域２ｃに第１のナノ構造化部４が形成されている。第１のナノ構造化部４の中間空間は、変換層３によって満たされている。半導体チップの放射放出面の下流に、カバー層８（例：シリコーン層）を配置することができる。
残りの部分については、図４Ａの例示的な実施形態は、図１Ｄの例示的な実施形態に対応する。
図４Ｂは、このように形成された半導体チップの上面図を示している。第１のナノ構造化部のナノロッド４は、行列状に配置されている。ナノロッド４の間の中間空間は、平面状表面が形成されるように変換層３によって満たされている。この例示的な実施形態においては、ナノロッド４には、変換層３の材料が含まれていない。ナノロッド４の最適な大きさは、活性層によって放出される放射の波長と同程度またはそれより大きいように調整する。第１のナノ構造化部、特にナノロッド４には、侵入深さのオーダーで変換層３が侵入している。このようにすることで、変換層３と半導体積層体との最適な熱的および光学的結合を達成することが可能である。したがって、変換の程度の制御性も向上する。
図５Ａにおいては、図４Ａの例示的な実施形態とは異なり、第１のナノ構造化部４および第２のナノ構造化部５が、異なる大きさのオーダーで形成されている。特に、第１のナノ構造化部４および第２のナノ構造化部５は、図４Ａの例示的な実施形態よりも大きい断面を有する。
残りの部分については、図５Ａの例示的な実施形態は、図４Ａの例示的な実施形態に対応する。
図５Ｂは、図５Ａの例示的な実施形態による半導体チップの上面図を示している。第１のナノ構造化部のナノロッド４は、互いの間により大きな空間を有する。したがって、変換層３は、ナノロッド４の間のより大きい空間を満たしている。したがって、全体としてより多くの変換層材料３が半導体積層体の上に配置されている。
残りの部分については、図５Ｂの例示的な実施形態は、図４Ｂの例示的な実施形態に対応する。
図６Ａ〜図６Ｃは、それぞれ、半導体チップの一実施形態のさらなる例示的な実施形態を上面から示している。図６Ａの例示的な実施形態においては、第１のナノ構造化部のナノロッド４の直径が、図５Ｂの例示的な実施形態と比較して、より大きく形成されている。これにより、半導体チップの表面のうち変換層３が配置されている表面の大きさが減少している。
図６Ｂの例示的な実施形態においては、図５Ｂの例示的な実施形態と比較して、ナノロッド４が、円形ではなく長方形に形成されている。ナノロッド４の行列状の配置はそのままである。
残りの部分については、図６Ｂの例示的な実施形態は、図５Ｂの例示的な実施形態に対応する。
図６Ｃの例示的な実施形態においては、ナノロッド４の直径が、図６Ｂの例示的な実施形態と比較して、より大きい。したがって、図６Ａの例示的な実施形態と同様に、半導体積層体の表面のうち変換層３が配置されている表面の大きさが減少している。
ナノロッド４の大きさ、したがって変換層材料３によって覆われる半導体積層体の表面の大きさは、変換の所望の程度に応じて調整することができる。
図７Ａは、従来技術による、放射を生成する活性層を備えた半導体チップ１０の例示的な実施形態を示しており、この実施形態では、半導体積層体２に変換層３が形成されている。半導体積層体２および変換層３は、いずれもナノ構造化部を備えていない（すなわち平面状の層が形成されている）。
図７Ａには、活性層によって放出される放射の、生じうるビーム経路Ｓ１，Ｓ２，Ｓ３を、矢印で示してある。
このように形成される半導体チップの場合、半導体積層体と変換層との間の境界面における全反射は、ビーム経路Ｓ２およびＳ３によって示したように、光の大部分が変換層の中に侵入することができない、または半導体チップから取り出すことができないことを意味する。
このタイプの影響は、構造化された変換層（図示していない）においても、構造化部の大きさが活性層によって放出される放射の波長と同程度またはそれより小さい場合には起こることがあり、なぜなら、この場合には光波の構造化（structuring of the optical wave）を解消することができず、したがって構造化された層は、平均屈折率の層のように振る舞うためである（当業者には「メタマテリアル」としても公知である）。
図７Ｂは、本発明による、放射を生成する活性層を備えた半導体チップ１０の例示的な実施形態を示している。図７Ｂにおいても、活性層によって放出される放射の、生じうるビーム経路Ｓ１，Ｓ２，Ｓ３を矢印で示してある。
半導体チップ１０は、例えば図２Ａの例示的な実施形態に従って形成される半導体積層体２を有する。この半導体積層体２の上に、構造化部としての横方向の一連の層を有する変換層３が配置されている。特に、変換層３の領域として、高屈折率材料（例えばＴｉＯ２など）を含んでおり変換粒子が存在しない領域と、変換粒子を備えており高屈折率材料を必ずしも含んでいない領域とが、横方向に交互に並んでいる。
ビーム経路Ｓ１，Ｓ２，Ｓ３によって示したように、活性層によって放出される放射の、より大きな割合が、変換層の中に侵入することができる。特に、より高い屈折率を有する変換層の材料を部分的に使用することによって、変換層の平均屈折率を、この値が半導体材料の平均屈折率にほぼ一致する（すなわち放射が実質的に妨げられることなく変換層の中に侵入することができる）ように、調整することができる。
図８Ａの例示的な実施形態は、図１Ｄの例示的な実施形態と異なる点として、半導体積層体とは反対側の変換層の面が、さらなる構造化部（特に粗面化部）を有する。結果として、変換層と周囲領域との間の境界面において全反射される放射の割合を減少させることができ、すなわち放射取り出し効率をさらに高めることができ、これは有利である。このことは、特に、図８Ａに示したビーム経路Ｓ１，Ｓ２，Ｓ３によって示してある。
図８Ｂの例示的な実施形態は、図７Ｂの例示的な実施形態と異なる点として、半導体積層体とは反対側の変換層の面が、さらなる構造化部（特に粗面化部）を有する。結果として、変換層と周囲領域との間の境界面において全反射される放射の割合をさらに減少させることができ、すなわち放射取り出し効率をさらに高めることができ、これは有利である。
図８Ｃの例示的な実施形態は、図８Ｂの例示的な実施形態と異なる点として、変換層が、横方向の一連の層の代わりに縦方向の一連の層を有する。特に、高屈折率材料を有する層と、変換粒子を有する層とが、交互に並ぶように互いに上下に堆積されている、または積層されている。
図８Ｄの例示的な実施形態は、図７Ｂの例示的な実施形態と異なる点として、変換層３が、高屈折率材料の中に、構造化部として埋め込まれている変換粒子を有する。図８Ｅの例示的な実施形態の変換層３は、必ずしも屈折率の高くない材料に高屈折率の変換粒子が埋め込まれた形の構造化部を有する。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第１０２０１００５１２８６．９号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。

Claims (16)

  1. オプトエレクトロニクス半導体チップ（１０）であって、
    放射を生成する目的で設けられる活性層（２ａ）と、放射放出面（２１）とを有する半導体積層体（２）と、
    前記半導体積層体（２）の前記放射放出面（２１）に配置されている変換層（３）と、
    を備えており、
    前記変換層（３）が、前記活性層（２ａ）によって放出される放射の少なくとも一部分を異なる波長の放射に変換するのに適しており、
    前記半導体積層体（２）の前記放射放出面（２１）が第１のナノ構造化部（４）を有し、
    前記変換層（３）が、前記第１のナノ構造化部（４）の上面には前記変換層（３）が存在せず、かつ、前記第１のナノ構造化部（４）が前記変換層（３）で完全に充填されるように、前記第１のナノ構造化部（４）に配置され、
    前記第１のナノ構造化部（４）が複数のナノロッドおよび凹部からなり、
    前記活性層（２ａ）が、前記第１のナノ構造化部（４）の上面に前記活性層（２ａ）が存在しないように、前記第１のナノ構造化部（４）の側面および底面に沿って配置されている、
    オプトエレクトロニクス半導体チップ（１０）。
  2. 前記半導体積層体（２）とは反対側の前記変換層（３）の面と、前記半導体積層体（２）の前記放射放出面（２１）とが互いにシームレスに結合されるように、前記変換層（３）と前記半導体積層体（２）との組み合わせは、平面状に形成されており、
    前記活性層（２ａ）は、横断面で見たときに長方形の鋸歯パターン状に形成されている、
    請求項１に記載の半導体チップ（１０）。
  3. 前記第１のナノ構造化部（４）が複数のナノロッドとして形成され、
    前記ナノロッドは、１０ｎｍ〜２００ｎｍの範囲内の直径を有する、円形または長方形のＧａＮ柱であり、
    前記半導体積層体（２）は、Ｉｎ ｘ Ｇａ ｙ Ａｌ １−ｘ−ｙ Ｎ（０≦ｘ、ｙ≦１、ｘ＋ｙ≦１）材料系から作られている、
    請求項１または請求項２のいずれかに記載の半導体チップ（１０）。
  4. 前記変換層（３）の材料の屈折率は、前記半導体積層体（２）の材料の屈折率より大きい、
    請求項１から請求項３のいずれかに記載の半導体チップ（１０）。
  5. 前記変換層（３）が、複数のナノロッドを備えた第２のナノ構造化部（５）として形成されている、
    請求項１から請求項４のいずれかに記載の半導体チップ（１０）。
  6. 前記第１のナノ構造化部（４）と前記第２のナノ構造化部（５）が、互いに係合するように、互いに配置され、
    前記第１のナノ構造化部（４）と前記第２のナノ構造化部（５）が横断面で見たときに櫛状に形成されている、
    請求項５に記載の半導体チップ（１０）。
  7. 前記活性層（２ａ）は、連続的な層によってではなく、半円柱または半円錐台の周囲面の形を有する個別の個々の領域によって形成されている、
    請求項５または６に記載の半導体チップ（１０）。
  8. 前記第２のナノ構造化部（５）は、横方向の一連の層として、または高屈折率の材料に埋め込まれた変換粒子として、または埋め込まれた高屈折率の変換粒子として、形成され、
    前記半導体チップ（１０）は、ＧａＮ系半導体チップであり、高屈折率材料である、
    請求項５から請求項７のいずれかに記載の半導体チップ（１０）。
  9. 前記第１のナノ構造化部（４）および前記第２のナノ構造化部（５）が、それぞれ、１００ｎｍ〜１μｍの範囲内（両端値を含む）の高さを有し、
    シリコーン層であるカバー層（８）が、前記半導体チップ（１０）の前記放射放出面（２１）の下流に配置される、
    請求項１から請求項８のいずれかに記載の半導体チップ（１０）。
  10. 前記半導体積層体（２）の前記活性層（２ａ）が、部分的に、前記第１のナノ構造化部（４）の領域に形成されている、
    請求項１から請求項９のいずれかに記載の半導体チップ（１０）。
  11. 前記変換層（３）および前記半導体積層体（２）が、光学的および熱的に結合されている、
    請求項１から請求項１０のいずれかに記載の半導体チップ（１０）。
  12. 前記半導体チップ（１０）は、上に前記半導体積層体（２）をエピタキシャル成長させた成長基板が存在しない薄膜チップであり、
    前記半導体チップ（１０）は、前記半導体積層体（２）を機械的に安定させるため、キャリア基板を有する、
    請求項１から請求項１１のいずれかに記載の半導体チップ（１０）。
  13. 請求項１から請求項１２のいずれかに記載の半導体チップ（１０）を製造する方法であって、
    成長基板（１）を形成するステップと、
    活性層（２ａ）および放射放出面（２１）を備える半導体積層体（２）を、前記成長基板（１）の上に成長させるステップと、
    前記放射放出面（２１）に第１のナノ構造化部（４）を形成するステップと、
    前記第１のナノ構造化部（４）に変換層（３）を導入するステップと、
    を含んでいる、方法。
  14. 前記半導体積層体（２）を成長させる前記ステップと、前記第１のナノ構造化部（４）を形成する前記ステップとが、
    前記成長基板（１）の表面全体の上に、前記半導体積層体（２）の第１の層（２ｂ）を成長させるステップと、
    前記半導体積層体（２）の、構造化された第２の層（２ｃ）を、マスク層によって成長させるステップと、
    を含んでいる、請求項１３に記載の方法。
  15. 前記半導体積層体（２）を成長させる前記ステップと、前記第１のナノ構造化部（４）を形成する前記ステップとが、
    前記成長基板（１）の表面全体の上に、前記半導体積層体（２）を成長させるステップと、
    凹部（６）を形成することによって前記半導体積層体（２）を後から構造化させるステップと、
    を含んでいる、請求項１３に記載の方法。
  16. 前記変換層（３）を導入するステップが、
    前記第１のナノ構造化部（４）に変換要素（３ｂ）を導入し、次いで、前記第１のナノ構造化部（４）にマトリックス材料（３ｃ）を加えるステップ、または、
    前記変換層（３）をレーザ蒸着手順によって形成するステップ、またはその両方を含んでいる、請求項１３から請求項１５のいずれかに記載の方法。
JP2013538131A 2010-11-12 2011-11-02 オプトエレクトロニクス半導体チップおよびその製造方法 Active JP5666715B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010051286.9 2010-11-12
DE102010051286A DE102010051286A1 (de) 2010-11-12 2010-11-12 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
PCT/EP2011/069247 WO2012062635A1 (de) 2010-11-12 2011-11-02 Optoelektronischer halbleiterchip und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
JP2013542616A JP2013542616A (ja) 2013-11-21
JP5666715B2 true JP5666715B2 (ja) 2015-02-12

Family

ID=44897781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013538131A Active JP5666715B2 (ja) 2010-11-12 2011-11-02 オプトエレクトロニクス半導体チップおよびその製造方法

Country Status (7)

Country Link
US (1) US8969900B2 (ja)
EP (1) EP2638575B1 (ja)
JP (1) JP5666715B2 (ja)
KR (1) KR101468348B1 (ja)
CN (1) CN103190003B (ja)
DE (1) DE102010051286A1 (ja)
WO (1) WO2012062635A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014020954A1 (ja) * 2012-07-31 2014-02-06 日本電気株式会社 光学素子、照明装置、画像表示装置、光学素子の作動方法
US8772814B2 (en) * 2012-10-26 2014-07-08 Nthdegree Technologies Worldwide Inc. Phosphor layer containing transparent particles over blue LED
DE102013100291B4 (de) * 2013-01-11 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102013200509A1 (de) * 2013-01-15 2014-07-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102013114466A1 (de) * 2013-12-19 2015-06-25 Osram Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102014117892A1 (de) * 2014-12-04 2016-06-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement sowie optoelektronisches Bauteil
CN105280774A (zh) * 2015-09-18 2016-01-27 华灿光电(苏州）有限公司 一种白光发光二极管及其制作方法
EP3188260B1 (en) * 2015-12-31 2020-02-12 Dow Global Technologies Llc Nanostructure material structures and methods
JP2019514157A (ja) * 2016-04-05 2019-05-30 シグニファイ ホールディング ビー ヴィ 疎水性ナノ構造体を備える波長変換層を有する光変換デバイス
US10451751B2 (en) * 2017-06-19 2019-10-22 Ohio State Innovation Foundation Charge generating devices and methods of making and use thereof
US20190198564A1 (en) * 2017-12-20 2019-06-27 Lumileds Llc Monolithic segmented led array architecture with islanded epitaxial growth
US11961875B2 (en) 2017-12-20 2024-04-16 Lumileds Llc Monolithic segmented LED array architecture with islanded epitaxial growth
DE102018124473A1 (de) * 2018-10-04 2020-04-09 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil, verfahren zur ansteuerung eines optoelektronischen bauteils und beleuchtungsvorrichtung
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
KR20220007686A (ko) * 2019-05-13 2022-01-18 오스람 옵토 세미컨덕터스 게엠베하 다중 칩 캐리어 구조체
DE102019121678A1 (de) * 2019-08-12 2021-02-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit verbesserter wärmeabfuhr und verfahren zur herstellung eines bauelements
KR20210102741A (ko) 2020-02-12 2021-08-20 삼성전자주식회사 반도체 발광 소자 및 이의 제조 방법
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area
US20230375759A1 (en) * 2022-05-18 2023-11-23 GE Precision Healthcare LLC Aligned and stacked high-aspect ratio metallized structures

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
JP4193471B2 (ja) * 2001-12-14 2008-12-10 日亜化学工業株式会社 発光装置およびその製造方法
US6885033B2 (en) * 2003-03-10 2005-04-26 Cree, Inc. Light emitting devices for light conversion and methods and semiconductor chips for fabricating the same
US7511217B1 (en) * 2003-04-19 2009-03-31 Nanosolar, Inc. Inter facial architecture for nanostructured optoelectronic devices
US7768023B2 (en) * 2005-10-14 2010-08-03 The Regents Of The University Of California Photonic structures for efficient light extraction and conversion in multi-color light emitting devices
US20060192225A1 (en) 2005-02-28 2006-08-31 Chua Janet B Y Light emitting device having a layer of photonic crystals with embedded photoluminescent material and method for fabricating the device
EP1727216B1 (en) * 2005-05-24 2019-04-24 LG Electronics, Inc. Rod type light emitting diode and method for fabricating the same
KR101186683B1 (ko) * 2005-06-25 2012-09-28 서울옵토디바이스주식회사 질화물 양자웰을 갖는 나노 구조체 및 그것을 채택한발광다이오드
US7321193B2 (en) * 2005-10-31 2008-01-22 Osram Opto Semiconductors Gmbh Device structure for OLED light device having multi element light extraction and luminescence conversion layer
US8330348B2 (en) * 2005-10-31 2012-12-11 Osram Opto Semiconductors Gmbh Structured luminescence conversion layer
KR100746784B1 (ko) * 2006-03-02 2007-08-06 엘지전자 주식회사 나노선을 갖는 발광 소자 및 그의 제조 방법
KR100723233B1 (ko) 2006-03-31 2007-05-29 삼성전기주식회사 백색 발광 소자
US9048400B2 (en) * 2006-10-12 2015-06-02 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device with a wavelength converting layer and method for manufacturing the same
KR100872281B1 (ko) * 2006-12-15 2008-12-05 삼성전기주식회사 나노와이어 구조체를 이용한 반도체 발광소자 및 그제조방법
DE102007003785A1 (de) * 2007-01-19 2008-07-24 Merck Patent Gmbh Emitter-converter-chip
JPWO2009004739A1 (ja) * 2007-06-29 2010-08-26 アーベル・システムズ株式会社 蛍光灯型ｌｅｄ照明装置
US7863635B2 (en) 2007-08-07 2011-01-04 Cree, Inc. Semiconductor light emitting devices with applied wavelength conversion materials
DE102007052181A1 (de) * 2007-09-20 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102008022542A1 (de) * 2008-05-07 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zu dessen Herstellung
GB2483388B (en) * 2009-06-19 2013-10-23 Seren Photonics Ltd Light emitting diodes
US8232568B2 (en) 2009-08-21 2012-07-31 Bridgelux, Inc. High brightness LED utilizing a roughened active layer and conformal cladding
US9028071B2 (en) * 2009-10-30 2015-05-12 Nec Corporation Light emitting element, light source device, and projection display device

Also Published As

Publication number Publication date
US8969900B2 (en) 2015-03-03
WO2012062635A1 (de) 2012-05-18
CN103190003A (zh) 2013-07-03
KR20130108607A (ko) 2013-10-04
CN103190003B (zh) 2016-08-10
EP2638575A1 (de) 2013-09-18
EP2638575B1 (de) 2016-10-12
KR101468348B1 (ko) 2014-12-03
JP2013542616A (ja) 2013-11-21
DE102010051286A1 (de) 2012-05-16
US20130328066A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
JP5666715B2 (ja) オプトエレクトロニクス半導体チップおよびその製造方法
KR102222215B1 (ko) 기판내에 산란 특징을 갖는 led
KR101456729B1 (ko) 반도체칩 및 반도체칩의 제조 방법
US8324647B2 (en) Light emitting module with optically-transparent thermally-conductive element
TWI446593B (zh) 光電半導體組件之製造方法及光電半導體組件
CN101017869B (zh) 氮化物基半导体发光器件及其制造方法
CN106415836B (zh) 半导体器件和照明设备
CN108604626B (zh) 具有纹理化衬底的波长转换发光设备
KR102153649B1 (ko) 발광 다이오드 부품
JP2005268323A (ja) 半導体発光装置
JP2006100787A (ja) 発光装置および発光素子
KR101624750B1 (ko) 거울층을 포함한 박막 ｌｅｄ 및 그 제조 방법
JP2011503898A (ja) ワイヤボンディングのないウェーハ段階のｌｅｄ
TW200807769A (en) LED device with re-emitting semiconductor construction and optical element
KR20100063130A (ko) 유리 커버를 포함한 복사 방출 소자 및 그 제조 방법
KR20110069149A (ko) 광전 반도체 몸체
JP2018531517A6 (ja) テクスチャ基板を有する波長変換式発光デバイス
CN108884973B (zh) 半导体光源
KR20110059616A (ko) 광추출이 향상된 인버터 ｌｅｄ구조
TW201123537A (en) Light emitting devices with embedded void-gap structures through bonding of structured materials on active devices
JP4998701B2 (ja) Ｉｉｉ−ｖ族化合物半導体発光ダイオード
TWI290775B (en) Lighting system with high and improved extraction efficiency
KR102657885B1 (ko) 텍스처화된 기판을 갖는 파장 변환된 발광 디바이스
TW201006004A (en) A photonic crystal equipped solid state light-emitting component

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141210

R150 Certificate of patent or registration of utility model

Ref document number: 5666715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250