JP5665557B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5665557B2 JP5665557B2 JP2011005834A JP2011005834A JP5665557B2 JP 5665557 B2 JP5665557 B2 JP 5665557B2 JP 2011005834 A JP2011005834 A JP 2011005834A JP 2011005834 A JP2011005834 A JP 2011005834A JP 5665557 B2 JP5665557 B2 JP 5665557B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- insulating film
- interlayer insulating
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 90
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000011229 interlayer Substances 0.000 claims description 87
- 238000005530 etching Methods 0.000 claims description 64
- 230000004888 barrier function Effects 0.000 claims description 62
- 238000005121 nitriding Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 44
- 239000000654 additive Substances 0.000 claims description 38
- 230000000996 additive effect Effects 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000007769 metal material Substances 0.000 claims description 26
- 238000005204 segregation Methods 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 25
- 239000010410 layer Substances 0.000 claims description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 claims description 16
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 239000010408 film Substances 0.000 description 380
- 238000009832 plasma treatment Methods 0.000 description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 12
- 239000001301 oxygen Substances 0.000 description 12
- 229910052760 oxygen Inorganic materials 0.000 description 12
- 229910007991 Si-N Inorganic materials 0.000 description 11
- 229910006294 Si—N Inorganic materials 0.000 description 11
- 238000007747 plating Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000004435 EPR spectroscopy Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000035699 permeability Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000005011 time of flight secondary ion mass spectroscopy Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 238000004566 IR spectroscopy Methods 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000804 electron spin resonance spectroscopy Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
前記層間絶縁膜中に設けられた配線と、
前記層間絶縁膜上および前記配線上に設けられたSiN膜と、
を備え、
FTIR(赤外分光法)によって測定した前記SiN膜のSi−N結合のピーク位置が845cm−1以上860cm−1以下である半導体装置が提供される。
温度:300〜370℃
ガス流量:SiH4=50〜700sccm、N2=0〜40,000ccm、NH3=50〜700sccm
RF周波数:13.56MHz
RFパワー:50〜250W
圧力:1〜5Torr
時間:1〜10s
温度:300〜370℃
ガス流量:N2=0〜50,000ccm、NH3=300〜1,500sccm
RF周波数:13.56MHz
RFパワー:250〜1000W
圧力:1〜5Torr
時間:5〜30s
なお、FTIR分析は、Si基板上に100nmのSiN膜を成膜して以下の条件において行った。SiN膜の成膜は、3nmの膜を33回繰り返し積層して行った。
測定器:Biorad社製 FTS40
測定条件:測定温度:室温
測定範囲 4000cm−1〜400cm−1のピークを測定した。
スキャン数 64回
バックグランドのSiの信号を削除した。
XPSによる分析は、FTIRと同様にSi基板上にSiN膜を成膜して、以下の条件において行った。
測定器:Quantam2000
測定条件:測定方法:デプスプロファイル
スパッタ:Ar
スパッタレート:8.3nm/min
最表面以外の平均値を計算した。Si、N、Oを分析し、その中のN/Si比を計算した。また、後述する実施例に示すPCT前後のものは、酸素1sの周辺のデプスプロファイルを提示した。
ESRによる分析は、FTIRと同様にSi基板上にSiN膜を成膜して、以下の条件において行った。
測定器:BRUKER社製 ESP350E
測定は、資料面を外部磁場方向に対し、垂直に設置した。
ESR分光法測定条件:測定温度 10K
中心磁場:3368G 付近
磁場掃引範囲:100G
G=2.004付近のSiN膜のダングリングボンド起因のシグナルから、スピン密度を計算した。
図10は、実施例1に係る半導体装置のXPSによる酸素1sのデプスプロファイルを示すグラフである。実施例1としては、SiCN膜(図中左)と、窒化プラズマ処理を行ったSiN膜を3nm×33回積層してなる積層膜(図中右)のそれぞれについて、PCT(高圧高湿試験)を行い、PCT前後の膜質の変化をXSPによるデプスプロファイルによって比較した。SiCN膜は、100nmの膜厚を有するブランケット膜である。また、SiN膜を含む積層膜の膜厚は、100nmである。PCTの測定条件は、温度:125℃、湿度:100%、気圧:110kPa、時間:24時間である。
図11は、実施例2に係る半導体装置のTOF−SIMSによるデプスプロファイルを示すグラフである。実施例2として、Cuアロイシード膜、Pure Cuめっき膜によって構成される配線上に、バリア絶縁膜およびエッチングストッパ膜を積層した構造に対し、PCTを行い、PCT前後の酸素に由来した信号強度(O-intensity)の変化をTOF−SIMSによるデプスプロファイルによって比較した。なお、PCTの測定条件は、実施例1と同様である。
図11中の右図は、エッチングストッパ膜およびバリア絶縁膜として、Crich SiCN膜およびSiN膜をそれぞれ使用した。Crich SiCN膜の膜厚は42nmであり、SiN膜の膜厚は3nmである。また、SiN膜は、成膜後に窒化プラズマ処理を施している。右図中の上方に位置するグラフがPCT後のプロファイルであり、下方に位置するグラフがPCT前のプロファイルを示している。
実施例3として、実施例2に用いた二つの構造について、EM特性、TDDB特性、およびSIV特性を測定した。
EM特性については、バリア絶縁膜が窒化プラズマ処理を施したSiN膜の場合、バリア絶縁膜がSiCN膜の場合と比べて、MTTF(Mean Time To Failure)における寿命が5倍改善した。
TDDB特性については、バリア絶縁膜が窒化プラズマ処理を施したSiN膜の場合、バリア絶縁膜がSiCN膜の場合と比べて、MTTFにおける寿命が50倍改善した。
SiV特性については、66nm〜3μmの上層配線および下層配線間における不良を、175℃にホールドした条件において測定した。バリア絶縁膜がSiCN膜である場合、不良が発生した。一方で、バリア絶縁膜が窒化プラズマ処理を施したSiN膜である場合、1000時間経過後においても不良が発生しなかった。
実施例4としては、SiN膜を3nm×33回積層してなる積層膜に対し窒化プラズマ処理を行った場合と窒化プラズマ処理を行っていない場合とにおいて、SiN膜における電流密度−電圧特性、およびFTIRによるSi−N結合のピーク位置を測定した。
図14は、実施例5に係るSiN膜のFTIRによって測定されたSi−N結合のピーク位置を示すグラフである。実施例5としては、窒化プラズマ処理を行ったSiN膜の膜厚が3〜5nmである場合のSi−N結合のピーク位置を測定した。図14に示すように、SiN膜の膜厚が増加するにつれ、Si−N結合のピークを示す波数は減少している。SiN膜の膜厚が3nmで850cm−1、3.5nmで846cm−1、4nmで845cm−1、5nmで838cm−1であった。これは、膜厚が増加するにつれ、SiN膜中のSi−H結合やダングリングボンドが増加していることを示している。デバイス的に許容されるのは4nm以下であり、この場合のSi−N結合のピーク位置は845cm−1と対応する。
以下、参考形態の例を付記する。
1.第1の層間絶縁膜と、
前記第1の層間絶縁膜中に設けられた配線と、
前記第1の層間絶縁膜上および前記配線上に設けられたSiN膜と、
を備え、
FTIRによって測定した前記SiN膜のSi−N結合のピーク位置が845cm −1 以上860cm −1 以下である半導体装置。
2.第1の層間絶縁膜と、
前記第1の層間絶縁膜中に設けられた配線と、
前記第1の層間絶縁膜上および前記配線上に設けられたSiN膜と、
を備え、
XPSによって測定した前記SiN膜の組成比N/Siが0.9以上4/3以下である半導体装置。
3.第1の層間絶縁膜と、
前記第1の層間絶縁膜中に設けられた配線と、
前記第1の層間絶縁膜上および前記配線上に設けられたSiN膜と、
を備え、
前記SiN膜中における、ダングリングボンドに起因したスピン密度が1E17spins/cm 3 以下である半導体装置。
4.1.ないし3.いずれか1項に記載の半導体装置において、
前記配線は、
Cuと、添加金属材料であるAl、Mn、Ti、Sn、Mg、Si、またはZrからなり、
前記SiN膜と接する面において、前記添加金属材料が偏析してなる添加金属偏析層を有する半導体装置。
5.1.ないし4.いずれか1項に記載の半導体装置において、
前記SiN膜の膜厚は、1nm以上4nm以下である半導体装置。
6.1.ないし5.いずれか1項に記載の半導体装置において、
前記SiN膜は、上面において他の部分よりも窒素濃度が高い半導体装置。
7.1.ないし6.いずれか1項に記載の半導体装置において、
前記配線は、
側面および下面をバリアメタル膜によって覆われており、
前記バリアメタル膜との界面において、他の部分よりも水素濃度が高い半導体装置。
8.1.ないし7.いずれか1項に記載の半導体装置において、
前記SiN膜上に設けられたエッチングストッパ膜と、
前記エッチングストッパ膜上に設けられた第2の層間絶縁膜と、
をさらに備え、
前記エッチングストッパ膜は、前記第2の層間絶縁膜をエッチングする条件において前記第2の層間絶縁膜よりもエッチングレートが遅い半導体装置。
9.8.に記載の半導体装置において、
前記エッチングストッパ膜は、SiCN(SiCNH)、SiCO(SiCOH)、SiCNO(SiCNOH)、SiC(SiCH)、SiB(SiBH)、SiBN(SiBHN)、SiBC(SiBCH)、SiBCN(SiBCNH)、C−rich SiCN(SiCNH)、C−rich SiCO(SiCOH)、C−rich SiCNO(SiCNOH)、C−rich SiC(SiCH)、C−rich SiBC(SiBCH)、およびC−rich SiBCN(SiBCHN)の少なくとも一つによって構成される半導体装置。
10.8.または9.に記載の半導体装置において、
前記エッチングストッパ膜の比誘電率が4以下である半導体装置。
11.層間絶縁膜中に配線を設ける工程と、
前記第1の層間絶縁膜上および前記配線上に、SiN膜を形成する工程と、
前記SiN膜に対し、窒化増強処理を行う工程と、
を備える半導体装置の製造方法。
12.11.に記載の半導体装置の製造方法において、
前記配線は、Cuと、添加金属材料であるAl、Mn、Ti、Sn、Mg、Si、またはZrからなり、
前記窒化増強処理を行う工程によって、前記配線のうち前記SiN膜と接する面に、前記添加金属材料が偏析してなる添加金属偏析層が形成される半導体装置の製造方法。
13.11.または12.に記載の半導体装置の製造方法において、
前記窒化増強処理は、プラズマCVDである半導体装置の製造方法。
14.13.に記載の半導体装置の製造方法において、
前記SiN膜を形成する工程は、プラズマCVDによって行われ、
前記窒化増強処理を行う工程におけるプラズマCVDのパワーは、前記SiN膜を形成する工程におけるプラズマCVDのパワーよりも高い半導体装置の製造方法。
15.11.または12.に記載の半導体装置の製造方法において、
前記窒化増強処理は、窒素含有ガス雰囲気下における、EB処理またはUV処理である半導体装置の製造方法。
16.11.ないし15.いずれか1項に記載の半導体装置の製造方法において、
前記窒化増強処理を行う工程の後において、
前記SiN膜上にエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜上に第2の層間絶縁膜を形成する工程と、
をさらに備え、
前記エッチングストッパ膜は、前記第2の層間絶縁膜をエッチングする条件において前記第2の層間絶縁膜よりもエッチングレートが遅い半導体装置の製造方法。
20、22 配線
24 ビア
201、221 シード膜
202、222 めっき膜
203、223 バリアメタル膜
30、32 SiN膜
40、42 エッチングストッパ膜
50、52 添加金属偏析層
60 ハードマスク
62、64 開口
70 トランジスタ
80 シリコン基板
100 半導体装置
Claims (14)
- 第1の層間絶縁膜と、
前記第1の層間絶縁膜中に設けられた配線と、
前記第1の層間絶縁膜上および前記配線上に設けられたSiN膜と、
を備え、
FTIRによって測定した前記SiN膜のSi−N結合のピーク位置が845cm−1以上860cm−1以下であり、
前記配線は、Cuと、添加金属材料であるAl、Mn、Ti、Sn、Mg、Si、またはZrからなり、かつ前記SiN膜と接する面において、前記添加金属材料が偏析してなる添加金属偏析層を有しており、
前記添加金属偏析層は、酸化されている半導体装置。 - 第1の層間絶縁膜と、
前記第1の層間絶縁膜中に設けられた配線と、
前記第1の層間絶縁膜上および前記配線上に設けられたSiN膜と、
を備え、
XPSによって測定した前記SiN膜の組成比N/Siが0.9以上4/3以下であり、
前記配線は、Cuと、添加金属材料であるAl、Mn、Ti、Sn、Mg、Si、またはZrからなり、かつ前記SiN膜と接する面において、前記添加金属材料が偏析してなる添加金属偏析層を有しており、
前記添加金属偏析層は、酸化されている半導体装置。 - 第1の層間絶縁膜と、
前記第1の層間絶縁膜中に設けられた配線と、
前記第1の層間絶縁膜上および前記配線上に設けられたSiN膜と、
を備え、
前記SiN膜中における、ダングリングボンドに起因したスピン密度が1E17spins/cm3以下であり、
前記配線は、Cuと、添加金属材料であるAl、Mn、Ti、Sn、Mg、Si、またはZrからなり、かつ前記SiN膜と接する面において、前記添加金属材料が偏析してなる添加金属偏析層を有しており、
前記添加金属偏析層は、酸化されている半導体装置。 - 請求項1ないし3いずれか1項に記載の半導体装置において、
前記SiN膜の膜厚は、1nm以上4nm以下である半導体装置。 - 請求項1ないし4いずれか1項に記載の半導体装置において、
前記SiN膜は、上面において他の部分よりも窒素濃度が高い半導体装置。 - 請求項1ないし5いずれか1項に記載の半導体装置において、
前記配線は、
側面および下面をバリアメタル膜によって覆われており、
前記バリアメタル膜との界面において、他の部分よりも水素濃度が高い半導体装置。 - 請求項1ないし6いずれか1項に記載の半導体装置において、
前記SiN膜上に設けられたエッチングストッパ膜と、
前記エッチングストッパ膜上に設けられた第2の層間絶縁膜と、
をさらに備え、
前記エッチングストッパ膜は、前記第2の層間絶縁膜をエッチングする条件において前記第2の層間絶縁膜よりもエッチングレートが遅い半導体装置。 - 請求項7に記載の半導体装置において、
前記エッチングストッパ膜は、SiCN(SiCNH)、SiCO(SiCOH)、SiCNO(SiCNOH)、SiC(SiCH)、SiB(SiBH)、SiBN(SiBHN)、SiBC(SiBCH)、SiBCN(SiBCNH)、C−rich SiCN(SiCNH)、C−rich SiCO(SiCOH)、C−rich SiCNO(SiCNOH)、C−rich SiC(SiCH)、C−rich SiBC(SiBCH)、およびC−rich SiBCN(SiBCHN)の少なくとも一つによって構成される半導体装置。 - 請求項7または8に記載の半導体装置において、
前記エッチングストッパ膜の比誘電率が4以下である半導体装置。 - 層間絶縁膜中に配線を設ける工程と、
前記第1の層間絶縁膜上および前記配線上に、SiN膜を形成する工程と、
前記SiN膜に対し、窒化増強処理を行う工程と、
を備え、
前記配線は、Cuと、添加金属材料であるAl、Mn、Ti、Sn、Mg、Si、またはZrからなり、
前記窒化増強処理を行う工程によって、前記配線のうち前記SiN膜と接する面に、前記添加金属材料が偏析してなる添加金属偏析層が形成され、
前記添加金属偏析層は、酸化される半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記窒化増強処理は、プラズマCVDである半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記SiN膜を形成する工程は、プラズマCVDによって行われ、
前記窒化増強処理を行う工程におけるプラズマCVDのパワーは、前記SiN膜を形成する工程におけるプラズマCVDのパワーよりも高い半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記窒化増強処理は、窒素含有ガス雰囲気下における、EB処理またはUV処理である半導体装置の製造方法。 - 請求項10ないし13いずれか1項に記載の半導体装置の製造方法において、
前記窒化増強処理を行う工程の後において、
前記SiN膜上にエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜上に第2の層間絶縁膜を形成する工程と、
をさらに備え、
前記エッチングストッパ膜は、前記第2の層間絶縁膜をエッチングする条件において前記第2の層間絶縁膜よりもエッチングレートが遅い半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011005834A JP5665557B2 (ja) | 2011-01-14 | 2011-01-14 | 半導体装置および半導体装置の製造方法 |
US13/324,925 US8749058B2 (en) | 2011-01-14 | 2011-12-13 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011005834A JP5665557B2 (ja) | 2011-01-14 | 2011-01-14 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012146909A JP2012146909A (ja) | 2012-08-02 |
JP5665557B2 true JP5665557B2 (ja) | 2015-02-04 |
Family
ID=46490172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011005834A Expired - Fee Related JP5665557B2 (ja) | 2011-01-14 | 2011-01-14 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8749058B2 (ja) |
JP (1) | JP5665557B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9349689B2 (en) * | 2012-04-20 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices including conductive features with capping layers and methods of forming the same |
US8742587B1 (en) * | 2012-11-18 | 2014-06-03 | United Microelectronics Corp. | Metal interconnection structure |
CN103311179B (zh) * | 2013-05-14 | 2015-05-20 | 豪威科技(上海)有限公司 | 铜互连结构的制造方法及半导体结构 |
EP3809451A1 (en) * | 2013-11-08 | 2021-04-21 | Renesas Electronics Corporation | Semiconductor device |
KR102110247B1 (ko) * | 2013-11-29 | 2020-05-13 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자 및 그 제조방법 |
KR20150092581A (ko) * | 2014-02-05 | 2015-08-13 | 삼성전자주식회사 | 배선 구조물 및 그 형성 방법 |
CN105448810A (zh) * | 2014-06-26 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
KR102351411B1 (ko) * | 2014-09-26 | 2022-01-17 | 인텔 코포레이션 | 포토리소그래피 포이즈닝을 감소시키기 위한 산화 플라즈마 후처리를 위한 기술 및 연관된 구조체들 |
US9362239B2 (en) * | 2014-10-21 | 2016-06-07 | Globalfoundries Inc. | Vertical breakdown protection layer |
US10211148B2 (en) | 2015-12-14 | 2019-02-19 | International Business Machines Corporation | Structural enhancement of Cu nanowires |
US9892961B1 (en) * | 2016-08-09 | 2018-02-13 | International Business Machines Corporation | Air gap spacer formation for nano-scale semiconductor devices |
US10276505B2 (en) | 2017-03-08 | 2019-04-30 | Samsung Electronics Co., Ltd. | Integrated circuit device and method of manufacturing the same |
KR102217242B1 (ko) | 2017-03-08 | 2021-02-18 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
US10262942B2 (en) * | 2017-07-27 | 2019-04-16 | Globalfoundries Inc. | Method of forming cobalt contact module and cobalt contact module formed thereby |
US11031287B2 (en) * | 2018-06-27 | 2021-06-08 | Tokyo Electron Limited | Fully self-aligned via with selective bilayer dielectric regrowth |
US11769692B2 (en) * | 2018-10-31 | 2023-09-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | High breakdown voltage inter-metal dielectric layer |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5582880A (en) * | 1992-03-27 | 1996-12-10 | Canon Kabushiki Kaisha | Method of manufacturing non-single crystal film and non-single crystal semiconductor device |
WO2006025347A1 (ja) * | 2004-08-31 | 2006-03-09 | National University Corporation Tohoku University | 銅合金及び液晶表示装置 |
JP4340040B2 (ja) * | 2002-03-28 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP3637332B2 (ja) * | 2002-05-29 | 2005-04-13 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2004022902A (ja) * | 2002-06-18 | 2004-01-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JP4036299B2 (ja) * | 2002-07-19 | 2008-01-23 | シャープ株式会社 | 薄膜の形成方法および半導体デバイスの製造方法 |
JP2004253780A (ja) * | 2003-01-31 | 2004-09-09 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2005183635A (ja) * | 2003-12-18 | 2005-07-07 | Seiko Epson Corp | 成膜方法、膜、電子部品および電子機器 |
US7585704B2 (en) * | 2005-04-01 | 2009-09-08 | International Business Machines Corporation | Method of producing highly strained PECVD silicon nitride thin films at low temperature |
CN101569003B (zh) * | 2006-12-22 | 2011-02-16 | 日本电气株式会社 | 半导体装置及其制造方法 |
JP4400636B2 (ja) * | 2007-03-01 | 2010-01-20 | 株式会社豊田中央研究所 | バリア膜及びバリア膜の製造方法 |
JP2009182000A (ja) * | 2008-01-29 | 2009-08-13 | Panasonic Corp | 半導体装置およびその製造方法 |
JP5394867B2 (ja) * | 2009-09-17 | 2014-01-22 | 富士フイルム株式会社 | ガスバリア膜およびガスバリアフィルム |
-
2011
- 2011-01-14 JP JP2011005834A patent/JP5665557B2/ja not_active Expired - Fee Related
- 2011-12-13 US US13/324,925 patent/US8749058B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012146909A (ja) | 2012-08-02 |
US8749058B2 (en) | 2014-06-10 |
US20120181694A1 (en) | 2012-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5665557B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8125085B2 (en) | Semiconductor device having wiring with oxide layer of impurity from the wiring | |
US7858519B2 (en) | Integrated circuit and manufacturing method of copper germanide and copper silicide as copper capping layer | |
JP4454242B2 (ja) | 半導体装置およびその製造方法 | |
US7524755B2 (en) | Entire encapsulation of Cu interconnects using self-aligned CuSiN film | |
US8134234B2 (en) | Application of Mn for damage restoration after etchback | |
US7749892B2 (en) | Embedded nano UV blocking and diffusion barrier for improved reliability of copper/ultra low K interlevel dielectric electronic devices | |
US8043957B2 (en) | Semiconductor device, method for manufacturing semiconductor device and apparatus for manufacturing semiconductor | |
US8264046B2 (en) | Synergy effect of alloying materials in interconnect structures | |
JP2007173511A (ja) | 半導体装置の製造方法 | |
KR20090097827A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2009182000A (ja) | 半導体装置およびその製造方法 | |
JP4938222B2 (ja) | 半導体装置 | |
JP2004235548A (ja) | 半導体装置およびその製造方法 | |
JP2007027347A (ja) | 半導体装置およびその製造方法 | |
US7154179B2 (en) | Semiconductor device | |
JP5930416B2 (ja) | 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法 | |
KR20090074510A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
JP5358950B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4335932B2 (ja) | 半導体装置製造およびその製造方法 | |
KR20040108598A (ko) | 반도체 장치의 제조 방법 | |
US20060017166A1 (en) | Robust fluorine containing Silica Glass (FSG) Film with less free fluorine | |
JP3843275B2 (ja) | 半導体装置の製造方法 | |
JP2008060316A (ja) | 半導体装置 | |
JP2009117666A (ja) | 半導体装置の配線における絶縁膜構造および絶縁膜形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5665557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |