JP5665557B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5665557B2
JP5665557B2 JP2011005834A JP2011005834A JP5665557B2 JP 5665557 B2 JP5665557 B2 JP 5665557B2 JP 2011005834 A JP2011005834 A JP 2011005834A JP 2011005834 A JP2011005834 A JP 2011005834A JP 5665557 B2 JP5665557 B2 JP 5665557B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
insulating film
interlayer insulating
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011005834A
Other languages
English (en)
Other versions
JP2012146909A (ja
Inventor
達矢 宇佐美
達矢 宇佐美
秀昭 土屋
秀昭 土屋
幸男 三浦
幸男 三浦
朝至 中村
朝至 中村
光市 大音
光市 大音
千香子 大音
千香子 大音
横川　慎二
慎二 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011005834A priority Critical patent/JP5665557B2/ja
Priority to US13/324,925 priority patent/US8749058B2/en
Publication of JP2012146909A publication Critical patent/JP2012146909A/ja
Application granted granted Critical
Publication of JP5665557B2 publication Critical patent/JP5665557B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
配線の微細化に伴い、実効誘電率の低下が望まれている。特に、配線金属の拡散を防止するためのバリア絶縁膜の誘電率は他に比べて相対的に高く、このためバリア絶縁膜の低誘電率化が求められている。バリア絶縁膜の低誘電率化は、例えばバリア絶縁膜を、有機成分の組成比が高いＣ−ｒｉｃｈ ＳｉＣＮ、Ｃ−ｒｉｃｈ ＳｉＣ、Ｃ−ｒｉｃｈ ＳｉＣＯによって構成することが検討されている。他にも、例えば特許文献１に記載されるように、バリア絶縁膜を薄膜化することが挙げられる。
特許文献１に記載の技術は、積層構造を有するバリア絶縁膜において、その一部を膜密度が高い高密度膜によって構成するというものである。また、積層構造を有するバリア絶縁膜において、その一部を窒化シリコン膜によって構成するということも開示されている。これらにより、外部からの水分の浸透を防ぎつつ、バリア絶縁膜を薄膜化して実効誘電率の低下を図ることができると記載されている。
特開２００９−１８２０００号公報
特許文献１によれば、バリア絶縁膜は、透水性に対する防止能の高い窒化シリコン膜を有している。このため、バリア絶縁膜を厚くせずとも、水分の浸透を防止することができる。よって、外部からの水分の浸透を防ぎつつ、実効誘電率の低下を図ることができると記載されている。しかし、本発明者は、このバリア絶縁膜を構成する窒化シリコン膜において、リーク電流が大きいという問題点を見いだした。このため、実効誘電率が低く、かつ信頼性の高いバリア絶縁膜を有する半導体装置が求められている。
本発明によれば、層間絶縁膜と、
前記層間絶縁膜中に設けられた配線と、
前記層間絶縁膜上および前記配線上に設けられたＳｉＮ膜と、
を備え、
ＦＴＩＲ（赤外分光法）によって測定した前記ＳｉＮ膜のＳｉ−Ｎ結合のピーク位置が８４５ｃｍ−１以上８６０ｃｍ−１以下である半導体装置が提供される。
本発明者らは、バリア絶縁膜を構成する窒化シリコン膜が有するＳｉ−Ｈ結合やダングリングボンドに起因して、窒化シリコン膜においてリーク電流が発生していることを見いだした。本発明によれば、ＦＴＩＲによって測定したＳｉＮ膜のＳｉ−Ｈ結合のピーク位置が８４５ｃｍ−１以上８６０ｃｍ−１以下であり、これはＳｉ−Ｈ結合やダングリングボンドが低減されていることを示している。このように、本発明に係るＳｉＮ膜は、Ｓｉ−Ｈ結合やダングリングボンドの数が少ないため、窒化シリコン膜におけるリーク電流を抑制することができる。従って、実効誘電率が低く、かつ信頼性の高いバリア絶縁膜を有する半導体装置を提供することができる。
本発明によれば、第１の層間絶縁膜と、前記第１の層間絶縁膜中に設けられた配線と、前記第１の層間絶縁膜上および前記配線上に設けられたＳｉＮ膜と、を備え、ＸＰＳ（Ｘ線光電子分光）によって測定した前記ＳｉＮ膜の組成比Ｎ／Ｓｉが０．９以上４／３以下である半導体装置が提供される。
本発明によれば、第１の層間絶縁膜と、前記第１の層間絶縁膜中に設けられた配線と、前記第１の層間絶縁膜上および前記配線上に設けられたＳｉＮ膜と、を備え、前記ＳｉＮ膜中における、ダングリングボンドに起因したスピン密度が１Ｅ１７ｓｐｉｎｓ／ｃｍ３以下である半導体装置が提供される。
本発明によれば、層間絶縁膜中に配線を設ける工程と、前記層間絶縁膜上および前記配線上に、ＳｉＮ膜を形成する工程と、前記ＳｉＮ膜に対し、窒化増強処理を行う工程と、を備える半導体装置の製造方法が提供される。
本発明によれば、実効誘電率が低く、かつ信頼性の高いバリア絶縁膜を有する半導体装置を提供することができる。
本実施形態に係る半導体装置を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す多層配線構造を基板上に形成した場合を示す断面図である。 実施例１に係る半導体装置のＸＰＳによる酸素１ｓのデプスプロファイルを示すグラフである。 実施例２に係る半導体装置のＴＯＦ−ＳＩＭＳによるデプスプロファイルを示すグラフである。 実施例４に係るＳｉＮ膜の電流密度−電圧特性を示すグラフである。 実施例４に係るＳｉＮ膜のＦＴＩＲによって測定されたＳｉ−Ｎ結合のピーク位置を示すグラフである。 実施例５に係るＳｉＮ膜のＦＴＩＲによって測定されたＳｉ−Ｎ結合のピーク位置を示すグラフである。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本実施形態に係る半導体装置１００を示す断面図である。また、図９は、図１に示す多層配線構造を基板上に形成した場合を示す断面図である。半導体装置１００は、層間絶縁膜１０と、配線２０と、ＳｉＮ膜３０と、を備えている。ＦＴＩＲによって測定したＳｉＮ膜３０のＳｉ−Ｎ結合のピーク位置が８４５ｃｍ−１以上８６０ｃｍ−１以下である。配線２０は、層間絶縁膜１０中に設けられている。ＳｉＮ膜３０は、層間絶縁膜１０上および配線２０上に設けられている。以下、半導体装置１００の構成について、詳細に説明する。
図９に示すように、半導体装置１００は、トランジスタ７０が設けられたシリコン基板８０と、シリコン基板８０上に設けられた多層配線層により構成される。多層配線層を構成する層間絶縁膜１０は、シリコン基板８０上に設けられている。層間絶縁膜１０は、例えばＳｉＣＯＨ、Ｐｏｒｏｕｓ ＳｉＣＯＨ、ＨＳＱ、Ｐｏｒｏｕｓ ＨＳＱ、ＭＳＱ、Ｐｏｒｏｕｓ ＭＳＱ、有機ポリマー、またはＰｏｒｏｕｓ 有機ポリマー等により構成されるＬｏｗ−ｋ膜からなる。層間絶縁膜１０の膜厚は、例えば１００〜１８０ｎｍである。
図１に示すように、配線２０は、層間絶縁膜１０の開口内に設けられたシード膜２０１、めっき膜２０２、およびバリアメタル膜２０３からなる。バリアメタル膜２０３は、例えば層間絶縁膜１０の開口内に、ＴａＮ膜、Ｔａ膜を順に積層して形成される。ＴａＮ膜の膜厚は、例えば２〜６ｎｍである。また、Ｔａ膜の膜厚は、例えば２〜６ｎｍである。また、バリアメタル膜２０３は、Ｔａ、Ｔｉ、またはＣｏ等の単層膜や、これらを組み合わせた積層膜によって構成されていてもよい。
シード膜２０１は、例えばＣｕと、添加金属材料であるＡｌ、Ｍｎ、Ｔｉ、Ｓｎ、Ｍｇ、Ｓｉ、またはＺｒからなる。この場合、シード膜２０１は、例えば添加金属材料を０．１〜１ａｔ％含有する。Ｍｎを添加金属材料として用いた場合、Ａｌを用いた場合と比較して、抵抗の上昇率が低い割に配線の信頼性の向上を図ることができる。さらに、シード膜２０１は、Ｐｕｒｅ Ｃｕによって構成されていてもよい。めっき膜２０２は、シード膜２０１をシードとしためっき法によって形成され、例えばＣｕめっきを適用する。また、図１に示すように、配線２０が添加金属材料を含む合金によって構成される場合、配線２０は、ＳｉＮ膜３０と接する面において、添加金属材料が偏析してなる添加金属偏析層５０をさらに有する。
ＳｉＮ膜３０は、配線２０を構成する金属材料の拡散を防止するバリア絶縁膜として働く。ＳｉＮ膜３０の膜厚は、１〜４ｎｍであることが好ましい。ＳｉＮ膜３０の膜厚が５ｎｍを超えると、後述する窒化増強処理時における窒化プラズマ等が膜中に十分に到達できず、膜中のＳｉ−Ｈ結合やダングリングボンドが多く存在してしまい、良質なＳｉＮ膜ができない。
ＦＴＩＲによって測定したＳｉＮ膜３０のＳｉ−Ｎ結合のピーク位置が８４５ｃｍ−１以上８６０ｃｍ−１以下である。また、ＳｉＮ膜３０の膜組成は、０．９≦Ｎ／Ｓｉ≦４／３である。これらは、ＳｉＮ膜３０中のＳｉ−Ｈ結合やダングリングボンドが少ないことを示している。ＳｉＮ膜の膜組成は、Ｎ／Ｓｉ≧１であることが好ましい。この場合、ＳｉＮ膜におけるリーク電流の十分な低減を実現することができる。
図１に示すように、半導体装置１００は、ＳｉＮ膜３０上に設けられたエッチングストッパ膜４０と、エッチングストッパ膜４０上に設けられた層間絶縁膜１２と、をさらに備えている。エッチングストッパ膜４０は、層間絶縁膜１２をエッチングする条件において層間絶縁膜１２よりもエッチングレートが遅く、このため層間絶縁膜１２をエッチングする工程におけるエッチングストッパ膜として機能する。エッチングストッパ膜４０は、例えば、ＳｉＣＮ（ＳｉＣＮＨ）、ＳｉＣＯ（ＳｉＣＯＨ）、ＳｉＣＮＯ（ＳｉＣＮＯＨ）、ＳｉＣ（ＳｉＣＨ）、ＳｉＢ（ＳｉＢＨ）、ＳｉＢＮ（ＳｉＢＨＮ）、ＳｉＢＣ（ＳｉＢＣＨ）、ＳｉＢＣＮ（ＳｉＢＣＮＨ）、Ｃ−ｒｉｃｈ ＳｉＣＮ（ＳｉＣＮＨ）、Ｃ−ｒｉｃｈ ＳｉＣＯ（ＳｉＣＯＨ）、Ｃ−ｒｉｃｈ ＳｉＣＮＯ（ＳｉＣＮＯＨ）、Ｃ−ｒｉｃｈ ＳｉＣ（ＳｉＣＨ）、Ｃ−ｒｉｃｈ ＳｉＢＣ（ＳｉＢＣＨ）、およびＣ−ｒｉｃｈ ＳｉＢＣＮ（ＳｉＢＣＨＮ）の少なくとも一つにより構成されるＬｏｗ−ｋ膜からなる。Ｌｏｗ−ｋ膜とは、ＳｉＯ２によりも低い誘電率を有する膜をいう。エッチングストッパ膜４０の比誘電率は、例えば４以下である。また、エッチングストッパ膜４０の膜厚は、例えば２０〜５０ｎｍである。
層間絶縁膜１２は、層間絶縁膜１０と同様の材料によって構成することができる。層間絶縁膜１２の膜厚は、例えば１５０〜２００ｎｍである。図１に示すように、層間絶縁膜１２中には、配線２２とビア２４とが設けられている。配線２２およびビア２４は、配線２０と同様に、シード膜２２１、めっき膜２２２、およびバリアメタル膜２２３によって構成されている。ビア２４は、ＳｉＮ膜３０およびエッチングストッパ膜４０を貫通して、配線２０と接続するように設けられている。配線２２は、ビア２４を介して配線２０と接続している。シード膜２２１、シード膜２０１と同様の材料によって構成することができる。また、めっき膜２２２についても、めっき膜２０２と同様の材料によって構成することができる。層間絶縁膜１２上および配線２２上には、ＳｉＮ膜３２と、エッチングストッパ膜４２とが、この順に積層されて設けられている。エッチングストッパ膜４２は、エッチングストッパ膜４０と同様の材料によって構成することができる。また、配線２２が添加金属材料を含む合金によって構成される場合、配線２２は、ＳｉＮ膜３２と接する面において、添加金属材料が偏析してなる添加金属偏析層５２を有する。
次に、半導体装置１００の製造方法について説明する。半導体装置１００の製造方法は、層間絶縁膜１０中に配線２０を設ける工程と、層間絶縁膜１０上および配線２０上に、ＳｉＮ膜３０を設ける工程と、ＳｉＮ膜３０に対し、窒化増強処理を行う工程と、を備えている。以下、図１〜図９を用いて、半導体装置１００の製造方法について詳細に説明する。
図２〜図８は、図１に示す半導体装置１００の製造方法を示す断面図である。まず、図２に示すように、トランジスタ７０を含んだシリコン基板８０上（図９参照）に、層間絶縁膜１０を形成する。次に、層間絶縁膜１０をエッチングして、配線２０を形成するための開口を形成する。そして、この開口の底面および側面に、バリアメタル膜２０３を形成する。次いで、バリアメタル膜２０３上に、シード膜２０１を形成する。シード膜２０１の形成は、例えばＣｕに０．１〜１ａｔ％のＡｌを添加し、これをスパッタリングによってバリアメタル膜２０３上に付着させることで形成する。次いで、シード膜２０１をシードとしためっき法によって、めっき膜２０２を形成する。そして、配線２０の表面をＣＭＰ（化学機械研磨）によって平坦化する。これにより、配線２０が形成される。配線２０は、例えばデュアルダマシン法によって形成される。
次いで、層間絶縁膜１０上および配線２０上に、ＳｉＮ膜３０を形成する。ＳｉＮ膜３０は、ＳｉＨ４ガスおよびＮＨ３ガスを用いたプラズマＣＶＤにより形成される。このプラズマＣＶＤによるＳｉＮ膜３０の形成は、例えば平行平板型プラズマＣＶＤを用いて、以下の条件によって行われる。
温度：３００〜３７０℃
ガス流量：ＳｉＨ４＝５０〜７００ｓｃｃｍ、Ｎ２＝０〜４０，０００ｃｃｍ、ＮＨ３＝５０〜７００ｓｃｃｍ
ＲＦ周波数：１３．５６ＭＨｚ
ＲＦパワー：５０〜２５０Ｗ
圧力：１〜５Ｔｏｒｒ
時間：１〜１０ｓ
次いで、ＳｉＮ膜３０に対し、窒化増強処理を行う。窒化増強処理とは、図３に示すように、例えばＮ２、ＮＨ３の少なくとも一つを用いたプラズマＣＶＤによる窒化プラズマ処理である。窒化プラズマ処理は、例えば平行平板型プラズマＣＶＤを用いて、以下の条件によって行われる。
温度：３００〜３７０℃
ガス流量：Ｎ２＝０〜５０，０００ｃｃｍ、ＮＨ３＝３００〜１，５００ｓｃｃｍ
ＲＦ周波数：１３．５６ＭＨｚ
ＲＦパワー：２５０〜１０００Ｗ
圧力：１〜５Ｔｏｒｒ
時間：５〜３０ｓ
図３に示す窒化プラズマ処理におけるプラズマＣＶＤのパワーは、ＳｉＮ膜３０を形成する工程におけるプラズマＣＶＤのパワーよりも高い。これにより、Ｓｉ−Ｈ結合が少なく、かつダングリングボンドの少ないＳｉＮ膜３０を形成することができる。なお、窒化増強処理は、窒素含有ガス雰囲気下でのＥＢ処理またはＵＶ処理により行ってもよい。
ＦＴＩＲによって測定した、窒化増強処理後のＳｉＮ膜におけるＳｉ−Ｎ結合のピークは、窒化増強処理を実施しないものと比較して増加する。これは、Ｓｉ−Ｈ結合やダングリングボンドが減少していることを示している。ＳｉＮ膜のＳｉ−Ｎ結合のピークは、窒化増強処理を行うことによって、８４５ｃｍ−１以上８６０ｃｍ−１以下となる。また、Ｓｉ−Ｈ結合のピーク位置は、窒化増強処理を行っていないものと比較して減少していることも確認される。
なお、ＦＴＩＲ分析は、Ｓｉ基板上に１００ｎｍのＳｉＮ膜を成膜して以下の条件において行った。ＳｉＮ膜の成膜は、３ｎｍの膜を３３回繰り返し積層して行った。
測定器：Ｂｉｏｒａｄ社製 ＦＴＳ４０
測定条件：測定温度：室温
測定範囲 ４０００ｃｍ−１〜４００ｃｍ−１のピークを測定した。
スキャン数 ６４回
バックグランドのＳｉの信号を削除した。
また、ＸＰＳによって測定された窒化増強処理後のＳｉＮ膜３０の膜組成は、０．９≦Ｎ／Ｓｉ≦４／３である。ダングリングボンドがなく、リーク電流が抑制されたＳｉＮ膜３０を実現するためには、Ｎ／Ｓｉ≧１．０であることが好ましい。
ＸＰＳによる分析は、ＦＴＩＲと同様にＳｉ基板上にＳｉＮ膜を成膜して、以下の条件において行った。
測定器：Ｑｕａｎｔａｍ２０００
測定条件：測定方法：デプスプロファイル
スパッタ：Ａｒ
スパッタレート：８．３ｎｍ／ｍｉｎ
最表面以外の平均値を計算した。Ｓｉ、Ｎ、Ｏを分析し、その中のＮ／Ｓｉ比を計算した。また、後述する実施例に示すＰＣＴ前後のものは、酸素１ｓの周辺のデプスプロファイルを提示した。
また、窒化増強処理によるダングリングボンドの減少は、ＥＳＲ（電子スピン共鳴）によって測定されるスピン密度によっても確認することができる。ＳｉＮ膜３０の窒化増強処理後におけるダングリングボンド起因のスピン密度は、１Ｅ１７ｓｐｉｎｓ／ｃｍ３以下である。これはＥＳＲによる検出限界以下の値である。
ＥＳＲによる分析は、ＦＴＩＲと同様にＳｉ基板上にＳｉＮ膜を成膜して、以下の条件において行った。
測定器：ＢＲＵＫＥＲ社製 ＥＳＰ３５０Ｅ
測定は、資料面を外部磁場方向に対し、垂直に設置した。
ＥＳＲ分光法測定条件：測定温度 １０Ｋ
中心磁場：３３６８Ｇ 付近
磁場掃引範囲：１００Ｇ
Ｇ＝２．００４付近のＳｉＮ膜のダングリングボンド起因のシグナルから、スピン密度を計算した。
窒化増強処理を行うことにより、ＳｉＮ膜３０は上面において窒素濃度が高くなり、下面へ向かうにつれて窒素濃度は低くなる。また、窒化増強処理においては、ＳｉＮ膜３０が緩衝材として機能する。これによって、層間絶縁膜１０においては、上層に窒素が偏析する。これにより、層間絶縁膜１０が過度に窒化されて誘電率が上昇してしまうことを抑制しつつ、ＴＤＤＢ（経時破壊）特性の向上を図ることができる。また、配線２０においても、上層に窒素が偏析する。このため、配線２０の表面が酸化することが抑制される。さらに、ＳｉＮ膜３０中の水素は、窒化プラズマ処理によって、配線２０とバリアメタル膜２０３との界面付近に偏析する。これは、窒化プラズマ処理によってＳｉＮ膜３０中のＳｉ−Ｈ結合が切断され、水素がＳｉＮ膜３０の下層に拡散したことに起因する。また、水素は窒素よりも軽元素で、かつ分子が小さいため、配線２０とバリアメタル膜２０３の界面付近まで拡散するものと考えられる。
次いで、図４に示すように、ＳｉＮ膜３０上にエッチングストッパ膜４０を形成する。そして、エッチングストッパ膜４０上に、層間絶縁膜１２を形成する。さらに、層間絶縁膜１２上に、ハードマスク６０を形成する。ハードマスク６０は、例えばＳｉＯ２によって構成される。図２〜図４に示す製造工程中において、配線２０には、３５０〜４００℃の熱履歴が加わる。このため、配線２０が、添加金属材料を含む合金によって構成されている場合、添加金属材料が配線２０の上面に偏析し、添加金属偏析層５０が形成される。
そして、図５に示すように、ハードマスク６０をマスクとしたエッチングにより、層間絶縁膜１２中に開口６４を形成する。このとき、エッチングストッパ膜４０においてエッチングはストップする。エッチングストッパ膜４０は、層間絶縁膜１２とのエッチング選択比の性能が１０以上であればよい。例えばエッチングストッパ膜４０がＣ−ｒｉｃｈ ＳｉＣＮ（Ｏ）であり、層間絶縁膜１２がＳｉＣＯＨである場合、エッチングストッパ膜４０は、層間絶縁膜１２とのエッチング選択比が２０以上となる。また、エッチングストッパ膜４０がＣ−ｒｉｃｈ ＳｉＣＮ（Ｏ）であり、層間絶縁膜１２がＰｏｒｏｕｓ ＳｉＣＯＨである場合、層間絶縁膜１２とのエッチング選択比は３０以上となる。エッチングストッパ膜４０下に位置するＳｉＮ膜３０は、良好なバリア性能を有している。よって、エッチングストッパ膜４０は、バリア性能を必要とせず、層間絶縁膜１２とのエッチング選択比が得られればよいため、比誘電率が４以下のものを用いることができる。
次いで、図６に示すように、ハードマスク６０をマスクとしたエッチングにより、層間絶縁膜１２中に開口６２を形成する。このエッチングによって、開口６４におけるエッチングストッパ膜４０およびＳｉＮ膜３０がエッチングされ、配線２０の上面が露出する。次いで、図７に示すように、ハードマスク６０を除去し、開口６２内に、配線２２を形成する。また、開口６４内に、ビア２４および配線２２を形成する。配線２２およびビア２４を形成する工程については、配線２０を形成する工程と同様であり、例えばデュアルダマシン法によって形成される。
そして、図８に示すように、層間絶縁膜１２上および配線２２上に、ＳｉＮ膜３２およびエッチングストッパ膜４２をこの順に積層する。図８に示す工程については、ＳｉＮ膜３０およびエッチングストッパ膜４０を形成する工程と同様である。その後、図４〜図８の工程を繰り返すことによって、多層配線構造を有する半導体装置１００を形成する。
次に、本実施形態の効果を説明する。本発明者は、特許文献１に記載の技術において、バリア絶縁膜を構成するＳｉＮ膜が有するＳｉ−Ｈ結合やダングリングボンドに起因して、ＳｉＮ膜においてリーク電流が発生していることを見いだした。本実施形態によれば、ＦＴＩＲによって測定したＳｉＮ膜３０のＳｉ−Ｈ結合のピーク位置が８４５ｃｍ−１以上８６０ｃｍ−１以下であり、これはＳｉ−Ｈ結合やダングリングボンドが低減されていることを示している。このように、本実施形態に係るＳｉＮ膜３０は、Ｓｉ−Ｈ結合やダングリングボンドの数が少ないため、ＳｉＮ膜におけるリーク電流を抑制することができる。
また、本実施形態によれば、ＸＰＳによって測定したＳｉＮ膜３０の組成比Ｎ／Ｓｉが０．９以上４／３以下である。さらに、ＳｉＮ膜３０中における、ダングリングボンドに起因したスピン密度が１Ｅ１７ｓｐｉｎｓ／ｃｍ３以下である。これらについても、上記と同様に、ＳｉＮ膜におけるＳｉ−Ｈ結合やダングリングボンドが低減されていることを示している。このように、本実施形態に係るＳｉＮ膜３０は、Ｓｉ−Ｈ結合やダングリングボンドの数が少ないため、ＳｉＮ膜におけるリーク電流を抑制することができる。
ＳｉＮ膜におけるリーク電流は、ＳｉＮ膜が５ｎｍ以下の薄膜である場合に特に顕著となる。これは、ＳｉＮ膜を成膜する工程においてプラズマがかかる時間が短時間となってしまうため、良好な膜質が得られないことに起因する。本実施形態によれば、ＳｉＮ膜３０の成膜後、窒化プラズマ処理を施している。このため、良好な膜質を有するＳｉＮ膜３０を実現することができる。よって、ＳｉＮ膜におけるリーク電流を抑制することができる。
特許文献１に記載の技術では、層間絶縁膜間に設けられたＳｉＣＮ膜、ＳｉＣＯ膜からなるバリア絶縁膜を有する。そして、ＳｉＣＮ膜の比誘電率は４．８であり、ＳｉＣＯ膜の比誘電率は４．５である。一方で、本実施形態によれば、ＳｉＮ膜３０に対して窒化増強処理を行うことによりＳｉ−Ｈ結合やダングリングボンドが低減され、バリア性能の高い膜が実現される。このため、ＳｉＮ膜３０上に形成されるエッチングストッパ膜４０は、バリア性能を必要としない。よって、エッチングストッパ膜４０の比誘電率を４以下とすることができる。このように、層間絶縁膜間に設けられた絶縁膜の実効誘電率の低減を図ることができる。
バリア絶縁膜が水分を吸湿することによって、半導体装置のＥＭ（エレクトロマイグレーション）特性およびＳＩＶ（ストレス起因ボイディング）耐性は劣化する。これは、バリア絶縁膜を透過した水分によって、配線の表面が酸化されることや、バリア絶縁膜自体がストレスを受けることに起因する。また、配線の表面が酸化されると、配線の金属材料はイオン化されやすくなるため、金属イオンが配線間電界において移動しやすくなり、ＴＤＤＢ特性の劣化を引き起こしてしまう。一方で、これらの劣化を抑制するためにバリア絶縁膜を厚く形成すると、実効誘電率の上昇を引き起こす。本実施形態によれば、バリア絶縁膜として透水性の低いＳｉＮ膜３０を用いている。よって、配線２０や層間絶縁膜１０の吸湿を防ぐことができる。これにより、配線２０の表面が、水分によって酸化されてしまうことを抑制することができる。また、バリア絶縁膜であるＳｉＮ膜３０自体のストレスを安定させることができる。よって、ＥＭ特性やＴＤＤＭ特性の劣化を抑制しつつ、バリア絶縁膜の薄膜化を図ることができる。
また、配線が添加金属材料を含む合金によって構成されている場合、添加金属材料が配線表面に偏析して添加金属偏析層が酸化されることにより、配線自体の酸化を抑制することができる。しかし、バリア絶縁膜が水分を吸湿することに伴い、配線中のグレイン界面に酸素が侵入する。侵入した酸素は、添加金属材料の移動を妨げるため、添加金属偏析層の形成が抑制されてしまう。本実施形態によれば、バリア絶縁膜としてＳｉＮ膜３０を用いているため、バリア絶縁膜の吸湿を防止し、酸素の侵入を抑制することができる。よって、添加金属偏析層５０の形成が安定したものとなる。よって、ＥＭ特性、ＳＩＶ特性の劣化が抑制され、半導体装置の信頼性を向上させることが可能となる。
また、ＳｉＮ膜３０に対して窒化増強処理を行うことにより、ダングリングボンドが低減された高密度な膜を実現することができる。このため、ＳｉＮ膜の透水性を低減することができ、これにより配線２０への水分の侵入を抑制できる。このため、配線中のグレイン界面に酸素が侵入することが抑制され、添加金属偏析層５０の形成をさらに安定したものとすることができる。よって、ＥＭ特性、ＳＩＶ特性の劣化が抑制され、半導体装置の信頼性を向上させることが可能となる。
また、窒化増強処理を行う場合において、ＳｉＮ膜３０は緩衝材として機能する。このため、層間絶縁膜１０においては、上層のみに窒素が偏析する。これにより、層間絶縁膜が過度に窒化されて誘電率が上昇することや、層間絶縁膜にダメージを与えることを抑制しつつ、ＴＤＤＢ特性の向上を図ることができる。また、配線２０においても、上層のみに窒素が偏析する。このため、配線の表面が酸化することを抑制することができる。従って、半導体装置の信頼性を向上させることが可能となる。
上記のように、本実施形態によれば、実効誘電率が低く、かつ信頼性の高いバリア絶縁膜を有する半導体装置を提供することができる。
（実施例１）
図１０は、実施例１に係る半導体装置のＸＰＳによる酸素１ｓのデプスプロファイルを示すグラフである。実施例１としては、ＳｉＣＮ膜（図中左）と、窒化プラズマ処理を行ったＳｉＮ膜を３ｎｍ×３３回積層してなる積層膜（図中右）のそれぞれについて、ＰＣＴ（高圧高湿試験）を行い、ＰＣＴ前後の膜質の変化をＸＳＰによるデプスプロファイルによって比較した。ＳｉＣＮ膜は、１００ｎｍの膜厚を有するブランケット膜である。また、ＳｉＮ膜を含む積層膜の膜厚は、１００ｎｍである。ＰＣＴの測定条件は、温度：１２５℃、湿度：１００％、気圧：１１０ｋＰａ、時間：２４時間である。
図１０では、各深さにおいてＰＣＴ前後のプロファイルが示されている。図１０の左図中に示される各深さにおけるプロファイルのうち、円で囲った部分においては、ピークが見られる方がＰＣＴ後のプロファイルであり、ピークが見られない方がＰＣＴ前のプロファイルを示している。図１０の左図に示すように、ＳｉＣＮ膜の場合は、ＰＣＴ後、膜中におけるＨ−Ｏ結合のピークが見られるようになり、ＳｉＣＮ膜中の酸素が増加していることが分かる。一方で、図１０の右図中においては、左図と同様に円で囲った部分におけるＰＣＴ前後のプロファイルはほぼ等しい。図１０の右図に示すように、窒化プラズマ処理を行ったＳｉＮ膜を含む積層膜の場合は、ＰＣＴ後、膜中においてＨ−Ｏ結合のピークは見られない。よって、積層膜中の酸素が増加していないことが分かる。このように、窒化プラズマ処理を行ったＳｉＮ膜を含む積層膜は、多湿の雰囲気においても膜質が安定しており、ストレスの変化が少ない膜であることが分かる。
（実施例２）
図１１は、実施例２に係る半導体装置のＴＯＦ−ＳＩＭＳによるデプスプロファイルを示すグラフである。実施例２として、Ｃｕアロイシード膜、Ｐｕｒｅ Ｃｕめっき膜によって構成される配線上に、バリア絶縁膜およびエッチングストッパ膜を積層した構造に対し、ＰＣＴを行い、ＰＣＴ前後の酸素に由来した信号強度（Ｏ-ｉｎｔｅｎｓｉｔｙ）の変化をＴＯＦ−ＳＩＭＳによるデプスプロファイルによって比較した。なお、ＰＣＴの測定条件は、実施例１と同様である。
図１１中の左図は、エッチングストッパ膜およびバリア絶縁膜として、Ｃｒｉｃｈ ＳｉＣＮ膜およびＳｉＣＮ膜をそれぞれ使用した。Ｃｒｉｃｈ ＳｉＣＮ膜の膜厚は３５ｎｍであり、ＳｉＣＮ膜の膜厚は１０ｎｍである。左図中の上方に位置するグラフがＰＣＴ後のプロファイルであり、下方に位置するグラフがＰＣＴ前のプロファイルを示している。
図１１中の右図は、エッチングストッパ膜およびバリア絶縁膜として、Ｃｒｉｃｈ ＳｉＣＮ膜およびＳｉＮ膜をそれぞれ使用した。Ｃｒｉｃｈ ＳｉＣＮ膜の膜厚は４２ｎｍであり、ＳｉＮ膜の膜厚は３ｎｍである。また、ＳｉＮ膜は、成膜後に窒化プラズマ処理を施している。右図中の上方に位置するグラフがＰＣＴ後のプロファイルであり、下方に位置するグラフがＰＣＴ前のプロファイルを示している。
図１１の左図に示すように、バリア絶縁膜がＳｉＣＮ膜の場合、バリア絶縁膜とＣｕ配線との界面において、酸素に由来した信号強度が増加していることが分かる。一方で、図１１の右図に示すように、バリア絶縁膜が窒化プラズマ処理を施したＳｉＮ膜の場合、バリア絶縁膜とＣｕ配線との界面において、酸素に由来した信号強度は増加していない。このように、窒化プラズマ処理を行ったＳｉＮ膜をバリア絶縁膜とした場合、バリア絶縁膜の透水性が低減され、配線への酸素濃度の侵入を抑制できることが分かる。
（実施例３）
実施例３として、実施例２に用いた二つの構造について、ＥＭ特性、ＴＤＤＢ特性、およびＳＩＶ特性を測定した。
ＥＭ特性については、バリア絶縁膜が窒化プラズマ処理を施したＳｉＮ膜の場合、バリア絶縁膜がＳｉＣＮ膜の場合と比べて、ＭＴＴＦ（Ｍｅａｎ Ｔｉｍｅ Ｔｏ Ｆａｉｌｕｒｅ）における寿命が５倍改善した。
ＴＤＤＢ特性については、バリア絶縁膜が窒化プラズマ処理を施したＳｉＮ膜の場合、バリア絶縁膜がＳｉＣＮ膜の場合と比べて、ＭＴＴＦにおける寿命が５０倍改善した。
ＳｉＶ特性については、６６ｎｍ〜３μｍの上層配線および下層配線間における不良を、１７５℃にホールドした条件において測定した。バリア絶縁膜がＳｉＣＮ膜である場合、不良が発生した。一方で、バリア絶縁膜が窒化プラズマ処理を施したＳｉＮ膜である場合、１０００時間経過後においても不良が発生しなかった。
（実施例４）
実施例４としては、ＳｉＮ膜を３ｎｍ×３３回積層してなる積層膜に対し窒化プラズマ処理を行った場合と窒化プラズマ処理を行っていない場合とにおいて、ＳｉＮ膜における電流密度−電圧特性、およびＦＴＩＲによるＳｉ−Ｎ結合のピーク位置を測定した。
図１２は、実施例４に係るＳｉＮ膜の電流密度−電圧特性を示すグラフである。図１２に示すように、窒化プラズマ処理を行っていない場合と比較して、窒化プラズマ処理を行った場合は、ＳｉＮ膜におけるリーク電流を低減されている。窒化プラズマ処理を行った場合、窒化プラズマ処理を行っていない場合と比較して、３ＭＶ／ｃｍでは、２桁のリーク電流が抑制された。
図１３は、実施例４に係るＳｉＮ膜のＦＴＩＲによって測定されたＳｉ−Ｎ結合のピーク位置を示すグラフである。図１３に示すように、窒化プラズマ処理を行っていない場合、Ｓｉ−Ｎ結合のピーク位置は８４０ｃｍ−１である。これに対し、窒化プラズマ処理を行った場合、Ｓｉ−Ｎ結合のピーク位置は８５６ｃｍ−１である。この結果から、窒化プラズマ処理を行うことにより、Ｓｉ−Ｈ結合およびダングリングボンドが減少したことがわかる。理想のＳｉ３Ｎ４では８６０ｃｍ−１と想定されるため、窒化プラズマ処理によって良質な膜となっていることが推定される。ＳｉＮ膜をＥＳＲ分析すると、窒化プラズマ処理を行っていない場合、ダングリングボンドに起因したスピン密度は５．８Ｅ１７ｓｐｉｎｓ／ｃｍ３であった。これに対し、窒化プラズマ処理を行った場合、ダングリングボンドに起因したスピン密度は、検出限界である１Ｅ１７ｓｐｉｎｓ／ｃｍ３以下であった。
（実施例５）
図１４は、実施例５に係るＳｉＮ膜のＦＴＩＲによって測定されたＳｉ−Ｎ結合のピーク位置を示すグラフである。実施例５としては、窒化プラズマ処理を行ったＳｉＮ膜の膜厚が３〜５ｎｍである場合のＳｉ−Ｎ結合のピーク位置を測定した。図１４に示すように、ＳｉＮ膜の膜厚が増加するにつれ、Ｓｉ−Ｎ結合のピークを示す波数は減少している。ＳｉＮ膜の膜厚が３ｎｍで８５０ｃｍ−１、３．５ｎｍで８４６ｃｍ−１、４ｎｍで８４５ｃｍ−１、５ｎｍで８３８ｃｍ−１であった。これは、膜厚が増加するにつれ、ＳｉＮ膜中のＳｉ−Ｈ結合やダングリングボンドが増加していることを示している。デバイス的に許容されるのは４ｎｍ以下であり、この場合のＳｉ−Ｎ結合のピーク位置は８４５ｃｍ−１と対応する。
このように、本発明によれば、信頼性の高い半導体装置を提供することができることが分かる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以下、参考形態の例を付記する。
１．第１の層間絶縁膜と、
前記第１の層間絶縁膜中に設けられた配線と、
前記第１の層間絶縁膜上および前記配線上に設けられたＳｉＮ膜と、
を備え、
ＦＴＩＲによって測定した前記ＳｉＮ膜のＳｉ−Ｎ結合のピーク位置が８４５ｃｍ −１ 以上８６０ｃｍ −１ 以下である半導体装置。
２．第１の層間絶縁膜と、
前記第１の層間絶縁膜中に設けられた配線と、
前記第１の層間絶縁膜上および前記配線上に設けられたＳｉＮ膜と、
を備え、
ＸＰＳによって測定した前記ＳｉＮ膜の組成比Ｎ／Ｓｉが０．９以上４／３以下である半導体装置。
３．第１の層間絶縁膜と、
前記第１の層間絶縁膜中に設けられた配線と、
前記第１の層間絶縁膜上および前記配線上に設けられたＳｉＮ膜と、
を備え、
前記ＳｉＮ膜中における、ダングリングボンドに起因したスピン密度が１Ｅ１７ｓｐｉｎｓ／ｃｍ ３ 以下である半導体装置。
４．１．ないし３．いずれか１項に記載の半導体装置において、
前記配線は、
Ｃｕと、添加金属材料であるＡｌ、Ｍｎ、Ｔｉ、Ｓｎ、Ｍｇ、Ｓｉ、またはＺｒからなり、
前記ＳｉＮ膜と接する面において、前記添加金属材料が偏析してなる添加金属偏析層を有する半導体装置。
５．１．ないし４．いずれか１項に記載の半導体装置において、
前記ＳｉＮ膜の膜厚は、１ｎｍ以上４ｎｍ以下である半導体装置。
６．１．ないし５．いずれか１項に記載の半導体装置において、
前記ＳｉＮ膜は、上面において他の部分よりも窒素濃度が高い半導体装置。
７．１．ないし６．いずれか１項に記載の半導体装置において、
前記配線は、
側面および下面をバリアメタル膜によって覆われており、
前記バリアメタル膜との界面において、他の部分よりも水素濃度が高い半導体装置。
８．１．ないし７．いずれか１項に記載の半導体装置において、
前記ＳｉＮ膜上に設けられたエッチングストッパ膜と、
前記エッチングストッパ膜上に設けられた第２の層間絶縁膜と、
をさらに備え、
前記エッチングストッパ膜は、前記第２の層間絶縁膜をエッチングする条件において前記第２の層間絶縁膜よりもエッチングレートが遅い半導体装置。
９．８．に記載の半導体装置において、
前記エッチングストッパ膜は、ＳｉＣＮ（ＳｉＣＮＨ）、ＳｉＣＯ（ＳｉＣＯＨ）、ＳｉＣＮＯ（ＳｉＣＮＯＨ）、ＳｉＣ（ＳｉＣＨ）、ＳｉＢ（ＳｉＢＨ）、ＳｉＢＮ（ＳｉＢＨＮ）、ＳｉＢＣ（ＳｉＢＣＨ）、ＳｉＢＣＮ（ＳｉＢＣＮＨ）、Ｃ−ｒｉｃｈ ＳｉＣＮ（ＳｉＣＮＨ）、Ｃ−ｒｉｃｈ ＳｉＣＯ（ＳｉＣＯＨ）、Ｃ−ｒｉｃｈ ＳｉＣＮＯ（ＳｉＣＮＯＨ）、Ｃ−ｒｉｃｈ ＳｉＣ（ＳｉＣＨ）、Ｃ−ｒｉｃｈ ＳｉＢＣ（ＳｉＢＣＨ）、およびＣ−ｒｉｃｈ ＳｉＢＣＮ（ＳｉＢＣＨＮ）の少なくとも一つによって構成される半導体装置。
１０．８．または９．に記載の半導体装置において、
前記エッチングストッパ膜の比誘電率が４以下である半導体装置。
１１．層間絶縁膜中に配線を設ける工程と、
前記第１の層間絶縁膜上および前記配線上に、ＳｉＮ膜を形成する工程と、
前記ＳｉＮ膜に対し、窒化増強処理を行う工程と、
を備える半導体装置の製造方法。
１２．１１．に記載の半導体装置の製造方法において、
前記配線は、Ｃｕと、添加金属材料であるＡｌ、Ｍｎ、Ｔｉ、Ｓｎ、Ｍｇ、Ｓｉ、またはＺｒからなり、
前記窒化増強処理を行う工程によって、前記配線のうち前記ＳｉＮ膜と接する面に、前記添加金属材料が偏析してなる添加金属偏析層が形成される半導体装置の製造方法。
１３．１１．または１２．に記載の半導体装置の製造方法において、
前記窒化増強処理は、プラズマＣＶＤである半導体装置の製造方法。
１４．１３．に記載の半導体装置の製造方法において、
前記ＳｉＮ膜を形成する工程は、プラズマＣＶＤによって行われ、
前記窒化増強処理を行う工程におけるプラズマＣＶＤのパワーは、前記ＳｉＮ膜を形成する工程におけるプラズマＣＶＤのパワーよりも高い半導体装置の製造方法。
１５．１１．または１２．に記載の半導体装置の製造方法において、
前記窒化増強処理は、窒素含有ガス雰囲気下における、ＥＢ処理またはＵＶ処理である半導体装置の製造方法。
１６．１１．ないし１５．いずれか１項に記載の半導体装置の製造方法において、
前記窒化増強処理を行う工程の後において、
前記ＳｉＮ膜上にエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜上に第２の層間絶縁膜を形成する工程と、
をさらに備え、
前記エッチングストッパ膜は、前記第２の層間絶縁膜をエッチングする条件において前記第２の層間絶縁膜よりもエッチングレートが遅い半導体装置の製造方法。
１０、１２ 層間絶縁膜
２０、２２ 配線
２４ ビア
２０１、２２１ シード膜
２０２、２２２ めっき膜
２０３、２２３ バリアメタル膜
３０、３２ ＳｉＮ膜
４０、４２ エッチングストッパ膜
５０、５２ 添加金属偏析層
６０ ハードマスク
６２、６４ 開口
７０ トランジスタ
８０ シリコン基板
１００ 半導体装置

Claims (14)

  1. 第１の層間絶縁膜と、
    前記第１の層間絶縁膜中に設けられた配線と、
    前記第１の層間絶縁膜上および前記配線上に設けられたＳｉＮ膜と、
    を備え、
    ＦＴＩＲによって測定した前記ＳｉＮ膜のＳｉ−Ｎ結合のピーク位置が８４５ｃｍ−１以上８６０ｃｍ−１以下であり、
    前記配線は、Ｃｕと、添加金属材料であるＡｌ、Ｍｎ、Ｔｉ、Ｓｎ、Ｍｇ、Ｓｉ、またはＺｒからなり、かつ前記ＳｉＮ膜と接する面において、前記添加金属材料が偏析してなる添加金属偏析層を有しており、
    前記添加金属偏析層は、酸化されている半導体装置。
  2. 第１の層間絶縁膜と、
    前記第１の層間絶縁膜中に設けられた配線と、
    前記第１の層間絶縁膜上および前記配線上に設けられたＳｉＮ膜と、
    を備え、
    ＸＰＳによって測定した前記ＳｉＮ膜の組成比Ｎ／Ｓｉが０．９以上４／３以下であり、
    前記配線は、Ｃｕと、添加金属材料であるＡｌ、Ｍｎ、Ｔｉ、Ｓｎ、Ｍｇ、Ｓｉ、またはＺｒからなり、かつ前記ＳｉＮ膜と接する面において、前記添加金属材料が偏析してなる添加金属偏析層を有しており、
    前記添加金属偏析層は、酸化されている半導体装置。
  3. 第１の層間絶縁膜と、
    前記第１の層間絶縁膜中に設けられた配線と、
    前記第１の層間絶縁膜上および前記配線上に設けられたＳｉＮ膜と、
    を備え、
    前記ＳｉＮ膜中における、ダングリングボンドに起因したスピン密度が１Ｅ１７ｓｐｉｎｓ／ｃｍ３以下であり、
    前記配線は、Ｃｕと、添加金属材料であるＡｌ、Ｍｎ、Ｔｉ、Ｓｎ、Ｍｇ、Ｓｉ、またはＺｒからなり、かつ前記ＳｉＮ膜と接する面において、前記添加金属材料が偏析してなる添加金属偏析層を有しており、
    前記添加金属偏析層は、酸化されている半導体装置。
  4. 請求項１ないし３いずれか１項に記載の半導体装置において、
    前記ＳｉＮ膜の膜厚は、１ｎｍ以上４ｎｍ以下である半導体装置。
  5. 請求項１ないし４いずれか１項に記載の半導体装置において、
    前記ＳｉＮ膜は、上面において他の部分よりも窒素濃度が高い半導体装置。
  6. 請求項１ないし５いずれか１項に記載の半導体装置において、
    前記配線は、
    側面および下面をバリアメタル膜によって覆われており、
    前記バリアメタル膜との界面において、他の部分よりも水素濃度が高い半導体装置。
  7. 請求項１ないし６いずれか１項に記載の半導体装置において、
    前記ＳｉＮ膜上に設けられたエッチングストッパ膜と、
    前記エッチングストッパ膜上に設けられた第２の層間絶縁膜と、
    をさらに備え、
    前記エッチングストッパ膜は、前記第２の層間絶縁膜をエッチングする条件において前記第２の層間絶縁膜よりもエッチングレートが遅い半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記エッチングストッパ膜は、ＳｉＣＮ（ＳｉＣＮＨ）、ＳｉＣＯ（ＳｉＣＯＨ）、ＳｉＣＮＯ（ＳｉＣＮＯＨ）、ＳｉＣ（ＳｉＣＨ）、ＳｉＢ（ＳｉＢＨ）、ＳｉＢＮ（ＳｉＢＨＮ）、ＳｉＢＣ（ＳｉＢＣＨ）、ＳｉＢＣＮ（ＳｉＢＣＮＨ）、Ｃ−ｒｉｃｈ ＳｉＣＮ（ＳｉＣＮＨ）、Ｃ−ｒｉｃｈ ＳｉＣＯ（ＳｉＣＯＨ）、Ｃ−ｒｉｃｈ ＳｉＣＮＯ（ＳｉＣＮＯＨ）、Ｃ−ｒｉｃｈ ＳｉＣ（ＳｉＣＨ）、Ｃ−ｒｉｃｈ ＳｉＢＣ（ＳｉＢＣＨ）、およびＣ−ｒｉｃｈ ＳｉＢＣＮ（ＳｉＢＣＨＮ）の少なくとも一つによって構成される半導体装置。
  9. 請求項７または８に記載の半導体装置において、
    前記エッチングストッパ膜の比誘電率が４以下である半導体装置。
  10. 層間絶縁膜中に配線を設ける工程と、
    前記第１の層間絶縁膜上および前記配線上に、ＳｉＮ膜を形成する工程と、
    前記ＳｉＮ膜に対し、窒化増強処理を行う工程と、
    を備え、
    前記配線は、Ｃｕと、添加金属材料であるＡｌ、Ｍｎ、Ｔｉ、Ｓｎ、Ｍｇ、Ｓｉ、またはＺｒからなり、
    前記窒化増強処理を行う工程によって、前記配線のうち前記ＳｉＮ膜と接する面に、前記添加金属材料が偏析してなる添加金属偏析層が形成され、
    前記添加金属偏析層は、酸化される半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、
    前記窒化増強処理は、プラズマＣＶＤである半導体装置の製造方法。
  12. 請求項１１に記載の半導体装置の製造方法において、
    前記ＳｉＮ膜を形成する工程は、プラズマＣＶＤによって行われ、
    前記窒化増強処理を行う工程におけるプラズマＣＶＤのパワーは、前記ＳｉＮ膜を形成する工程におけるプラズマＣＶＤのパワーよりも高い半導体装置の製造方法。
  13. 請求項１０に記載の半導体装置の製造方法において、
    前記窒化増強処理は、窒素含有ガス雰囲気下における、ＥＢ処理またはＵＶ処理である半導体装置の製造方法。
  14. 請求項１０ないし１３いずれか１項に記載の半導体装置の製造方法において、
    前記窒化増強処理を行う工程の後において、
    前記ＳｉＮ膜上にエッチングストッパ膜を形成する工程と、
    前記エッチングストッパ膜上に第２の層間絶縁膜を形成する工程と、
    をさらに備え、
    前記エッチングストッパ膜は、前記第２の層間絶縁膜をエッチングする条件において前記第２の層間絶縁膜よりもエッチングレートが遅い半導体装置の製造方法。
JP2011005834A 2011-01-14 2011-01-14 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5665557B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011005834A JP5665557B2 (ja) 2011-01-14 2011-01-14 半導体装置および半導体装置の製造方法
US13/324,925 US8749058B2 (en) 2011-01-14 2011-12-13 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011005834A JP5665557B2 (ja) 2011-01-14 2011-01-14 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012146909A JP2012146909A (ja) 2012-08-02
JP5665557B2 true JP5665557B2 (ja) 2015-02-04

Family

ID=46490172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011005834A Expired - Fee Related JP5665557B2 (ja) 2011-01-14 2011-01-14 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8749058B2 (ja)
JP (1) JP5665557B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349689B2 (en) * 2012-04-20 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices including conductive features with capping layers and methods of forming the same
US8742587B1 (en) * 2012-11-18 2014-06-03 United Microelectronics Corp. Metal interconnection structure
CN103311179B (zh) * 2013-05-14 2015-05-20 豪威科技(上海)有限公司 铜互连结构的制造方法及半导体结构
EP3809451A1 (en) * 2013-11-08 2021-04-21 Renesas Electronics Corporation Semiconductor device
KR102110247B1 (ko) * 2013-11-29 2020-05-13 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
KR20150092581A (ko) * 2014-02-05 2015-08-13 삼성전자주식회사 배선 구조물 및 그 형성 방법
CN105448810A (zh) * 2014-06-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
KR102351411B1 (ko) * 2014-09-26 2022-01-17 인텔 코포레이션 포토리소그래피 포이즈닝을 감소시키기 위한 산화 플라즈마 후처리를 위한 기술 및 연관된 구조체들
US9362239B2 (en) * 2014-10-21 2016-06-07 Globalfoundries Inc. Vertical breakdown protection layer
US10211148B2 (en) 2015-12-14 2019-02-19 International Business Machines Corporation Structural enhancement of Cu nanowires
US9892961B1 (en) * 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
US10276505B2 (en) 2017-03-08 2019-04-30 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
KR102217242B1 (ko) 2017-03-08 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10262942B2 (en) * 2017-07-27 2019-04-16 Globalfoundries Inc. Method of forming cobalt contact module and cobalt contact module formed thereby
US11031287B2 (en) * 2018-06-27 2021-06-08 Tokyo Electron Limited Fully self-aligned via with selective bilayer dielectric regrowth
US11769692B2 (en) * 2018-10-31 2023-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. High breakdown voltage inter-metal dielectric layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5582880A (en) * 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP4340040B2 (ja) * 2002-03-28 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP3637332B2 (ja) * 2002-05-29 2005-04-13 株式会社東芝 半導体装置及びその製造方法
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
JP4036299B2 (ja) * 2002-07-19 2008-01-23 シャープ株式会社 薄膜の形成方法および半導体デバイスの製造方法
JP2004253780A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置およびその製造方法
JP2005183635A (ja) * 2003-12-18 2005-07-07 Seiko Epson Corp 成膜方法、膜、電子部品および電子機器
US7585704B2 (en) * 2005-04-01 2009-09-08 International Business Machines Corporation Method of producing highly strained PECVD silicon nitride thin films at low temperature
CN101569003B (zh) * 2006-12-22 2011-02-16 日本电气株式会社 半导体装置及其制造方法
JP4400636B2 (ja) * 2007-03-01 2010-01-20 株式会社豊田中央研究所 バリア膜及びバリア膜の製造方法
JP2009182000A (ja) * 2008-01-29 2009-08-13 Panasonic Corp 半導体装置およびその製造方法
JP5394867B2 (ja) * 2009-09-17 2014-01-22 富士フイルム株式会社 ガスバリア膜およびガスバリアフィルム

Also Published As

Publication number Publication date
JP2012146909A (ja) 2012-08-02
US8749058B2 (en) 2014-06-10
US20120181694A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
JP5665557B2 (ja) 半導体装置および半導体装置の製造方法
US8125085B2 (en) Semiconductor device having wiring with oxide layer of impurity from the wiring
US7858519B2 (en) Integrated circuit and manufacturing method of copper germanide and copper silicide as copper capping layer
JP4454242B2 (ja) 半導体装置およびその製造方法
US7524755B2 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
US8134234B2 (en) Application of Mn for damage restoration after etchback
US7749892B2 (en) Embedded nano UV blocking and diffusion barrier for improved reliability of copper/ultra low K interlevel dielectric electronic devices
US8043957B2 (en) Semiconductor device, method for manufacturing semiconductor device and apparatus for manufacturing semiconductor
US8264046B2 (en) Synergy effect of alloying materials in interconnect structures
JP2007173511A (ja) 半導体装置の製造方法
KR20090097827A (ko) 반도체 장치 및 그 제조 방법
JP2009182000A (ja) 半導体装置およびその製造方法
JP4938222B2 (ja) 半導体装置
JP2004235548A (ja) 半導体装置およびその製造方法
JP2007027347A (ja) 半導体装置およびその製造方法
US7154179B2 (en) Semiconductor device
JP5930416B2 (ja) 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法
KR20090074510A (ko) 반도체 소자의 금속배선 및 그 형성방법
JP5358950B2 (ja) 半導体装置の製造方法及び半導体装置
JP4335932B2 (ja) 半導体装置製造およびその製造方法
KR20040108598A (ko) 반도체 장치의 제조 방법
US20060017166A1 (en) Robust fluorine containing Silica Glass (FSG) Film with less free fluorine
JP3843275B2 (ja) 半導体装置の製造方法
JP2008060316A (ja) 半導体装置
JP2009117666A (ja) 半導体装置の配線における絶縁膜構造および絶縁膜形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141209

R150 Certificate of patent or registration of utility model

Ref document number: 5665557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees