JP2008060316A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008060316A JP2008060316A JP2006235316A JP2006235316A JP2008060316A JP 2008060316 A JP2008060316 A JP 2008060316A JP 2006235316 A JP2006235316 A JP 2006235316A JP 2006235316 A JP2006235316 A JP 2006235316A JP 2008060316 A JP2008060316 A JP 2008060316A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- barrier metal
- wiring
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】タンタルからなるバリアメタル膜がダメージを抑制もしくは低減された低比誘電率層間絶縁膜に接して設けられているとともに、Taバリアメタル膜およびこれに覆われた導電体の接続不良も抑制されている半導体装置を提供する。
【解決手段】半導体装置26は、比誘電率が3以下の低比誘電率層間絶縁膜8、バリアメタル膜21、導電体22を具備する。低比誘電率層間絶縁膜8には、開口部17,20が形成されている。バリアメタル膜21は、開口部17,20の内側を覆って設けられているとともに結晶構造が互いに異なるα−Taおよびβ−Taを含むタンタルの膜からなり、かつ、α−Taとβ−Taとの組成比が低比誘電率層間絶縁膜8に接する部分において1以上5以下となっている。導電体22は、開口部17,20に形成されたバリアメタル膜21上に形成されている。
【選択図】 図15
【解決手段】半導体装置26は、比誘電率が3以下の低比誘電率層間絶縁膜8、バリアメタル膜21、導電体22を具備する。低比誘電率層間絶縁膜8には、開口部17,20が形成されている。バリアメタル膜21は、開口部17,20の内側を覆って設けられているとともに結晶構造が互いに異なるα−Taおよびβ−Taを含むタンタルの膜からなり、かつ、α−Taとβ−Taとの組成比が低比誘電率層間絶縁膜8に接する部分において1以上5以下となっている。導電体22は、開口部17,20に形成されたバリアメタル膜21上に形成されている。
【選択図】 図15
Description
本発明は、半導体装置の配線付近の部材の不具合を抑制する技術に係り、特に低比誘電率膜からなる層間絶縁膜、この低比誘電率層間絶縁膜に接して設けられたバリアメタル膜、およびこのバリアメタル膜により覆われたプラグや配線の不具合が抑制された半導体装置に関する。
近年、半導体デバイスの高性能化を妨げる大きな要因となっているRC遅延等を低減するために、層間絶縁膜や配線の材料を改良する技術が盛んに開発および研究されている。例えば、一般的な層間絶縁膜は、比誘電率が約4.0のSiO2 膜等により形成されている。このSiO2 膜に代えて、SiO2 膜よりも比誘電率が低い、いわゆる低比誘電率膜(low-k 膜)を層間絶縁膜の材料として用いる技術が試みられている。それとともに、配線の材料をアルミニウム(Al)から銅(Cu)に切り換える技術も試みられている。
銅は、アルミニウムに比べて比抵抗が約半分である、融点が高くエレクトロマイグレーションが実質的に起きない、さらにはストレスマイグレーションが起こり難い、等の長所を有している。ただし、銅は、拡散係数が大きくシリコン(Si)やシリコン酸化物(SiO2 )にとって最も有害な元素の一つである、CVD法による成膜やドライエッチングによる加工が非常に困難である、さらには層間絶縁膜の主な材料であるSiO2 膜との密着性が低い、等の短所も併せて有している。このような銅の長所を活かしつつ、銅の短所を排除して配線を形成することができる配線形成プロセスとしては、現在、ダマシンプロセスと称される埋め込みプロセスが主流となっている(例えば特許文献1参照)。
ダマシンプロセスにより配線を形成する場合、配線を設けるための配線形成用溝や、ヴィアプラグを設けるためのヴィアホールあるいはコンタクトプラグを設けるためのコンタクトホールを層間絶縁膜の内部に形成する必要がある。これら各ホールや溝は、通常、反応性イオンエッチング(Reactive Ion Etching:RIE)法を用いて層間絶縁膜を削ることにより形成される。この際、各ホールや溝の側壁部あるいは底部には、RIE工程で生成された不要な反応生成物が堆積する。この反応生成物は、通常、アッシングにより除去される。ところが、RIE工程やアッシングに用いられるガスには、O2 /Ar、O2 /CH4 、あるいはO2 /N2 等、酸素(O2 )を含むガスが用いられる場合が多い。このような酸素を含むガスは、層間絶縁膜にダメージを与えるおそれが高い。層間絶縁膜は、ダメージを受けるとその吸湿量が大きくなる。
また、前述した低比誘電率膜はその膜構造が多孔質(ポーラス)状となっており、SiO2 膜等の一般的な絶縁膜に比べて膜密度が小さい。このため、低比誘電率膜はSiO2 膜等に比べて膜構造が粗く、脆い。このような膜質を有する低比誘電率膜を用いて形成された層間絶縁膜は、前述したような酸素を含むガスを用いるアッシング工程において一般的な層間絶縁膜に比べてダメージを受け易い。また、低比誘電率膜は元々、より緻密な膜構造を有するSiO2 膜等に比べて吸湿性が高い。したがって、低比誘電率層間絶縁膜は、酸素によるダメージを受けると、その吸湿量が一般的な層間絶縁膜に比べて著しく大きくなる。
また、ダマシンプロセスにより配線を形成する場合、配線やプラグとなる金属膜が層間絶縁膜中に拡散したり、金属膜と層間絶縁膜との界面で密着不良が生じたりしないように、金属膜と層間絶縁膜との間にバリアメタル膜が設けられるのが一般的である。特に、銅は、前述したように拡散係数が大きくシリコンやシリコン酸化物にとって最も有害な元素の一つであるとともにSiO2 膜との密着性が低い、という問題を有している。当然、SiO2 膜よりも膜密度が小さく膜構造が粗い低比誘電率膜と銅との密着性は、SiO2 膜と銅の密着性に比べてより劣っている。したがって、銅を用いてプラグや配線を低比誘電率層間絶縁膜中に形成する場合、銅配線や銅プラグと低比誘電率層間絶縁膜との間にバリアメタル膜を設けることが必須となる。ところが、バリアメタル膜の下地層となる低比誘電率層間絶縁膜が前述したようにダメージを受けていると、バリアメタル膜の膜質が好ましくない状態で成膜されるおそれが高くなる。
例えば、銅を用いてプラグや配線を形成する場合、バリアメタル膜に用いられる材料としては、銅との相性の観点からタンタル(Ta)が最も有効とされている。このタンタルは、その結晶系または結晶構造に応じて、α−Taとβ−Taとの2種類に大別される。α−Taは結晶系が立方晶であるとともに、結晶構造が体心立方構造(body-centered cubic structure:bbc)となっている。これに対して、β−Taは結晶系が立方晶であるとともに、結晶構造が面心立方構造(face-centered cubic structure:fbc)もしくは六方最密充填構造(hexagonal close-packed structure:hcp)となっている。そして、スパッタリング法を用いる通常のバリアメタル膜の成膜工程により低比誘電率層間絶縁膜上にTa膜を成膜すると、α−Taとβ−Taとが混在するTa膜が成膜される。この際、低比誘電率層間絶縁膜が酸素によるダメージを受けてその吸湿量が大きくなっていると、吸湿した低比誘電率層間絶縁膜から酸素(O2 )や水分(H2O)がTa膜中に混入する。すると、Ta膜の低比誘電率層間絶縁膜との界面付近においてα−Taの成長が促進されて、Ta膜に含まれるα−Taの割合がβ−Taに比べて大きくなる。すなわち、Ta膜中のα−Taとβ−Taとの組成比を表すα−Ta/β−Taの値が大きくなる。
一般に、α−Taはβ−Taに比べて金属膜や絶縁膜との密着性が低い(例えば特許文献2、3参照)。そして、銅プラグと銅配線とが一体に形成されたデュアルダマシン銅配線においてTaバリアメタル膜と銅プラグとの密着性が低下していると、前記特許文献3の明細書中段落番号[0008]および図10(b)に記載されているように、銅プラグ形成後の熱処理工程においてTaバリアメタル膜と銅プラグとが剥離し易くなる。もし、Taバリアメタル膜と銅プラグとが剥離した場合には、銅プラグがこれよりも体積が大きい銅配線本体に吸い上げられて(引き寄せられて)、銅プラグの下方にボイドが発生する。すると、銅プラグと下層配線と間の導通が断たれて、上層配線と下層配線との間に接続不良が生じてしまう。
特開2005−244178号公報
特開2003−109956号公報
特開2003−68741号公報
本発明では、タンタル(Ta)からなるバリアメタル膜が酸素によるダメージを抑制もしくは低減された低比誘電率層間絶縁膜に接して設けられているとともに、Taバリアメタル膜およびこれに覆われた導電体の接続不良も抑制されている半導体装置を提供する。
前記課題を解決するために、本発明の一態様に係る半導体装置は、半導体基板上に設けられ、比誘電率が3以下である低比誘電率層間絶縁膜と、前記低比誘電率層間絶縁膜に形成された開口部と、前記開口部の内側を覆って設けられているとともに結晶構造が互いに異なるα−Taおよびβ−Taを含むタンタルの膜からなり、かつ、前記α−Taと前記β−Taとの組成比を表すα−Ta/β−Taが前記低比誘電率層間絶縁膜に接する部分において1以上5以下となっているバリアメタル膜と、前記開口部に形成された前記バリアメタル膜上に形成された導電体と、を具備することを特徴とするものである。
本発明によれば、タンタル(Ta)からなるバリアメタル膜が酸素によるダメージを抑制もしくは低減された低比誘電率層間絶縁膜に接して設けられているとともに、Taバリアメタル膜およびこれに覆われた導電体の接続不良も抑制されている半導体装置を提供することができる。
以下、本発明に係る各実施形態を図面を参照しつつ説明する。
(第1の実施の形態)
先ず、本発明に係る第1実施形態について図1〜図19を参照しつつ説明する。図1〜図15は、それぞれ本実施形態に係る半導体装置の製造方法を示す工程断面図である。図16は、本実施形態および本実施形態に対する比較例におけるエッチングの条件を表にして示す図である。図17は、本実施形態および本実施形態に対する比較例におけるエッチングのガス条件に対するTaバリアメタル膜の組成比の依存性をグラフにして示す図である。図18は、Taバリアメタル膜の組成比に対するヴィアプラグの歩留まりの依存性をグラフにして示す図である。図19は、Taバリアメタル膜の組成比に対するTaバリアメタル膜の比抵抗の依存性をグラフにして示す図である。
先ず、本発明に係る第1実施形態について図1〜図19を参照しつつ説明する。図1〜図15は、それぞれ本実施形態に係る半導体装置の製造方法を示す工程断面図である。図16は、本実施形態および本実施形態に対する比較例におけるエッチングの条件を表にして示す図である。図17は、本実施形態および本実施形態に対する比較例におけるエッチングのガス条件に対するTaバリアメタル膜の組成比の依存性をグラフにして示す図である。図18は、Taバリアメタル膜の組成比に対するヴィアプラグの歩留まりの依存性をグラフにして示す図である。図19は、Taバリアメタル膜の組成比に対するTaバリアメタル膜の比抵抗の依存性をグラフにして示す図である。
本実施形態においては、層間絶縁膜の一部が比誘電率が約3以下である低比誘電率膜を用いて形成されるとともに、層間絶縁膜中に2層以上にわたって設けられる配線のうち少なくとも1本の配線が低比誘電率膜中に設けられる多層配線構造を有し、かつ、配線やプラグが設けられる低比誘電率膜の酸素によるダメージが抑制もしくは低減されている半導体装置およびその製造方法について説明する。ひいては、配線やプラグと低比誘電率膜との間に設けられるバリアメタル膜、および低比誘電率膜中の配線やプラグの不具合が抑制された半導体装置およびその製造方法について説明する。以下、具体的かつ詳細に説明する。
先ず、図1に示すように、シリコンウェーハなどの半導体基板1上に、CVD(Chemical Vapor Deposition)法を用いて第1層目の層間絶縁膜2を設ける。この第1層目の層間絶縁膜2としては、比誘電率が約4.0であるSiO2 膜等の一般的な絶縁膜を成膜して構わない。続けて、フォトリソグラフィ法および反応性イオンエッチング法(Reactive Ion Etching:RIE)法を用いて、第1層目の層間絶縁膜2をその表面から所定の深さまで掘り下げる。これにより、後述する下層配線となる第1層目の配線5を形成するための第1の配線形成用凹部(下層配線形成用溝)3を第1層目の層間絶縁膜2内に形成する。
次に、図2に示すように、導電体からなる膜4を、スパッタリング法により下層配線形成用溝3が形成された第1層目の層間絶縁膜2の表面上に設ける。ここでは、導電体膜4としてタンタル(Ta)からなる膜を成膜する。このTa膜4は、下層配線5のためのバリアメタル膜(第1のバリアメタル膜)となる。続けて、同じくスパッタリング法により、下層配線5の基礎となる下地層5aを下層Taバリアメタル膜4の表面上に設ける。本実施形態では、下層配線5を銅(Cu)を用いて形成するので、下地層5aとして薄肉形状のCu膜を成膜する。また、後述するように、下層配線5の主要部分は、この薄肉形状のCu膜5aをシード層として電解めっき法により形成される。このため、Cu膜5aは下層Cuめっきシード層とも称される。
次に、図3に示すように、下層配線5の主要部分となる厚肉形状の下層Cuめっき膜5bを、電解めっき法により下層配線形成用溝3の内部を満たしつつ下層Cuめっきシード層5aの表面上に設ける。この下層Cuめっき膜5bは、スパッタリング法により成膜された下層Cuめっきシード層5aと一体になって下層Cu膜5を形成しつつ成膜される。
次に、図4に示すように、下層配線形成用溝3の外側の不要な下層Taバリアメタル膜4および下層Cu膜5を、化学的機械的研磨(Chemical Mechanical Polishing:CMP)法により研磨して除去する。これにより、下層Cu膜5からなる下層配線が、その表面を平坦化されるとともに側面および底面を下層Taバリアメタル膜4に覆われて下層配線形成用溝3の内部に埋め込まれる。これまでの工程により第1層目の層間絶縁膜2の内部に設けられた下層Cu配線(第1層目のCu配線)5および下層Taバリアメタル膜4は、まとめて下層Cu配線層(第1のCu配線層)6とも称される。
次に、図5に示すように、キャップ層7を、プラズマCVD法により下層Cu配線層6が埋め込まれた第1層目の層間絶縁膜2の表面上に設ける。このキャップ層7は、下層Cu配線5からのCuの拡散を抑制するバリアメタル層として機能する。あるいは、キャップ層7は、後述する上層配線となる第2層目の配線23などを設ける際に第1層目の層間絶縁膜2がエッチングされるのを防止するエッチングストッパ層として機能する。このような機能を果たすキャップ層7としては、例えばSiN膜、SiCN膜、あるいはSiC膜等を成膜すればよい。
次に、図6に示すように、キャップ層7の表面上に絶縁層8を形成する。ここでは、絶縁層8を下層絶縁層8aおよび上層絶縁層8bの2層からなる積層構造に形成する。具体的には、先ず、回転塗布法(スピンコート法)により、キャップ層7の表面上に下層絶縁層8aとしてのSiCO:H膜を成膜する。このSiCO:H膜8aは、その成膜段階における比誘電率が約2.4である、いわゆる低比誘電率膜(low-k 膜)である。続けて、同じく回転塗布法により、SiCO:H膜8aの表面上に上層絶縁層8bとして有機樹脂からなる絶縁膜を成膜する。ここでは、上層絶縁層8bとしてポリアリーレンエーテル(Poly-Arylene Ether:PAE)膜を成膜する。このPAE膜8bも、その成膜段階における比誘電率が約2.6であり、SiCO:H膜8aと同様の低比誘電率膜である。これにより、下層低比誘電率膜がSiCO:H膜8aからなるとともに上層低比誘電率膜がPAE膜8bからなる、2層構造の低比誘電率絶縁層8がキャップ層7の表面上に形成される。
後述するように、本実施形態では、上層配線23と、この上層配線23を下層Cu配線5に電気的に接続するためのプラグ(ヴィアプラグ)24とを一体に形成する。すなわち、本実施形態では、上層配線23をいわゆるデュアルダマシン配線として形成する。そして、PAE膜8bの内部には、上層配線23を埋め込むための開口部となる第2の配線形成用凹部(上層配線形成用溝)20の中間部から下部が形成される。それとともに、SiCO:H膜8aの内部には、ヴィアプラグ24を埋め込むための開口部となるヴィアホール(プラグ形成用孔、プラグ形成用凹部)17の下端部以外の部分が上層配線形成用溝20の下部(底部)に連通して形成される。これら上層配線形成用溝20およびヴィアホール17は、例えば周知のトリプルハードマスク法によって形成される。以下、具体的に説明する。
先ず、図7に示すように、マスク層9をPAE膜8b(低比誘電率絶縁層8)の表面上に設ける。このマスク層9は、上層配線形成用溝20およびヴィアホール17を形成する際のエッチング工程において用いられる。ここでは、マスク層9を、下層マスク層9a、中層マスク層9b、および上層マスク層9cの3層からなる積層構造に形成する。具体的には、先ず、PAE膜8bの表面上に下層マスク層としてのSiO2 膜9aを成膜する。続けて、このSiO2 膜9aの表面上に中層マスク層としてのSiN膜9bを成膜する。続けて、このSiN膜9bの表面上に上層マスク層としてのSiO2 膜9cを成膜する。これらSiO2 膜9a、SiN膜9b、およびSiO2 膜9cは、プラズマCVD法により順次積層されて成膜される。
次に、図8に示すように、通常のフォトリソグラフィ工程により、第1のCu配線層6の上方においてSiO2 膜9cをその膜厚方向に沿って貫通して、上層配線形成用溝20のパターンに対応する上層マスク層開口部10を形成する。図示を伴った詳しい説明は省略するが、この上層マスク層開口部10は、SiO2 膜9c上にエッチングマスク膜やフォトレジスト膜を設けた後、これら各膜に上層配線形成用溝20のパターンに対応する開口を形成し、さらにこれら各開口を通じてSiO2 膜9cをエッチングすることにより形成される。なお、上層マスク層開口部10を形成するのに用いたエッチングマスク膜やフォトレジスト膜は、上層マスク層開口部10が形成された後、SiO2 膜9cの表面上から剥離されて除去される。
続けて、同じく図示を伴った詳しい説明は省略するが、SiO2 膜9cの表面および上層マスク層開口部10により露出されたSiN膜9bの表面上に別のフォトレジスト膜を塗布法により設け、上層マスク層開口部10を一旦閉塞する。この後、通常のフォトリソグラフィ工程により、上層マスク層開口部10の上方において前記別のフォトレジスト膜をその膜厚方向に沿って貫通して、ヴィアホール17のパターンに対応する開口を形成する。
次に、図9に示すように、ヴィアホール17を形成するための基礎となる第1のヴィアホール形成用開口部11を、SiN膜9bおよびSiO2 膜9aをそれらの膜厚方向に沿って貫通して形成する。この第1のヴィアホール形成用開口部11は、前記別のフォトレジスト膜に形成されたヴィアホール17のパターンに対応する開口を通じてSiN膜9bおよびSiO2 膜9aをそれらの膜厚方向に沿って異方的にエッチングすることにより形成される。また、第1のヴィアホール形成用開口部11は、ドライエッチングの一種でありSiN膜9bおよびSiO2 膜9aに対して高い加工選択比(エッチング選択性)を有するRIE法により形成される。
続けて、同じくヴィアホール17を形成するための基礎となる第2のヴィアホール形成用開口部12を、第1のヴィアホール形成用開口部11の下方でPAE膜8bをその膜厚方向に沿って貫通して形成する。この第2のヴィアホール形成用開口部12は、PAE膜8bに対して高いエッチング選択性を有するRIE法により、第1のヴィアホール形成用開口部11を通じてPAE膜8bをその膜厚方向に沿って異方的にエッチングすることにより形成される。なお、これら第1および第2の各ヴィアホール形成用開口部11,12を形成するのに用いた前記別のフォトレジスト膜は、それら各開口部11,12が形成された後、SiO2 膜9cおよびSiN膜9bの表面上から剥離されて除去される。
続けて、上層マスク層開口部10に連通する中層マスク層開口部13を、SiN膜9bをその膜厚方向に沿って貫通して形成する。この中層マスク層開口部13は、SiN膜9bに対して高いエッチング選択性を有するRIE法により、SiO2 膜9cをマスクとして上層マスク層開口部10を通じてSiN膜9bをその膜厚方向に沿って異方的にエッチングすることにより形成される。この際、図9に示すように、SiN膜9bの1層下のSiO2 膜9aは、その表層部のうち中層マスク層開口部13内に露出される領域を若干エッチングされる。
次に、図10に示すように、中層マスク層開口部13に連通する下層マスク層開口部14を、SiO2 膜9aをその膜厚方向に沿って貫通して形成する。この下層マスク層開口部14は、SiO2 膜9aに対して高いエッチング選択性を有するRIE法により、SiN膜9bおよびこの上に設けられた図示しないフォトレジスト膜をマスクとして中層マスク層開口部13を通じてSiO2 膜9aをその膜厚方向に沿って異方的にエッチングすることにより形成される。下層マスク層開口部14は、上層配線形成用溝20の中間部から上部に相当する。
また、図10に示すように、下層マスク層開口部14を形成するのと併行して、第2のヴィアホール形成用開口部12に連通する第3のヴィアホール形成用開口部15を形成する。この第3のヴィアホール形成用開口部15は、第2のヴィアホール形成用開口部12の下方でSiCO:H膜8aをその膜厚方向に沿って貫通して形成される。また、この第3のヴィアホール形成用開口部15は、SiCO:H膜8aに対して高いエッチング選択性を有するRIE法により、第2のヴィアホール形成用開口部12を通じてSiCO:H膜8aをその膜厚方向に沿って異方的にエッチングすることにより形成される。この際、図10に示すように、SiO2 膜9cも併せてエッチングされてSiN膜9bの表面上から除去される。第3のヴィアホール形成用開口部15は、ヴィアホール17の下端部を除く部分に相当する。
次に、図11に示すように、第3のヴィアホール形成用開口部15に連通する第4のヴィアホール形成用開口部16を、第3のヴィアホール形成用開口部15の下方でキャップ層7をその膜厚方向に沿って貫通して形成する。この第4のヴィアホール形成用開口部16は、キャップ層7に対して高いエッチング選択性を有するRIE法により、第3のヴィアホール形成用開口部15を通じてキャップ層7をその膜厚方向に沿って異方的にエッチングすることにより形成される。第4のヴィアホール形成用開口部16は、ヴィアホール17の下端部に相当する。
これまでの工程により、第3のおよび第4の各ヴィアホール形成用開口部15,16からなるヴィアホール17がPAE膜8bおよびキャップ層7の内部に形成される。それとともに、下層Cu配線5の表面がヴィアホール17内に露出される。この際、図11に示すように、SiN膜9bおよび下層マスク層開口部14を形成する際にSiN膜9b上に設けられた図示しないフォトレジスト膜も併せてエッチングされて、SiO2 膜9aの表面上から除去される。そして、キャップ層7上に残されたSiCO:H膜8a、PAE膜8b、およびSiO2 膜9aは、第2層目の層間絶縁膜18となる。すなわち、第2層目の層間絶縁膜18は、その下層部が比誘電率が約3以下の低比誘電率絶縁層(低比誘電率層間絶縁膜)8により形成されているとともに、その上層部が比誘電率が約3より大きい一般的な絶縁層9により形成された2層構造を有している。
次に、図12に示すように、下層マスク層開口部14に連通する上層低比誘電率層開口部19を、PAE膜8bをその膜厚方向に沿って貫通して形成する。この上層低比誘電率層開口部19は、PAE膜8bに対して高いエッチング選択性を有するRIE法により、SiO2 膜9aをマスクとして下層マスク層開口部14を通じてPAE膜8bをその膜厚方向に沿って異方的にエッチングすることにより形成される。この際、SiCO:H膜8aはエッチングストッパ膜として機能する。上層低比誘電率層開口部19は、上層配線形成用溝20の中間部から下部に相当する。この後、これまでのRIE工程によって下層マスク層開口部14、上層低比誘電率層開口部19、第3のヴィアホール形成用開口部15、および第4のヴィアホール形成用開口部16内に生成された不要な反応生成物を、それら各開口部14,15,16,19内からウェットエッチングにより除去する。
これまでの工程により、下層マスク層開口部14および上層低比誘電率層開口部19からなる上層配線形成用凹部20が、第3および第4の各ヴィアホール形成用開口部15,16からなるヴィアホール17の上端部に連通されてSiO2 膜9aおよびPAE膜8bの内部に形成される。なお、本実施形態では、これまでに行った各RIE工程のうち、少なくとも第1〜第4の各ヴィアホール形成用開口部11,12,15,16、中層および下層の各マスク層開口部13,14、ならびに上層低比誘電率層開口部19を形成するRIE工程においては、窒素と水素が混合されたN2 /H2 ガスやアンモニウムガス(NH3 ガス)など、酸素(O2 )を含まないガスをRIE用のエッチングガスとして用いる。同様に、下層マスク層開口部14、上層低比誘電率層開口部19、第3のヴィアホール形成用開口部15、および第4のヴィアホール形成用開口部16の内部から不要な反応生成物を除去するウェットエッチング工程においても、酸素の含有量が低いか、または酸素が含まれていない薬液を用いるのが好ましい。
すなわち、本実施形態では、下層マスク層としてのSiO2 膜9aをPAE膜8bの表面上に成膜する工程を除いて、SiCO:H膜8aやPAE膜8bが露出した状態で行われる処理や、SiCO:H膜8aやPAE膜8bを露出させる処理を、酸素原子、酸素分子、酸素イオン、あるいは酸素原子を含んだ物質等が実質的に殆ど存在しない、いわゆる酸素フリーの雰囲気下で行う。これにより、低比誘電率膜であるSiCO:H膜8aやPAE膜8bが酸素によるダメージを受けるおそれを抑制もしくは低減させる。
ただし、たとえ本実施形態のように酸素フリーの雰囲気下で上層配線形成用凹部20やヴィアホール17を形成したとしても、SiCO:H膜8aおよびPAE膜8bは厳密には若干のダメージを受けてしまう。前述したように、SiCO:H膜8aは、その成膜段階における比誘電率が約2.4である。同様に、PAE膜8bは、その成膜段階における比誘電率が約2.6である。本発明者らが調べた結果によれば、本実施形態のように酸素フリーの雰囲気下で上層配線形成用凹部20やヴィアホール17を形成した場合、SiCO:H膜8aおよびPAE膜8bの比誘電率は約3付近まで上昇するが、3は越えないことが分かった。すなわち、本実施形態によれば、SiCO:H膜8aおよびPAE膜8bは、それらの成膜段階のみならず、上層配線形成用凹部20やヴィアホール17が形成された後においても、良質な低比誘電率膜の状態を維持できることが分かった。
これに対して、背景技術のように酸素を含む雰囲気下で上層配線形成用凹部20やヴィアホール17を形成した場合、SiCO:H膜8aおよびPAE膜8bの比誘電率は3を大きく越えることが分かった。すなわち、背景技術によれば、SiCO:H膜8aおよびPAE膜8bは、上層配線形成用凹部20やヴィアホール17が形成される際に酸素によるダメージを受けて、上層配線形成用凹部20やヴィアホール17が形成された後では、もはや低比誘電率膜とは呼べない程度にその膜質が劣化することが分かった。
なお、第1〜第4の各ヴィアホール形成用開口部11,12,15,16、中層および下層の各マスク層開口部13,14、ならびに上層低比誘電率層開口部19を形成する際のRIE工程の実施条件は、後に図16〜図19を参照しつつ詳細に説明する。
次に、図13に示すように、前述した下層Taバリアメタル膜4を形成する場合と同様にスパッタリング法を用いて、上層配線23用のTaバリアメタル膜(第2のTaバリアメタル膜)21を設ける。この上層Taバリアメタル膜21は、ヴィアホール17および上層配線形成用溝20が形成された第2層目の層間絶縁膜18の表面、ならびにヴィアホール17内に露出されたキャップ層7および下層Cu配線5の表面上に設けられる。また、上層Taバリアメタル膜21の成膜工程は、約160℃以下の低温にて行われる。これまでの工程により、互いに結晶構造が異なるα−Taおよびβ−Taを含むとともに、それらの組成比を表すα−Ta/β−Taが少なくとも低比誘電率膜であるSiCO:H膜8aやPAE膜8bに接する部分において1以上5以下となっている上層Taバリアメタル膜21を成膜することができる。
続けて、前述した下層Cuめっきシード層5aを形成する場合と同様にスパッタリング法を用いて、上層配線23およびヴィアプラグ24の基礎となる下地層22aを上層Taバリアメタル膜21の表面上に設ける。上層配線23およびヴィアプラグ24は、下層Cu配線5と同様に銅(Cu)を用いて形成される。それとともに、上層配線23およびヴィアプラグ24の主要部分は、下層Cu配線5の主要部分と同様に下地層22aをシード層とする電解めっき法により形成される。したがって、ここでは下地層22aとして薄肉形状の上層Cuめっきシード層を成膜する。この上層Cuめっきシード層22aは、上層Taバリアメタル膜21を成膜した後、半導体基板1の温度を約−15℃に設定するとともに真空を破ることなく、上層Taバリアメタル膜21に連続して積層されて成膜される。なお、上層Taバリアメタル膜21および上層Cuめっきシード層22aは、PVD(Physical Vapor Deposition)法の中でも特に高指向性PVD法であるバイアススパッタリング法またはロングスロースパッタリング法、あるいはそれらを組み合わせた工程により成膜されることが好ましい。
次に、図14に示すように、上層配線23およびヴィアプラグ24の主要部分となる厚肉形状の上層Cuめっき膜22bを、電解めっき法によりヴィアホール17および上層配線形成用溝20の内部を満たしつつ上層Cuめっきシード層22aの表面上に設ける。この上層Cuめっき膜22bは、スパッタリング法により成膜された上層Cuめっきシード層22aと一体になって上層Cu膜22を形成しつつ成膜される。
次に、図15に示すように、上層配線形成用溝20の外側の不要な上層Taバリアメタル膜21および上層Cu膜22を、CMP法により研磨して除去する。これにより、上層Cu膜22からなる上層配線23が、その表面を平坦化されるとともに上層Taバリアメタル膜21に覆われて上層配線形成用溝20の内部に埋め込まれる。それとともに、上層Cu膜22からなるヴィアプラグ24が、上層配線23と一体に形成されつつ上層Taバリアメタル膜21に覆われてヴィアホール17の内部に埋め込まれる。すなわち、Cuヴィアプラグ24と一体のデュアルダマシン構造からなる上層Cu配線23が、上層Taバリアメタル膜21に覆われて第2層目の層間絶縁膜18の内部に埋め込まれる。これまでの工程により形成された上層Cu配線(第2層目のCu配線)23、Cuヴィアプラグ24、および上層Taバリアメタル膜21は、まとめて上層Cu配線層(第2のCu配線層)25とも称される。
この後、図示を伴う具体的かつ詳細な説明は省略するが、ボンディング工程やパッケージング工程等の所定の工程を経ることにより、図15に示す所望の構成を有する半導体装置26を得る。すなわち、比誘電率が約3以下である低比誘電率絶縁層8により下層部を構成された第2層目の層間絶縁膜18内に酸素を実質的に含まない雰囲気下で処理された上層配線形成用溝20およびヴィアホール17が形成されているとともに、これら上層配線形成用溝20およびヴィアホール17の内側を覆って結晶構造が互いに異なるα−Taおよびβ−Taを含む上層Taバリアメタル膜21が設けられており、かつ、上層Taバリアメタル膜21中のα−Taとβ−Taとの組成比を表すα−Ta/β−Taが低比誘電率絶縁層8に接する部分において約1以上5以下となっている半導体装置26を得る。
次に、図16〜図19を参照しつつ、本発明者等が行った試験およびその結果について説明する。具体的には、RIE工程の実施条件を変化させて前述した第1〜第4の各ヴィアホール形成用開口部11,12,15,16、中層および下層の各マスク層開口部13,14、ならびに上層低比誘電率層開口部19を形成した場合の、SiCO:H膜8a、PAE膜8b、上層Taバリアメタル膜21、およびCuヴィアプラグ24などの状態を調べた結果について説明する。
先ず、図16には、本実施形態および本実施形態に対する比較例におけるRIE工程の実施条件をそれぞれ表にして示す。図16中、酸素を含まないNH3 ガスまたはN2 /H2 ガスを用いる場合の実施条件が、本実施形態に係るRIE工程の実施条件である。これに対して、図16中、酸素を含むO2 /CH4 ガスまたはO2 /Arガスを用いる場合の実施条件が、本実施形態に対する比較例としての背景技術に係るRIE工程の実施条件である。これら各実施条件の下、本発明者等は、前述した工程に沿って第1〜第4の各ヴィアホール形成用開口部11,12,15,16、中層および下層の各マスク層開口部13,14、ならびに上層低比誘電率層開口部19を形成した。続けて、それら各開口部11,12,13,14,15,16,19に基づいて形成された上層配線形成用溝20およびヴィアホール17の内側を覆って、上層Taバリアメタル膜21を設けた。上層Taバリアメタル膜21の一部は、低比誘電率膜であるSiCO:H膜8aおよびPAE膜8bに接触している。
前述したように、タンタル(Ta)は、その結晶系または結晶構造に応じて、α−Taとβ−Taとの2種類に大別される。α−Ta膜はβ−Ta膜に比べて金属膜や絶縁膜等の他の部材との密着性が低い。スパッタリング法を用いる通常のバリアメタル膜の成膜工程により低比誘電率膜であるSiCO:H膜8aおよびPAE膜8b上に上層Taバリアメタル膜21を成膜すると、α−Taとβ−Taとが混在する上層Taバリアメタル膜21が成膜される。この際、下地層であるSiCO:H膜8aおよびPAE膜8bがRIE工程などにおいて酸素によるダメージを受けて吸湿していると、上層Taバリアメタル膜21内にSiCO:H膜8aおよびPAE膜8bから酸素(O2 )や水分(H2O)が混入する。すると、上層Taバリアメタル膜21のSiCO:H膜8aおよびPAE膜8bとの界面付近においてα−Taの成長が促進される。すなわち、SiCO:H膜8aおよびPAE膜8bがダメージを受けていると、上層Taバリアメタル膜21に含まれるα−Taの割合が大きくなり、上層Taバリアメタル膜21中のα−Taとβ−Taとの組成比を表すα−Ta/β−Taの値が大きくなる。この上層Taバリアメタル膜21中の組成比α−Ta/β−Taは、X線結晶構造解析法の一種であるθ/2θスキャン法によって調べることができる。
Ta膜中のα−Taおよびβ−Taのそれぞれの含有量は、それら各結晶のθ/2θスキャン法による反射の強度のピークに比例する。α−Taの結晶のθ/2θスキャン法による反射の強度のピークは、結晶の(0 1 1)面に対して現れる。また、β−Taの結晶のθ/2θスキャン法による反射の強度のピークは、結晶の(0 0 2)面に対して現れる。すなわち、Ta膜中のα−Taおよびβ−Taの組成比α−Ta/β−Taは、それら各結晶のθ/2θスキャン法による反射のピークの相対強度を表すα−Ta(0 1 1)/β−Ta(0 0 2)として検出される。したがって、α−Taの結晶の(0 1 1)面およびβ−Taの結晶の(0 0 2)面のそれぞれに対するθ/2θスキャン法による反射のピークの相対強度α−Ta(0 1 1)/β−Ta(0 0 2)を調べることにより、上層Taバリアメタル膜21中のα−Taおよびβ−Taの組成比α−Ta/β−Taを把握することができる。
本発明者等は、上層Taバリアメタル膜21のうち、RIEガスが最も接触し易く、酸素によるダメージを最も受け易い上層配線形成用溝20の底部を形成しているSiCO:H膜8aの上面上の上層Taバリアメタル膜21に対してθ/2θスキャン法を行い、相対強度α−Ta(0 1 1)/β−Ta(0 0 2)を調べた。この結果を図17に示す。図17に示すグラフの横軸は、図16に示す各RIEガスの種類を表す。また、図17に示すグラフの縦軸は、図16に示す各RIE工程の実施条件に基づいて形成された上層配線形成用溝20およびヴィアホール17の内側に設けられた上層Taバリアメタル膜21のうち、上層配線形成用溝20の底部を形成しているSiCO:H膜8aの上面上の上層Taバリアメタル膜21に対するθ/2θスキャン法による相対強度α−Ta(0 1 1)/β−Ta(0 0 2)の大きさを表す。
図17に示すグラフによれば、N2 /H2 ガスまたはNH3 ガスを用いるRIEガス条件の下で形成された上層配線形成用溝20およびヴィアホール17内に設けられた上層Taバリアメタル膜21では、SiCO:H膜8aの表面上におけるα−Ta(0 1 1)/β−Ta(0 0 2)の値が約1〜4の間の低い値に収まっている。これに対して、O2 /CH4 ガスまたはO2 /Arガスを用いるRIEガス条件の下で形成された上層配線形成用溝20およびヴィアホール17内に設けられた上層Taバリアメタル膜21では、SiCO:H膜8aの表面上におけるα−Ta(0 1 1)/β−Ta(0 0 2)の値が6よりも大きくなっている。すなわち、酸素を含まないRIEガスを用いて加工された本実施形態に係るSiCO:H膜8aおよびPAE膜8b上に設けられた上層Taバリアメタル膜21は、酸素を含むRIEガスを用いて加工された背景技術に係るSiCO:H膜8aおよびPAE膜8b上に設けられた上層Taバリアメタル膜21に比べて、膜中に含まれるα−Taの割合が低減されていることが分かる。
前述したように、Taバリアメタル膜21中に含まれるα−Taの割合が大きいということは、Taバリアメタル膜21の下地層であるSiCO:H膜8aおよびPAE膜8bが受けているダメージが大きいということである。したがって、図17に示すグラフによれば、酸素を含まないRIEガスを用いて上層配線形成用溝20およびヴィアホール17が形成された本実施形態に係るSiCO:H膜8aおよびPAE膜8bは、酸素を含むRIEガスを用いて上層配線形成用溝20およびヴィアホール17が形成された背景技術に係るSiCO:H膜8aおよびPAE膜8bに比べて、酸素によるダメージが低減されており、かつ、吸湿量も少なくなっていることが分かる。
また、前述したように、α−Ta膜はβ−Ta膜に比べて金属膜や絶縁膜等の他の部材との密着性が低い。したがって、図17に示すグラフによれば、酸素を含まないRIEガスを用いて加工された本実施形態に係るSiCO:H膜8aおよびPAE膜8b上に設けられた上層Taバリアメタル膜21は、酸素を含むRIEガスを用いて加工された背景技術に係るSiCO:H膜8aおよびPAE膜8b上に設けられた上層Taバリアメタル膜21に比べて、SiCO:H膜8aやPAE膜8b、あるいは上層Cu配線23やCuヴィアプラグ24との密着性が向上されていることが分かる。
このように、本実施形態によれば、低比誘電率絶縁層8を構成するSiCO:H膜8aおよびPAE膜8bに酸素によるダメージを殆ど与えることなく、上層配線形成用溝20およびヴィアホール17を形成することができる。すなわち、本実施形態によれば、上層配線形成用溝20およびヴィアホール17を形成するRIE工程の前後において、SiCO:H膜8aおよびPAE膜8bの膜質を良好な状態に保つことができる。また、本実施形態によれば、SiCO:H膜8aおよびPAE膜8bのみならず、これらを下地層とする上層Taバリアメタル膜21も、良好な状態で成膜することができる。また、本実施形態によれば、SiCO:H膜8a、PAE膜8b、および上層Taバリアメタル膜21の膜質を良好な状態に保持して、それら各膜8a,8b,21同士の界面における密着性も向上させることができる。さらには、本実施形態によれば、良質な上層Taバリアメタル膜21を成膜して、上層Taバリアメタル膜21に覆われる上層Cu配線23およびCuヴィアプラグ24の劣化も防ぐことができる。ひいては、上層Taバリアメタル膜21と上層Cu配線23およびCuヴィアプラグ24との界面における密着性も向上させることができる。
次に、図18には、上層Taバリアメタル膜21の組成比に対するCuヴィアプラグ24の歩留まりの依存性をグラフにして示す。具体的には、図18に示すグラフの横軸は、先に参照した図17に示すグラフの縦軸と同様に、上層配線形成用溝20およびヴィアホール17内に設けられた上層Taバリアメタル膜21のうち、上層配線形成用溝20の底部を形成しているSiCO:H膜8aの上面上の上層Taバリアメタル膜21に対するθ/2θスキャン法による相対強度α−Ta(0 1 1)/β−Ta(0 0 2)の値を表す。また、図18に示すグラフの縦軸は、相対強度α−Ta(0 1 1)/β−Ta(0 0 2)がそれぞれ異なる複数の上層Taバリアメタル膜21上にCuヴィアプラグ24を設けた場合の、Cuヴィアプラグ24付近の電気的特性不良の発生率を表す。
図18に示すグラフから明らかなように、上層Taバリアメタル膜21の相対強度α−Ta(0 1 1)/β−Ta(0 0 2)が約1〜2の低い値では、Cuヴィアプラグ24の歩留まりは約90%〜100%の高い値となっている。すなわち、膜中のα−Taの割合が低い良質な上層Taバリアメタル膜21上にCuヴィアプラグ24を設けた場合には、Cuヴィアプラグ24の吸い上げやボイドの発生等のCuヴィアプラグ24付近の電気的特性不良は殆ど発生しないことが分かる。これに対して、上層Taバリアメタル膜21の相対強度α−Ta(0 1 1)/β−Ta(0 0 2)が約6より大きい値では、Cuヴィアプラグ24の歩留まりは略0%という極めて低い値となっている。すなわち、膜中のα−Taの割合が高い上層Taバリアメタル膜21上にCuヴィアプラグ24を設けた場合には、Cuヴィアプラグ24の吸い上げやボイドの発生等のCuヴィアプラグ24付近の電気的特性不良が略100%の確率で発生することが分かる。
前述したように、もし上層Taバリアメタル膜21とCuヴィアプラグ24との密着性が低下していると、Cuヴィアプラグ24形成後の熱処理工程において上層Taバリアメタル膜21とCuヴィアプラグ24とが剥離し易くなる。そして、上層Taバリアメタル膜21とCuヴィアプラグ24とが剥離すると、Cuヴィアプラグ24がこれよりも体積が大きい上層Cu配線23に吸い上げられて(引き寄せられて)、ヴィアホール17の内部でCuヴィアプラグ24の下方にボイドが発生してしまう。この結果、Cuヴィアプラグ24と下層Cu配線5と間の導通が断たれてしまう。ひいては、上層Cu配線23と下層Cu配線5との間に接続不良等の欠陥が生じてしまう。
ところが、本実施形態によれば、先に図17を参照しつつ説明したように、上層Taバリアメタル膜21のうち、RIEガスが最も接触し易く、酸素によるダメージを最も受け易い上層配線形成用溝20の底部を形成しているSiCO:H膜8aの上面上の上層Taバリアメタル膜21のα−Ta(0 1 1)/β−Ta(0 0 2)の値が約1〜4の間の低い値に収まっている。したがって、上層Taバリアメタル膜21とSiCO:H膜8aおよびPAE膜8bとの間の密着性は全体的に向上されている。これにより、上層Taバリアメタル膜21とSiCO:H膜8aおよびPAE膜8bとの界面において加熱処理による膜剥がれが生じるおそれは殆どない。また、本実施形態によれば、上層Taバリアメタル膜21と上層Cu配線23およびCuヴィアプラグ24との間の密着性も向上されている。これにより、上層Taバリアメタル膜21とCuヴィアプラグ24との剥離に起因するCuヴィアプラグ24の吸い上げやボイドの発生が生じるおそれも殆どない。
また、本実施形態によれば、上層Taバリアメタル膜21とSiCO:H膜8aおよびPAE膜8bとの間の密着性が向上されているので、CMP工程において上層Taバリアメタル膜21とSiCO:H膜8aおよびPAE膜8bとの界面で膜剥がれが生じるおそれも殆どない。同様に、本実施形態によれば、上層Taバリアメタル膜21と上層Cu配線23およびCuヴィアプラグ24との間の密着性も向上されているので、CMP工程において上層Taバリアメタル膜21と上層Cu配線23およびCuヴィアプラグ24との界面で膜剥がれが生じるおそれも殆どない。ひいては、CMP工程において、下層Cu配線5、上層Taバリアメタル膜21、上層Cu配線23、およびCuヴィアプラグ24のそれぞれの間で接続不良が生じるおそれも殆どない。
また、本発明者等が調べた結果によれば、一旦成膜が終了した上層Taバリアメタル膜21の組成比は、上層Taバリアメタル膜21の成膜後の熱履歴によっても変化することなく、略成膜終了時の値のまま保持されることが分かった。したがって、一旦良好な膜質で成膜された上層Taバリアメタル膜21の膜質が後の加熱処理によって劣化するおそれは殆どない。また、上層Taバリアメタル膜21と、SiCO:H膜8a、PAE膜8b、上層Cu配線23、およびCuヴィアプラグ24との間の密着性が、上層Taバリアメタル膜21の成膜後の加熱処理によって劣化するおそれも殆どない。同様に、上層Taバリアメタル膜21、上層Cu配線23、およびCuヴィアプラグ24の付近における電気的特性が、上層Taバリアメタル膜21の成膜後の加熱処理によって劣化するおそれも殆どない。
さらに、図示を伴う具体的かつ詳細な説明は省略するが、本発明者等がさらに調べた結果によれば、上層Taバリアメタル膜21の相対強度α−Ta(0 1 1)/β−Ta(0 0 2)が約5以下であれば、上層Taバリアメタル膜21とCuヴィアプラグ24との剥離に起因するCuヴィアプラグ24の吸い上げやボイドは殆ど発生しないことが分かった。すなわち、上層Taバリアメタル膜21の相対強度α−Ta(0 1 1)/β−Ta(0 0 2)が約5以下であれば、Cuヴィアプラグ24付近の電気的特性不良は殆ど発生しないことが分かった。先に図17を参照しつつ説明したように、本実施形態によれば、上層Taバリアメタル膜21のうちRIEガスが最も接触し易く、酸素によるダメージを最も受け易い、上層配線形成用溝20の底部を形成しているSiCO:H膜8aの上面上の上層Taバリアメタル膜21のα−Ta(0 1 1)/β−Ta(0 0 2)の値が約1〜4の間の低い値に収まっている。したがって、本実施形態によれば、Cuヴィアプラグ24の吸い上げやボイドの発生等の電気的特性不良がCuヴィアプラグ24付近に発生するおそれは殆どない。ひいては、上層Cu配線23と下層Cu配線5との間に接続不良が生じるおそれは殆どない。
次に、図19には、本実施形態に係るTaバリアメタル膜の組成比に対するTaバリアメタル膜の比抵抗の依存性をグラフにして示す。具体的には、図19に示すグラフの横軸は、先に参照した図18に示すグラフの横軸と同様に、上層配線形成用溝20およびヴィアホール17内に設けられた上層Taバリアメタル膜21のうち、上層配線形成用溝20の底部を形成しているSiCO:H膜8aの上面上の上層Taバリアメタル膜21に対するθ/2θスキャン法による相対強度α−Ta(0 1 1)/β−Ta(0 0 2)の値を表す。また、図18に示すグラフの縦軸は、相対強度α−Ta(0 1 1)/β−Ta(0 0 2)がそれぞれ異なる各上層Taバリアメタル膜21の比抵抗の大きさを表す。
図19に示すグラフから明らかなように、上層Taバリアメタル膜21の相対強度α−Ta(0 1 1)/β−Ta(0 0 2)が1よりも小さくなると、上層Taバリアメタル膜21の比抵抗ρの値が約180μΩcm以上という極めて高い値になる。上層Taバリアメタル膜21の比抵抗ρの値が約180μΩcm以上になると、上層Taバリアメタル膜21を介した上層Cu配線23およびCuヴィアプラグ24と下層Cu配線5との導通が実際の使用に耐え得ない程度に低くなる。すなわち、上層Taバリアメタル膜21の相対強度α−Ta(0 1 1)/β−Ta(0 0 2)が1より小さくなっても、α−Ta(0 1 1)/β−Ta(0 0 2)が5よりも大きくなった場合と同様に、上層Taバリアメタル膜21付近の電気的特性が劣化することが分かった。したがって、上層Taバリアメタル膜21の相対強度α−Ta(0 1 1)/β−Ta(0 0 2)は、1以上であることが好ましいことが分かった。
また、先に図17を参照しつつ説明したように、本実施形態によれば、上層Taバリアメタル膜21のうち、RIEガスが最も接触し易く、最も酸素によるダメージを受け易い上層配線形成用溝20の底部を形成しているSiCO:H膜8aの上面上の上層Taバリアメタル膜21のα−Ta(0 1 1)/β−Ta(0 0 2)の値が約1〜4の間の低い値に収まっている。すなわち、本実施形態の上層Taバリアメタル膜21の比抵抗ρの値は、約100μΩcm以上180μΩcm以下となっている。したがって、本実施形態によれば、比抵抗という観点からも、上層Cu配線23と下層Cu配線5との間に導通不良などの電気的特性不良が生じるおそれは殆どない。
次に、上層Taバリアメタル膜21の成膜工程を約160℃以下の低温にて行うことの効果について説明する。
上層Taバリアメタル膜21の成膜工程を約160℃以下の低温にて行うことにより、上層Taバリアメタル膜21を成膜する際に、温度や湿度等の雰囲気の変化に弱い低比誘電率膜であるSiCO:H膜8aやPAE膜8bが温度によるダメージを受けるおそれを殆どなくすことができる。これにより、熱履歴によるダメージを殆ど受けていない良好な膜質からなるSiCO:H膜8aやPAE膜8bを下地層として、良好な膜質からなる上層Taバリアメタル膜21を成膜することができる。
したがって、前述した本実施形態に係る工程によれば、上層Taバリアメタル膜21や、この上層Taバリアメタル膜21に覆われる上層Cu配線23およびCuヴィアプラグ24の電気的特性が劣化するおそれは殆どない。それとともに、上層Taバリアメタル膜21とSiCO:H膜8aおよびPAE膜8bとの界面における密着性も、上層Cu配線23およびCuヴィアプラグ24を第2層目の層間絶縁膜18内に埋め込む際のCMP工程において上層Taバリアメタル膜21がSiCO:H膜8aおよびPAE膜8bから剥がれない程度の強い状態に保持されている。
次に、Cuヴィアプラグ24と一体のデュアルダマシン構造からなる上層Cu配線23が埋め込まれた第2層目の層間絶縁膜18の特徴について説明する。
先ず、第2層目の層間絶縁膜18の下層側を構成している低比誘電率絶縁層8の上層側の低比誘電率であるPAE膜8bは、比誘電率がSiCO:H膜8aに比べて高い分、膜密度もSiCO:H膜8aに比べて大きく、SiCO:H膜8aよりも緻密な膜構造を有している。このため、PAE膜8bは、SiCO:H膜8aに比べて物理的(機械的)な外力や負荷に対して強く、また化学的な変化による影響も受け難い。すなわち、PAE膜8bは、SiCO:H膜8aに比べて他の膜との密着性が高く、また酸素などによるダメージを受け難い。このような膜質からなるPAE膜8bは、上層配線形成用溝20やヴィアホール17を形成するためのRIE工程や、上層Cu配線23やCuヴィアプラグ24を埋め込むためのCMP工程において、SiCO:H膜8aがダメージを受けるおそれを抑制もしくは低減する保護膜として機能する。
次に、第2層目の層間絶縁膜18の上層側を構成している一般的な絶縁膜であるSiO2 膜9aは、その比誘電率が約4.0であり、PAE膜8bやSiCO:H膜8aの比誘電率に比べて高い。そして、SiO2 膜9aは、その膜密度がPAE膜8bやSiCO:H膜8aの膜密度に比べて大きく、PAE膜8bやSiCO:H膜8aの膜密度よりも緻密な膜構造を有している。このため、SiO2 膜9aは、PAE膜8bやSiCO:H膜8aに比べて物理的(機械的)な外力や負荷に対して強く、また化学的な変化による影響も受け難い。すなわち、SiO2 膜9aは、PAE膜8bやSiCO:H膜8aに比べて他の膜との密着性が高く、また酸素などによるダメージを受け難い。このような膜質からなるSiO2 膜9aは、上層配線形成用溝20やヴィアホール17を形成するためのRIE工程や、上層Cu配線23やCuヴィアプラグ24を埋め込むためのCMP工程において、PAE膜8bやSiCO:H膜8aがダメージを受けるおそれを抑制もしくは低減する保護膜として機能する。
具体的には、PAE膜8bはその上面をSiO2 膜9aにより覆われている。このため、上層配線形成用溝20やヴィアホール17を形成するためのRIE工程において、PAE膜8bには、上層配線形成用溝20やヴィアホール17に露出される部分を除いてRIE用のエッチングガスが直接接触しない。この結果、PAE膜8b全体がRIE用のエッチングガスによってダメージを与えられて、吸湿量が大きくなるおそれは殆どない。
また、PAE膜8bよりも膜密度が小さく、よりダメージを受け易いSiCO:H膜8aは、SiO2 膜9aおよびSiO2 膜9aによりダメージを受けるおそれが抑制されたPAE膜8bによって覆われている。このため、上層配線形成用溝20やヴィアホール17を形成するためのRIE工程において、SiCO:H膜8aには、上層配線形成用溝20やヴィアホール17に露出される部分を除いてRIE用のエッチングガスが直接接触しない。この結果、SiCO:H膜8a全体がRIE用のエッチングガスによってダメージを与えられて、吸湿量が大きくなるおそれも殆どない。
また、SiO2 膜9aには、上層Cu配線23やCuヴィアプラグ24を埋め込むためのCMP工程において、上層Taバリアメタル膜21とともに外力や負荷が直接掛けられる。このため、SiO2 膜9aと上層Taバリアメタル膜21との密着性が低いと、CMP工程において上層Taバリアメタル膜21がSiO2 膜9aから剥離してしまうおそれが高くなる。ところが、SiO2 膜9aは、PAE膜8bやSiCO:H膜8aに比べてより緻密な膜構造を有しているので、上層Taバリアメタル膜21との密着性がPAE膜8bやSiCO:H膜8aに比べて高い。このため、CMP工程において上層Taバリアメタル膜21がSiO2 膜9aから剥離するおそれは殆どない。
さらに、上層Taバリアメタル膜21との密着性がSiO2 膜9aに比べて低いPAE膜8bおよびSiCO:H膜8aは、SiO2 膜9aよりも下層に設けられている。このため、CMP工程における外力や負荷はPAE膜8bおよびSiCO:H膜8aにはSiO2 膜9aを介して間接的にしか掛からない。その上、PAE膜8bよりも膜密度が小さく上層Taバリアメタル膜21との密着性がPAE膜8bよりも低いSiCO:H膜8aは、PAE膜8bよりも下層に設けられている。このため、CMP工程においてSiCO:H膜8aに掛かる外力や負荷は、PAE膜8bに掛かる外力や負荷に比べてより軽減されている。これにより、CMP工程において上層Taバリアメタル膜21がPAE膜8bおよびSiCO:H膜8aから剥離するおそれも殆どない。ひいては、PAE膜8bやSiCO:H膜8aよりもさらに下層に設けられており、CMP工程における外力や負荷がより掛かり難いキャップ層7や下層Cu配線5から上層Taバリアメタル膜21が剥離するおそれも殆どないのはもちろんである。
以上説明したように、この第1実施形態によれば、低比誘電率膜であるSiCO:H膜8aおよびPAE膜8bを含む第2層目の層間絶縁膜18中に上層配線形成用溝20およびヴィアホール17をRIE法により形成する際に、N2 /H2 ガスやNH3 ガスなど、酸素を含まないエッチングガスを用いる。この際、後工程において上層配線形成用溝20およびヴィアホール17の内側を覆って成膜される上層Taバリアメタル膜21のうち、SiCO:H膜8aおよびPAE膜8bに接する部分のα−Taとβ−Taとの組成比が1以上5以下となるようにRIE工程の実施条件を制御する。
これにより、SiCO:H膜8aおよびPAE膜8b中に上層配線形成用溝20およびヴィアホール17を形成する際に、SiCO:H膜8aおよびPAE膜8bを、酸素によるダメージを殆ど受けておらず、かつ、吸湿量が殆ど増大していない良好な状態に保つことができる。また、電気的特性不良が抑制されているとともに密着性が向上されている良好な膜質からなる上層Taバリアメタル膜21を成膜することができる。これらの結果、Cuヴィアプラグ24付近の膜剥がれや接続不良に起因する歩留まりの低下を抑制もしくは低減することができる。ひいては、上層Cu配線23およびCuヴィアプラグ24の材質の劣化や電気的特性の劣化も抑制もしくは低減することができる。
しかるに、本実施形態によれば、低比誘電率膜であるSiCO:H膜8aおよびPAE膜8bを含む第2層目の層間絶縁膜18、この層間絶縁膜18中に埋め込まれた上層Cu配線23およびCuヴィアプラグ24、ならびに上層Cu配線23およびCuヴィアプラグ24を覆って層間絶縁膜18中に埋め込まれた上層Taバリアメタル膜21を具備する半導体装置26全体の性能や信頼性、品質等を向上させて、高性能化を図ることができる。それとともに、そのような半導体装置26の不良発生率を抑制もしくは低減して、歩留まりや生産効率を向上させることができる。ひいては、半導体装置26を低コストで製造することができる。
(第2の実施の形態)
次に、本発明に係る第2実施形態について図20〜図25を参照しつつ説明する。図20〜図25は、それぞれ本実施形態に係る半導体装置の製造方法を示す工程断面図である。なお、前述した第1実施形態と同一部分には同一符号を付して、それらの詳しい説明を省略する。
次に、本発明に係る第2実施形態について図20〜図25を参照しつつ説明する。図20〜図25は、それぞれ本実施形態に係る半導体装置の製造方法を示す工程断面図である。なお、前述した第1実施形態と同一部分には同一符号を付して、それらの詳しい説明を省略する。
本実施形態は、上層配線が埋め込まれる第2層目の層間絶縁膜の構成が第1実施形態の第2層目の層間絶縁膜18の構成と異なっているだけであり、その他は第1実施形態と殆ど同じである。以下、具体的かつ簡潔に説明する。
先ず、第1実施形態において図1〜図5を参照しつつ説明したように、キャップ層7を、下層Cu配線層6が埋め込まれた第1層目の層間絶縁膜2の表面上に設ける工程までは、第1実施形態と同様である。
次に、図20に示すように、低比誘電率膜である第1のSiCO:H膜31aをキャップ層7の表面上に設ける。この第1のSiCO:H膜31aは、例えばプラズマCVD法あるいは回転塗布法により成膜される。続けて、同じく低比誘電率膜である第2のSiCO:H膜31bを第1のSiCO:H膜31aの表面上に設ける。この第2のSiCO:H膜31bも、第1のSiCO:H膜31aと同様に、例えばプラズマCVD法により成膜される。ただし、第2のSiCO:H膜31bには、その比誘電率が第1のSiCO:H膜31a比誘電率よりも高いSiCO:H膜を成膜する。これにより、第1実施形態のSiCO:H膜8aおよびPAE膜8bの2層構造からなる低比誘電率層間絶縁膜8と同様の作用および効果を得ることができる。
これまでの工程により、第1のSiCO:H膜31aおよび第2のSiCO:H膜31bの2層の低比誘電率膜のみからなる第2層目の層間絶縁膜31を得る。すなわち、本実施形態の第2層目の層間絶縁膜31は、一般的な絶縁膜であるSiO2 膜9aを含む第1実施形態の第2層目の層間絶縁膜18と異なり、純粋な低比誘電率層間絶縁膜として形成されている。
次に、図21に示すように、通常のフォトリソグラフィ工程およびRIE工程により、第1のSiCO:H膜31aおよび第2のSiCO:H膜31bを加工してヴィアホール32の主要部分を形成する。続けて、図示は省略するが、ヴィアホール32の主要部分を一旦閉塞してフォトレジスト膜を回転塗布法により設けた後、このフォトレジスト膜に通常のフォトリソグラフィ工程によって、上層配線形成用溝(第2の配線形成用凹部)に対応する開口をパターニングする。続けて、RIE工程により、このフォトレジスト膜にパターニングされた開口に沿って、第2層目の層間絶縁膜31を第1のSiCO:H膜31aの膜厚方向の中間部に達するまで掘り下げる。これにより、ヴィアホール32の上端部に連通する上層配線形成用溝33が第2層目の層間絶縁膜31内に形成される。
次に、図22に示すように、RIE工程により、ヴィアホール32の主要部分の下方のキャップ層7をその膜厚方向に沿って貫通するまで異方的にエッチングする。これにより、上層配線形成用溝33の下部(底部)に連通するヴィアホール32が形成される。また、下層Cu配線5の表面の一部がヴィアホール32内に露出される。
続けて、これまでのRIE工程によってヴィアホール32や上層配線形成用溝33の内側、あるいはヴィアホール32内に露出された下層Cu配線5の表面上に堆積した不要な反応生成物を、アッシングにより除去する。この際、アッシングガスの成分等のアッシングの実施条件は、第1実施形態において第1〜第4の各ヴィアホール形成用開口部11,12,15,16、中層および下層の各マスク層開口部13,14、ならびに上層低比誘電率層開口部19を形成する際のRIE工程の実施条件と同様とする。それとともに、このアッシングは、ヴィアホール32や上層配線形成用溝33を形成するRIE工程に連続して行うことが好ましい。
この後、さらにウェットエッチングを行うことにより、アッシングで除去しきれなかったヴィアホール32や上層配線形成用溝33の内側の不要な反応性生物や、ヴィアホール32内に露出された下層Cu配線5の表面上のCu酸化物等を略完全に取り除く。このウェットエッチングの実施条件も、第1実施形態のウェットエッチングの実施条件と同様とする。このように、アッシングやウェットエッチングの実施条件を第1実施形態と同様とすることにより、第1実施形態と同様の作用および効果を得ることができる。すなわち、第1のSiCO:H膜31aおよび第2のSiCO:H膜31bが酸素等によるダメージを受けて、吸湿量が増大するおそれを抑制もしくは低減することができる。それとともに、上層Taバリアメタル膜21、上層Cu配線23、およびCuヴィアプラグ24を、良好な状態で形成することができる。
次に、図23に示すように、第1実施形態と同様の工程により、ヴィアホール32および上層配線形成用溝33が形成された第2層目の層間絶縁膜31の表面、ならびにヴィアホール32内に露出されたキャップ層7および下層Cu配線5の表面上に上層Taバリアメタル膜21を設ける。続けて、第1実施形態と同様の工程により、上層Cu配線23およびCuヴィアプラグ24の基礎となる上層Cuめっきシード層22aを上層Taバリアメタル膜21の表面上に設ける。
次に、図24に示すように、第1実施形態と同様の工程により、上層Cu配線23およびCuヴィアプラグ24の主要部分となる厚肉形状の上層Cuめっき膜22bを、ヴィアホール32および上層配線形成用溝33の内部を満たしつつ上層Cuめっきシード層22aの表面上に設ける。
次に、図25に示すように、上層配線形成用溝33の外側の不要な上層Taバリアメタル膜21および上層Cu膜22を、CMP法により研磨して除去する。これにより、Cuヴィアプラグ24と一体のデュアルダマシン構造からなる上層Cu配線23が、上層Taバリアメタル膜21に覆われて第2層目の低比誘電率層間絶縁膜31の内部に埋め込まれる。
この後、図示を伴う具体的かつ詳細な説明は省略するが、ボンディング工程やパッケージング工程等の所定の工程を経ることにより、図25に示す所望の構成を有する半導体装置26を得る。すなわち、比誘電率が約3以下である低比誘電率膜のみからなる第2層目の層間絶縁膜31内に酸素を実質的に含まない雰囲気下で処理された上層配線形成用溝33およびヴィアホール32が形成されているとともに、これら上層配線形成用溝33およびヴィアホール32の内側を覆って結晶構造が互いに異なるα−Taおよびβ−Taを含む上層Taバリアメタル膜21が設けられており、かつ、上層Taバリアメタル膜21中のα−Taとβ−Taとの組成比を表すα−Ta/β−Taが低比誘電率層間絶縁膜31に接する部分において約1以上5以下となっている半導体装置34を得る。
以上説明したように、この第2実施形態によれば、前述した第1実施形態と同様の効果を得ることができる。また、第2層目の層間絶縁膜31を、第1のSiCO:H膜31aおよび第2のSiCO:H膜31bの2層のみで構成することにより、第2層目の層間絶縁膜31の成膜工程に掛かる時間や労力、あるいはコストなどを低減することができる。ひいては、半導体装置34全体の製造に掛かる時間や労力、あるいはコストなどを低減することができる。また、第2層目の層間絶縁膜31の構成を簡略化することにより、第2層目の層間絶縁膜31の成膜工程などにおける不良発生率を抑制もしくは低減して、歩留まりを向上させることができる。
なお、本発明に係る半導体装置は、前述した第1および第2の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは製造工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
例えば、低比誘電率膜は、前述したSiCO:H膜やPAE膜には限定されない。SiCO:H膜やPAE膜と同等の膜質およびSiCO:H膜やPAE膜と同等以下の比誘電率を有していれば、他の低比誘電率膜を用いても構わない。
また、第1実施形態において第1〜第4の各ヴィアホール形成用開口部11,12,15,16、中層および下層の各マスク層開口部13,14、ならびに上層低比誘電率層開口部19を形成する際に用いたRIE工程用のエッチングガスの成分やRIE工程の実施条件も、前述した成分や条件には限定されない。酸素を含んでおらず、第1実施形態と同様に低比誘電率膜8に接する部分における組成比α−Ta/β−Taが1以上5以下となる上層Taバリアメタル膜21を成膜することができれば、他の成分からなるエッチングガスを用いたり、あるいは他の実施条件に基づいてRIE工程を行ったりしても構わない。これは、第1および第2実施形態のウェットエッチングや第2実施形態のアッシングについても同様である。
また、上層配線23やヴィアプラグ24の材料も純粋なCuには限定されない。上層配線23やヴィアプラグ24の材料は、Cuを含む合金でも構わない。例えば、Cuとアルミニウム(Al)との合金を用いて上層配線23やヴィアプラグ24を形成しても構わない。
さらに、上層配線23の構造は、ヴィアプラグ24と一体のデュアルダマシン構造には限定されない。上層配線23の構造は、ヴィアプラグ24と別体のシングルダマシン構造に形成しても構わない。シングルダマシン構造からなる上層配線23においては、上層配線23とヴィアプラグ24とが別体に形成されているとともに、上層配線23とヴィアプラグ24との間にはTaバリアメタル膜が設けられる。これにより、上層配線23およびヴィアプラグ24をCuにより形成した場合の上層配線23によるヴィアプラグ24の吸い上げや、これに起因するヴィアホール内のボイドの発生はより発生し難くなる。
1…シリコンウェーハ(半導体基板)、8,31…低比誘電率層間絶縁層、8a,31a,31b…SiCO:H膜(低比誘電率層間絶縁膜)、8b…PAE膜(低比誘電率層間絶縁膜)、17,32…ヴィアホール(プラグ形成用凹部、開口部)、18,31…第2層目の層間絶縁膜、20,33…上層配線形成用溝(第2の配線形成用凹部、開口部)、21…上層Taバリアメタル膜、22…Cu膜(導電体)、22a…上層Cuめっきシード層(導電体)、22b…上層Cuめっき膜(導電体)、23…上層Cu配線(導電体)、24…Cuヴィアプラグ(導電体)
Claims (5)
- 半導体基板上に設けられ、比誘電率が3以下である低比誘電率層間絶縁膜と、
前記低比誘電率層間絶縁膜に形成された開口部と、
前記開口部の内側を覆って設けられているとともに結晶構造が互いに異なるα−Taおよびβ−Taを含むタンタルの膜からなり、かつ、前記α−Taと前記β−Taとの組成比を表すα−Ta/β−Taが前記低比誘電率層間絶縁膜に接する部分において1以上5以下となっているバリアメタル膜と、
前記開口部に形成された前記バリアメタル膜上に形成された導電体と、
を具備することを特徴とする半導体装置。 - 前記導電体および前記低比誘電率層間絶縁膜は、配線とプラグとが一体のデュアルダマシン配線構造を形成していることを特徴とする請求項1に記載の半導体装置。
- 前記低比誘電率層間絶縁膜は、少なくともSi,O,C,Hを含んでいることを特徴とする請求項1または2に記載の半導体装置。
- 前記導電体は、CuあるいはCuを含む合金であることを特徴とする請求項1〜3のいずれかに記載の半導体装置。
- 前記バリアメタル膜の比抵抗は、100μΩcm以上180μΩcm以下であることを特徴とする請求項1〜4のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006235316A JP2008060316A (ja) | 2006-08-31 | 2006-08-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006235316A JP2008060316A (ja) | 2006-08-31 | 2006-08-31 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008060316A true JP2008060316A (ja) | 2008-03-13 |
Family
ID=39242713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006235316A Pending JP2008060316A (ja) | 2006-08-31 | 2006-08-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008060316A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009259876A (ja) * | 2008-04-13 | 2009-11-05 | Fujikura Ltd | 半導体装置および半導体装置の製造方法 |
KR20160124001A (ko) | 2015-04-16 | 2016-10-26 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
-
2006
- 2006-08-31 JP JP2006235316A patent/JP2008060316A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009259876A (ja) * | 2008-04-13 | 2009-11-05 | Fujikura Ltd | 半導体装置および半導体装置の製造方法 |
KR20160124001A (ko) | 2015-04-16 | 2016-10-26 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7193327B2 (en) | Barrier structure for semiconductor devices | |
US8368220B2 (en) | Anchored damascene structures | |
US7332428B2 (en) | Metal interconnect structure and method | |
US7348672B2 (en) | Interconnects with improved reliability | |
US7936069B2 (en) | Semiconductor device with a line and method of fabrication thereof | |
US8264086B2 (en) | Via structure with improved reliability | |
US20100055898A1 (en) | Method for fabricating an integrated circuit | |
TWI435410B (zh) | 藉由設置假通孔而增加金屬化層之附著力之技術 | |
US20100051578A1 (en) | Method for fabricating an integrated circuit | |
US20060046495A1 (en) | Technique for enhancing the fill capabilities in an electrochemical deposition process by edge rounding of trenches | |
US8749064B2 (en) | Semiconductor device with a line and method of fabrication thereof | |
JP2007173511A (ja) | 半導体装置の製造方法 | |
US7781892B2 (en) | Interconnect structure and method of fabricating same | |
US7553757B2 (en) | Semiconductor device and method of manufacturing the same | |
US20070042600A1 (en) | Method for fabricating semiconductor device | |
JP2007294625A (ja) | 半導体装置の製造方法 | |
US20050266679A1 (en) | Barrier structure for semiconductor devices | |
JP4943110B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5613272B2 (ja) | 半導体装置 | |
WO2013099300A1 (ja) | 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法 | |
JP2008060316A (ja) | 半導体装置 | |
US20090191706A1 (en) | Method for fabricating a semiconductor device | |
US11887888B2 (en) | Multi-pass plating process with intermediate rinse and dry | |
JP2005038999A (ja) | 半導体装置の製造方法 | |
JP2002305193A (ja) | 半導体装置とその製造方法 |