JP5661881B2 - 少なくとも１個の差動ラインを駆動する回路装置及び方法 - Google Patents

少なくとも１個の差動ラインを駆動する回路装置及び方法 Download PDF

Info

Publication number
JP5661881B2
JP5661881B2 JP2013190279A JP2013190279A JP5661881B2 JP 5661881 B2 JP5661881 B2 JP 5661881B2 JP 2013190279 A JP2013190279 A JP 2013190279A JP 2013190279 A JP2013190279 A JP 2013190279A JP 5661881 B2 JP5661881 B2 JP 5661881B2
Authority
JP
Japan
Prior art keywords
transistor
connection
output
resistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013190279A
Other languages
English (en)
Other versions
JP2014027670A (ja
Inventor
グレープル，マルティン
ヘルトケ，ホルガー
Original Assignee
シリコン・ライン・ゲー・エム・ベー・ハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリコン・ライン・ゲー・エム・ベー・ハー filed Critical シリコン・ライン・ゲー・エム・ベー・ハー
Publication of JP2014027670A publication Critical patent/JP2014027670A/ja
Application granted granted Critical
Publication of JP5661881B2 publication Critical patent/JP5661881B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Description

本発明は、少なくとも１個のデータソース、例えば少なくとも１個の第１の集積回路から、少なくとも１個のデータシンク、例えば少なくとも１個の第２の集積回路への、データ伝送、特にデジタルデータ伝送を目的として、特定のラインインピーダンスを有するラインを駆動する技術分野に関する。
本発明はより具体的には、回路装置、特に請求項１の前文部分によるドライバ出力段に関し、また請求項４の前文部分による少なくとも１個の差動ラインを駆動する方法に関する。
本発明の範囲において、「無視できる」の語は、回路装置、特にドライバ出力段が、出力側に有する出力インピーダンスの約１パーセントであるものとして理解される。「無視できない」の語は、回路装置、特にドライバ出力段が、出力側に有する出力インピーダンスの約１０パーセントを超えるものであるものとして理解される。
低データ速度での伝送時に、ドライバとラインとのインピーダンス整合は、一般に行われず、あるいは必要でないことが多い。この場合、単純なインバータ回路が用いられることが多い（図２Ａに一例を示す従来技術による第１の回路装置を参照）。
図２Ａによる従来の回路装置は、１個の出力ノードを備える（＝シングルエンド方式）。電圧源ＳＱに割り当てられたトランジスタ（図２Ａ中、上側）は、Ｐチャネルトランジスタを含み、基準電位（＝例えばグラウンド電位、ゼロ電位又は接地）に割り当てられたトランジスタ（図２Ａ中、下側）は、Ｎチャネルトランジスタを含む。
少ないエラーで高速データ伝送を行うために、出力段のインピーダンス又はラインドライバの出力インピーダンスＺＯｕｔは一般に、ライン入力インピーダンスＺＬに対して整合が図られる（ＺＯｕｔ＝ＺＬ＝例えば５０オームとする整合）。そのようなインピーダンス整合の結果、伝送信号の品質に悪影響を及ぼしうる信号反射が吸収される。
また、干渉を最小化する目的で、高速データ伝送は差動信号として行われることが多い。例として、ＬＶＤＳ（＝低電圧差動信号）、ＳＬＶＳ（＝スケーラブル低電圧信号）、差動ＥＣＬ（＝エミッタ結合論理）、差動ＬＶＰＥＣＬ（＝低電圧正エミッタ結合論理）またはそれらに類するものが挙げられる。
これら差動回路では、出力ノードは１個（＝いわゆるシングルエンド配置）のみではなく、差動出力段である。
これは、２個の出力信号に差が生じることで、基準電位、例えばグラウンド電位、ゼロ電位又は接地に関する干渉が互いに補償され、効力を有さないことを意味する（図２Ｂ、２Ｃ、２Ｄに一例を示す従来技術による差動回路装置を参照）。
図２Ｂにおいて、電圧源ＳＱ（理想的な、無視できるインピーダンスを有するもの）は、約１．２ボルトを提供する。例えばそれぞれ５０オーム（それぞれ基準電位、例えばグラウンド電位、ゼロ電位又は接地に対する）の２個の負荷抵抗は、Ｏｕｔ＋とＯｕｔ−との間が計約１００オームとなるように、出力インピーダンスとして機能する。入力信号におけるＩｎ−が、Ｉｎ＋における入力信号に対して１８０度の位相シフトを有する。
第１のＮチャネルトランジスタＴ１におけるゲート電圧ＶＧ１［Ｔ１のゲート接続が第１の入力接続Ｉｎ＋に割り当てられる］が、電源電圧ＶＳ１とトランジスタしきい値電圧ＶｔｈＮ［Ｔ１のソース接続は定電流源ＫＱ（理想的な、無視できるインピーダンスを有するもの）であり第２のＮチャネルトランジスタＴ２のソース接続に割り当てられる］との合計より小さい場合、ＮチャネルトランジスタＴ１は高い抵抗を有し、オフ状態である。この第１のＮチャネルトランジスタＴ１におけるゲート電圧ＶＧ１が、電源電圧ＶＳ１とトランジスタしきい値電圧ＶｔｈＮとの合計より大きい場合、この第１のＮチャネルトランジスタＴ１が導通する。
図２Ｂにおける差動回路装置は、ハードスイッチングを可能にする切換スイッチを備えており、それぞれの場合、２個の負荷抵抗ノードのうち１個が下方（低電位側）へ引っ張られる。しかし、図２Ｂによる差動回路装置には、電流効率が約２５パーセントに過ぎないため、すなわち供給電圧源ＳＱから取り出された電流の約２５パーセントしか駆動対象のデータラインを流れないため、特に電力効率が非常に低いという不利な点がある。データラインに対して所望の電流振幅を実現するには、供給電圧から４倍の量の電流を取り出す必要がある。
図２Ｃにおいて、電圧源ＳＱ（理想的な、無視できるインピーダンスを有するもの）は約２．５ボルトを提供する。２個のトランジスタＴ２、Ｔ４はＮチャネルトランジスタを含む一方、２個のトランジスタＴ１、Ｔ３はそれぞれ、ゲート電圧ＶＧ３［Ｔ１のゲート接続は第１の入力接続Ｉｎ＋に割り当てられ、Ｔ３のゲート接続は第２の入力接続Ｉｎ−に割り当てられる］が、電源電圧ＶＳ３とトランジスタしきい値電圧ＶｔｈＰ［Ｔ１又はＴ３のソース接続は電圧源ＳＱに割り当てられる］との合計より大きいときにオフ状態となる、高い抵抗を有するＰチャネルトランジスタである。Ｔ１又はＴ３におけるゲート電圧が、電源電圧ＶＳ３とトランジスタしきい値電圧ＶｔｈＰとの合計より小さい場合、ＰチャネルトランジスタＴ１又はＴ３は、抵抗が無視できることから、導通する。
しかし図２Ａのインバータ回路に関連する図２Ｃによる差動回路装置には原則的に、特に約５０パーセントの低い電力効率を有するに過ぎず、すなわち電圧源から取り出される供給電流は、利用可能な出力電流の約２倍の高さであるという不利な点がある。
図２Ｄにおいて、それぞれ５０オームの２個の負荷抵抗は、例えば終端（ターミネート）機能を有する（実際には、トランジスタはそれぞれ約３オームの低い残留抵抗を有しているので、２個の負荷抵抗はそれぞれ約４７オームに過ぎず、図２Ｄによる差動回路装置は終端の精度の点で不適当である）。
実際に、図２Ｄによる差動回路装置は非常に高い電力効率（ほぼ１００パーセントの電流効率）を有する。しかし図２Ｄによる差動回路装置には、スイッチング時にインピーダンスの不整合が起こるという特に不利な点がある。
このような状況において、差動信号を伝送する一般に高いデータ速度における干渉を最小化するために、スイッチング時間の占める割合を全時間の約２０パーセント、最大約３０パーセントとすることが考えられる［理論上仮定される理想的な０及び１パルスは現実には存在せず、すなわち上昇勾配又は下降勾配が、ゼロ状態（オフ状態）と１状態（オン状態）との間で観察されるはずである］。
つまりこれは、高データ速度における上昇時間と下降時間が、確かに関与していることを意味する（電磁環境適合性（ＥＭＣ）の意味においては、完全に望ましくないというわけではない。理想では、すなわち非常に急な勾配［無視できる時間差］の場合、［フーリエ変換後の］非常に高い数の干渉周波数が現れうる）。
ＰチャネルトランジスタＴ１とＮチャネルトランジスタＴ２とに存在するゲート電圧が（同時に）、例えば１．２ボルトから０ボルトへ降下した場合、ＰチャネルトランジスタＴ１は、低下する電圧の略中相に至るまで、すなわち例えば約０．６ボルトまで応答しないが、ＮチャネルトランジスタＴ２は既に停止し始める。すなわち、ＮチャネルトランジスタＴ２は、低下する電圧の中相において、すなわち例えば０．６ボルトにおいて、実質的に増加するインピーダンスを有している。その結果、スイッチング勾配中に出力インピーダンスが顕著に増加し、反射減衰と信号品質とにおける劣化が起こる。
上で概要を説明した不利な点や不適当な点を発端として、また概要を説明した従来技術を認めた上で、本発明の目的は、冒頭で特定したこの種の回路装置と、冒頭で特定したこの種の方法を、スイッチング時に増加する出力インピーダンスを回避し、これにより高い信号品質を確保するようにさらに開発することにある。
この目的は、
− 請求項１に特定される特徴を有する回路装置によって、特に、制御された出力インピーダンスを有する電力効率の良いラインドライバによって、
− 請求項４に特定される特徴を有する方法によって、特に、低反射でエラーのないデジタル伝送を目的とする、少なくとも１個の差動ラインを駆動する方法によって、実現される。
本発明の有利な実施形態及び目的に適った更なる発展は、従属請求項それぞれに特徴付けられている。
本発明の方法により作動する本発明の回路装置は、特に少なくとも１個のガラス繊維、少なくとも１個の合成繊維又は空気等の少なくとも１個のキャリア媒体の末端又は終端に位置する、少なくとも１個の感光部品、例えば少なくとも１個のフォトダイオードの、下流に接続することができる。
本発明は、
− 少なくとも１個の通信システム、特に移動式の通信システム、例えば少なくとも１個の携帯電話等の少なくとも１個の通信装置において、
− 少なくとも１個のデータ通信システム、特に移動式のデータ通信システム、あるいは少なくとも１個のデータ処理装置、特に移動式のデータ処理装置、例えば少なくとも１個のハンドヘルドパソコン、少なくとも１個のノートパソコン又は少なくとも１個の携帯情報端末（ＰＤＡ）において、
− 少なくとも１個のデータ記録及び／又は再生装置、特に移動式のデータ記録及び／又は再生装置、例えば少なくとも１個のビデオカメラ、少なくとも１個のデジタルカメラ又は少なくとも１個の高精細度テレビ（ＨＤＴＶ）において、あるいは
− 少なくとも１個の輸送手段、例えば自動車の少なくとも１個の運転者支援システム又は少なくとも１個のナビゲーションシステムにおいて、
有利に用いることができる。
上で説明したように、本発明の教示を、利点が得られるように様々に構成し発展させることが可能である。このため、とりわけ図１Ａ、１Ｂ、１Ｃ及び１Ｄによって例示される４個の代表的実施形態を参照して、さらなる実施形態、本発明の特徴と利点を以下詳細に説明する。
本発明の方法により作動する本発明による回路装置の第１の代表的実施形態を示す模式図である。 本発明の方法により作動する本発明による回路装置の第２の代表的実施形態を示す模式図である。 本発明の方法により作動する本発明による回路装置の第３の代表的実施形態を示す模式図である。 本発明の方法により作動する本発明による回路装置の第４の代表的実施形態を示す模式図である。 従来技術の第１の方法により作動する従来技術の回路装置の第１の例を示す模式図である。 従来技術の第２の方法により作動する従来技術の回路装置の第２の例を示す模式図である。 従来技術の第３の方法により作動する従来技術の回路装置の第３の例を示す模式図である。 従来技術の第４の方法により作動する従来技術の回路装置の第４の例を示す模式図である。
図１Ａ〜２Ｄにおいて、同一又は類似の実施形態、素子又は特徴には、同一の参照符号を付した。
不要な繰り返しを避けるために、本発明の実施形態、特徴及び利点についての以下の説明は（特に記載しない限りは）下記に関するものである。
− 図１Ａに示す本発明による回路装置Ｓの第１の代表的実施形態、
− 図１Ｂに示す本発明による回路装置Ｓ’の第２の代表的実施形態、
− 図１Ｃに示す本発明による回路装置Ｓ”の第３の代表的実施形態、及び
− 図１Ｄに示す本発明による回路装置Ｓ’’’の第４の代表的実施形態。
（ドライバ出力）回路装置Ｓ（図１Ａ参照）、Ｓ’（図１Ｂ参照）、Ｓ”（図１Ｃ参照）、Ｓ'''（図１Ｄ参照）の動作モードを説明する前に、まずこれら回路Ｓ、Ｓ’、Ｓ”、Ｓ'''の設計及び構造を詳述する。
ドライバ出力回路Ｓ、Ｓ’、Ｓ”、Ｓ'''には、基準電位ＧＮＤ（＝例えば接地電位、集合電位（マスポテンシャル）又はゼロ電位）と第３の節点Ｃ（＝第３の分岐Ｃ）との間に接続される電圧源ＳＱによって電圧又は電流が供給されており、デジタルデータ伝送を目的として、
− 第１の出力接続Ｏｕｔ＋及び
− 第２の出力接続Ｏｕｔ−
に接続することのできる差動ラインを駆動することを企図している。
回路装置Ｓ、Ｓ’、Ｓ”、Ｓ'''は、節点Ｃから出発して、互いに左右対象に配置され
かつ電圧源ＳＱを基準電位ＧＮＤに接続する、２個の経路Ｐ１、Ｐ２を有する。
この場合、第１の経路Ｐ１は、
− 第１の制御電圧が作用する第１の入力接続Ｉｎ１＋に割り当てられたゲート接続を有する、ＮチャネルＭＯＳＦＥＴ（ＭＯＳＦＥＴ＝金属酸化物半導体型電界効果トランジスタ）の形態の第１のトランジスタＴ１と、
− 第２の制御電圧が作用する第２の入力接続Ｉｎ２−に割り当てられたゲート接続を有する、別のＮチャネルＭＯＳＦＥＴの形態の第２のトランジスタＴ２と
を備え、
第１の出力接続Ｏｕｔ＋は、第１のトランジスタＴ１と第２のトランジスタＴ２との間で第１のノードＡ（＝第１の分岐Ａ）を介して接続されている。
それとは左右対称に、第２の経路Ｐ２は、
− 第３の制御電圧が作用する第３の入力接続Ｉｎ３−に割り当てられたゲート接続を有する、別のＮチャネルＭＯＳＦＥＴの形態の第３のトランジスタＴ３と、
− 第４の制御電圧が作用する第４の入力接続Ｉｎ４＋に割り当てられたゲート接続を有する、別のＮチャネルＭＯＳＦＥＴの形態の第４のトランジスタＴ４と
を備え、
第２の出力接続Ｏｕｔ−は、第３のトランジスタＴ３と第４のトランジスタＴ４との間で第２のノードＢ（＝第２の分岐Ｂ）を介して接続されている。
図１Ａに例示される本発明の第１の代表的実施形態において、第１のドレイン低下抵抗Ｒ１は、例えば約２０オームであり、節点Ｃと第１のトランジスタＴ１のドレイン接続との間に接続され、第１の経路Ｐ１に配置される。
それとは左右対称に、図１Ａに例示される本発明の第１の代表的実施形態において、第２のドレイン低下抵抗Ｒ９は、例えば、約２０オームであり、節点Ｃと第３のトランジスタＴ３のドレイン接続との間に接続され、第２の経路Ｐ２に配置される。
それぞれのゲート接続において、対応する高い電圧によって、第１のトランジスタＴ１又は第３のトランジスタＴ３が非常に低い抵抗の完全な伝導作動状態（＝飽和領域外での作動）に変換されるときにのみ、これら２個のドレイン低下抵抗Ｒ１又はＲ９は、出力接続Ｏｕｔ＋又はＯｕｔ−それぞれについてのインピーダンスとして効力がある。これにより、全出力インピーダンスＺＯｕｔ１又はＺＯｕｔ２それぞれにおいて、起こりうる低下が回避される。
図１Ｂに例示される本発明の第２の代表的実施形態において、
− 第１のトランジスタＴ１のソース接続と第１の出力接続Ｏｕｔ＋との間に接続される第１の分離抵抗Ｒ３及び
− 第２のトランジスタＴ２のドレイン接続と第１の出力接続Ｏｕｔ＋との間に接続される第２の分離抵抗Ｒ４が、第１の経路Ｐ１に配置されている。
分離抵抗Ｒ３、Ｒ４は、第１のトランジスタＴ１と第２のトランジスタＴ２とを分離することができ、所望の第１の出力インピーダンスＺＯｕｔ１を維持しつつ、第１のノードＡと（第１の出力インピーダンスＺＯｕｔ２を有する）第１の出力接続Ｏｕｔ＋との間に接続される第１の出力直列抵抗Ｒ７の値を低下させることができる。特に２個の分離抵抗Ｒ３、Ｒ４は、
− スイッチング時に流れる横方向電流（いわゆるシュートスルー電流）を低減し、
− スイッチング時に、第１の出力インピーダンスＺＯｕｔ１を低下させる
機能を有する。
それとは左右対称に、
− 第３のトランジスタＴ３のソース接続と第２の出力接続Ｏｕｔ−との間に接続される第３の分離抵抗Ｒ１１及び
− 第４のトランジスタＴ４のドレイン接続と第２の出力接続Ｏｕｔ−との間に接続される第４の分離抵抗Ｒ１２
が、第２の経路Ｐ２に配置されている。
分離抵抗Ｒ１１、Ｒ１２は、第３のトランジスタＴ３と第４のトランジスタＴ４とを分離することができ、所望の第２の出力インピーダンスＺＯｕｔ２を維持しつつ、第２のノードＢと（第２の出力インピーダンスＺＯｕｔ２を有する）第２の出力接続Ｏｕｔ−との間に接続される第２の出力直列抵抗Ｒ８の値を低下させることができる。特に２個の分離抵抗Ｒ１１、Ｒ１２は、
− スイッチング時に流れる横方向電流（いわゆるシュートスルー電流）を低減し、
− スイッチング時に、第２の出力インピーダンスＺＯｕｔ２を低下させる
機能を有する。
図１Ａに例示される本発明の第１の代表的実施形態では、分離抵抗Ｒ３、Ｒ４又はＲ１１、Ｒ１２はある適度の無視ができ、これは出力インピーダンスＺＯｕｔ１又はＺＯｕｔ２それぞれの約１パーセント未満の抵抗又はインピーダンスとして、本発明の範囲に含まれると理解されるべきであり、一方図１Ｂに例示される本発明の第２の代表的実施形態において、ドレイン低下抵抗Ｒ１又はＲ９はある程度の無視ができる。
図１Ｃに例示される本発明の第３の代表的実施形態において、ドレイン低下抵抗Ｒ１又はＲ９、あるいは分離抵抗Ｒ３、Ｒ４又はＲ１１、Ｒ１２は無視できない。ドレイン低下抵抗Ｒ１、Ｒ９の両方、４個の分離抵抗Ｒ３、Ｒ４、Ｒ１１、Ｒ１２はいずれも無視できず、出力インピーダンスＺＯｕｔ１又はＺＯｕｔ２それぞれの約１０パーセント超の抵抗又はインピーダンスとして、本発明の範囲に含まれると理解されるべきである。
図１Ａ、１Ｂ又は１Ｃの構成図それぞれから更に分かるように、差動回路装置Ｓ、Ｓ’又はＳ”の第１の経路Ｐ１は、第２のトランジスタＴ２のソース接続と基準電位ＧＮＤとの間に接続されるソース低下抵抗Ｒ６を備えている。
それとは左右対称に、図１Ａ、１Ｂ又は１Ｃの構成図それぞれから更に分かるように、差動回路装置Ｓ、Ｓ’又はＳ”の第２の経路Ｐ２は、第４のトランジスタＴ４のソース接続と基準電位ＧＮＤとの間に接続される第２のソース低下抵抗Ｒ１４を備えている。
しかし、図１Ｄを参照に例示される本発明による回路装置の第４の代表的実施形態として示される差動回路装置Ｓ'''のサイズが、第１の経路Ｐ１における２個のＮチャネルＭＯＳＦＥＴＴ１、Ｔ２を介して、又は第２の経路Ｐ２における２個のＮチャネルＭＯＳＦＥＴＴ３、Ｔ４を介して得られる場合、第１のソース低下抵抗Ｒ６又は第２のソース低下抵抗Ｒ１４は、ゼロになりうる、すなわち消滅しうる。
図１Ａ、１Ｂ又は１Ｃの構成図それぞれから更に分かるように、図１Ａ、１Ｂ又は１Ｃにおける差動回路装置Ｓ、Ｓ’又はＳ”の左側部分は、第１のトランジスタＴ１のソース接続、第２のトランジスタＴ２のドレイン接続、及び第１の出力接続Ｏｕｔ＋の間に接続され、第１のノードＡに割り当てられた、第１の出力直列抵抗Ｒ７を備えている。
図１Ａ、１Ｂ又は１Ｃの構成図それぞれから更に分かるように、それとは左右対称に、図１Ａ、１Ｂ又は１Ｃにおける差動回路装置Ｓ、Ｓ’又はＳ”の左側部分は、第３のトランジスタＴ３のソース接続、第４のトランジスタＴ４のドレイン接続、及び第２の出力接続Ｏｕｔ−の間に接続され、第２のノードＢに割り当てられた、第２の出力直列抵抗Ｒ８を備えている。
しかし、第１の経路Ｐ１における分離抵抗Ｒ３、Ｒ４それぞれ、又は第２の経路Ｐ２における分離抵抗Ｒ１１、Ｒ１２それぞれが、所望の全出力インピーダンスＺＯｕｔ１又はＺＯｕｔ２を達成するのに十分に高いものが選択された場合、この第１の出力直列抵抗Ｒ７又は第２の出力直列抵抗Ｒ８は、ゼロになりうる、すなわち消滅しうる。
（ドライバ出力）回路Ｓ（図１Ａ参照）、Ｓ’（図１Ｂ参照）、Ｓ”（図１Ｃ参照）、Ｓ'''（図１Ｄ参照）は、以下のように機能する。
正のフルシグナル作動の場合、すなわち制御電圧それぞれがＩｎ１＋＝１．２ボルト、Ｉｎ２−＝０ボルト、Ｉｎ３−＝０ボルト、Ｉｎ４＋＝１．２ボルトである間、
− 第１のＮチャネルトランジスタＴ１及び（電圧差が最小である結果、幾分小さな）第４のＮチャネルトランジスタＴ４は、伝導して線形領域に位置し、すなわちドレイン電源電圧は、ドレイン電源電圧からしきい値電圧Ｖｔｈを引いたものとして与えられる飽和電圧より低く、そして
− 第２のＮチャネルトランジスタＴ２及び第３のＮチャネルトランジスタＴ３は、オフ状態である。
ラインドライバＳ（図１Ａ参照）、Ｓ’（図１Ｂ参照）、Ｓ”（図１Ｃ参照）の出力インピーダンスＺＯｕｔ１、ＺＯｕｔ２は、
ＺＯｕｔ１＝Ｒ１＋Ｒ２＋Ｒ３＋Ｒ７＝ＺＬ１及び
ＺＯｕｔ２＝Ｒ８＋Ｒ１２＋Ｒ１３＋Ｒ１４＝ＺＬ２
（ここでＺＬ１＋ＺＬ２＝ＺＬであり、例えばＺＬ１＝５０オーム、ＺＬ２＝５０オームである）として得られる。
負のフルシグナル作動の場合、すなわち制御電圧が逆極性を有し、例えばＩｎ１＋＝０ボルト、Ｉｎ２−＝１．２ボルト、Ｉｎ３−＝１．２ボルト、Ｉｎ４＋＝０ボルトである間、
− 第１のＮチャネルトランジスタＴ１及び第４のＮチャネルトランジスタＴ４は、オフ状態であり、そして
− 第２のＮチャネルトランジスタＴ２及び第３のＮチャネルトランジスタＴ３は、伝導して線形領域に位置し、すなわちドレイン電源電圧は、ドレイン電源電圧からしきい値電圧Ｖｔｈを引いたものとして与えられる飽和電圧より低い。
ラインドライバＳ（図１Ａ参照）、Ｓ’（図１Ｂ参照）、Ｓ”（図１Ｃ参照）の出力インピーダンスＺＯｕｔ１、ＺＯｕｔ２は、
ＺＯｕｔ１＝Ｒ７＋Ｒ４＋Ｒ５＋Ｒ６＝ＺＬ１及び
ＺＯｕｔ２＝Ｒ９＋Ｒ１０＋Ｒ１１＋Ｒ８＝ＺＬ２として得られる。
この場合、原理上は、抵抗Ｒ１〜Ｒ１４の取りうる複数の値が、整合条件：ＺＯｕｔ１＝ＺＯｕｔ２＝ＺＬ１／２を満たす。
ラインドライバＳ（図１Ａ参照）、Ｓ’（図１Ｂ参照）、Ｓ”（図１Ｃ参照）のスイッチング時の出力インピーダンスＺＯｕｔ１、ＺＯｕｔ２を考慮すると、例としてスイッチング勾配の中心点の範囲で、すなわち例えば初期値約１．２ボルトから約０．６ボルトへ低下する制御電圧において（出力インピーダンスは、任意の作動点全てにおいて特定することができる）、この場合は以下の状態が得られる（ノードＣにおける電圧は例えば約０．４ボルトが仮定される）。
スイッチング勾配の始めにおいて、第１のＮチャネルトランジスタＴ１はその線形領域に位置し（すなわち、伝導状態の低抵抗スイッチとしてある程度作動を始め）、すなわちドレイン電源電圧は飽和電圧より低くなっている。その結果、第１のＮチャネルトランジスタＴ１の同等のドレイン−ソース抵抗Ｒ２は、例えば約３オーム等、非常に低くなる。
第１の入力接続Ｉｎ１＋における電圧の低下によって、第１のトランジスタＴ１の作動点は、ドレイン低下抵抗Ｒ１が第１の出力インピーダンスＺＯｕｔ１に約１００パーセント寄与する線形領域における作動から、飽和領域におけるソースフォロワとしての作動へと変化する。
第１のＮチャネルトランジスタＴ１がソースフォロワとして作動しているので、この変化によって、第１の出力インピーダンスＺＯｕｔ１に対する第１のドレイン低下抵抗Ｒ１の効力は、ほぼなくなる（例えば第１のドレイン低下抵抗Ｒ１の約１０パーセントのみが第１の出力インピーダンスＺＯｕｔ１に寄与する）（――＞ＺＯｕｔ１に対する効力＝Ｒ１ｇＤＳ／ｇｍ＋Ｒ２Ｓ＋Ｒ３＋Ｒ７、ここでｇＤＳはドレイン−ソース導電性でありｇｍは相互コンダクタンスである（スルーレートとしても知られる相互コンダクタンスｇｍは、出力電流対入力電圧の比を与える特性である）。例えばｇＤＳ／ｇｍは約０．１であり、Ｒ２Ｓはｇｍ −１にほぼ等しく、約５０オームであり、約３オームのＲ２より大きい）。
同時に、標準の電源回路において作動する第２のＮチャネルトランジスタＴ２は、伝導を開始するが、遷移の典型的中心点付近に位置しており、すなわち例えば約０．６ボルトの制御電圧において、依然として飽和領域にある。第２のＮチャネルトランジスタＴ２が飽和領域にある限り、その出力インピーダンスは比較的高い。
この遷移中、第３の入力接続Ｉｎ３−における制御電圧の増加によって、第３のトランジスタＴ３の作動点が、オフ状態から飽和領域の作動へ変化するとき、第２のドレイン低下抵抗Ｒ９は、第２の出力インピーダンスＺＯｕｔ２ に対して効力のない状態から第２の出力インピーダンスＺＯｕｔ２に対して少なくともわずかに寄与する状態へと移行する過程にある。
その結果、節点Ａと節点Ｃとの間のインピーダンスと並列に切り替わるが、その高い値のために実際の出力インピーダンスＺＯｕｔ１にほとんど影響を与えない、比較的高いインピーダンスが、節点Ａと基準電位ＧＮＤ（＝例えば接地電位、ゼロ電位又はグラウンド電位）との間に存在する。
大まかに、ドレイン低下抵抗Ｒ１の初期値として、Ｒ２（＜――＞線形モードにある第１のトランジスタＴ１）とＲ２Ｓ（＜――＞飽和モードにある第１のトランジスタＴ１）との差、例えば約１２オーム程度の大きさを選択することができる。追加の並列経路Ｒ４−Ｒ５Ｓ−Ｒ６を考慮に入れると、ドレイン低下抵抗Ｒ１は、例えば約２０オームに増加する。
ドレイン低下抵抗Ｒ１と第１の分離抵抗Ｒ３とを適切に選択することにより（これは例えば反復法によって達成される）、スイッチング時にもフルシグナル作動時とほぼ同一の値に保たれるように、出力インピーダンスＺＯｕｔ１を調節することが可能である。
抵抗を正しく調節するには、第１の出力直列抵抗Ｒ７を低減させることによって及び２個の分離抵抗Ｒ３、Ｒ４を同時に増加させることによって、
− スイッチング時に流れる横方向電流、特に立ち上がる電流ピークを低減させ、
− スイッチング時に、インピーダンスＺＯｕｔ１を低減させる（その逆はスイッチング中におけるインピーダンスＺＯｕｔ１の増加に当てはまる）
ことが更に重要である。
この自由度があることで、ＺＯｕｔ１を、他の全ての作動点について高精度で実現することができる。
正確な出力インピーダンスＺＯｕｔ１の調節における別の自由度が、位相シフト時に第１の入力接続Ｉｎ１＋と第４の入力接続Ｉｎ４＋とにおいて起こる制御によって、有利なことに得られる。これらの制御は、それぞれ整合する上昇及び下降勾配を有する。これはＩｎ１＋とＩｎ４＋とが別々に最適化されることを意味する（ここでは説明しない第２の入力接続Ｉｎ２−、及びここでは説明しない第３の入力接続Ｉｎ３−について、同様のことが当てはまる）。
差動回路装置Ｓ、Ｓ’、Ｓ”又はＳ'''の第２の経路Ｐ２については、上で明確に説明していないが、図１Ａ、１Ｂ、１Ｃ又は１Ｄの右半分について、上記説明が適宜当てはまる。
本発明は、低い相同出力電圧が達成されることのみならず、非常に低い要求電力を達成することに特徴がある。また高データ伝送速度に有利な（かつ必要な）ことであるが、スイッチング時に、非常に良好な出力インピーダンス整合を、従って高い反射減衰を実現することができる。
好ましい形態では、都合のよいことに、
− 少なくとも１個の受光部品、例えば少なくとも１個のフォトダイオードの下流に接続され、
− デカップリングコンデンサによって支持さる、
図１Ａ、１Ｂ、１Ｃ又は１Ｄに例示される差動回路装置Ｓ、Ｓ’、Ｓ”又はＳ'''におい
て、電圧源ＳＱは約０．４ボルトの電圧を提供する。
接続される差動ラインに対する出力インピーダンスＺＯｕｔ１、ＺＯｕｔ２の整合には、上記した抵抗Ｒ１〜Ｒ１４を選択することが推奨される。この場合、抵抗は、例えば星型回路（図１Ｂ又は１Ｃに示す）又は周回路の形態で、配置することができる。
図１Ａによる差動回路装置Ｓ、図１ＢによるＳ’、又は図１ＣによるＳ”は、４個のＮチャネル金属酸化物半導体（ＭＯＳ）トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４を用いて本発明によって設計することができる。従って、例えば第１のソース低下抵抗Ｒ６及び／又は第２のソース低下抵抗Ｒ１４は、ゼロになりうる。
本発明は、少なくとも１個のデータソース、例えば少なくとも１個の第１の集積回路から、少なくとも１個のデータシンク、例えば少なくとも１個の第２の集積回路への、低反射でエラーのないデジタルデータ伝送を目的として、特定のラインインピーダンスを有するラインを駆動するのに好適に用いられる。
Ａ 第１のノード、第１の節点、第１の分岐又は第１の分岐点
Ｂ 第２のノード、第２の節点、第２の分岐又は第２の分岐点
Ｃ 第３のノード、第３の節点、第３の分岐又は第３の分岐点
ＧＮＤ 基準電位、特に接地電位、グラウンド電位又はゼロ電位
Ｉｎ＋ 制御電圧が作用することのできる入力接続（＝従来技術の例；図２Ａ参照）、特に第１の制御電圧が作用することのできる第１の入力接続（＝従来技術の例；図２Ｂ、図２Ｃ、図２Ｄ参照）
Ｉｎ− 第２の制御電圧が作用することのできる第２の入力接続（＝従来技術の例；図２Ｂ、図２Ｃ、図２Ｄ参照）
Ｉｎ１＋ 第１の制御電圧が作用することのできる第１の入力接続
Ｉｎ２− 第２の制御電圧が作用することのできる第２の入力接続
Ｉｎ３− 第３の制御電圧が作用することのできる第３の入力接続
Ｉｎ４＋ 第４の制御電圧が作用することのできる第４の入力接続
ＫＱ 定電流源（＝従来技術の例；図２Ｂ、図２Ｃ参照）
Ｏｕｔ＋ 第１の出力接続
Ｏｕｔ− 出力接続（＝従来技術の例；図２Ａ参照）又は第２の出力接続
Ｐ１ 第１の経路、特に第１の信号経路
Ｐ２ 第２の経路、特に第２の信号経路
Ｒ１ 第１のドレイン低下抵抗
Ｒ２ 第１のトランジスタＴ１のドレイン−ソース抵抗
Ｒ２Ｓ 飽和領域における第１のトランジスタＴ１のドレイン−ソース抵抗
Ｒ３ 第１の分離（スプリット）抵抗又は第１の分離（セパレート）抵抗
Ｒ４ 第２の分離抵抗又は第２の分離抵抗
Ｒ５ 第２のトランジスタＴ２のドレイン−ソース抵抗
Ｒ５Ｓ 飽和領域における第２のトランジスタＴ２のドレイン−ソース抵抗
Ｒ６ 第１のソース低下抵抗
Ｒ７ 第１の出力直列抵抗
Ｒ８ 第２の出力直列抵抗
Ｒ９ 第２のドレイン低下抵抗
Ｒ１０ 第３のトランジスタＴ３のドレイン−ソース抵抗
Ｒ１０Ｓ 飽和領域における第３のトランジスタＴ３のドレイン−ソース抵抗
Ｒ１１ 第３の分離抵抗又は第３の分離抵抗
Ｒ１２ 第４の分離抵抗又は第４の分離抵抗
Ｒ１３ 第４のトランジスタＴ４のドレイン−ソース抵抗
Ｒ１３Ｓ 飽和領域における第４のトランジスタＴ４のドレイン−ソース抵抗
Ｒ１４ 第２のソース低下抵抗
Ｓ 回路装置、特にラインドライバ又はドライバ出力段（＝第１の代表的実施形態；図１Ａ参照）
Ｓ’ 回路装置、特にラインドライバ又はドライバ出力段（＝第２の代表的実施形態；図１Ｂ参照）
Ｓ” 回路装置、特にラインドライバ又はドライバ出力段（＝第３の代表的実施形態；図１Ｃ参照）
Ｓ''' 回路装置、特にラインドライバ又はドライバ出力段（＝第４の代表的実施形態
；図１Ｄ参照）
ＳＱ 電圧源
Ｔ１ 第１のトランジスタ、特に第１の金属酸化物半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）、例えば第１のＰチャネルＭＯＳＦＥＴ（＝従来技術の例；図２Ａ、図２Ｃ、図２Ｄ参照）又は第１のＮチャネルＭＯＳＦＥＴ
Ｔ２ 第２のトランジスタ、特に第２の金属酸化物半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）、例えば第２のＮチャネルＭＯＳＦＥＴ
Ｔ３ 第３のトランジスタ、特に第３の金属酸化物半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）、例えば第３のＰチャネルＭＯＳＦＥＴ（＝従来技術の例；図２Ｃ、図２Ｄ参照）又は第３のＮチャネルＭＯＳＦＥＴ
Ｔ４ 第４のトランジスタ、特に第４の金属酸化物半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）、例えば第４のＮチャネルＭＯＳＦＥＴ
ＺＬ ラインインピーダンス、特にライン入力インピーダンス（＝従来技術の例；図２Ａ、図２Ｂ、図２Ｃ、図２Ｄ参照）
ＺＯｕｔ 出力インピーダンス（＝従来技術の例；図２Ａ、図２Ｂ、図２Ｃ、図２Ｄ参照）
ＺＬ１ 第１のラインインピーダンス、特に第１のライン入力インピーダンス
ＺＬ２ 第２のラインインピーダンス、特に第２のライン入力インピーダンス
ＺＯｕｔ１ 第１の出力インピーダンス
ＺＯｕｔ２ 第２の出力インピーダンス

Claims (13)

  1. データ伝送を目的として、
    − 少なくとも１個の第１の出力接続（Ｏｕｔ＋）及び
    − 少なくとも１個の第２の出力接続（Ｏｕｔ−）
    に接続可能であり、少なくとも１個の電圧源（ＳＱ）によって供給可能な、少なくとも１個の差動ラインを駆動する回路装置（Ｓ'''）であって、
    当該回路装置（Ｓ'''）は、互いに左右対称に配置され、前記電圧源（ＳＱ）を少なくとも１個の基準電位（ＧＮＤ）に接続する、少なくとも２個の経路（Ｐ１、Ｐ２）を備え、
    ― 当該第１の経路（Ｐ１）は、
    ―― 少なくとも１個の第１の入力接続（Ｉｎ１＋）に割り当てられたゲート接続を有する、少なくとも１個の第１のトランジスタ（Ｔ１）と、
    ―― 少なくとも１個の第２の入力接続（Ｉｎ２−）に割り当てられたゲート接続を有する、少なくとも１個の第２のトランジスタ（Ｔ２）とを備え、
    前記第１の出力接続（Ｏｕｔ＋）は、前記第１のトランジスタ（Ｔ１）と前記第２のトランジスタ（Ｔ２）との間で接続されており、
    ― 当該第２の経路（Ｐ２）は、
    ―― 少なくとも１個の第３の入力接続（Ｉｎ３−）に割り当てられたゲート接続を有する、少なくとも１個の第３のトランジスタ（Ｔ３）と、
    ―― 少なくとも１個の第４の入力接続（Ｉｎ４＋）に割り当てられたゲート接続を有する、少なくとも１個の第４のトランジスタ（Ｔ４）とを備え、
    前記第２の出力接続（Ｏｕｔ−）は、前記第３のトランジスタ（Ｔ３）と前記第４のトランジスタ（Ｔ４）との間で接続されている、回路装置であって、
    ― 前記第１の経路（Ｐ１）は、
    ―― 前記電圧源（ＳＱ）と前記第１のトランジスタ（Ｔ１）との間に接続された、少なくとも１個の第１のドレイン低下抵抗（Ｒ１）、及び
    ―― 前記第１のトランジスタ（Ｔ１）と前記第１の出力接続（Ｏｕｔ＋）との間に接続された、少なくとも１個の第１の分離抵抗（Ｒ３）、及び前記第２のトランジスタ（Ｔ２）と前記第１の出力接続（Ｏｕｔ＋）との間に接続された、少なくとも１個の第２の分離抵抗（Ｒ４）の一方又は双方を備え、
    前記第２の経路（Ｐ２）は、
    ―― 前記電圧源（ＳＱ）と前記第３のトランジスタ（Ｔ３）との間に接続された、少なくとも１個の第２のドレイン低下抵抗（Ｒ９）、及び、
    ―― 前記第３のトランジスタ（Ｔ３）と前記第２の出力接続（Ｏｕｔ−）との間に接続された、少なくとも１個の第３の分離抵抗（Ｒ１１）、及び前記第４のトランジスタ（Ｔ４）と前記第２の出力接続（Ｏｕｔ−）との間に接続された、少なくとも１個の第４の分離抵抗（Ｒ１２）の一方又は双方を備え、
    前記第１のドレイン低下抵抗（Ｒ１）、前記第１の分離抵抗（Ｒ３）及び前記第２の分離抵抗（Ｒ４）は無視できず、そして
    前記第２のドレイン低下抵抗（Ｒ９）、前記第３の分離抵抗（Ｒ１１）及び前記第４の分離抵抗（Ｒ１２）は無視できない
    ことを特徴とする回路装置。
  2. 前記第１のドレイン低下抵抗（Ｒ１）は、少なくとも１個の第３のノード（Ｃ）と前記第１のトランジスタ（Ｔ１）のドレイン接続との間に接続され、
    前記第２のドレイン低下抵抗（Ｒ９）は、前記第３のノード（Ｃ）と前記第３のトランジスタ（Ｔ３）のドレイン接続との間に接続されている
    ことを特徴とする請求項１に記載の回路装置。
  3. 前記第１の分離抵抗（Ｒ３）及び前記第２の分離抵抗（Ｒ４）は、前記第１のトランジスタ（Ｔ１）のソース接続と前記第２のトランジスタ（Ｔ２）のドレイン接続との間に接続され、
    前記第３の分離抵抗（Ｒ１１）及び前記第４の分離抵抗（Ｒ１２）は、前記第３のトランジスタ（Ｔ３）のソース接続と前記第４のトランジスタ（Ｔ４）のドレイン接続との間に接続されている
    ことを特徴とする請求項１または２に記載の回路装置。
  4. 前記第１の分離抵抗（Ｒ３）は、前記第１のトランジスタ（Ｔ１）のソース接続と少なくとも１個の第１のノード（Ａ）との間に接続され、
    前記第２の分離抵抗（Ｒ４）は、前記第１のノード（Ａ）と前記第２のトランジスタ（Ｔ２）のドレイン接続との間に接続され、
    前記第３の分離抵抗（Ｒ１１）は、前記第３のトランジスタ（Ｔ３）のソース接続と少なくとも１個の第２のノード（Ｂ）との間に接続され、
    前記第４の分離抵抗（Ｒ１２）は、前記第２のノード（Ｂ）と前記第４のトランジスタ（Ｔ４）のドレイン接続との間に接続されている
    ことを特徴とする請求項３に記載の回路装置。
  5. 前記第１のトランジスタ（Ｔ１）、前記第２のトランジスタ（Ｔ２）及び前記第１の出力接続（Ｏｕｔ＋）の間に接続される、少なくとも１個の第１の出力直列抵抗（Ｒ７）、及び
    前記第３のトランジスタ（Ｔ３）、前記第４のトランジスタ（Ｔ４）及び前記第２の出力接続（Ｏｕｔ−）の間に接続される、少なくとも１個の第２の出力直列抵抗（Ｒ８）
    を特徴とする請求項１から４のいずれか一項に記載の回路装置。
  6. 前記第１の出力直列抵抗（Ｒ７）は、前記第１のトランジスタ（Ｔ１）のソース接続、前記第２のトランジスタ（Ｔ２）のドレイン接続、及び前記第１の出力接続（Ｏｕｔ＋）の間に接続され、そして
    前記第２の出力直列抵抗（Ｒ８）は、前記第３のトランジスタ（Ｔ３）のソース接続、前記第４のトランジスタ（Ｔ４）のドレイン接続、及び前記第２の出力接続（Ｏｕｔ−）の間に接続される
    ことを特徴とする請求項５に記載の回路装置。
  7. 請求項１から４のいずれか一項に記載の少なくとも１個の回路装置（Ｓ'''）により少なくとも１個の差動ラインを駆動する方法であって、
    − 正のフルシグナル作動の範囲において、
    ―― 前記第１のトランジスタ（Ｔ１）及び前記第４のトランジスタ（Ｔ４）は線形領域に位置して伝導し、そして
    ―― 前記第２のトランジスタ（Ｔ２）及び前記第３のトランジスタ（Ｔ３）はオフ状態であり、
    ― 負のフルシグナル作動の範囲において、
    ―― 前記第１のトランジスタ（Ｔ１）及び前記第４のトランジスタ（Ｔ４）はオフ状態であり、
    ―― 前記第２のトランジスタ（Ｔ２）及び前記第３のトランジスタ（Ｔ３）は線形領域に位置して伝導し、そして
    ― 正のフルシグナル作動と負のフルシグナル作動との間の遷移範囲において、
    ―― 前記第１の入力接続（Ｉｎ１＋）における入力電圧が低下することにより、前記第１のトランジスタ（Ｔ１）の作動点は、線形領域における作動から飽和領域における作動へと変化し、
    ―― 前記第２の入力接続（Ｉｎ２−）における入力電圧が前記遷移範囲の略中心点まで増加したとき、前記第２のトランジスタ（Ｔ２）は、依然として飽和領域にあり、
    ―― 前記第３の入力接続（Ｉｎ３−）における入力電圧が前記遷移範囲の略中心点まで増加したとき、前記第３のトランジスタ（Ｔ３）は、依然として飽和領域にあり、そして
    ―― 前記第４の入力接続（Ｉｎ４＋）における入力電圧が低下することにより、前記第４のトランジスタ（Ｔ４）の作動点は、線形領域における作動から飽和領域における作動へと変化する
    ことを特徴とする方法。
  8. 請求項５または６に記載の少なくとも１個の回路装置（Ｓ'''）により少なくとも１個の差動ラインを駆動する方法であって、
    − 正のフルシグナル作動の範囲において、
    ―― 前記第１のトランジスタ（Ｔ１）及び前記第４のトランジスタ（Ｔ４）は線形領域に位置して伝導し、そして
    ―― 前記第２のトランジスタ（Ｔ２）及び前記第３のトランジスタ（Ｔ３）はオフ状態であり、
    ― 負のフルシグナル作動の範囲において、
    ―― 前記第１のトランジスタ（Ｔ１）及び前記第４のトランジスタ（Ｔ４）はオフ状態であり、
    ―― 前記第２のトランジスタ（Ｔ２）及び前記第３のトランジスタ（Ｔ３）は線形領域に位置して伝導し、そして
    ― 正のフルシグナル作動と負のフルシグナル作動との間の遷移範囲において、
    ―― 前記第１の入力接続（Ｉｎ１＋）における入力電圧が低下することにより、前記第１のトランジスタ（Ｔ１）の作動点は、線形領域における作動から飽和領域における作動へと変化し、
    ―― 前記第２の入力接続（Ｉｎ２−）における入力電圧が前記遷移範囲の略中心点まで増加したとき、前記第２のトランジスタ（Ｔ２）は、依然として飽和領域にあり、
    ―― 前記第３の入力接続（Ｉｎ３−）における入力電圧が前記遷移範囲の略中心点まで増加したとき、前記第３のトランジスタ（Ｔ３）は、依然として飽和領域にあり、そして
    ―― 前記第４の入力接続（Ｉｎ４＋）における入力電圧が低下することにより、前記第４のトランジスタ（Ｔ４）の作動点は、線形領域における作動から飽和領域における作動へと変化する
    ことを特徴とする方法。
  9. 遷移領域における前記第１の出力直列抵抗（Ｒ７）を低減することによって、前記第１の出力インピーダンス（ＺＯｕｔ１）を低減させ、そして
    遷移領域における前記第２の出力直列抵抗（Ｒ８）を低減することによって、前記第２の出力インピーダンス（ＺＯｕｔ２）を低減させる
    ことを特徴とする請求項８に記載の方法。
  10. 正のフルシグナル作動の場合、制御電圧はそれぞれ、
    前記第１の入力接続（Ｉｎ１＋）について約１．２ボルト、
    前記第２の入力接続（Ｉｎ２−）について約０ボルト、
    前記第３の入力接続（Ｉｎ３−）について約０ボルト、
    前記第４の入力接続（Ｉｎ４＋）について約１．２ボルト、
    負のフルシグナル作動の場合、制御電圧はそれぞれ、
    前記第１の入力接続（Ｉｎ１＋）について約０ボルト、
    前記第２の入力接続（Ｉｎ２−）について約１．２ボルト、
    前記第３の入力接続（Ｉｎ３−）について約１．２ボルト、
    前記第４の入力接続（Ｉｎ４＋）について約０ボルト
    であることを特徴とする請求項７から９のいずれか１項に記載の方法。
  11. − 前記第１の入力接続（Ｉｎ１＋）における入力電圧が低下することにより、前記第１のトランジスタ（Ｔ１）の前記作動点が線形領域における作動から飽和領域における作動へと変化するとき、前記第１のドレイン低下抵抗（Ｒ１）は、前記第１の出力インピーダンス（ＺＯｕｔ１）に対してほぼ効力がなく、そして
    − 前記第３の入力接続（Ｉｎ３−）における入力電圧が増加することにより、前記第３のトランジスタ（Ｔ３）の前記作動点がオフ状態から飽和領域における作動へと変化するとき、前記第２のドレイン低下抵抗（Ｒ９）は、前記第２の出力インピーダンス（ＺＯｕｔ２）に対して効力のない状態から前記第２の出力インピーダンス（ＺＯｕｔ２）に対してわずかに寄与する状態へと移行する過程にある
    ことを特徴とする請求項７から１０のいずれか１項に記載の方法。
  12. 遷移領域における前記第１の分離抵抗（Ｒ３）及び前記第２の分離抵抗（Ｒ４）を増加させることによって、前記第１の経路（Ｐ１）を流れる横方向電流を低減させ、そして
    遷移領域における前記第３の分離抵抗（Ｒ１１）及び前記第４の分離抵抗（Ｒ１２）を増加させることによって、前記第２の経路（Ｐ２）を流れる横方向電流を低減させる
    ことを特徴とする請求項７から１１のいずれか１項に記載の方法。
  13. − 前記第１の入力接続（Ｉｎ１＋）及び前記第４の入力接続（Ｉｎ４＋）は、位相シフトの方法で制御され、一方のトランジスタ（Ｔ１又はＴ４）の制御信号の上昇又は下降勾配は、他方のトランジスタ（Ｔ４又はＴ１）の制御信号の上昇又は下降勾配より急勾配であり、そして
    − 前記第２の入力接続（Ｉｎ２−）及び前記第３の入力接続（Ｉｎ３−）は、位相シフトの方法で制御され、一方のトランジスタ（Ｔ２又はＴ３）の制御信号の上昇又は下降勾配は、他方のトランジスタ（Ｔ２又はＴ３）の制御信号の上昇又は下降勾配より急勾配である
    ことを特徴とする請求項７から１２のいずれか１項に記載の方法。
JP2013190279A 2007-07-12 2013-09-13 少なくとも１個の差動ラインを駆動する回路装置及び方法 Expired - Fee Related JP5661881B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007032876.3 2007-07-12
DE102007032876 2007-07-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010515529A Division JP5369100B2 (ja) 2007-07-12 2008-07-14 少なくとも１個の差動ラインを駆動する回路装置及び方法

Publications (2)

Publication Number Publication Date
JP2014027670A JP2014027670A (ja) 2014-02-06
JP5661881B2 true JP5661881B2 (ja) 2015-01-28

Family

ID=39884331

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010515529A Expired - Fee Related JP5369100B2 (ja) 2007-07-12 2008-07-14 少なくとも１個の差動ラインを駆動する回路装置及び方法
JP2013190279A Expired - Fee Related JP5661881B2 (ja) 2007-07-12 2013-09-13 少なくとも１個の差動ラインを駆動する回路装置及び方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010515529A Expired - Fee Related JP5369100B2 (ja) 2007-07-12 2008-07-14 少なくとも１個の差動ラインを駆動する回路装置及び方法

Country Status (4)

Country Link
US (1) US8258813B2 (ja)
EP (1) EP2177000B1 (ja)
JP (2) JP5369100B2 (ja)
WO (1) WO2009007464A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5738589B2 (ja) * 2007-06-19 2015-06-24 シリコン・ライン・ゲー・エム・ベー・ハー 発光部品を制御する回路装置及び方法
JP6076580B2 (ja) * 2007-06-19 2017-02-08 シリコン・ライン・ゲー・エム・ベー・ハー 発光部品を制御する回路装置
EP2294729B1 (de) * 2008-05-21 2016-01-06 Silicon Line GmbH Schaltungsanordnung und verfahren zum ansteuern lichtemittierender bauelemente zur datenübertragung
WO2010040816A2 (de) 2008-10-09 2010-04-15 Silicon Line Gmbh Schaltungsanordnung und verfahren zum übertragen von tmds-kodierten signalen
US9319043B2 (en) * 2010-02-02 2016-04-19 Nokia Technologies Oy Generation of differential signals
JP5581913B2 (ja) * 2010-09-06 2014-09-03 ソニー株式会社 ドライバアンプ回路および通信システム
US8618832B2 (en) * 2011-08-03 2013-12-31 Qualcomm Incorporated Balanced single-ended impedance control
US8836381B2 (en) 2012-06-20 2014-09-16 Mosys, Inc. Pseudo-supply hybrid driver
US9054578B2 (en) * 2012-06-20 2015-06-09 Mosys, Inc. Hybrid driver including a turbo mode
US8686765B2 (en) 2012-07-09 2014-04-01 Finisar Corporation Driver circuit
US8912827B2 (en) * 2012-07-09 2014-12-16 Finisar Corporation Driver circuit
WO2014130874A1 (en) * 2013-02-22 2014-08-28 Finisar Corporation Driver circuit
TWI575874B (zh) 2015-07-24 2017-03-21 晨星半導體股份有限公司 低電壓差分訊號驅動電路
WO2019111462A1 (ja) * 2017-12-07 2019-06-13 ソニーセミコンダクタソリューションズ株式会社 ドライバ回路

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601020U (ja) * 1983-05-31 1985-01-07 ソニー株式会社 一定インピ−ダンス出力回路
US5012384A (en) * 1990-02-20 1991-04-30 Advanced Micro Device, Inc. Load circuit for a differential driver
JP3062225B2 (ja) * 1990-08-18 2000-07-10 株式会社日立製作所 信号伝送方法及び回路
US5019769A (en) * 1990-09-14 1991-05-28 Finisar Corporation Semiconductor laser diode controller and laser diode biasing control method
US5343092A (en) * 1992-04-27 1994-08-30 International Business Machines Corporation Self-biased feedback-controlled active pull-down signal switching
US5471498A (en) * 1993-04-15 1995-11-28 National Semiconductor Corporation High-speed low-voltage differential swing transmission line transceiver
SE515490C2 (sv) * 1993-12-03 2001-08-13 Ericsson Telefon Ab L M Signaleringssystem
US5672994A (en) * 1995-12-21 1997-09-30 International Business Machines Corporation Antifuse circuit using standard MOSFET devices
JP3725235B2 (ja) 1996-03-29 2005-12-07 富士通株式会社 発光素子駆動回路及びこれを有する発光装置
US5834813A (en) * 1996-05-23 1998-11-10 Micron Technology, Inc. Field-effect transistor for one-time programmable nonvolatile memory element
US5731711A (en) * 1996-06-26 1998-03-24 Lucent Technologies Inc. Integrated circuit chip with adaptive input-output port
US5949253A (en) * 1997-04-18 1999-09-07 Adaptec, Inc. Low voltage differential driver with multiple drive strengths
JP2001257545A (ja) * 2000-03-09 2001-09-21 Japan Radio Co Ltd スイッチング増幅回路
GB2365788A (en) 2000-08-10 2002-02-27 Mark Technology Corp Q A signal transmitting/flashing adapter for a hand-held electronic game
EP1233453A3 (en) * 2001-02-19 2005-03-23 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having anti-fuse, method of fabricating, and method of writing data in the same
US6667661B1 (en) * 2001-05-04 2003-12-23 Euvis, Inc. Laser diode driver with high power efficiency
US6545928B1 (en) * 2001-09-25 2003-04-08 Micron Technology, Inc. Antifuse programming current limiter
US6686772B2 (en) 2001-11-19 2004-02-03 Broadcom Corporation Voltage mode differential driver and method
JP2003332623A (ja) * 2002-05-07 2003-11-21 Rohm Co Ltd 発光素子駆動装置及び、発光素子を備えた電子機器
JP4177022B2 (ja) * 2002-05-07 2008-11-05 ローム株式会社 発光素子駆動装置、及び発光素子を備えた電子機器
US6650143B1 (en) * 2002-07-08 2003-11-18 Kilopass Technologies, Inc. Field programmable gate array based upon transistor gate oxide breakdown
US6812733B1 (en) 2002-08-02 2004-11-02 Pmc-Sierra, Inc. High-efficiency mixed voltage/current mode output driver
US6975135B1 (en) * 2002-12-10 2005-12-13 Altera Corporation Universally programmable output buffer
US7545839B2 (en) * 2003-01-02 2009-06-09 Optiswitch Technology Corporation Apparatus and method for driving a pulsed laser diode
US6897543B1 (en) * 2003-08-22 2005-05-24 Altera Corporation Electrically-programmable integrated circuit antifuses
JP2005217840A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 出力ドライバ回路
US7262584B2 (en) * 2004-02-19 2007-08-28 Analog Modules, Inc Efficient fast pulsed laser or light-emitting diode driver
US7133429B2 (en) * 2004-03-05 2006-11-07 Finisar Corporation Laser driver circuit with signal transition enhancement
DE102004032456B3 (de) 2004-06-30 2006-04-06 Siemens Ag Schaltungsanordnung zum Betreiben eines Leuchtzeichens
US7154923B2 (en) * 2004-08-24 2006-12-26 International Business Machines Corporation Method and apparatus for providing a modulation current
US6965722B1 (en) * 2004-10-29 2005-11-15 Finisar Corporation High efficiency active matching electro-optic transducer driver circuit operable with low supply voltages
KR100652391B1 (ko) * 2004-12-17 2006-12-01 삼성전자주식회사 저전압 차동 신호 드라이버
FR2889643A1 (fr) 2005-08-08 2007-02-09 Valeo Systemes Thermiques Ajustement de l'intensite lumineuse, notamment d'un tableau de commande pour vehicule automobile
US7280425B2 (en) * 2005-09-30 2007-10-09 Intel Corporation Dual gate oxide one time programmable (OTP) antifuse cell
US7173851B1 (en) * 2005-10-18 2007-02-06 Kilopass Technology, Inc. 3.5 transistor non-volatile memory cell using gate breakdown phenomena
JP2007158513A (ja) * 2005-12-01 2007-06-21 Ricoh Co Ltd 電気信号出力装置および半導体レーザ変調駆動装置および画像形成装置
WO2007069104A1 (en) 2005-12-12 2007-06-21 Koninklijke Philips Electronics N.V. System and method for opening web links in a browser application
DE102005062486B4 (de) 2005-12-27 2007-10-31 Insta Elektro Gmbh Elektrisches/elektronisches Installationsgerät
US7978741B2 (en) * 2006-06-14 2011-07-12 Sumitomo Electric Industries, Ltd. Optical transmitter with a shunt driving configuration and a load transistor operated in common gate mode
US8188682B2 (en) * 2006-07-07 2012-05-29 Maxim Integrated Products, Inc. High current fast rise and fall time LED driver
US7312513B1 (en) * 2006-07-10 2007-12-25 Wilcox William J Antifuse circuit with well bias transistor
US8324816B2 (en) 2006-10-18 2012-12-04 Koa Corporation LED driving circuit
US20080304527A1 (en) * 2007-06-07 2008-12-11 Miaobin Gao Controlling a bias current for an optical source

Also Published As

Publication number Publication date
JP2014027670A (ja) 2014-02-06
EP2177000B1 (de) 2014-04-16
JP2010533401A (ja) 2010-10-21
JP5369100B2 (ja) 2013-12-18
US20100109794A1 (en) 2010-05-06
US8258813B2 (en) 2012-09-04
EP2177000A1 (de) 2010-04-21
WO2009007464A1 (de) 2009-01-15

Similar Documents

Publication Publication Date Title
JP5661881B2 (ja) 少なくとも１個の差動ラインを駆動する回路装置及び方法
KR101965788B1 (ko) 단일 종단형 구성가능한 다중 모드 드라이버
US6624670B2 (en) High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization
US20090086857A1 (en) Reduced voltage subLVDS receiver
US20080246511A1 (en) Differential Drive Circuit and Electronic Apparatus Incorporating the Same
US8587339B2 (en) Multi-mode driver with multiple transmitter types and method therefor
US8253445B2 (en) Output circuit having pre-emphasis function
JP2007028619A (ja) 送信器回路におけるプログラム可能なスルーレート制御のための装置および方法
US9584184B2 (en) Unified front-end receiver interface for accommodating incoming signals via AC-coupling or DC-coupling
US7454535B2 (en) Bidirectional data repeater switch
US20090190648A1 (en) Differential transmitter
US20100120383A1 (en) Differential output circuit and communication device
CN104113498A (zh) 均衡器电路和包括均衡器电路的接收器电路
US9312846B2 (en) Driver circuit for signal transmission and control method of driver circuit
US6975141B2 (en) LVDS driver for small supply voltages
CN1681207A (zh) 在测试模式操作期间具有可调整摆动宽度的输出驱动器
US7215156B1 (en) Differential signal driver having complimentary and current-aided pre-emphasis
CN107615650B (zh) 具有变压器反馈的驱动器
EP1017193A2 (en) Multiplexer
US7009425B1 (en) Methods and apparatus for improving large signal performance for active shunt-peaked circuits
US20080136465A1 (en) Semiconductor integrated circuit
US8648581B2 (en) Voltage mode push-pull driver output stage with tunable resistances
US8063696B2 (en) Receiving circuit and receiving system
JP2006526318A (ja) 改良された共振線駆動回路
US20090247088A1 (en) Apparatus and method for signal transmission over a channel

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141203

R150 Certificate of patent or registration of utility model

Ref document number: 5661881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees