JP5652494B2

JP5652494B2 - 半導体レーザ装置

Info

Publication number: JP5652494B2
Application number: JP2013072479A
Authority: JP
Inventors: 前岨　剛; 剛前岨; 佐藤　弘人; 弘人佐藤
Original assignee: Ushio Denki KK
Current assignee: Ushio Denki KK
Priority date: 2013-03-29
Filing date: 2013-03-29
Publication date: 2015-01-14
Anticipated expiration: 2033-03-29
Also published as: WO2014156629A1; JP2014197608A

Description

本発明は、半導体レーザ装置に関する。更に詳しくは、半導体素子を搭載するサブマウント部分の構造に特徴を持つ半導体レーザ装置に関する。

近年、半導体レーザ装置は、種々の分野で利用されている。特に、高出力の半導体レーザ装置の実現が期待されている。このような状況の中で、従来から、半導体レーザ装置の半導体レーザチップを搭載するサブマウント材料には、熱応力を緩和するための工夫がなされている。例えば、半導体レーザチップとしてガリウム砒素（ＧａＡｓ）を母材とする場合、類似の熱膨張率を持つ炭化珪素（ＳｉＣ）や窒化アルミニウム（ＡｌＮ）などが用いられている。このような技術として、例えば、特許文献１が知られている。この従来技術について、図５を用いて説明する。

図５には、従来の半導体レーザ装置７５が記載されている。従来の半導体レーザ装置７５は、金スズはんだから成る接合部材７２ａを介してＧａＡｓから成る半導体レーザチップ７１とＳｉＣから成るサブマウント７３とが接合されている。また、サブマウント７３の反対側の面には、ヒートシンク７４が、接合部材７２ｂを介して接合されている。この接合部材７２ｂとしては、例えば、ＳｎＡｇＣｕはんだを用いることができる。また、ヒートシンク７３は半導体レーザチップ７１に対して分割して接合されており、かかる構成によって、半導体レーザチップ７１に加わる歪が緩和される、としている。
しかし、このような材料は、半導体レーザ装置の駆動時に半導体レーザチップから発生する熱を十分に排熱することができない、といった問題があった。

一方、特許文献２には、高い熱伝導率を有するサブマウント材料として、シート状のグラファイト積層体を利用する試みがなされている。しかし、グラファイト積層体をサブマウント材として半導体レーザチップを接合すると、当該半導体レーザチップに熱膨張差に起因する応力が加わり、当該半導体レーザチップが劣化、破損する、といった問題があった。具体的には、グラファイト積層体の積層方向の熱膨張係数は、２０×１０^−６〜３５×１０^−６Ｋ^−１であり、ＧａＡｓなどの半導体レーザチップの熱膨張係数（例えば、ＧａＡｓ単結晶の熱膨張係数は６．８×１０^−６Ｋ^−１）に比べてかなり大きい。そのため、半導体レーザチップとグラファイト積層体から成るサブマウントとの接合時に半導体レーザチップに大きな歪が発生する。この大きな歪が、当該半導体レーザチップの劣化、破損を発生させる、といった問題があった。

特開２００７−１９０８７号公報特表２０１２−５３３８８２号公報

そこで、本発明の課題は、半導体レーザチップの駆動時に発生する熱を効率よく排熱すると共に、半導体レーザチップとサブマウントとの接合時に熱膨張率差によって発生する応力を低減できる半導体レーザ装置を提供することにある。

本発明の半導体レーザ装置は、半導体レーザチップと、当該半導体レーザチップを搭載するサブマウントと、を備えた半導体レーザ装置において、
前記サブマウントは、シート状グラファイトが積層された積層体から構成され、その積層方向が、前記半導体レーザチップの厚み方向に略直交する方向であり、
前記半導体レーザチップを搭載する側の前記サブマウントの表面には、溝部が設けられ、
当該溝部の少なくとも一部は、前記半導体レーザチップと前記サブマウントを接合する接合材で埋められていることを特徴とする。

また、前記溝部は、前記サブマウントの表面側が前記接合材で埋められており、前記サブマウントの内部側には空間部分が設けられていることを特徴とする。

更には、前記接合材は、金スズはんだであることを特徴とする。

本発明の半導体レーザ装置によれば、半導体レーザチップを搭載したサブマウントが面方向の熱伝導率が高いシート状のグラファイトを半導体レーザチップの接合面と直交する積層した構造を採用することで、半導体レーザチップから発生する熱を効率よく除熱することができる。更に、当該サブマウントに半導体レーザチップを搭載する面（以下、主面とも称する）に溝を設け、当該溝に半導体レーザチップと当該サブマウントを接合する接合材が充填されていることで、当該半導体レーザチップに発生する歪を低減することが可能となり、半導体レーザチップに発生する歪を抑制し、且つ、除熱性に優れた半導体レーザ装置を提供することができる。

本発明の半導体レーザ装置における構造の概略を示す概略図であって、全体構成を示す斜視図である。本発明の半導体レーザ装置における構造の概略を示す概略図であって、半導体レーザチップ側から見た平面図である。本発明の半導体レーザ装置における構造の概略を示す概略図であって、図１Ｂに示したＡ−Ａ断面図である。本発明の半導体レーザ装置におけるサブマウントに形成された溝部と、当該溝部の少なくとも一部を埋める接合材の状態を示す概念図である。本発明の半導体レーザ装置と比較例との最大主応力を比較するグラフである。本発明の半導体レーザ装置と比較例とのＹ方向における垂直応力を比較するグラフである。従来の半導体レーザ装置の構成を示す概略断面図である。

本発明の半導体レーザ装置は、シート状のグラファイト積層体から構成されるサブマウントにおいて、半導体レーザチップとの接合面に溝部を設け、当該溝部に接合材を充填することで、半導体レーザチップに発生する応力を緩和するものである。以下に、本発明の半導体レーザ装置の具体的な実施例を示す。

図１Ａから図１Ｃは、本発明の半導体レーザ装置の概略構成を示す図である。図１Ａは全体構成を示す斜視図である。また、図１Ｂは、サブマウント２に搭載された半導体レーザチップ１側から見た平面図であり、図１Ｃは、図１Ｂに示すＡ−Ａ断面を示した概略断面図である。

図１Ａでは、半導体レーザチップ１がサブマウント２にはんだ層３を介して固着されている。はんだ層３に使用するはんだ材としては、例えば、金スズはんだが用いられる。
また、半導体レーザチップ１は、光を出射する複数のエミッタが略一直線上に並んだ構成と成っており、当該エミッタに対応して光取り出し口５が設けられている。本実施例では、光取り出し口５が一直線上に１０個並んだアレータイプの半導体レーザチップを中心の対称軸で切断した半分の部分（光取り出し口５の数で５つ分）を示している。

また、サブマウント２は、熱伝導率の高いシート状のグラファイトを積層した積層体で構成されている。その積層方向は、半導体レーザチップ１の厚み方向に対して略直交する方向と成るように配置されている。更に、半導体レーザチップ１を搭載するサブマウント２の表面には、半導体レーザチップ１との電気的な導通や、はんだとの接合強度確保のために金属層４が形成されている。また、サブマウント２には、溝部１１が形成され、この溝部１１の少なくとも一部は、はんだ層３に用いるはんだ材（接合材とも称する）で、埋められている。

なお、図１Ａにおいて不図示であるが、当該サブマウント２の半導体レーザチップ１が搭載された面とは反対側の面には、ヒートシンクがはんだを介して接合されている。この部分に用いられるはんだ材料は、例えばＳｎＡｇＣｕはんだを用いることができる。また、ヒートシンクとしては、銅などの比較的熱伝導性の良い材料を用いることができる。

ここで、サブマウント２に用いたシート状のグラファイト積層体は、シート面と平行な方向の熱伝導率が約１７００（Ｗ／ｍ・ｋ）であり、シート積層方向の熱伝導率が約７（Ｗ／ｍ・ｋ）のものである。つまり、シート面と平行な方向の方が伝熱性に優れ、排熱に適している。そこで、半導体レーザチップの厚み方向と当該グラファイト積層体のシート積層方向は略直交する方向に配置されている。また、溝部１１は、前記グラファイト積層体のシート積層方向と略平行な方向で設けられることになる。

また、溝部１１はサブマウント２全体に対して、少なくとも１つ形成されている。例えば、各エミッタの数に対応したものであっても、それ以上の数であっても良い。更に、溝部１１のサブマウント基体１０の厚み方向の深さは、サブマウント基体１０の１／５程度あれば良く、厚み全域に亘って形成されていても良い。

図１Ｂは、本発明の半導体レーザ装置１５を半導体レーザチップ１側から見た平面図である。図１Ｂによれば、半導体レーザチップ１の光取出し口５が直線状に５つ並んだ部分が示されている。また、サブマウント２には、はんだ層３の一部と、表面に形成された金属層４とが示されている。また、破線Ａ−Ａで示している部分の断面図が図１Ｃである。

図１Ｃでは、（ｂ）に図１ＢにおけるＡ−Ａ断面図を示し、（ａ）には、（ｂ）において破線円で括った部分の拡大図を示している。サブマウント基体１０の表面には半導体レーザチップ１が搭載されている。また、サブマウント基体１０の表面から内部方向に溝部１１が形成されている。この溝部１１の内部は、少なくとも一部がはんだ９で埋められている。（ａ）で示した拡大図では、サブマウント基体１０の表面に金属層４が形成され、この金属層４の上にはんだ層３が形成されている。また、サブマウント基体１０の上に配置された半導体レーザチップ１には、エミッタ領域６で発生した光を外部に出射する光取り出し口５が形成されている。当該光取り出し口５以外の半導体レーザチップ１の表面には、上側電極８が設けられている。また、エミッタ領域６のサブマウント基体１０側には下側電極７が形成されている。更には、サブマウント基体１０に形成された溝部１１の内部は、はんだ９で少なくとも一部が埋められている。

図２に示すのは、サブマウント基体１０に形成された溝部１１と、当該溝部１１の少なくとも一部を埋めるはんだ９（接合材）の状態を示す概念図である。半導体レーザチップ１がサブマウント基体１０の上にはんだ層３を介して接合されている。なお、図１Ｃ（ａ）で記載した金属層４や下側電極７等の構成は同様であるが、図２においては省略している。当該サブマウント基体１０に形成された溝部１１は、はんだ９が当該溝部全体に充填された形で埋められている。また、当該溝部１１に対して、はんだ９ａの部分のみ埋められており、その他の部分には空間１２が形成されている場合であっても良い。更には、当該溝部１１に対して、はんだ９ｂの部分のみ埋められており、その他の部分には空間１２が形成されている場合であっても良い。後述するように、当該溝部１１が形成され、当該溝部１１の内部の少なくとも一部にはんだ９、９ａ、９ｂが埋められることにより、製造時に発生する熱膨張率差に起因する応力が低滅される。

図３は、サブマウントに形成した溝部の幅が１０μｍの場合に関して、当該溝部内がはんだで埋められている本発明の半導体レーザ装置における応力を有限要素法による温度解析結果から求めたものである。比較用に、当該溝部にはんだが無く、空間のみの場合を示している。図３の縦軸は最大主応力（ＭＰａ）を示し、横軸は半導体レーザチップのＸ方向の位置（ｍｍ）を示している。横軸の原点（０ｍｍの位置）は当該半導体レーザチップの中心（図中の対称面）を示し、各距離は破線矢印で示したＸ方向の位置を示している。図中下に示したグラフには、本実施例の計算結果を実線で示し、比較用の計算結果を点線で示している。本発明の構成では、発生する応力が全体的に低く、半導体レーザチップに発生した歪が緩和されていることが判る。

図４は、図３と同様に、サブマウントに形成した溝部の幅が１０μｍの場合に関して、当該溝部内がはんだで埋められている本発明の半導体レーザ装置における応力を有限要素法による温度解析結果から求めたものである。比較用に、当該溝部にはんだが無く、空間のみの場合を示している。図４の縦軸はＹ方向の垂直応力（ＭＰａ）を示し、横軸は半導体レーザチップのＸ方向の位置（ｍｍ）を示している。横軸の原点（０ｍｍの位置）は、図３の場合と同様である。図中下に示したグラフには、本実施例の計算結果を実線で示し、比較用の計算結果を点線で示している。本発明の構成では、発生する応力が全体的に低く、半導体レーザチップに発生した歪が緩和されていることが判る。

１半導体レーザチップ
２サブマウント
３はんだ層
４金属層
５光取り出し口
６エミッタ領域
７下側電極
８上側電極
９はんだ
１０サブマウント基体
１１溝部
１２空間部分
１５半導体レーザ装置
７１半導体レーザチップ
７２ａ接合部材
７２ｂ接合部材
７３サブマウント
７４ヒートシンク
７５半導体レーザ装置

Claims

半導体レーザチップと、当該半導体レーザチップを搭載するサブマウントと、を備えた半導体レーザ装置において、
前記サブマウントは、シート状グラファイトが積層された積層体から構成され、その積層方向が、前記半導体レーザチップの厚み方向に略直交する方向であり、
前記半導体レーザチップを搭載する側の前記サブマウントの表面には、溝部が設けられ、
当該溝部の少なくとも一部は、前記半導体レーザチップと前記サブマウントを接合する接合材で埋められていることを特徴とする半導体レーザ装置。
前記溝部は、前記サブマウントの表面側が前記接合材で埋められており、前記サブマウントの内部側には空間部分が設けられていることを特徴とする請求項１に記載の半導体レーザ装置。
前記接合材は、金スズはんだであることを特徴とする請求項１、または、請求項２に記載の半導体レーザ装置。