JP5649687B2 - マルチゲート半導体デバイス - Google Patents
マルチゲート半導体デバイス Download PDFInfo
- Publication number
- JP5649687B2 JP5649687B2 JP2013097675A JP2013097675A JP5649687B2 JP 5649687 B2 JP5649687 B2 JP 5649687B2 JP 2013097675 A JP2013097675 A JP 2013097675A JP 2013097675 A JP2013097675 A JP 2013097675A JP 5649687 B2 JP5649687 B2 JP 5649687B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- inter
- region
- contact
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 230000005669 field effect Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- 230000009977 dual effect Effects 0.000 description 17
- 238000005452 bending Methods 0.000 description 12
- 238000003780 insertion Methods 0.000 description 9
- 230000037431 insertion Effects 0.000 description 9
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 102100027368 Histone H1.3 Human genes 0.000 description 1
- 101001009450 Homo sapiens Histone H1.3 Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1.デバイスのレイアウトの変更を最小にするとともに、伝導領域による電圧降下を減少することが出来る。
2.低い挿入損失を保持するとともに、オフ状態における直線性を改善することが出来る。
3.抵抗器の占める領域を最小限とし、その結果チップサイズ全体の占める領域を最小限にすることが出来る。
一般に、典型的なpHEMTの多層構造は、AlGaAs層あるいはAlGaAs/GaAsの多層積層からなる典型的なバッファ層と、薄い(約10nm)高濃度n型ドープ層を含む下部モジュレーションドープAlGaAs層と、アンドープAlGaAs下部スペーサ層と、典型的には5nmと20nmとの間の厚みを有するInGaAsチャネル層と、アンドープAlGaAs上部スペーサ層と、薄い(約10nm)高濃度n型ドープ層を含む上部モジュレーションドープAlGaAs層と、アンドープAlGaAs上部バリヤー層と、ソース/ドレインオーム接触用に高濃度ドープしたGaAsコンタクト層により構成されている。
多層構造320のエピタキシャル成長後、ウエハーは、スイッチへの応用のために、マルチゲートFETデバイスへと加工される。
実施例1は、ゲート間領域に1つの接点を有するデュアルゲートFETに関するものである。
実施例2は、ゲート間領域に2つの接点を有するデュアルゲートFETに関するもので、バランス抵抗器に対するゲート間伝導領域の接点の数の異なる組み合わせ(それらもまた、この発明の可能な実施例である)について説明する。
実施例3は、ゲート間伝導領域に2つの接点を有するデュアルゲートFETに関するもので、図6は、2つのメサ抵抗器に電気的に接続された2つの接点を有するデュアルゲートFETの他の実施例を示している。
実施例4は、1つのバランス抵抗器が1つの接点でゲート間領域に接続された場合のデュアルゲートFETに関するもので、図7は、1つのバランス抵抗器が接続された1つの接点を有するデュアルゲートFETの実施例を示している。
実施例5は、各ゲート間伝導領域に、1つの接点を有するトリプルゲートFETに関するもので、図8は、各ゲート間伝導領域から1つの接点でメサ型抵抗器が接続されたトリプルゲートFETの実施例を示している。
実施例6は、各ゲート間領域に、1つの接点を有するトリプルゲートFETに関するもので、図9は、各ゲート間伝導領域に1つの接点を有するトリプルゲートFETの他の実施例を示している。
実施例7は、各ゲート間伝導領域に、1つの接点を有するトリプルゲートFETに関するもので、図10は、各ゲート間伝導領域に1つの接点を有するトリプルゲートFETに関する他の実施例を示している。
実施例8は、2つのゲート間伝導領域のうちの1つに、2つの接点を有するトリプルゲートFETに関するもので、図11は、2つのゲート間伝導領域のうちの1つからメサ型抵抗器まで2つの接点を有するトリプルゲートFETの実施例を示している。そして、もう一方のゲート間伝導領域は1つの接点で他のメサ型抵抗器に接続されている。
実施例9は、各ゲート間伝導領域に、1つの接点を有するクワッドゲートFETに関するもので、図12は、各ゲート間伝導領域からメサ型抵抗器迄に、1つの接点を有するクワッドゲートFETの実施例を示している。
実施例10は、各ゲート間伝導領域に、1つの接点を有するクワッドゲートFETに関するもので、図13は、各ゲート間伝導領域にメサ型抵抗器に接続する1つの接点を有するクワッドゲートFETの他の実施例を示している。
実施例11は、各ゲート間伝導領域に、1つの接点を有するクワッドゲートFETに関するもので、図14は、各ゲート間伝導領域からメサ型抵抗器迄1つの接点を有するクワッドゲートFETの他の実施例を示している。
その結果、本発明のように、ゲート電極の中間部分(ゲート電極の2つの端部の間)にバランス抵抗器を接続した場合には、従来のように、ゲート電極の一方の端部に接続したものと比較すると、低い相互変調歪み(IMD)及び低い高調波歪み(HD)を達成することができることが判明した。
1.デバイスのレイアウトにおいて、最小の変更で伝導領域に沿う電圧降下を減少することが出来る。
2.低い挿入損失を保持するとともに、オフ状態における直線性を改善することが出来る。
3.バランス抵抗器により占有されるエリアを最小限にし、そしてその結果として、全チップサイズを最小限にすることが出来る。
320 多層構造
321 バッファ層
322 チャネル層
401 ソース電極フィンガ
402 ドレイン電極フィンガ
403 ゲート電極
404 ゲート間伝導領域
405 抵抗素子
4061 屈曲領域
Claims (6)
- 基板と、
この基板上に形成された多層構造と、
この多層構造上に形成された複数の電極フィンガより成る第1のオーミック電極と、
前記多層構造上に形成された複数の電極フィンガより成り、且つ、前記第1のオーミック電極に隣接して配置された第2のオーミック電極と、
前記第1及び前記第2のオーミック電極間に、多層構造で形成されたチャネル層と、
前記第1及び前記第2のオーミック電極間に沿ってメアンダ状に配置された複数のゲート電極と、
この複数のゲート電極のうち2つの隣接したゲート電極間に形成された少なくとも1つのゲート間伝導領域と、
少なくとも1つの抵抗素子を有し、前記多層構造、前記チャネル層、前記第1のオーミック電極、前記第2のオーミック電極及び前記ゲート電極は、電界効果トランジスタを形成し、且つ、隣接するゲート電極の間に配置された少なくとも1つのゲート間伝導領域は、前記少なくとも1つの抵抗素子を電気的に接続する少なくとも1つの接点を有し、
メアンダ状に配置された前記複数のゲート電極は、複数の屈曲領域と、屈曲領域と屈曲領域との間にそれぞれ位置する複数の直線状の領域を含み、
且つ、前記複数の屈曲領域のうち少なくとも1つの屈曲領域の長さは、前記複数の直線状の領域のうち少なくとも1つの直線状の領域に比べ短く、
且つ、前記少なくとも1つの屈曲領域は、前記チャネル層の1部を含み前記電界効果型トランジスタの能動部分の一部を形成し、
且つ、前記少なくとも1つの屈曲領域において前記少なくとも1つのゲート間伝導領域は、前記少なくとも1つの直線状の領域より広いゲート間隔を有し、
且つ、前記広いゲート間隔を有するゲート間伝導領域に前記少なくとも1つの抵抗素子を電気的に接続する前記少なくとも1つの接点が配置されており、
前記少なくとも1つの接点は、各ゲート電極の2つの端部の間(最も末端を除く)の位置に形成されたこと
を特徴とするマルチゲート半導体デバイス。 - 電界効果トランジスタは、高電子移動度トランジスタよりなること
を特徴とする請求項1に記載のマルチゲート半導体デバイス。 - 高電子移動度トランジスタは擬似モルフィリック高電子移動度トランジスタよりなること
を特徴とする請求項1に記載のマルチゲート半導体デバイス。 - 電界効果トランジスタは、窒化ガリウム電界効果トランジスタよりなること
を特徴とする請求項1に記載のマルチゲート半導体デバイス。 - 抵抗素子は、半導体多層構造に形成されており、抵抗素子の少なくとも一部は、オーミック電極を介してチャネル層に無線周波数信号を供給する金属層の下方に配置されていること
を特徴とする請求項1に記載のマルチゲート半導体デバイス。 - マルチゲート半導体デバイスは、スイッチ素子の機能を有すること
を特徴とする請求項1〜請求項5の何れかに記載のマルチゲート半導体デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/803,717 | 2010-07-02 | ||
US12/803,717 US8969973B2 (en) | 2010-07-02 | 2010-07-02 | Multi-gate semiconductor devices |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010278707A Division JP2012015482A (ja) | 2010-07-02 | 2010-12-15 | マルチゲート半導体デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013175777A JP2013175777A (ja) | 2013-09-05 |
JP5649687B2 true JP5649687B2 (ja) | 2015-01-07 |
Family
ID=45399041
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010278707A Pending JP2012015482A (ja) | 2010-07-02 | 2010-12-15 | マルチゲート半導体デバイス |
JP2013097675A Active JP5649687B2 (ja) | 2010-07-02 | 2013-05-07 | マルチゲート半導体デバイス |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010278707A Pending JP2012015482A (ja) | 2010-07-02 | 2010-12-15 | マルチゲート半導体デバイス |
Country Status (3)
Country | Link |
---|---|
US (1) | US8969973B2 (ja) |
JP (2) | JP2012015482A (ja) |
TW (1) | TWI475690B (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9379231B2 (en) | 2012-02-17 | 2016-06-28 | Infineon Technologies Americas Corp. | Transistor having increased breakdown voltage |
US9070755B2 (en) | 2012-02-17 | 2015-06-30 | International Rectifier Corporation | Transistor having elevated drain finger termination |
US8970998B2 (en) * | 2012-12-31 | 2015-03-03 | Win Semiconductors Corp. | Compound semiconductor ESD protection devices |
US8964342B2 (en) * | 2012-12-31 | 2015-02-24 | Win Semiconductors Corp. | Compound semiconductor ESD protection devices |
JP6369605B2 (ja) * | 2013-05-08 | 2018-08-08 | ソニー株式会社 | 半導体装置、アンテナスイッチ回路、および無線通信装置 |
JP2014239201A (ja) * | 2013-05-08 | 2014-12-18 | ソニー株式会社 | 半導体装置、アンテナスイッチ回路、および無線通信装置 |
JP6299665B2 (ja) * | 2015-04-30 | 2018-03-28 | 三菱電機株式会社 | 電界効果トランジスタ |
US10388743B2 (en) * | 2016-10-17 | 2019-08-20 | Zhanming LI | Power electronic and optoelectronic devices with interdigitated electrodes |
JP6812764B2 (ja) * | 2016-11-29 | 2021-01-13 | 日亜化学工業株式会社 | 電界効果トランジスタ |
US10615273B2 (en) * | 2017-06-21 | 2020-04-07 | Cree, Inc. | Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity |
US10978583B2 (en) | 2017-06-21 | 2021-04-13 | Cree, Inc. | Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity |
US10326440B1 (en) | 2018-02-28 | 2019-06-18 | Nxp Usa, Inc. | RF switches, integrated circuits, and devices with multi-gate field effect transistors and voltage leveling circuits, and methods of their fabrication |
US10784862B1 (en) | 2019-09-10 | 2020-09-22 | Nxp Usa, Inc. | High speed switching radio frequency switches |
US10972091B1 (en) | 2019-12-03 | 2021-04-06 | Nxp Usa, Inc. | Radio frequency switches with voltage equalization |
DE102020112069B4 (de) * | 2020-02-27 | 2022-03-03 | Taiwan Semiconductor Manufacturing Co. Ltd. | Source-leckstromunterdrückung durch source-umgebende gate-struktur und verfahren zur herstellung der gate-struktur |
US11855198B2 (en) | 2020-04-09 | 2023-12-26 | Qualcomm Incorporated | Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity |
US11368180B2 (en) | 2020-07-31 | 2022-06-21 | Nxp Usa, Inc. | Switch circuits with parallel transistor stacks and methods of their operation |
US11683028B2 (en) | 2021-03-03 | 2023-06-20 | Nxp Usa, Inc. | Radio frequency switches with voltage equalization |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001352043A (ja) * | 2000-06-09 | 2001-12-21 | Sony Corp | 半導体装置及びその製造方法 |
US6642578B1 (en) * | 2002-07-22 | 2003-11-04 | Anadigics, Inc. | Linearity radio frequency switch with low control voltage |
CN1961412B (zh) * | 2004-03-30 | 2010-05-26 | 日本电气株式会社 | 半导体器件 |
JP2006093617A (ja) * | 2004-09-27 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 半導体抵抗素子およびその製造方法 |
JP4272142B2 (ja) * | 2004-12-07 | 2009-06-03 | 株式会社ルネサステクノロジ | スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール |
US7982243B1 (en) * | 2006-05-05 | 2011-07-19 | Rf Micro Devices, Inc. | Multiple gate transistor architecture providing an accessible inner source-drain node |
JP2008021949A (ja) * | 2006-07-14 | 2008-01-31 | Sony Corp | 半導体素子及びこれを備える通信機器 |
JP5544713B2 (ja) * | 2008-12-26 | 2014-07-09 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
-
2010
- 2010-07-02 US US12/803,717 patent/US8969973B2/en active Active
- 2010-10-27 TW TW099136741A patent/TWI475690B/zh active
- 2010-12-15 JP JP2010278707A patent/JP2012015482A/ja active Pending
-
2013
- 2013-05-07 JP JP2013097675A patent/JP5649687B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20120001230A1 (en) | 2012-01-05 |
US8969973B2 (en) | 2015-03-03 |
TWI475690B (zh) | 2015-03-01 |
TW201203540A (en) | 2012-01-16 |
JP2013175777A (ja) | 2013-09-05 |
JP2012015482A (ja) | 2012-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5649687B2 (ja) | マルチゲート半導体デバイス | |
JP4968068B2 (ja) | 電界効果トランジスタ | |
JP6240898B2 (ja) | 半導体装置 | |
US7538394B2 (en) | Compound semiconductor switch circuit device | |
US7126193B2 (en) | Metal-oxide-semiconductor device with enhanced source electrode | |
US8723234B2 (en) | Semiconductor device having a diode forming area formed between a field-effect transistor forming area and a source electrode bus wiring or pad | |
US20130193487A1 (en) | High electron mobility transistors with field plate electrode | |
JP2007526633A (ja) | Iii族窒化膜双方向スイッチ | |
US9806184B2 (en) | Semiconductor device with low-conducting field-controlling element | |
US20070114568A1 (en) | Semiconductor device and circuit having multiple voltage controlled capacitors | |
US8450805B2 (en) | Compound semiconductor switch circuit device | |
US7193255B2 (en) | Semiconductor device with floating conducting region placed between device elements | |
US20060076585A1 (en) | Semiconductor resistor and method for manufacturing the same | |
US9391187B2 (en) | Semiconductor heterojunction device | |
JP2014239201A (ja) | 半導体装置、アンテナスイッチ回路、および無線通信装置 | |
JP2018186142A (ja) | 半導体装置 | |
JP7509746B2 (ja) | 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造 | |
US20060163609A1 (en) | Compound semiconductor switching circuit device | |
US7560774B1 (en) | IC chip | |
US8299835B2 (en) | Radio-frequency switch circuit with separately controlled shunt switching device | |
CN113782594A (zh) | 一种半导体器件 | |
JP6369605B2 (ja) | 半導体装置、アンテナスイッチ回路、および無線通信装置 | |
US8492796B2 (en) | MuGFET switch | |
JP2000340580A (ja) | 半導体装置 | |
KR101435479B1 (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5649687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |