JP5637845B2 - チップ抵抗器基板 - Google Patents

チップ抵抗器基板 Download PDF

Info

Publication number
JP5637845B2
JP5637845B2 JP2010504635A JP2010504635A JP5637845B2 JP 5637845 B2 JP5637845 B2 JP 5637845B2 JP 2010504635 A JP2010504635 A JP 2010504635A JP 2010504635 A JP2010504635 A JP 2010504635A JP 5637845 B2 JP5637845 B2 JP 5637845B2
Authority
JP
Japan
Prior art keywords
line
ceramic substrate
target
separation line
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010504635A
Other languages
English (en)
Other versions
JP2010527141A (ja
Inventor
ペーター クルーゲ クラウス
ペーター クルーゲ クラウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ceramtec GmbH
Original Assignee
Ceramtec GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ceramtec GmbH filed Critical Ceramtec GmbH
Publication of JP2010527141A publication Critical patent/JP2010527141A/ja
Application granted granted Critical
Publication of JP5637845B2 publication Critical patent/JP5637845B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D1/00Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
    • B28D1/22Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by cutting, e.g. incising
    • B28D1/221Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by cutting, e.g. incising by thermic methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • H01C1/012Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1121Cooling, e.g. specific areas of a PCB being cooled during reflow soldering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/15Sheet, web, or layer weakened to permit separation through thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mining & Mineral Resources (AREA)
  • Mechanical Engineering (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、後に個別化するためにセラミック基板に分離線及び/又は目標破壊線を適切に加工する方法であって、第一に熱的な処理ステップ又は熱的な方法ステップにおいて、製造したい分離線及び/又は目標破壊線を局所的に加熱し、次いで冷却媒体によって急に冷却し、セラミック基板における温度交番により、分離線及び/又は目標破壊線に沿って適切な亀裂形成又は材料脆弱部をもたらす、後に個別化するためにセラミック基板に分離線及び/又は目標破壊線を適切に加工する方法に関する。
多層基板の形式の金属セラミック基板が公知である。多層基板の場合、共通の、例えば大面状のセラミックプレート又はセラミック層にメタライジング部(金属領域)が設けられている。メタライジング部はそれぞれ個別基板に対して配置されているか、若しくは個別基板のメタライジング部を形成する。セラミック層において、例えばレーザにより目標破壊線を形成する溝が加工されていて、その結果、多層基板は目標破壊線に沿った機械的な分断により個別基板に分離することができる。
この場合の欠点は、目標破壊線を形成する溝の加工時に蒸発する材料が再度基板上に析出し、多層基板の汚染は、特に金属領域にも発生するという点にある。このことは他の処理時に不都合に作用することがある。
DE10327360A1において金属セラミック基板を製造する方法が公知である。この方法においては、セラミックスの少なくとも1つの表面側に少なくとも1つの金属領域が形成され、少なくとも1つの金属領域の形成後に、金属セラミック基板は少なくとも1つの分離線又は目標破壊線に沿って、熱的な処理ステップ又は熱的な方法ステップにおいて加熱され、次いで冷却媒体よって急に冷却され、金属セラミック基板において温度交番により適切な亀裂形成又は材料脆弱部が、分離線及び/又は目標破壊線に沿ってもたらされる。
本発明の目的は請求項1の上位概念部に記載の方法を改良して、分離線及び/又は目標破壊線の加工時に蒸発する材料が多層基板に、特に多層基板のメタライジングされている領域又は金属領域に析出せず、他の処理に不都合に影響を与えてしまう多層基板若しくは多層基板の金属領域の汚染が発生しないようにすることである。さらに、上記方法により製造されたセラミック基板と有利な使用とについて記載する。
本発明によれば、上記目的は請求項1の特徴部の方法に基づき達成される。
本発明に係る後に個別化するためにセラミック基板に分離線及び/又は目標破壊線を適切に加工する方法は、第一に熱的な処理ステップ又は熱的な方法ステップにおいて、製造したい分離線及び/又は目標破壊線を局所的に加熱し、次いでセラミック基板において温度交番により、分離線及び/又は目標破壊線に沿って適切な亀裂形成又は材料脆弱部が形成されるように、冷却媒体によって、製造したい分離線及び/又は目標破壊線を衝撃的に冷却する、後に個別化するためにセラミック基板に分離線及び/又は目標破壊線を適切に加工する方法において、分離線及び/又は目標破壊線を既に焼結されたセラミック基板の表面に加工することを特徴とする。
好ましくは、セラミック基板に三次元の構造を使用する。
好ましくは、セラミック基板に、有利には1〜30cmの長さ及び幅と、2mmより小さな厚さとを有する面状の構造を使用する。
好ましくは、分離線及び/又は目標破壊線が同じ又は種々異なる亀裂深さを有するように、熱的な処理ステップ又は熱的な方法ステップ中のエネルギ供給を制御する。
好ましくは、分離線及び/又は目標破壊線をセラミック基板の少なくとも2つの面に加工する。
好ましくは、分離線及び/又は目標破壊線がセラミック基板の縁部から縁部に一貫して延在しているのではなく、適切に中断部も有しているように、熱的な処理ステップ又は熱的な方法ステップ中のエネルギ供給を制御する。
好ましくは、セラミック基板に、例えば円筒形又は方形又はn角形の構造の棒状部材、又は例えばU字形又はH字形又はL字形を備えた異形材の棒状部材を使用する。
好ましくは、分離線及び/又は目標破壊線が人間の目にはほぼ不可視であり、前記表面の歪みも、分離線及び/又は目標破壊線に沿った汚染も認識できないように、熱的な処理ステップ又は熱的な方法ステップ中のエネルギ供給を制御する。
本発明に係るセラミック基板は、全表面に既に焼結されているセラミックスであり、該セラミックスの表面に個別化のための分離線及び/又は目標破壊線が配置されていることを特徴とする。
好ましくは、セラミック基板は三次元の構造を有している。
好ましくは、分離線及び/又は目標破壊線は同じ又は種々異なる亀裂深さを有している。
好ましくは、分離線及び/又は目標破壊線はセラミック基板の複数の面に配置されている。
好ましくは、分離線及び/又は目標破壊線はセラミック基板の縁部から縁部に一貫して延在しているのではなく、適切に中断部を有している。
好ましくは、セラミック基板は、例えば円筒形又は方形又はn角形の構造の棒状部材の形態、又は例えばU字形又はH字形又はL字形の異形材の棒状部材の形態を有している。
好ましくは、分離線及び/又は目標破壊線は人間の目にはほぼ不可視であり、前記表面の歪みと、分離線及び/又は目標破壊線に沿った汚染とは認識できない。
好ましくは、分離線及び/又は目標破壊線を備えたセラミック基板に、抵抗を規定し、少なくとも1つの成分から成る適切な材料領域及び/又は構成素子が載着されていて、分離線及び/又は目標破壊線に沿った分断により、後続の方法においてチップ抵抗器に製造される個々の構成部材及び/又は構成群がもたらされる。
本発明に係るチップ抵抗器基板を製造するためのセラミック基板の使用は、分離線及び/又は目標破壊線が設けられているセラミック基板に、抵抗を規定する少なくとも1つの成分から成る適切な材料領域及び/又は構成素子を提供し、分離線及び/又は目標破壊線の分断により、後続の方法においてチップ抵抗器に製造される個々の構成部材及び/又は構成群、又は、複数のつながっている構成部材及び/又は構成群をもたらす。
本発明に係る構成部材及び/又は構成群は、後続の方法においてチップ抵抗器に加工される構成部材及び/又は構成群において、歪みのない表面及び/又はほぼ滑らかな破壊エッジを特徴とする。
本発明に係るセラミック基板は、好ましくは、少なくとも1つの面において、焼結されていない状態で少なくとも1つの目標破壊線及び/又は穿孔は、例えば打抜き加工、又は押抜き加工、又はプレス加工のような材料の変位により加工されている。
好ましくは、少なくとも1つの面において、焼結された状態で少なくとも1つの目標破壊線及び/又は穿孔は、例えばレーザ穿孔又はレーザスクライブ加工又はウォータジェット切断又は穿孔により加工されている。
好ましくは、請求項19及び請求項20の特徴部の組合せをセラミック基板にもたらすこともできる。
既に焼結されたセラミック基板の表面に分離線及び/又は目標破壊線を加工することにより、つまり、メタライジングされた領域又は金属領域の形成前に、分離線及び/又は目標破壊線の加工時に蒸発する材料は、多層基板、特に多層基板のメタライジングされた領域又は金属領域に析出せず、したがって、多層基板の汚染若しくは多層基板の金属領域の汚染がもたらされることはない。
熱的な処理による、各処理線又は分離線に沿ったセラミック層の熱的な分離又は分裂、又は熱的な処理により、機械的な分断によるセラミックスの後の分離を可能にするそれぞれ少なくとも1つの目標破壊線を製造する方法において、基板の汚染、特に各分離線及び/又は目標破壊線に沿って、蒸発した材料が基板に析出することによる縁部又は漏斗状のものの形成はもたらされないので、基板の他の処理は妨げられない。
本発明に係る構成において、セラミック基板には三次元の構造が使用される。これにより全ての使用に適したジオメトリを形成することができる。
別の本発明に係る構成は、セラミック基板に、有利には1〜30cmの長さ及び幅と、2mmより小さな厚さとを有する平らな構造が使用される。まさにこの手段によって、質的に高いセラミック基板を達成することができる。
有利には、熱的な処理ステップ又は熱的な方法ステップ中のエネルギ供給は、分離線及び/又は目標破壊線が同じ又は種々異なる亀裂深さを有しているように制御される。亀裂深さの選択により、破壊に必要な分断力を適切に調節することができる。
本発明のさらに別の構成において、分離線及び/又は目標破壊線は、セラミック基板の少なくとも2つの面に加工される。例えば分離線及び/又は目標破壊線は、セラミック基板の少なくとも2つの面において相対していてよく、これにより2つの面からの分断が可能であり、若しくは容易になる。
本発明のさらに別の構成において、分離線及び/又は目標破壊線はセラミック基板の縁部から縁部に一貫して延在しているのではなく、適切に中断部を有するように、熱的な処理ステップ又は熱的な方法ステップ中にエネルギ供給を制御する。これにより、分断前のセラミック基板の強度は改良されている。
本発明のさらに別の構成において、セラミック基板に、例えば円筒形又は方形又は多角形のn角形の構造の棒状部材、又は例えばU字形又はH字形又はL字形の異形材の棒状部材が使用される。したがって、使用形状に応じて任意の三次元のセラミック基板を製造することができる。
有利には、分離線及び/又は目標破壊線は人間の目にはほぼ不可視であり、表面の歪み及び分離線及び/又は目標破壊線に沿った汚染は認識され得ないように、熱的な処理ステップ又は熱的な方法ステップ中にエネルギ供給を制御する。これにより、セラミック基板の外側の外観は可視の分離線及び/又は目標破壊線がなく欠陥はない。
本発明に係るセラミック基板は、全表面に既に焼結されたセラミックスであり、セラミックスの表面に個別化のための分離線及び/又は目標破壊線が配置されている。
有利には、セラミック基板は三次元の構造を有しており、これにより、セラミック基板は全使用形状に適合可能である。
本発明の構成において、分離線及び/又は目標破壊線は、同じ又は種々異なる亀裂深さを有している。これにより、切断時に必要な破壊力は適切に調節可能である。
本発明の構成において、分離線及び/又は目標破壊線は、セラミック基板の複数の面に配置されている。したがって、セラミック基板は考慮可能な全個所に沿って個別化することができる。
さらに別の構成において、分離線及び/又は目標破壊線は、セラミック基板の縁部から縁部に一貫して延在しておらず、適切に中断部を有している。これにより、同様に個別化を制御することができる。
さらに別の構成において、例えば円筒形又は方形又は多角形のn角形状の構造の棒状部材、又は例えばU字形又はH字形又はL字形を備えた異形材の棒状部材の形状を有している。これにより、セラミック基板は有利な全ジオメトリにおいて製造可能である。
分離線及び/又は目標破壊線が前後して配置されている、分離線及び/又は目標破壊線を形成する複数の分離個所及び/又は目標破壊個所から成っていてもよい、ということを強調したい。分離線及び/又は目標破壊線がレーザによって加工されると、分離線及び/又は目標破壊線は、全体で1つの「線」を形成する複数の放射個所から常に成っている。
本発明に係るさらに別の構成において、分離線及び/又は目標破壊線は、人間の目にはほぼ不可視であり、表面の歪み、及び分離線及び/又は目標破壊線に沿った汚染は認められない。
有利なセラミック基板は、分離線及び/又は目標破壊線を備えたセラミック基板に、抵抗を規定する、少なくとも1つの成分から成る適切な材料領域及び/又は構成素子が提供されていて、分離線及び/又は目標破壊線に沿った分断により、後続の方法においてチップ抵抗器となる個々の構成部材及び/又は構成群がもたらされることを特徴とする。
チップ抵抗器を製造するセラミック基板の有利な使用時には、分離線及び/又は目標破壊線を備えたセラミック基板に、抵抗を規定する、少なくとも1つの構成要素から成る適切な材料領域及び/又は構成素子が提供され、分離線及び/又は目標破壊線に沿った分断により、後続の方法においてチップ抵抗器となる個々の構成部材及び/又は構成群、又は、複数のつながっている構成部材及び/又は構成群がもたらされる。
後続の方法においてチック抵抗へと加工することができる、上述のように製造された構成部材及び/又は構成群は、歪みのない表面及び/又はほぼ平滑な破壊エッジを特徴とする。
一構成において、セラミック基板には少なくとも1つの面に、焼結されていない状態において少なくとも1つの目標破壊線及び/又は穿孔は、例えば打抜き加工、又は押抜き加工、又はプレス加工といった材料の変位(Materialverdraengung)により加工されている。
別の構成において、セラミック基板には少なくとも1つの面に、焼結された状態において少なくとも1つの目標破壊線及び/又は穿孔が、例えばレーザ穿孔、又はレーザスクライブ加工、又はウォータジェット切断又は穿孔により加工されている。
目標破壊線及び/又は穿孔は、焼結されていない状態と焼結されている状態において、前記方法によって加工することができる。

Claims (15)

  1. 後に個別化するためにセラミック基板に分離線又は目標破壊線を適切に加工する方法であって、第一に熱的な処理ステップにおいて、製造したい分離線又は目標破壊線を局所的に加熱し、次いでセラミック基板において温度交番により、分離線又は目標破壊線に沿って適切な亀裂形成又は材料脆弱化が成されるように、冷却媒体によって、製造したい分離線又は目標破壊線を冷却し、分離線又は目標破壊線を既に焼結されたセラミック基板の表面に加工する、後に個別化するためにセラミック基板に分離線又は目標破壊線を適切に加工する方法において、
    分離線又は目標破壊線を備えたセラミック基板に、少なくとも1つの成分から成る、抵抗を規定する材料領域及び/又は構成素子を提供し、分離線又は目標破壊線に沿った分断により、個々の構成部材及び/又は構成群を得る、分離線又は目標破壊線を、既に焼結されたセラミック基板の表面に加工し、
    分離線又は目標破壊線がセラミック基板の縁部から縁部に一貫して延在しているのではなく、中断部も有しているように、熱的な処理ステップ中のエネルギ供給を制御し、
    少なくとも1つの面において、焼結されていない状態で少なくとも1つの目標破壊線及び/又は穿孔が、打抜き加工、又は押抜き加工、又はプレス加工されていることを特徴とする、後に個別化するためにセラミック基板に分離線又は目標破壊線を適切に加工する方法。
  2. セラミック基板に、1〜30cmの長さ及び幅と、2mmより小さな厚さとを有する面状の構造を使用することを特徴とする、請求項記載の方法。
  3. 分離線又は目標破壊線が同じ又は種々異なる亀裂深さを有するように、熱的な処理ステップ中のエネルギ供給を制御することを特徴とする、請求項1又は2記載の方法。
  4. 分離線又は目標破壊線をセラミック基板の少なくとも2つの面に加工することを特徴とする、請求項1からまでのいずれか一項記載の方法。
  5. セラミック基板に、例えば円筒形又は方形又はn角形の構造を備えた棒状部材、又は例えばU字形又はH字形又はL字形を備えた異形材を使用することを特徴とする、請求項1からまでのいずれか一項記載の方法。
  6. 分離線又は目標破壊線が人間の目には不可視であり、前記表面の歪みも、分離線又は目標破壊線に沿った汚染も認識できないように、熱的な処理ステップ中のエネルギ供給を制御することを特徴とする、請求項1からまでのいずれか一項記載の方法。
  7. 請求項1からまでのいずれか一項記載の方法によって製造されたセラミック基板において、
    セラミック基板は全表面に既に焼結されているセラミックスであり、該セラミックスの表面に個別化のための分離線又は目標破壊線が配置されていることを特徴とする、セラミック基板。
  8. 分離線又は目標破壊線は同じ又は種々異なる亀裂深さを有していることを特徴とする、請求項記載のセラミック基板。
  9. 分離線又は目標破壊線はセラミック基板の複数の面に配置されていることを特徴とする、請求項7又は8記載のセラミック基板。
  10. セラミック基板は、例えば円筒形又は方形又はn角形の構造を備えた棒状部材の形態、又は例えばU字形又はH字形又はL字形の異形材の形態を有していることを特徴とする、請求項からまでのいずれか一項記載のセラミック基板。
  11. 分離線又は目標破壊線は人間の目には不可視であり、前記表面の歪みと、分離線又は目標破壊線に沿った汚染とは認識できないことを特徴とする、請求項から10までのいずれか一項記載のセラミック基板。
  12. 分離線又は目標破壊線を備えたセラミック基板に、抵抗を規定し、少なくとも1つの成分から成る適切な材料領域及び/又は構成素子が提供されていて、分離線又は目標破壊線に沿った分断により、後続の方法においてチップ抵抗器に製造される個々の構成部材及び/又は構成群がもたらされることを特徴とする、請求項から11までのいずれか一項記載のセラミック基板。
  13. 求項から11までのいずれか一項記載のセラミック基板を備えるチップ抵抗器基板であって、分離線又は目標破壊線が設けられているセラミック基板に、抵抗を規定する少なくとも1つの成分から成る適切な材料領域及び/又は構成素子を提供し、分離線又は目標破壊線に沿った分断により、後続の方法においてチップ抵抗器となる個々の構成部材及び/又は構成群、又は、複数のつながっている構成部材及び/又は構成群を得ることを特徴とする、チップ抵抗器基板
  14. 請求項12又は13記載の、後続の方法においてチップ抵抗器となる構成部材及び/又は構成群において、歪みのない表面及び/又は平滑な破壊エッジを特徴とする、チップ抵抗器となる構成部材及び/又は構成群。
  15. 少なくとも1つの面において、焼結された状態で少なくとも1つの目標破壊線及び/又は穿孔が、レーザ穿孔又はレーザスクライブ加工又はウォータジェット切断又は穿孔されていることを特徴とする、請求項から12までのいずれか一項記載のセラミック基板。
JP2010504635A 2007-04-25 2008-04-17 チップ抵抗器基板 Expired - Fee Related JP5637845B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007019875.4 2007-04-25
DE102007019875 2007-04-25
PCT/EP2008/054638 WO2008132055A1 (de) 2007-04-25 2008-04-17 Chip-resistor-substrat

Publications (2)

Publication Number Publication Date
JP2010527141A JP2010527141A (ja) 2010-08-05
JP5637845B2 true JP5637845B2 (ja) 2014-12-10

Family

ID=39731440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010504635A Expired - Fee Related JP5637845B2 (ja) 2007-04-25 2008-04-17 チップ抵抗器基板

Country Status (7)

Country Link
US (1) US8496866B2 (ja)
EP (1) EP2151149A1 (ja)
JP (1) JP5637845B2 (ja)
KR (1) KR101534124B1 (ja)
CN (1) CN101690428B (ja)
DE (1) DE102008001229A1 (ja)
WO (1) WO2008132055A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383254B1 (ko) * 2012-07-18 2014-04-10 삼화콘덴서공업주식회사 박막 커패시터의 제조방법
JP2016534008A (ja) * 2013-08-07 2016-11-04 トルンプフ レーザー− ウント ジュステームテヒニク ゲゼルシャフト ミット ベシュレンクテル ハフツングTRUMPF Laser− und Systemtechnik GmbH 透明の、ガラス状の、ガラス質の、セラミックのかつ/又は結晶質の層を有する板状のワークピースを加工する方法、並びにこのようなワークピース用の分離装置、並びにこのようなワークピースから成る製品
US20180061536A1 (en) * 2016-08-26 2018-03-01 E I Du Pont De Nemours And Company Chip resistor
CN112863793B (zh) * 2021-01-12 2022-07-12 南充三环电子有限公司 一种大规格的陶瓷基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0610645Y2 (ja) * 1990-01-19 1994-03-16 コーア株式会社 シート状セラミック基板
DE4319944C2 (de) * 1993-06-03 1998-07-23 Schulz Harder Juergen Mehrfach-Substrat sowie Verfahren zu seiner Herstellung
US6420678B1 (en) * 1998-12-01 2002-07-16 Brian L. Hoekstra Method for separating non-metallic substrates
US6327875B1 (en) * 1999-03-09 2001-12-11 Corning Incorporated Control of median crack depth in laser scoring
JP2001167902A (ja) * 1999-12-10 2001-06-22 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2004533932A (ja) * 2001-07-02 2004-11-11 バーテック レーザー システムズ、インク 硬質な非金属基板における開口部の加熱形成方法
CN1311528C (zh) * 2001-10-31 2007-04-18 三星钻石工业股份有限公司 在半导体晶片上形成划线的方法以及用以形成这种划线的设备
US6744009B1 (en) * 2002-04-02 2004-06-01 Seagate Technology Llc Combined laser-scribing and laser-breaking for shaping of brittle substrates
WO2004049356A1 (ja) * 2002-11-25 2004-06-10 Nippon Carbide Kogyo Kabushiki Kaisha セラミックパッケージ及びチップ抵抗器並びにそれらの製造方法
DE10327360B4 (de) 2003-06-16 2012-05-24 Curamik Electronics Gmbh Verfahren zum Herstellen eines Keramik-Metall-Substrates
DE10330179A1 (de) * 2003-07-02 2005-01-20 Jenoptik Automatisierungstechnik Gmbh Verfahren zum Trennen flacher Werkstücke aus Keramik
CN101091225A (zh) * 2003-11-04 2007-12-19 电子科学工业公司 无源电子元件的基于激光的终结
MX2007005018A (es) * 2004-10-25 2008-02-19 Mitsuboshi Diamond Ind Co Ltd Metodo y aparato para formar ranuras.

Also Published As

Publication number Publication date
DE102008001229A1 (de) 2008-10-30
EP2151149A1 (de) 2010-02-10
KR101534124B1 (ko) 2015-07-06
US20100221478A1 (en) 2010-09-02
KR20100017353A (ko) 2010-02-16
US8496866B2 (en) 2013-07-30
JP2010527141A (ja) 2010-08-05
CN101690428B (zh) 2012-09-05
WO2008132055A1 (de) 2008-11-06
CN101690428A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
JP5905001B2 (ja) 応力緩和しながら穿孔加工品を製造する方法
JP5637845B2 (ja) チップ抵抗器基板
WO2009061353A3 (en) Production of free-standing solid state layers by thermal processing of substrates with a polymer
WO2002061177A3 (en) Thermal barrier coating applied with cold spray technique
WO2005008849A3 (en) Method of forming a scribe line on a passive electronic component substrate
TW201843862A (zh) 使用機械式壓製圖案用於顯示器成形的系統及方法
JPWO2008062496A1 (ja) セラミック部材、セラミック部材への溝の形成方法、および電子部品用基板
EP1801067A3 (en) Method for forming silicon germanium layers at low temperatures for controlling stress gradient
JP2006527666A (ja) セラミック金属基板の製造方法
Barlow et al. Fabrication of precise fluidic structures in LTCC
KR20120004498A (ko) 겹쳐지는 레이저 트랙을 가지는 부품, 및 이 같은 부품을 생산하기 위한 방법
JP5675110B2 (ja) 分離線または目標破断線に沿った非対称的なエネルギ導入を使用して構成部分を製造するための方法
JPS62232187A (ja) セラミツク基板の製造方法
JP6315882B2 (ja) 積層セラミックス基板の分断方法
US20220377912A1 (en) Process for laminating graphene-coated printed circuit boards
Jurków et al. Influence of tapes’ properties on the laser cutting process
DE10209080A1 (de) Widerstandsheizelement und Verfahren zu dessen Herstellung
JP2012101196A5 (ja)
JP2000128556A (ja) ガラス基板の穴開方法及びガラス穴抜き装置
TWI282717B (en) Circuit-plates with several circuit-carriers, circuit-carrier and method to separate circuit-carriers from a circuit-plate
JP4367229B2 (ja) 積層セラミック電子部品の製造方法
JP2014083808A (ja) 積層セラミックス基板の分断方法
JP2005086131A (ja) セラミック電子部品の製造方法
JP2022002232A (ja) 配線基板の製造方法
JPH07135101A (ja) チップ状電子部品及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130925

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131003

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141021

LAPS Cancellation because of no payment of annual fees