DE102008001229A1 - Chip-Resistor-Substrat - Google Patents

Chip-Resistor-Substrat Download PDF

Info

Publication number
DE102008001229A1
DE102008001229A1 DE102008001229A DE102008001229A DE102008001229A1 DE 102008001229 A1 DE102008001229 A1 DE 102008001229A1 DE 102008001229 A DE102008001229 A DE 102008001229A DE 102008001229 A DE102008001229 A DE 102008001229A DE 102008001229 A1 DE102008001229 A1 DE 102008001229A1
Authority
DE
Germany
Prior art keywords
ceramic substrate
separation
predetermined breaking
lines
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008001229A
Other languages
English (en)
Inventor
Claus Peter Dr. Kluge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ceramtec GmbH
Original Assignee
Ceramtec GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ceramtec GmbH filed Critical Ceramtec GmbH
Priority to DE102008001229A priority Critical patent/DE102008001229A1/de
Publication of DE102008001229A1 publication Critical patent/DE102008001229A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D1/00—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
    • B28D1/22—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by cutting, e.g. incising
    • B28D1/221—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by cutting, e.g. incising by thermic methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1121—Cooling, e.g. specific areas of a PCB being cooled during reflow soldering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/15—Sheet, web, or layer weakened to permit separation through thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mining & Mineral Resources (AREA)
  • Mechanical Engineering (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Laser Beam Processing (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum gezielten Einbringen von Trenn- und/oder Sollbruchlinien in Keramik-Substrate zur späteren Vereinzelung, bei dem zunächst in einem thermischen Behandlungs- oder Verfahrensschritt die zu schaffende Trenn- oder Sollbruchlinie lokal erhitzt und dann mit einem Kühlmedium schockartig derart abgekühlt wird, dass im Keramik-Substrat durch diesen Temperaturwechsel eine gezielte Rissbildung oder Materialschwächung entlang der Trenn- oder Sollbruchlinie erfolgt. Außerdem betrifft die Erfindung ein Keramik-Substrat und deren Verwendung. Erfindungsgemäß wird vorgeschlagen, dass die Trenn- und/oder Sollbruchlinien in der Oberfläche des fertig gesinterten Keramik-Substrates eingebracht werden.

Description

  • Die Erfindung betrifft ein Verfahren zum gezielten Einbringen von Trenn- und/oder Sollbruchlinien in Keramik-Substrate zur späteren Vereinzelung, bei dem zunächst in einem thermischen Behandlungs- oder Verfahrensschritt die zu schaffende Trenn- und/oder Sollbruchlinie lokal erhitzt und dann mit einem Kühlmedium schockartig derart abgekühlt wird, dass im Keramik-Substrat durch diesen Temperaturwechsel eine gezielte Rissbildung oder Materialschwächung entlang der Trenn- und/oder Sollbruchlinie erfolgt.
  • Bekannt sind Metall-Keramik-Substrate in Form eines Mehrfachsubstrates, bei dem auf einer gemeinsamen, beispielsweise großflächigen Keramikplatte oder -schicht Metallisierungen (Metallbereiche) vorgesehen sind, die jeweils Einzelsubstraten zugeordnet sind bzw. die Metallisierungen von Einzelsubstraten bilden. In der Keramikschicht sind dann beispielsweise durch Lasern Sollbruchlinien bildende Nuten eingebracht, so dass das Mehrfachsubstrat entlang dieser Sollbruchlinien durch mechanisches Brechen in die Einzelsubstrate getrennt werden kann.
  • Ein Nachteil besteht hierbei darin, dass sich Material, welches beim Einbringen der die Sollbruchlinien bildenden Nuten verdampft, auf dem Substrat wieder abscheidet und so eine Verschmutzung des Mehrfachsubstrates, insbesondere auch der Metallbereiche eintritt, was sich bei der weiteren Verarbeitung störend auswirken kann.
  • Aus der DE 103 27 360 A1 ist ein Verfahren zum Herstellen eines Metall-Keramik-Substrates, bei dem (Verfahren) auf wenigstens einer Oberflächenseite einer Keramik mindestens ein Metallbereich aufgebracht wird und nach dem Aufbringen des wenigstens einen Metallbereichs das Metall-Keramik-Substrat entlang zumindest einer Trenn- oder Sollbruchlinie in einem thermischen Behandlungs- oder Verfahrensschritt erhitzt und dann mit einem Kühlmedium schockartig derart abgekühlt wird, dass im Metall-Keramik-Substrat durch diesen Temperaturwechsel eine gezielte Rissbildung oder Materialschwächung entlang der Trenn- oder Sollbruchlinie erfolgt.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren nach dem Oberbegriff des Anspruchs 1 so zu verbessern, dass das Material, welches beim Einbringen der Trenn- und/oder Sollbruchlinien verdampft, sich nicht auf dem Mehrfachsubstrat, insbesondere nicht auf dessen metallisierten Bereiche oder Metallbereiche abscheidet und so eine Verschmutzung des Mehrfachsubstrates, bzw. deren Metallbereiche eintritt, was sich bei der weiteren Verarbeitung störend auswirken würde. Außerdem werden ein nach diesem Verfahren hergestelltes Keramik-Substrat und eine bevorzugte Verwendung beschrieben.
  • Erfindungsgemäß wird diese Aufgabe bezüglich des Verfahrens durch die Merkmale des Anspruchs 1 gelöst.
  • Dadurch, dass die Trenn- und/oder Sollbruchlinien in der Oberfläche des fertig gesinterten Keramik-Substrates eingebracht werden, d. h. vor dem Aufbringen der metallisierten Bereiche oder Metallbereiche, kann kein Material, welches beim Einbringen der Trenn- und/oder Sollbruchlinien verdampft, sich auf dem Mehrfachsubstrat, insbesondere nicht auf dessen metallisierten Bereiche oder Metallbereiche abscheiden und so eine Verschmutzung des Mehrfachsubstrates, bzw. deren Metallbereiche herbeiführen.
  • Bei diesem Verfahren, bei dem entweder durch die thermische Behandlung ein thermisches Trennen oder Spalten der Keramikschicht entlang der jeweiligen Bearbeitungs- oder Trennlinie erfolgt oder aber durch die thermische Behandlung jeweils wenigstens eine Sollbruchlinie erzeugt wird, die ein späteres Trennen der Keramik durch mechanisches Brechen ermöglicht, erfolgt kein Verschmutzen des Substrates und insbesondere auch keine Ausbildung von Rändern oder Trichtern durch Abscheiden von verdampften Material auf dem Substrat entlang der jeweiligen Trenn- und/oder Sollbruchlinie, so dass die weitere Verarbeitung des Substrates nicht beeinträchtigt ist.
  • In einer erfinderischen Ausgestaltung wird für das Keramik-Substrat eine dreidimensionale Struktur verwendet. Hierdurch kann für jede Anwendung eine passende Geometrie hergestellt werden.
  • Eine andere erfinderische Ausgestaltung zeichnet sich dadurch aus, dass für das Keramiksubstrat eine flächige Struktur verwendet wird, bevorzugt mit Längen und Breiten von 1 bis 30 cm und Dicken kleiner 2 mm. Gerade mit diesen Maßen sind qualitativ hochwertige Keramiksubstrate zu erreichen.
  • Bevorzugt wird die Energieeinbringung während des thermischen Behandlungs- oder Verfahrensschritts so gesteuert, dass die Trenn- und/oder Sollbruchlinien eine gleiche oder unterschiedliche Risstiefe aufweisen. Durch die Wahl der Risstiefe lässt sich die zum Abbrechen erforderliche Brechkraft gezielt einstellen.
  • In Weiterbildung der Erfindung werden die Trenn- und/oder Sollbruchlinien auf mindestens zwei Seiten des Keramik-Substrates eingebracht. Zum Beispiel können sich die Trenn- und/oder Sollbruchlinien auf zwei Seiten des Keramik-Substrates gegenüberliegen, wodurch das Abbrechen von zwei Seiten her möglich ist, bzw. erleichtert wird.
  • In Weiterbildung der Erfindung wird die Energieeinbringung während des thermischen Behandlungs- oder Verfahrensschritts so gesteuert, dass die Trenn- und/oder Sollbruchlinien nicht durchgängig von Rand zu Rand des Keramik-Substrates verlaufen, sondern auch gezielt Unterbrechungen aufweisen. Hierdurch ist die Festigkeit des Keramik-Substrates vor dem Abbrechen verbessert.
  • In einer Ausgestaltung der Erfindung werden für das Keramik-Substrat Stäbchen, beispielsweise mit zylinderförmiger oder rechteckiger oder n-eckiger Struktur oder Profile mit beispielsweise U- oder H- oder L-Form verwendet. Es lassen sich so, je nach Anwendungsform, beliebige dreidimensionale Keramik-Substrate herstellen.
  • Bevorzugt wird die Energieeinbringung während des thermischen Behandlungs- oder Verfahrensschritts so gesteuert, dass die Trenn- und/oder Sollbruchlinien nahezu unsichtbar für das menschliche Auge sind und keine Deformation der Oberfläche, sowie Kontaminationen entlang der Trenn- oder Sollbruchlinie zu erkennen sind. Hierdurch ist das äußere Erscheinungsbild des Keramik-Substrats makellos ohne sichtbare Trenn- und/oder Sollbruchlinien.
  • Das erfindungsgemäße Keramik-Substrat ist eine auf der gesamten Oberfläche fertig gesinterte Keramik, auf deren Oberfläche Trenn- und/oder Sollbruchlinien zur Vereinzelung angeordnet sind.
  • Bevorzugt weist das Keramik-Substrat eine dreidimensionale Struktur auf, wodurch das Keramik-Substrat an alle Anwendungsformen anpassbar ist.
  • In erfinderischer Ausgestaltung weisen die Trenn- und/oder Sollbruchlinien eine gleiche oder unterschiedliche Risstiefe auf, wodurch sich die erforderliche Brechkraft beim Abbrechen gezielt einstellbar ist.
  • In einer Ausgestaltung der Erfindung sind die Trenn- und/oder Sollbruchlinien auf mehreren Seiten des Keramik-Substrats angeordnet. Damit lässt sich das Keramik-Substrat an allen denkbaren Stellen vereinzeln.
  • In einer anderen Ausführungsform verlaufen die Trenn- und/oder Sollbruchlinien nicht durchgängig von Rand zu Rand des Keramik-Substrates, sondern weisen gezielt Unterbrechungen auf. Hierdurch kann ebenfalls die Vereinzelung gesteuert werden.
  • In einer Ausgestaltung weist das Keramik-Substrat die Form von Stäbchen, beispielsweise mit zylinderförmiger oder rechteckiger oder n-eckiger Struktur oder Profile mit beispielsweise U- oder H- oder L-Form auf. Das Keramik-Substrat ist dadurch in allen vorteilhaften Geometrien herstellbar.
  • Es sei auch betont, dass die Trenn- und/oder Sollbruchlinien auch aus einer Vielzahl an hintereinander angeordneten Trenn- oder Sollbruchstellen bestehen können, die hierdurch eine Trenn- oder Sollbruchlinie bilden. Werden die Trenn- und/oder Sollbruchlinien mit einem Laser eingebracht, so bestehen sie immer aus einer Vielzahl an Einschüssen, die in ihrer Gesamtheit eine „Linie" bilden.
  • In einer erfinderischen Ausgestaltung sind die Trenn- und/oder Sollbruchlinien nahezu unsichtbar für das menschliche Auge und es sind keine Deformationen der Oberfläche, sowie Kontaminationen entlang der Trenn- oder Sollbruchlinie zu erkennen.
  • Ein bevorzugtes Keramik-Substrat ist dadurch gekennzeichnet, dass auf das mit Trenn- und/oder Sollbruchlinien versehene Keramik-Substrat geeignete, einen Widerstand definierende, aus mindestens einer Komponente bestehenden Materialbereiche und/oder Bauelemente aufgebracht sind, und durch Abbrechen entlang der Trenn- und/oder Sollbruchlinien einzelne Bauteile und/oder Bauteilgruppen entstehen, welche in nachgeschalteten Verfahren Chip-Resistoren ergeben.
  • Bei einer bevorzugten Verwendung eines Keramik-Substrats zur Herstellung eines Chip-Resistor-Substrats, werden auf das mit Trenn- und/oder Sollbruchlinien versehene Keramik-Substrat geeignete, einen Widerstand definierende, aus mindestens einer Komponente bestehende Materialbereiche und/oder Bauelemente aufgebracht und durch Abbrechen entlang der Trenn- und/oder Sollbruchlinien entstehen einzelne oder mehrere zusammenhängende Bauteile und/oder Bauteilgruppen, welche in nachgeschalteten Verfahren Chip-Resistoren ergeben.
  • Die so hergestellten Bauteile und/oder Bauteilgruppen, welche in nachgeschalteten Verfahren zu Chip-Resistoren verarbeitet werden können, sind durch eine verwertungsfreie Oberfläche und/oder nahezu glatte Bruchkanten gekennzeichnet.
  • Auf dem Keramik-Substrat ist in einer Ausführungsform auf mindestens einer Seite mindestens eine Sollbruchlinie und/oder Lochung im ungesinterten Zustand durch Materialverdrängung, beispielsweise Stanzen oder Prägen oder Pressen, eingebracht worden.
  • Auf dem Keramik-Substrat ist in einer anderen Ausführungsform auf mindestens einer Seite im gesinterten Zustand mindestens eine Sollbruchlinie und/oder Lochung, beispielsweise durch Laserbohren oder Laserritzen oder Wasserstrahlschneiden oder Bohren eingebracht worden.
  • Die Sollbruchlinie und/oder Lochung kann sowohl im ungesinterten als auch im gesinterten Zustand mit den genannten Verfahren eingebracht werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - DE 10327360 A1 [0004]

Claims (21)

  1. Verfahren zum gezielten Einbringen von Trenn- und/oder Sollbruchlinien in Keramik-Substrate zur späteren Vereinzelung, bei dem zunächst in einem thermischen Behandlungs- oder Verfahrensschritt die zu schaffende Trenn- und/oder Sollbruchlinie lokal erhitzt und dann mit einem Kühlmedium schockartig derart abgekühlt wird, dass im Keramik-Substrat durch diesen Temperaturwechsel eine gezielte Rissbildung oder Materialschwächung entlang der Trenn- und/oder Sollbruchlinie erfolgt, dadurch gekennzeichnet, dass die Trenn- und/oder Sollbruchlinien in der Oberfläche des fertig gesinterten Keramik-Substrates eingebracht werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass für das Keramik-Substrat eine dreidimensionale Struktur verwendet wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass für das Keramiksubstrat eine flächige Struktur verwendet wird, bevorzugt mit Längen und Breiten von 1 bis 30 cm und Dicken kleiner 2 mm.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Energieeinbringung während des thermischen Behandlungs- oder Verfahrensschritts so gesteuert wird, dass die Trenn- und/oder Sollbruchlinien eine gleiche oder unterschiedliche Risstiefe aufweisen.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Trenn- und/oder Sollbruchlinien auf mindestens zwei Seiten des Keramik-Substrates eingebracht werden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Energieeinbringung während des thermischen Behandlungs- oder Verfahrensschritts so gesteuert wird, dass die Trenn- und/oder Sollbruchlinien nicht durchgängig von Rand zu Rand des Keramik-Substrates verlaufen, sondern auch gezielt Unterbrechungen aufweisen.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass für das Keramik-Substrat Stäbchen, beispielsweise mit zylinderförmiger oder rechteckiger oder n-eckiger Struktur oder Profile mit beispielsweise U- oder H- oder L-Form verwendet werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Energieeinbringung während des thermischen Behandlungs- oder Verfahrensschritts so gesteuert wird, dass die Trenn- und/oder Sollbruchlinien nahezu unsichtbar für das menschliche Auge sind und keine Deformation der Oberfläche, sowie Kontaminationen entlang der Trenn- oder Sollbruchlinie zu erkennen sind.
  9. Keramik-Substrat hergestellt mit dem Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Keramik-Substrat eine auf der gesamten Oberfläche, fertig gesinterte Keramik ist, auf deren Oberfläche Trenn- und/oder Sollbruchlinien zur Vereinzelung angeordnet sind.
  10. Keramik-Substrat nach Anspruch 9, dadurch gekennzeichnet, dass das Keramik-Substrat eine dreidimensionale Struktur aufweist.
  11. Keramik-Substrat nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass die Trenn- und/oder Sollbruchlinien eine gleiche oder unterschiedliche Risstiefe aufweisen.
  12. Keramik-Substrat nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass Trenn- und/oder Sollbruchlinien auf mehreren Seiten des Keramik-Substrats angeordnet sind.
  13. Keramik-Substrat nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass die Trenn- und/oder Sollbruchlinien nicht durchgängig von Rand zu Rand des Keramik-Substrates verlaufen, sondern gezielt Unterbrechungen aufweisen.
  14. Keramik-Substrat nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass das Keramik-Substrat die Form von Stäbchen, beispielsweise mit zylinderförmiger oder rechteckiger oder n-eckiger Struktur oder Profile mit beispielsweise U- oder H- oder L-Form aufweist.
  15. Keramik-Substrat nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, dass die Trenn- und/oder Sollbruchlinien nahezu unsichtbar für das menschliche Auge sind und keine Deformationen der Oberfläche, sowie Kontaminationen entlang der Trenn- oder Sollbruchlinie zu erkennen sind.
  16. Keramik-Substrat nach einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, dass auf das mit Trenn- und/oder Sollbruchlinien versehene Keramik-Substrat geeignete, einen Widerstand definierende, aus mindestens einer Komponente bestehenden Materialbereiche und/oder Bauelemente aufgebracht sind, und durch Abbrechen entlang der Trenn- und/oder Sollbruchlinien einzelne Bauteile und/oder Bauteilgruppen entstehen, welche in nachgeschalteten Verfahren Chip-Resistoren ergeben.
  17. Verwendung eines Keramik-Substrats nach einem der Ansprüche 9 bis 15, zur Herstellung eines Chip-Resistor-Substrats, wobei auf das mit Trenn- und/oder Sollbruchlinien versehene Keramik-Substrat geeignete, einen Widerstand definierende aus mindestens einer Komponente bestehenden Materialbereiche und/oder Bauelemente aufgebracht werden, und durch Abbrechen entlang der Trenn- und/oder Sollbruchlinien einzelne oder mehrere zusammenhängende Bauteile und/oder Bauteilgruppen entstehen, welche in nachgeschalteten Verfahren Chip-Resistoren ergeben.
  18. Bauteile und/oder Bauteilgruppen, welche in nachgeschalteten Verfahren zu Chip-Resistoren verarbeitet werden nach Anspruch 16 oder 17, gekennzeichnet durch eine verwerfungsfreie Oberfläche und/oder nahezu glatten Bruchkanten.
  19. Keramik-Substrat nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, dass auf mindestens einer Seite mindestens eine Sollbruchlinie und/oder Lochung im ungesinterten Zustand durch Materialverdrängung, beispielsweise Stanzen oder Prägen oder Pressen, eingebracht worden ist.
  20. Keramik-Substrat nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, dass auf mindestens einer Seite im gesinterten Zustand mindestens eine Sollbruchlinie und oder Lochung beispielsweise durch Laserbohren oder Laserritzen oder Wasserstrahlschneiden oder Bohren eingebracht worden ist.
  21. Keramik-Substrat nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet dass, auf einem Keramiksubstrat auch die Kombination der Merkmale von Anspruch 19 und Anspruch 20 vorkommen kann.
DE102008001229A 2007-04-25 2008-04-17 Chip-Resistor-Substrat Withdrawn DE102008001229A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102008001229A DE102008001229A1 (de) 2007-04-25 2008-04-17 Chip-Resistor-Substrat

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007019875 2007-04-25
DE102007019875.4 2007-04-25
DE102008001229A DE102008001229A1 (de) 2007-04-25 2008-04-17 Chip-Resistor-Substrat

Publications (1)

Publication Number Publication Date
DE102008001229A1 true DE102008001229A1 (de) 2008-10-30

Family

ID=39731440

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008001229A Withdrawn DE102008001229A1 (de) 2007-04-25 2008-04-17 Chip-Resistor-Substrat

Country Status (7)

Country Link
US (1) US8496866B2 (de)
EP (1) EP2151149A1 (de)
JP (1) JP5637845B2 (de)
KR (1) KR101534124B1 (de)
CN (1) CN101690428B (de)
DE (1) DE102008001229A1 (de)
WO (1) WO2008132055A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383254B1 (ko) * 2012-07-18 2014-04-10 삼화콘덴서공업주식회사 박막 커패시터의 제조방법
WO2015018425A1 (de) 2013-08-07 2015-02-12 Trumpf Laser- Und Systemtechnik Gmbh Verfahren zum bearbeiten eines plattenartigen werkstückes mit einer transparenten, gläsernen, glasartigen, keramischen und/oder kristallinen lage, trennvorrichtung für ein derartiges werkstück sowie produkt aus einem derartigen werkstück
US20180061536A1 (en) * 2016-08-26 2018-03-01 E I Du Pont De Nemours And Company Chip resistor
CN112863793B (zh) * 2021-01-12 2022-07-12 南充三环电子有限公司 一种大规格的陶瓷基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10327360A1 (de) 2003-06-16 2005-01-05 Curamik Electronics Gmbh Verfahren zum Herstellen eines Keramik-Metall-Substrates

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0610645Y2 (ja) * 1990-01-19 1994-03-16 コーア株式会社 シート状セラミック基板
DE4319944C2 (de) * 1993-06-03 1998-07-23 Schulz Harder Juergen Mehrfach-Substrat sowie Verfahren zu seiner Herstellung
US6420678B1 (en) * 1998-12-01 2002-07-16 Brian L. Hoekstra Method for separating non-metallic substrates
US6327875B1 (en) * 1999-03-09 2001-12-11 Corning Incorporated Control of median crack depth in laser scoring
JP2001167902A (ja) * 1999-12-10 2001-06-22 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
IL159431A0 (en) 2001-07-02 2004-06-01 Virtek Laser Systems Inc Method of ablating an opening in a hard, non-metallic substrate
WO2003038880A1 (fr) * 2001-10-31 2003-05-08 Mitsuboshi Diamond Industrial Co., Ltd. Procede de formation de chemin de decoupe sur une tranche de semi-conducteur, et dispositif pour former un chemin de decoupe
US6744009B1 (en) * 2002-04-02 2004-06-01 Seagate Technology Llc Combined laser-scribing and laser-breaking for shaping of brittle substrates
WO2004049356A1 (ja) * 2002-11-25 2004-06-10 Nippon Carbide Kogyo Kabushiki Kaisha セラミックパッケージ及びチップ抵抗器並びにそれらの製造方法
DE10330179A1 (de) * 2003-07-02 2005-01-20 Jenoptik Automatisierungstechnik Gmbh Verfahren zum Trennen flacher Werkstücke aus Keramik
KR20060098370A (ko) * 2003-11-04 2006-09-18 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 레이저-기반의 수동 전자 소자 절단
ATE520495T1 (de) * 2004-10-25 2011-09-15 Mitsuboshi Diamond Ind Co Ltd Verfahren und vorrichtung zur bildung von rissen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10327360A1 (de) 2003-06-16 2005-01-05 Curamik Electronics Gmbh Verfahren zum Herstellen eines Keramik-Metall-Substrates

Also Published As

Publication number Publication date
KR20100017353A (ko) 2010-02-16
KR101534124B1 (ko) 2015-07-06
US20100221478A1 (en) 2010-09-02
JP2010527141A (ja) 2010-08-05
EP2151149A1 (de) 2010-02-10
CN101690428B (zh) 2012-09-05
WO2008132055A1 (de) 2008-11-06
CN101690428A (zh) 2010-03-31
JP5637845B2 (ja) 2014-12-10
US8496866B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
DE102006031429B4 (de) Verfahren zur Erzeugung von konischen Perforationen in plattenförmigen Dokumenten
DE102016105093A1 (de) Additive Fertigung
DE102008001229A1 (de) Chip-Resistor-Substrat
WO2014022872A2 (de) Vorrichtung und verfahren zur plasmabeschichtung eines substrats, insbesondere eines pressblechs
EP2978561B1 (de) Verfahren zum abtragen von sprödhartem material mittels laserstrahlung
EP2651844B1 (de) Verfahren zum ausbilden einer kochfeldplatte für ein kochfeld
DE102010039655A1 (de) Elektrische Verbindungsklemme sowie Verfahren und Vorrichtung zum Herstellen einer elektrischen Verbindungsklemme
WO2012168136A1 (de) Verfahren zum herstellen eines metallischen hohlventils mit verbesserter kühlung
DE102010032029B4 (de) Verfahren zum Trennen einer runden Planplatte aus sprödbrüchigem Material in mehrere rechteckige Einzelplatten mittels Laser
DE102014010791A1 (de) Verfahren zur Herstellung einer Flächenelektrode
DE102016200303A1 (de) Verfahren zur Modellierung einer Kontaktstruktur und computerlesbares Medium
DE102013114659B4 (de) Vorrichtung zum schneidenden und/oder spanenden Bearbeiten eines Objektes
WO2021043445A1 (de) Presswerkzeug, werkstück, verfahren zum herstellen eines presswerkzeugs und verfahren zum herstellen eines werkstücks
DE102014221423A1 (de) Verfahren zur Herstellung großer Warmumformwerkzeuge mittels eines generativen Fertigungsverfahrens
DE10215993A1 (de) Verfahren zur Herstellung eines Keramikschichtkörpers
DE102009028259A1 (de) Verfahren zur Herstellung von piezoelektrischen Werkstücken
DE102013008632A1 (de) Verfahren und Einrichtung zum Trennen von Hohlkammerprofilen
DE102019107177B4 (de) Verfahren zur Herstellung von Sichteffekten auf einem Bedruckstoff
DE102015016495A1 (de) Verfahren zum Herstellen eines Kunststoffbauteils
DE202007017471U1 (de) Strukturaggregat
DE102005037456A1 (de) Verfahren zur Herstellung eines mehrlagigen Keramikverbundes
DE102019207119A1 (de) Verfahren zum Herstellen eines Uhrglases mit mindestens einer Ausnehmung und Werkzeug für ein derartiges Verfahren
EP2865463A1 (de) Verfahren zum Herstellen von Buchstaben und/oder Zahlen aus Metall und Buchstabe, Zahl oder Schriftzug
WO2024032836A1 (de) Verfahren zum mattieren einer oberfläche einer vorrichtung zum prägen oder drucken, und vorrichtung
DE102018133075A1 (de) Werkzeug für die Umformung von Blechteilen im Tiefziehverfahren

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: CERAMTEC GMBH, 73207 PLOCHINGEN, DE

R081 Change of applicant/patentee

Owner name: CERAMTEC GMBH, DE

Free format text: FORMER OWNER: CERAMTEC AG, 73207 PLOCHINGEN, DE

Effective date: 20110216

R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20150326

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee