JP5633649B2 - オーディオLSI用のTaN抵抗体及びその製造方法 - Google Patents
オーディオLSI用のTaN抵抗体及びその製造方法 Download PDFInfo
- Publication number
- JP5633649B2 JP5633649B2 JP2013522405A JP2013522405A JP5633649B2 JP 5633649 B2 JP5633649 B2 JP 5633649B2 JP 2013522405 A JP2013522405 A JP 2013522405A JP 2013522405 A JP2013522405 A JP 2013522405A JP 5633649 B2 JP5633649 B2 JP 5633649B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tan
- resistor
- insulating oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/006—Thin film resistors
Description
本発明は、オーディオLSI用のTaN抵抗体及びその製造方法に関する。
一般に、半導体集積回路に用いられる抵抗体の性能は、その回路が使用される機器の性能に影響を与えることが知られており、例えば、オーディオアンプ等の音響製品における出力段の回路に使用される抵抗体の性能が、音質に影響を与えていることが公知である。従来、このような半導体集積回路においては、例えば、ポリシリコンの薄膜抵抗体や、TaN抵抗体等が使用されている。このTaN抵抗体は、ポリシリコンからなる抵抗体に較べて抵抗値温度係数が小さいことから、特に、音響製品に用いた場合に好適とされている。
しかしながら、従来のTaN抵抗体では、TaN膜自体が、下地膜である絶縁酸化膜中の酸素を吸収して、その一部が絶縁物となり、エレクトロマイグレーション(EM)耐性が低下することから、抵抗体の許容電流に制限を設ける必要がある。また、TaN抵抗体のEM耐性は、TaN膜上のメタル配線層の割合によって変化することから、EM耐性を高めるためには、TaN膜上に少なくとも75%以上の割合で配線層によるメタルカバーを設ける必要があり、半導体設計における自由度が制限されるおそれがある。
また、従来のTaN抵抗体は、ポリシリコンからなる抵抗体に較べて、同相信号除去比(Common−Mode Rejection Ratio:CMRR)特性に劣るという問題があった。
特許文献1には、Ti、Cr、Co及びWの1種以上を含む硼化物層の上部に、Tiからなる層を設けた構成の薄膜抵抗体が提案されている。特許文献1に記載の薄膜抵抗体によれば、硼化物層の上部に酸化し易いTi薄膜を設けることにより、その上に形成される絶縁酸化膜に含有される酸素がTi薄膜に吸収されるので、硼化物層に酸素が取り込まれるのを防止でき、耐久性の低下を抑制できるとされている。
また、Ta合金膜の上層に、TiW膜、アルミニウム膜、又は、これらの合金膜、酸化膜あるいは窒化膜等からなり、Ta合金膜の酸化を防止するための酸化防止膜を設けた構成の半導体装置が提案されている(例えば、特許文献2を参照)。特許文献2に記載の半導体装置によれば、例えば、インクジェットプリンタのヘッドに上記構成を適用することにより、インクによる衝撃や腐食性に影響されることの無い、優れた耐薬品性や耐衝撃性を実現できるとされている。
また、基板上に設けられた絶縁酸化膜上に、窒素濃度が30原子%以上のTaNからなる第3抵抗層と、窒素濃度が30原子%未満のTaNからなる第1抵抗層と、窒素濃度が30原子%以上のTaNからなる第2抵抗層とがこの順で積層された構成の抵抗素子を備える半導体装置が提案されている(例えば、特許文献3を参照)。特許文献3に記載の半導体装置によれば、絶縁酸化膜中に含まれる酸素により、抵抗素子の下面側の第3抵抗層及び上面側の第2抵抗層が酸化された場合でも、抵抗素子全体の抵抗変動を抑制することが可能になるとされている。
しかしながら、特許文献1に記載の薄膜抵抗体では、硼化物層の上に設けられる絶縁酸化膜中に含まれる酸素をTi薄膜で吸収することはできるものの、特に、抵抗体のアニール時において、下方の絶縁酸化膜に含まれる酸素を硼化物層が吸収してしまい、抵抗体としての特性が低下するという問題がある。
また、特許文献2に記載の半導体装置においても、特許文献1に記載の薄膜抵抗体と同様、Ta合金膜の上に設けられる絶縁酸化膜中に含まれる酸素を酸化防止膜で吸収することはできるものの、下方の絶縁酸化膜に含まれる酸素をTa合金膜が吸収してしまうという問題がある。
また、特許文献3に記載の半導体装置では、下層側に窒素濃度の高い第3抵抗層を配するとともに、上層側に窒素濃度の高い第2抵抗層を配し、絶縁酸化膜に含まれる酸素を吸収した際の影響を軽減できるものの、抵抗層を絶縁物に改質してしまう酸素を遮断する構成ではないことから、抵抗層の特性低下を効果的に防止することは困難であった。
本発明は上記課題に鑑みてなされたものであり、絶縁酸化膜中に含まれる酸素が抵抗体に吸収されるのを抑制可能な、オーディオLSI用のTaN抵抗体及びその製造方法を提供することを目的とする。
本発明者等は上記問題点に関して鋭意検討を行った。この結果、TaN抵抗体の下部、即ち、酸化物からなる絶縁酸化膜との境界にTi膜を設けることにより、アニール時に絶縁酸化膜中に含まれる酸素をTi膜で吸収させ、Ta膜及びTaN膜への酸素の吸収を抑制することが可能となることを見出し、本発明を完成させた。
すなわち、本発明に係るオーディオLSI用のTaN抵抗体は、基板上に設けられた絶縁酸化膜の上に備えられ、Ti膜、Ta膜及びTaN膜が順次積層された抵抗膜からなることを特徴とする。
また、本発明に係るオーディオLSI用のTaN抵抗体は、上記構成において、前記絶縁酸化膜が少なくともSiO2を含有し、この絶縁酸化膜の上に形成された前記Ti膜に酸素が含まれる構成とすることができる。
また、本発明に係るオーディオLSI用のTaN抵抗体は、集積回路化上の要求より、シート抵抗が100〜300Ω/□となるようにするため、上記構成において、前記Ti膜の厚さが2.0〜5.0nm、より好適には3.0〜4.0nmであることが好ましい。また、Ta膜とTaN膜との合計の膜厚を1とした場合、これに対するTi膜の膜厚を0.1〜0.2の比率とすることがさらに好ましい。
また、本発明に係るオーディオLSI用のTaN抵抗体は、上記構成において、前記Ta膜の厚さが10〜25nmであるとともに、前記TaN膜の厚さが10〜25nmであり、これらの合計厚さが20〜50nmであることが好ましく、さらに、前記Ta膜の厚さが10〜15nmであるとともに、前記TaN膜の厚さが10〜15nmであり、これらの合計厚さが20〜30nmであることがより好ましい。
なお、TaN膜の窒素含有率としては、5〜30%が好ましく、10〜20%がより好ましく、16%を選択することが最も好適である。これは、オーディオ品質において、TCR抵抗低温度依存性がほぼゼロとなるためである。
また、本発明に係るオーディオLSI用のTaN抵抗体は、上記構成において、前記絶縁酸化膜が少なくともSiO2を含有し、この絶縁酸化膜の上に形成された前記Ti膜に酸素が含まれる構成とすることができる。
また、本発明に係るオーディオLSI用のTaN抵抗体は、集積回路化上の要求より、シート抵抗が100〜300Ω/□となるようにするため、上記構成において、前記Ti膜の厚さが2.0〜5.0nm、より好適には3.0〜4.0nmであることが好ましい。また、Ta膜とTaN膜との合計の膜厚を1とした場合、これに対するTi膜の膜厚を0.1〜0.2の比率とすることがさらに好ましい。
また、本発明に係るオーディオLSI用のTaN抵抗体は、上記構成において、前記Ta膜の厚さが10〜25nmであるとともに、前記TaN膜の厚さが10〜25nmであり、これらの合計厚さが20〜50nmであることが好ましく、さらに、前記Ta膜の厚さが10〜15nmであるとともに、前記TaN膜の厚さが10〜15nmであり、これらの合計厚さが20〜30nmであることがより好ましい。
なお、TaN膜の窒素含有率としては、5〜30%が好ましく、10〜20%がより好ましく、16%を選択することが最も好適である。これは、オーディオ品質において、TCR抵抗低温度依存性がほぼゼロとなるためである。
次に、本発明に係るオーディオLSI用のTaN抵抗体の製造方法は、基板上に設けられた絶縁酸化膜の上にTi膜、Ta膜及びTaN膜を順次積層して抵抗膜を形成する工程と、前記抵抗膜に対してランプアニールを施す工程と、を具備してなることを特徴とする。
また、本発明に係るオーディオLSI用のTaN抵抗体の製造方法は、上記構成において、前記絶縁酸化膜として少なくともSiO2を含有する膜を用いる方法とすることができる。
また、本発明に係るオーディオLSI用のTaN抵抗体の製造方法は、上記構成において、前記抵抗膜を形成する工程が、前記Ti膜、Ta膜及びTaN膜の各々を、スパッタリング法を用いて形成することが好ましい。
また、本発明に係るオーディオLSI用のTaN抵抗体の製造方法は、上記構成において、前記抵抗膜に対してランプアニールを施す工程は、600〜1000℃の温度、且つ、5〜30秒の時間で行う条件とすることが好ましく、さらに、800〜950℃℃の温度、且つ、5〜10秒の時間で行う条件であることがより好ましい。
また、本発明に係るオーディオLSI用のTaN抵抗体の製造方法は、上記構成において、前記絶縁酸化膜として少なくともSiO2を含有する膜を用いる方法とすることができる。
また、本発明に係るオーディオLSI用のTaN抵抗体の製造方法は、上記構成において、前記抵抗膜を形成する工程が、前記Ti膜、Ta膜及びTaN膜の各々を、スパッタリング法を用いて形成することが好ましい。
また、本発明に係るオーディオLSI用のTaN抵抗体の製造方法は、上記構成において、前記抵抗膜に対してランプアニールを施す工程は、600〜1000℃の温度、且つ、5〜30秒の時間で行う条件とすることが好ましく、さらに、800〜950℃℃の温度、且つ、5〜10秒の時間で行う条件であることがより好ましい。
上記本発明に係るオーディオLSI用のTaN抵抗体によれば、絶縁酸化膜中の酸素の拡散がTi膜内でとどまり、Ta膜及びTaN膜に酸素が拡散することがない。これにより、Ta膜及びTaN膜において、その一部が酸化して絶縁物となるのを防止でき、EM耐性及びCMRR特性に優れた、高音質のTaN抵抗体が得られる。
また、上記本発明に係るオーディオLSI用のTaN抵抗体の製造方法によれば、アニール時に絶縁酸化膜から抵抗膜側に拡散する酸素がTi膜で吸収されるので、Ta膜及びTaN膜に酸素が拡散することがない。これにより、その後のランプアニールを施す工程において、絶縁酸化膜中の酸素がTa膜及びTaN膜中に拡散して絶縁物が生成するのを抑制でき、EM耐性及びCMRR特性に優れた、高音質のTaN抵抗体を製造することが可能となる。
本発明に係るオーディオLSI用のTaN抵抗体およびその製造方法によれば、絶縁酸化膜中に含まれる酸素が抵抗体に吸収されるのを抑制できるので、抵抗体としての特性を向上させることが可能となる。従って、EM耐性及びCMRR特性に優れるとともに設計自由度が高く、音響機器等に好適な、高音質のTaN抵抗体が実現できる。
以下に、本発明の実施形態であるオーディオLSI用のTaN抵抗体及びその製造方法について、図1〜6を適宜参照しながら説明する。なお、以下の説明において参照する図は、TaN抵抗体等の構成を説明するためのものであり、図示される各部の大きさや厚さ、寸法等は、実際のTaN抵抗体等の寸法関係と異なる場合がある。
図1は、本実施形態のオーディオLSI用のTaN抵抗体(以下、TaN抵抗体と略称することがある)の一例を示す断面模式図である。図1に示すTaN抵抗体10は、基板11上に設けられた第1絶縁酸化膜(絶縁酸化膜)12の上に、Ti膜13、Ta膜14及びTaN膜15がこの順で積層された抵抗膜とされている。
また、図1に例示するTaN抵抗体10は、オーディオ用LSIである半導体装置1の回路中に備えられる抵抗体とされている。半導体装置1は、シリコン基板等からなる基板11に図示略の種々のトランジスタ等が作り込まれてなる。さらに、基板11の表面上には、第1絶縁酸化膜12が形成され、この第1絶縁酸化膜12上に、Ti膜13が形成されている。そして、Ti膜13上に、Ta膜14及びTaN膜15が積層されることにより、基板11上の第1絶縁酸化膜12の上に、TaN抵抗体10が形成されている。
本実施形態のTaN抵抗体10は、その下に設けられる第1絶縁酸化膜12が、例えば、少なくともSiO2を含有する酸化膜であり、この上に、Ti膜13、Ta膜14及びTaN膜15が順次積層されることで構成される。このような、SiO2、あるいは、SiO2の他にBやPを含むBPSG等の材料は、半導体装置の層間膜として優れた絶縁性を備える一方、加熱時に内部の酸素を放出する特性がある。
TaN抵抗体10上、並びに、TaN抵抗体10の形成箇所を除いた第1絶縁酸化膜12上の全面には、第2絶縁酸化膜16が形成されている。また、この第2絶縁酸化膜16には、TaN抵抗体10に到達する2箇所のビアホールが形成されており、このビアホールの中に、アルミニウム、銅又はタングステン等の金属からなるビア17a、17bが、TaN抵抗体10と接続するように設けられている。さらに、第2絶縁酸化膜16上には、各々がビア17a、17bに接続される第1配線層18aがパターニング形成されている。この第1配線層18aにより、TaN抵抗体10は、半導体装置1の回路中に設けられた薄膜抵抗体として接続される。
また、図1に示す例においては、第1絶縁酸化膜12及び第2絶縁酸化膜16を貫通するように、さらに、シリコンからなる基板11に到達する2箇所のビアホールが形成されており、この内部に導電物質が埋め込まれることで、ビア19a、19bが基板11と接続するように設けられている。そして、第2絶縁酸化膜16上には、各々がビア19a、19bと接続される第1配線層18bが形成されている。
また、第1配線層18a、18b、及び、この第1配線層18a、18bの形成箇所を除いた第2絶縁酸化膜16上の全面には、第3絶縁酸化膜21が形成されている。また、この第3絶縁酸化膜21には、第1配線層18bに到達する2箇所のビアホールが形成されており、このビアホールの中に導電物質が埋め込まれることで、ビア22a、22bが第1配線層18bと接続するように設けられている。さらに、第3絶縁酸化膜21上には、各々がビア22a、22bに接続される第2配線層23がパターニング形成されている。
次に、第2配線層23上、及び、この第2配線層23の形成箇所を除いた第3絶縁酸化膜21上の全面には、第4絶縁酸化膜25が形成されている。また、この第4絶縁酸化膜25には、第2配線層23に到達する2箇所のビアホールが形成されており、このビアホールの中には、第2配線層23に接続するようにビア26a、26bが形成されている。そして、本実施形態では、第4絶縁酸化膜25の上に、各々がビア26a、26bに接続される上部配線層27が設けられている。
本実施形態のTaN抵抗体10は、まず、第1絶縁酸化膜12の上にTi膜13が形成されており、その上に、Ta膜14及びTaN膜15が積層された抵抗膜とされている。このように、TaN抵抗体10の下部、即ち、酸化物からなる第1絶縁酸化膜12との境界にTi膜13を設けた積層構造を採用することにより、特に詳細を後述するアニール時に、第1絶縁酸化膜12中に含まれる酸素をTi膜13で吸収させ、Ta膜14及びTaN膜15への酸素の吸収を抑制することが可能となる。これにより、第1絶縁酸化膜12中に含まれる酸素のTa膜14やTaN膜15への吸収が抑制され、これら抵抗膜の一部が酸化して絶縁物に改質されるのを防止でき、抵抗体としてのEM耐性が高められる。従って、許容電流制限の緩和や撤廃が可能になるとともに、TaN抵抗体10上のビア17a、17bによるメタル面積比のEM耐性への影響が最小限となるので、金属配線でTaN抵抗体10上にメタルカバーを形成するというような設計上の制約が解消できる。
上記により、第1絶縁酸化膜12の上に形成されたTi膜13は、第1絶縁酸化膜12に由来する酸素も含むものとなる。
上記により、第1絶縁酸化膜12の上に形成されたTi膜13は、第1絶縁酸化膜12に由来する酸素も含むものとなる。
なお、本実施形態のTaN抵抗体10においては、第1絶縁酸化膜12の上に成膜されるTi膜13の厚さが、2.0〜5.0nmの範囲であることがより好ましく、3.0〜4.0nmの範囲であることがより好適である。Ti膜13の厚さが3.0nm以上であれば、第1絶縁酸化膜12中に含まれる酸素を効果的に吸収する作用が安定して得られる。一方、Ti膜13が厚すぎると、シート抵抗が小さくなり、抵抗体の面積が増加してしまう等のデメリットもあることから、その上限は5.0nmとすることが好ましい。
また、Ta膜14の厚さは10〜25nmの範囲とし、且つ、TaN膜15の厚さを10〜25nmの範囲とし、これらの合計厚さを20〜50nmとすることが好ましい。さらに、Ta膜14の厚さを10〜15nmの範囲とし、且つ、TaN膜15の厚さを10〜15nmの範囲とし、これらの合計厚さを20〜30nmとすることが、抵抗体としての基本特性のみならず、非常に優れたEM耐性及びCMRR特性が得られる点からより好ましい。Ta膜14及びTaN膜15の厚さ、並びに、これらの合計厚さが上記範囲の下限未満だと、所望のEM耐性やCMRR特性が得られないおそれがある。また、各厚さが上記範囲の上限を超えると、工程時間が長くなって生産性が低下する。
本実施形態のような、TaN抵抗体10の下部、即ち、第1絶縁酸化膜12との境界にTi層13を設けた積層構造を採用することで、エレクトロマイグレーション(EM)耐性が向上する効果について、図2(a)、(b)のグラフを参照しながら以下に説明する。この図2(a)、(b)のグラフは、抵抗膜に、175℃の雰囲気温度において低電流を流し続けた際の抵抗変化率を示すものであり、EM耐性の指標となるものである。
図2(b)のグラフに示すように、酸化物からなる絶縁酸化膜の上にTa膜及びTaN膜を順次積層させた、従来の構成のTaN抵抗体(n=5)では、最も早い試料では200時間程度の通電時間で抵抗変化率が10%を超えている。さらに、通電時間が1000時間程度になると、全ての試料の抵抗変化率が10%を超えていることから、従来の積層構造のTaN抵抗体では、高いEM耐性が得られないことがわかる。
一方、図2(a)のグラフに示すように、酸化物からなる絶縁酸化膜の上にTi膜を設け、この上にTa膜及びTaN膜を順次積層させてなる、本発明に係る積層構造を採用したTaN抵抗体(n=5)では、1000時間通電時の抵抗変化率が0.5%程度、2000時間通電時の抵抗変化率が1.3%程度である。このように、本発明に係る積層構造を有するTaN抵抗体の試料は、高温下での連続通電時においても温度変化率が小さく、EM耐性に優れていることが明らかである。
また、本実施形態のTaN抵抗体10では、上記積層構造を採用することにより、集積回路に組み込まれたオペアンプの同相信号除去比(CMRR)特性が向上するという効果が得られる。このように、CMRR特性が向上するということは、集積回路上の抵抗体の隣接ペア性が向上することを示している。図3(a)〜(c)は、抵抗膜のCMRR特性を示すグラフで、(a)はTa膜と絶縁酸化膜との間にTi膜を設けた場合、(b)はTi膜が備えられていない従来の構成のTaN抵抗膜の場合、(c)は従来のポリシリコン抵抗体の場合を示すものである。
図3(b)に示すように、酸化物からなる絶縁酸化膜の上にTa膜及びTaN膜を順次積層させた、従来の構成のTaN抵抗体は、CMRR特性が所定以上であるチップ数(個)が非常に少なく、CMRR特性に劣ることが明らかである。
また、図3(c)に示すように、ポリシリコンからなる従来の構成の抵抗体においては、CMRR特性が所定以上であるチップ数(個)が比較的多く、CMRR特性については比較的高いことがわかる。
また、図3(c)に示すように、ポリシリコンからなる従来の構成の抵抗体においては、CMRR特性が所定以上であるチップ数(個)が比較的多く、CMRR特性については比較的高いことがわかる。
これらに対し、図3(a)に示すように、酸化物からなる絶縁酸化膜の上にTi膜、Ta膜及びTaN膜を順次積層させてなる、本発明に係る積層構造を採用したTaN抵抗体では、常温又は高温(115℃)に関わらず、CMRR特性が所定以上であるチップ数(個)が非常に多くなっている一方、CMRR特性の低いチップの割合は僅かとなっている。このように、本発明に係る積層構造を採用したTaN抵抗体は、CMRR特性に優れている、すなわち、差動入力オペアンプの入力抵抗や帰還抵抗として用いられている集積回路上のTaN抵抗体の隣接ペア性が向上していることがわかる。
次に、図1に示す本実施形態のTaN抵抗体10を製造する方法について詳述する。
本実施形態で説明する製造方法は、基板11上に設けられた絶縁酸化膜12の上にTi膜12、Ta膜14及びTaN膜15を順次積層して抵抗膜(TaN抵抗体)を形成する工程と、第1絶縁酸化膜12上に積層された抵抗膜に対してランプアニールを施す工程と
を具備してなり、概略構成される。また、本実施形態においては、さらに、Ti膜13上にTa膜14とTaN膜15とを順次積層した後、パターン形成することで抵抗膜(TaN抵抗体)を形成する工程と、ランプアニールを施す工程の後、第1絶縁酸化膜12上に、TaN抵抗体10に接続されるビア(電極)17a、17bを形成する工程とを具備する。また、本実施形態では、上述したような半導体装置1に備えられるTaN抵抗体10を製造する場合について説明する。
本実施形態で説明する製造方法は、基板11上に設けられた絶縁酸化膜12の上にTi膜12、Ta膜14及びTaN膜15を順次積層して抵抗膜(TaN抵抗体)を形成する工程と、第1絶縁酸化膜12上に積層された抵抗膜に対してランプアニールを施す工程と
を具備してなり、概略構成される。また、本実施形態においては、さらに、Ti膜13上にTa膜14とTaN膜15とを順次積層した後、パターン形成することで抵抗膜(TaN抵抗体)を形成する工程と、ランプアニールを施す工程の後、第1絶縁酸化膜12上に、TaN抵抗体10に接続されるビア(電極)17a、17bを形成する工程とを具備する。また、本実施形態では、上述したような半導体装置1に備えられるTaN抵抗体10を製造する場合について説明する。
まず、本実施形態においては、シリコン基板等からなる基板11に、図示略の種々のトランジスタ等を作り込む。
次いで、図1に示すように、基板11の表面上に第1絶縁酸化膜12を形成する。この際、第1絶縁酸化膜12の材料としては、少なくともSiO2を含有する酸化膜、例えば、SiO2、あるいは、SiO2の他にBやPを含むBPSG等を用いる。
次いで、図1に示すように、基板11の表面上に第1絶縁酸化膜12を形成する。この際、第1絶縁酸化膜12の材料としては、少なくともSiO2を含有する酸化膜、例えば、SiO2、あるいは、SiO2の他にBやPを含むBPSG等を用いる。
次いで、抵抗膜を形成する工程においては、第1絶縁酸化膜12上に、TaN抵抗体10を、所定の寸法及び形状になるようにパターン形成する。
具体的には、例えば、第1絶縁酸化膜12上の全面に、Ti膜をスパッタリング法によって成膜した後、このTi膜上に、さらにTa膜及びTaN膜を成膜する。そして、TaN膜上にレジストパターンを形成した後、このレジストパターンをマスクとして、第1絶縁酸化膜12上の全面に積層されたTi膜、Ta膜及びTaN膜をエッチングする。この際、第1絶縁酸化膜12がエッチングストッパとして機能する。
このような手順により、第1絶縁酸化膜12上に、Ti膜13、Ta膜14及びTaN膜15が順次積層されてなる抵抗膜をパターン形成する。
具体的には、例えば、第1絶縁酸化膜12上の全面に、Ti膜をスパッタリング法によって成膜した後、このTi膜上に、さらにTa膜及びTaN膜を成膜する。そして、TaN膜上にレジストパターンを形成した後、このレジストパターンをマスクとして、第1絶縁酸化膜12上の全面に積層されたTi膜、Ta膜及びTaN膜をエッチングする。この際、第1絶縁酸化膜12がエッチングストッパとして機能する。
このような手順により、第1絶縁酸化膜12上に、Ti膜13、Ta膜14及びTaN膜15が順次積層されてなる抵抗膜をパターン形成する。
次いで、第1絶縁酸化膜12上に積層された上記の抵抗膜に対し、ランプアニールを施す。
具体的には、ハロゲンランプ等を用いて、例えば、アニール温度を600〜1000℃とするとともに、アニール時間を5〜30秒とした条件、より好適には、アニール温度を800〜950℃とするとともに、アニール時間を5〜10秒とした条件で、抵抗膜に対してランプアニールを施す。このような条件のランプアニールにより、第1絶縁酸化膜12内に含有される酸素を、Ti膜内で吸収させることができる。このような手順により、基板11上の第1絶縁酸化膜12の上に、TaN抵抗体10を形成する。
具体的には、ハロゲンランプ等を用いて、例えば、アニール温度を600〜1000℃とするとともに、アニール時間を5〜30秒とした条件、より好適には、アニール温度を800〜950℃とするとともに、アニール時間を5〜10秒とした条件で、抵抗膜に対してランプアニールを施す。このような条件のランプアニールにより、第1絶縁酸化膜12内に含有される酸素を、Ti膜内で吸収させることができる。このような手順により、基板11上の第1絶縁酸化膜12の上に、TaN抵抗体10を形成する。
次いで、TaN抵抗体10上、並びに、TaN抵抗体10の形成箇所を除いた第1絶縁酸化膜12上の全面に、第2絶縁酸化膜16を形成する。この第2絶縁酸化膜16には、第1絶縁酸化膜12と同じ材料を用いることができる。
次いで、第2絶縁酸化膜16に、この第2絶縁酸化膜16を貫通してTaN抵抗体10に到達する2箇所のビアホールを、レジスト膜をマスクとして、ウエットエッチング又はドライエッチングによって形成する。そして、このビアホールの中に、アルミニウム、銅又はタングステン等の金属材料をスパッタリング法又はCVD(化学的気相成長法)法によって堆積させることにより、TaN抵抗体10と接続するようにビア17a、17bを形成する。
次いで、第1絶縁酸化膜12及び第2絶縁酸化膜16を貫通するように、さらに、シリコンからなる基板11に到達する2箇所のビアホールを、上記同様のエッチング法によって形成する。そして、このビアホールの内部に、上記同様の材料並びに手順によって金属材料を埋め込み、基板11と接続するようにビア19a、19bを形成する。
次いで、第2絶縁酸化膜16に、この第2絶縁酸化膜16を貫通してTaN抵抗体10に到達する2箇所のビアホールを、レジスト膜をマスクとして、ウエットエッチング又はドライエッチングによって形成する。そして、このビアホールの中に、アルミニウム、銅又はタングステン等の金属材料をスパッタリング法又はCVD(化学的気相成長法)法によって堆積させることにより、TaN抵抗体10と接続するようにビア17a、17bを形成する。
次いで、第1絶縁酸化膜12及び第2絶縁酸化膜16を貫通するように、さらに、シリコンからなる基板11に到達する2箇所のビアホールを、上記同様のエッチング法によって形成する。そして、このビアホールの内部に、上記同様の材料並びに手順によって金属材料を埋め込み、基板11と接続するようにビア19a、19bを形成する。
次いで、第2絶縁酸化膜16上に、各々がビア17a、17bに接続するように第1配線層18aを、また、各々がビア19a、19bに接続するように第1配線層18bを、それぞれパターニング形成する。
具体的には、第2絶縁酸化膜16上に、アルミニウム又は銅からなる金属層を常法の成膜手段によって形成した後、レジストパターンを用いた常法により、金属層を所望の配線パターンにパターニング形成する。
具体的には、第2絶縁酸化膜16上に、アルミニウム又は銅からなる金属層を常法の成膜手段によって形成した後、レジストパターンを用いた常法により、金属層を所望の配線パターンにパターニング形成する。
次いで、第1配線層18a、18b、及び、この第1配線層18a、18bの形成箇所を除いた第2絶縁酸化膜16上の全面に、第1絶縁酸化膜12及び第2絶縁酸化膜16と同じ材料を用いて、第3絶縁酸化膜21を形成する。
次いで、第3絶縁酸化膜21に、上記同様のエッチング法により、第1配線層18bに到達する2箇所のビアホールを形成する。そして、このビアホールの中に、上記同様の材料並びに手順によって金属材料を埋め込むことで、第1配線層18bと接続するようにビア22a、22bを形成する。
次いで、第3絶縁酸化膜21に、上記同様のエッチング法により、第1配線層18bに到達する2箇所のビアホールを形成する。そして、このビアホールの中に、上記同様の材料並びに手順によって金属材料を埋め込むことで、第1配線層18bと接続するようにビア22a、22bを形成する。
次いで、第3絶縁酸化膜21上に、第2配線層23を、各々がビア22a、22bに接続されるように形成する。この際、上述した第1配線層12を形成する際と同様の手順及び材料により、第2配線層23を所望の配線パターンでパターニング形成することができる。
次いで、第2配線層23上、及び、この第2配線層23の形成箇所を除いた第3絶縁酸化膜21上の全面に、上記した第1絶縁酸化膜12、第2絶縁酸化膜16及び第3絶縁酸化膜21と同じ材料を用いて第4絶縁酸化膜25を形成する。
次いで、第4絶縁酸化膜25に、上記同様のエッチング法により、第2配線層23に到達する2箇所のビアホールを形成した後、このビアホールの中に、上記同様の材料並びに手順によって金属材料を埋め込むことで、第2配線層23に接続するようにビア26a、26bを形成する。
次いで、第4絶縁酸化膜25に、上記同様のエッチング法により、第2配線層23に到達する2箇所のビアホールを形成した後、このビアホールの中に、上記同様の材料並びに手順によって金属材料を埋め込むことで、第2配線層23に接続するようにビア26a、26bを形成する。
そして、本実施形態では、第4絶縁酸化膜25の上に、上述した第1配線層12及び第2配線層23を形成する際と同様の手順及び材料により、各々がビア26a、26bに接続される上部配線層27を、所望の配線パターンでパターニング形成することができる。
以上のような手順により、本実施形態のTaN抵抗体10を備える半導体装置1を製造することができる。
以上のような手順により、本実施形態のTaN抵抗体10を備える半導体装置1を製造することができる。
本実施形態の製造方法によって得られるTaN抵抗体10は、第1絶縁酸化膜12の上に、Ti膜13、Ta膜14及びTaN膜15が順次積層された構造の抵抗膜が、上記条件のランプアニールによって熱処理されることで形成されたものである。このようなTaN抵抗体10は、第1絶縁酸化膜12に含まれる酸素がTi膜13内で吸収され、Ta膜14及びTaN膜15に吸収されるのが抑制されているので、これら各層の抵抗のばらつきや、分布の改善ができるので、EM耐性及びCMRR特性に優れたものとなる。
なお、本実施形態においては、Ti膜13の上に、Ta膜14及びTaN膜15をこの順で積層した構造を説明しているが、本発明において特に限定されるものではなく、例えば、Ti膜13の直上にTaN膜15を形成し、その上にTa膜14を積層しても良い。
また、本実施形態においては、TaN抵抗体10を、最下層の第1絶縁酸化膜12と第2絶縁酸化膜16との間に設けた例を説明しているが、これには限定されず、例えば、図示を省略するが、最上層の第3絶縁酸化膜21と第4絶縁酸化膜25との間に設けても良い。このように、TaN抵抗体10を配置する絶縁酸化膜は任意であり、最下層には限定されず、配置位置の選択の余裕度等により、適宜、設計することが可能である。
また、本実施形態においては、TaN抵抗体10を、最下層の第1絶縁酸化膜12と第2絶縁酸化膜16との間に設けた例を説明しているが、これには限定されず、例えば、図示を省略するが、最上層の第3絶縁酸化膜21と第4絶縁酸化膜25との間に設けても良い。このように、TaN抵抗体10を配置する絶縁酸化膜は任意であり、最下層には限定されず、配置位置の選択の余裕度等により、適宜、設計することが可能である。
以上説明したような、本発明に係るオーディオLSI用のTaN抵抗体10によれば、基板11上に設けられた第1絶縁酸化膜12の上に備えられ、抵抗膜を構成するTa膜14との間にTi膜13が設けられた構成なので、アニール時に第1絶縁酸化膜12中から拡散する酸素がTi膜13内でとどめられ、Ta膜14及びTaN膜15への酸素の拡散が抑制されるので、これらTa膜14及びTaN膜15の一部が酸化して絶縁物となるのを防止できる。これにより、抵抗体としてのEM耐性が高められるので、許容電流制限の緩和や撤廃が可能になるとともに、TaN抵抗体10上のメタル面積比によるEM耐性への影響が最小限となるので、配線層によってTaN抵抗体10上にメタルカバーを形成するような設計上の制約が解消できる。従って、EM耐性及びCMRR特性に優れるとともに設計自由度が高く、音響機器等に好適な、高音質のTaN抵抗体10が得られる。
また、第1絶縁酸化膜12が少なくともSiO2を含有する膜である場合でも、Ti膜13が第1絶縁酸化膜12から拡散する酸素を吸収することで、Ta膜14及びTaN膜15の一部が絶縁物となるのを確実に防止できる。
また、Ti膜13の厚さは、シート抵抗が下がりすぎないように、2.0〜5.0nm、より好適には3.0〜4.0nmとし、さらに、Ta膜とTaN膜との合計の膜厚を1とした場合の、これに対するTi膜の膜厚を0.1〜0.2の範囲とすることで、第1絶縁酸化膜12中の酸素をTi膜13内でより確実に吸収することができ、Ta膜14及びTaN膜15の一部が絶縁物となるのをより効果的に防止することが可能となる。
また、Ta膜14の厚さを10〜25nmの範囲にするとともに、TaN膜15の厚さを10〜25nmの範囲、これらの合計厚さを20〜50nmとし、より好適には、Ta膜14の厚さを10〜15nmの範囲とするとともに、TaN膜15の厚さを10〜15nmの範囲とし、これらの合計厚さを20〜30nmとすることで、EM耐性及び同相信号除去比特性をより効果的に防止でき、また、より高音質のTaN抵抗体10が得られる。
また、第1絶縁酸化膜12が少なくともSiO2を含有する膜である場合でも、Ti膜13が第1絶縁酸化膜12から拡散する酸素を吸収することで、Ta膜14及びTaN膜15の一部が絶縁物となるのを確実に防止できる。
また、Ti膜13の厚さは、シート抵抗が下がりすぎないように、2.0〜5.0nm、より好適には3.0〜4.0nmとし、さらに、Ta膜とTaN膜との合計の膜厚を1とした場合の、これに対するTi膜の膜厚を0.1〜0.2の範囲とすることで、第1絶縁酸化膜12中の酸素をTi膜13内でより確実に吸収することができ、Ta膜14及びTaN膜15の一部が絶縁物となるのをより効果的に防止することが可能となる。
また、Ta膜14の厚さを10〜25nmの範囲にするとともに、TaN膜15の厚さを10〜25nmの範囲、これらの合計厚さを20〜50nmとし、より好適には、Ta膜14の厚さを10〜15nmの範囲とするとともに、TaN膜15の厚さを10〜15nmの範囲とし、これらの合計厚さを20〜30nmとすることで、EM耐性及び同相信号除去比特性をより効果的に防止でき、また、より高音質のTaN抵抗体10が得られる。
また、本発明に係るオーディオLSI用のTaN抵抗体10の製造方法によれば、第1絶縁酸化膜12上にTi膜13を形成し、このTi膜13上にTa膜14とTaN膜15とを順次積層した後、この抵抗膜に対してランプアニールを施す工程を備えた方法なので、アニール時に第1絶縁酸化膜12から抵抗膜側に拡散する酸素をTi膜13で吸収し、Ta膜14及びTaN膜15に酸素が拡散するのを抑制できる。これにより、Ta膜14及びTaN膜15に酸素が拡散して絶縁物が生成するのを防止できるので、EM耐性及びCMRR特性に優れるとともに設計自由度が高く、音響機器等に好適な高音質のTaN抵抗体10を製造することが可能となる。
また、抵抗膜を形成する工程において、Ti膜13、Ta膜14及びTaN膜15を、スパッタリング法を用いて形成することにより、膜厚を適正に制御しながら良好な特性を有する抵抗膜を成膜できる。
また、ランプアニールを施す工程において、600〜1000℃の温度、且つ、5〜30秒の時間で行う条件、より好適には、800〜950℃の温度、且つ、5〜10秒の時間で行う条件とすることで、第1絶縁酸化膜12内に含有される酸素が拡散されるのをTi膜13内で効果的に停止させ、Ta膜14及びTaN膜15に酸素が拡散して絶縁物が生成されるのを確実に防止できる。
また、抵抗膜を形成する工程において、Ti膜13、Ta膜14及びTaN膜15を、スパッタリング法を用いて形成することにより、膜厚を適正に制御しながら良好な特性を有する抵抗膜を成膜できる。
また、ランプアニールを施す工程において、600〜1000℃の温度、且つ、5〜30秒の時間で行う条件、より好適には、800〜950℃の温度、且つ、5〜10秒の時間で行う条件とすることで、第1絶縁酸化膜12内に含有される酸素が拡散されるのをTi膜13内で効果的に停止させ、Ta膜14及びTaN膜15に酸素が拡散して絶縁物が生成されるのを確実に防止できる。
本発明に係るオーディオLSI用のTaN抵抗体10は、例えば、オーディオアンプを始めとする音響製品等に用いられる半導体装置において、特に、アナログ音声信号が流れる回路中に配置される抵抗素子に適用することで、聴感上の音質向上効果が得られる。音響製品等においてアナログ音声信号が流れる回路は、特に、抵抗素子の特性によって音質が大きく左右される。このようなアナログ音声回路、例えば、電力増幅回路の抵抗回路網は、その分割比(分圧比)によって回路のゲインが変動するので、分割比が温度や電圧によって変動しないことが重要である。このようなアナログ音声回路を備える半導体装置等に、EM耐性及びCMRR特性に優れた本発明に係るオーディオLSI用のTaN抵抗体10を適用することにより、非常に顕著な音質向上効果が得られることが明らかである。
以下に、本発明に係るオーディオLSI用のTaN抵抗体及びその製造方法について、実施例によってさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
[実施例]
本実施例では、上述した製造方法の各工程により、基板11上に第1絶縁酸化膜12を形成した後、この上にTaN抵抗膜10を形成した(n=174)。
本実施例では、上述した製造方法の各工程により、基板11上に第1絶縁酸化膜12を形成した後、この上にTaN抵抗膜10を形成した(n=174)。
「TaN抵抗体の形成」
まず、基板11表面全体に、SiO2を含有するBPSG(Boron Phosphorus Silicon Glass)を用い、従来公知の方法で第1絶縁酸化膜12を成膜した。そして、第1絶縁酸化膜12の上にTi膜13を成膜した後、さらに、Ta膜14とTaN膜15をこの順で成膜し、積層抵抗膜を形成した。この際の成膜条件は、以下の通りである。
まず、基板11表面全体に、SiO2を含有するBPSG(Boron Phosphorus Silicon Glass)を用い、従来公知の方法で第1絶縁酸化膜12を成膜した。そして、第1絶縁酸化膜12の上にTi膜13を成膜した後、さらに、Ta膜14とTaN膜15をこの順で成膜し、積層抵抗膜を形成した。この際の成膜条件は、以下の通りである。
<Ti膜の成膜条件>
(1)アルゴンガス流量:40sccm、(2)ガス圧:3mTorr、(3)投入電力:0.5kw、(4)基板温度:150℃、(5)スパッタ時間:4.0秒
(1)アルゴンガス流量:40sccm、(2)ガス圧:3mTorr、(3)投入電力:0.5kw、(4)基板温度:150℃、(5)スパッタ時間:4.0秒
<Ta膜の成膜条件>
(1)アルゴンガス流量:75sccm、(2)ガス圧:5mTorr、(3)投入電力:3.0kw、(4)基板温度:350℃、(5)スパッタ時間:1.5秒
(1)アルゴンガス流量:75sccm、(2)ガス圧:5mTorr、(3)投入電力:3.0kw、(4)基板温度:350℃、(5)スパッタ時間:1.5秒
<TaN膜の成膜条件>
(1)ガス流量:アルゴンガス=63sccm;窒素ガス=12sccm、(2)全ガス圧:5mTorr、(3)窒素ガスの分圧比:16%(窒素ガス分圧=0.8mTorr)、(4)投入電力:3.0kw、(5)基板温度:350℃、(6)スパッタ時間:1.5秒
(1)ガス流量:アルゴンガス=63sccm;窒素ガス=12sccm、(2)全ガス圧:5mTorr、(3)窒素ガスの分圧比:16%(窒素ガス分圧=0.8mTorr)、(4)投入電力:3.0kw、(5)基板温度:350℃、(6)スパッタ時間:1.5秒
上記成膜条件によって各層を成膜したところ、Ti膜13は30Å、Ta膜14は100Å、TaN膜15も100Åの厚さで形成されていた。また、積層した抵抗膜は、常法のエッチング法により、長さ:30μm、幅:2μmにパターン形成した。
「抵抗膜のランプアニール:TaN抵抗体の形成」
上記条件及び手順で形成された抵抗膜に対し、以下の条件でランプアニールを施し、TaN抵抗体を得た。
(1)使用ランプ:ハロゲンランプ、(2)ランプと抵抗膜との距離:40mm、(3)アニール温度:950℃、(4)アニール時間:5秒
上記条件及び手順で形成された抵抗膜に対し、以下の条件でランプアニールを施し、TaN抵抗体を得た。
(1)使用ランプ:ハロゲンランプ、(2)ランプと抵抗膜との距離:40mm、(3)アニール温度:950℃、(4)アニール時間:5秒
「評価項目」
上記各条件及び手順によって得られたTaN抵抗体のサンプルについて、以下に説明するような評価試験を行った。
上記各条件及び手順によって得られたTaN抵抗体のサンプルについて、以下に説明するような評価試験を行った。
<エレクトロマイグレーション耐性:EM耐性>
上記のTaN抵抗体10のサンプルについて、EM耐性の評価試験を行った。具体的には、175℃の雰囲気温度において1.3mAの低電流を印加し続けた際の、この通電時間に対する抵抗変化率を測定した。この抵抗変化率は、EM耐性を示す指標となるものである。
そして、抵抗変化率の測定結果について、通電時間を横軸、抵抗変化率を縦軸として、図4(a)に示した。
上記のTaN抵抗体10のサンプルについて、EM耐性の評価試験を行った。具体的には、175℃の雰囲気温度において1.3mAの低電流を印加し続けた際の、この通電時間に対する抵抗変化率を測定した。この抵抗変化率は、EM耐性を示す指標となるものである。
そして、抵抗変化率の測定結果について、通電時間を横軸、抵抗変化率を縦軸として、図4(a)に示した。
<EELS線分析並びにEDS分析>
上記のTaN抵抗体10のサンプルについて、電子エネルギー損失分光法(EELS:Electron. Energy−Loss Spectroscopy)により、膜厚方向における励起スペクトルを分析した。この際、電子エネルギー損失分光器として、日立ハイテクノロジーズ社製(製品番号:HD−2700)のものを用い、TaN抵抗体10の膜厚方向でスキャニングした。そして、この励起スペクトルの分析結果を、膜厚方向の位置を横軸、励起スペクトル強度を縦軸として、図5(a)のグラフに示した。
上記のTaN抵抗体10のサンプルについて、電子エネルギー損失分光法(EELS:Electron. Energy−Loss Spectroscopy)により、膜厚方向における励起スペクトルを分析した。この際、電子エネルギー損失分光器として、日立ハイテクノロジーズ社製(製品番号:HD−2700)のものを用い、TaN抵抗体10の膜厚方向でスキャニングした。そして、この励起スペクトルの分析結果を、膜厚方向の位置を横軸、励起スペクトル強度を縦軸として、図5(a)のグラフに示した。
さらに、TaN抵抗体10のサンプルについて、エネルギー分散型分光法(EDS:Energy Dispersive X−Ray spectrometry)により、膜厚方向における組成(元素)分布を測定した。そして、この分析結果を、膜厚方向の位置を横軸、組成(原子%)を縦軸として、図5(b)のグラフに示した。
「歩留評価」
またさらに、集積回路に適用したTaN抵抗体10を用いたオーディオ用LSIのサンプルについて、通常の半導体製造工程において用いられる試験装置により、ウェハ段階のテスト工程であるダイソートを行い、歩留まりについて評価した。この際、PF(Pre−Final Test)においては、115℃の雰囲気温度中で通電試験を行い、FT(Final Test)においては、常温で通電試験を行った。そして、歩留評価の結果を下記表2に示した。
またさらに、集積回路に適用したTaN抵抗体10を用いたオーディオ用LSIのサンプルについて、通常の半導体製造工程において用いられる試験装置により、ウェハ段階のテスト工程であるダイソートを行い、歩留まりについて評価した。この際、PF(Pre−Final Test)においては、115℃の雰囲気温度中で通電試験を行い、FT(Final Test)においては、常温で通電試験を行った。そして、歩留評価の結果を下記表2に示した。
[比較例]
基板上に形成した絶縁酸化膜上に、Ti膜を設けずに、Ta膜及びTaN膜を順次積層した点を除き、上記実施例と同様の手順で従来の構成のTaN抵抗体を作製し、抵抗変化率、EELS線分析及びEDS分析について上記同様の評価を行った。
そして、抵抗変化率の測定結果について、図4(b)に示すとともに、EELS線分析結果を図6(a)のグラフに示し、さらに、EDS分析結果を図6(b)のグラフに示した。
基板上に形成した絶縁酸化膜上に、Ti膜を設けずに、Ta膜及びTaN膜を順次積層した点を除き、上記実施例と同様の手順で従来の構成のTaN抵抗体を作製し、抵抗変化率、EELS線分析及びEDS分析について上記同様の評価を行った。
そして、抵抗変化率の測定結果について、図4(b)に示すとともに、EELS線分析結果を図6(a)のグラフに示し、さらに、EDS分析結果を図6(b)のグラフに示した。
上記実施例及び比較例で作製した抵抗体のサンプルの仕様一覧を下記表1に示すとともに、上記実施例における歩留評価の結果を下記表2に示す。
[評価結果]
表1に示すように、本発明の製造方法によって得られ、本発明で規定する積層構造、即ち、基板上の絶縁酸化膜の上に、Ti膜、Ta膜及びTaN膜が順次積層された構成を有するTaN抵抗体10は、図4(a)に示すように、EM耐性に優れていることが明らかである。また、先に説明するとともに、図3(a)にも示したように、本発明の実施例に係るTaN抵抗体10は、このTaN抵抗体を集積回路化したオーディオ用オペアンプの性能を表す一つの指標としてのCMRR特性においても、非常に優れていることが明らかである。
なお、本発明の実施例におけるTaN抵抗体10は、図5(a)、(b)に示すEELS線分析及びEDS分析の結果より、上層側から、Ta酸化膜/TaN膜/Ta・Ti酸化膜が形成されているものと見られる。従って、基板11上の第1絶縁酸化膜12の上に形成されたTi膜13が、第1絶縁酸化膜12に含まれる酸素を効果的に吸収しているものと考えられる。
表1に示すように、本発明の製造方法によって得られ、本発明で規定する積層構造、即ち、基板上の絶縁酸化膜の上に、Ti膜、Ta膜及びTaN膜が順次積層された構成を有するTaN抵抗体10は、図4(a)に示すように、EM耐性に優れていることが明らかである。また、先に説明するとともに、図3(a)にも示したように、本発明の実施例に係るTaN抵抗体10は、このTaN抵抗体を集積回路化したオーディオ用オペアンプの性能を表す一つの指標としてのCMRR特性においても、非常に優れていることが明らかである。
なお、本発明の実施例におけるTaN抵抗体10は、図5(a)、(b)に示すEELS線分析及びEDS分析の結果より、上層側から、Ta酸化膜/TaN膜/Ta・Ti酸化膜が形成されているものと見られる。従って、基板11上の第1絶縁酸化膜12の上に形成されたTi膜13が、第1絶縁酸化膜12に含まれる酸素を効果的に吸収しているものと考えられる。
また、本発明の実施例におけるTaN抵抗体10を集積回路に用いたサンプルでは、ウェハ段階のテスト工程であるダイソートにおける歩留まりが、PF(Pre−Final Test)で99.4%、FT(Final Test)で93.1%であった。
これに対し、比較例のTaN抵抗体では、図4(b)に示すように、上記実施例に較べて抵抗変化率が著しく大きいことから、EM耐性に劣ることが明らかである。また、先に説明するとともに、図3(b)にも示したように、絶縁酸化膜とTa膜との間にTi膜が設けられていない従来の構成のTaN抵抗体は、CMRR特性が劣っていることが明らかである。
また、比較例1のTaN抵抗体では、図6(a)、(b)に示すEELS線分析及びEDS分析の結果より、上層側から、Ta酸化膜/TaN膜/Ta酸化膜が形成されているものと考えられる。ここで、最下層のTa酸化膜は、絶縁酸化膜に含まれる酸素が、Ta膜に吸収されたものと考えられる。
また、比較例1のTaN抵抗体では、図6(a)、(b)に示すEELS線分析及びEDS分析の結果より、上層側から、Ta酸化膜/TaN膜/Ta酸化膜が形成されているものと考えられる。ここで、最下層のTa酸化膜は、絶縁酸化膜に含まれる酸素が、Ta膜に吸収されたものと考えられる。
以上の結果により、本発明のオーディオLSI用のTaN抵抗体が、酸化物からなる層間絶縁物からの酸素の吸収を効果的に抑制でき、EM耐性及びCMRR特性に優れていることが明らかである。
本発明のオーディオLSI用のTaN抵抗体は、特に、オーディオアンプに用いられる半導体装置において、特に、アナログ音声信号が流れる回路中に配置される抵抗素子に適用することで、聴感上の音質向上効果が顕著となることから、オーディオ用LSI等に用いられるTaN抵抗体として非常に有益である。
1…半導体装置、
10…TaN抵抗体、
11…基板、
12…第1絶縁酸化膜(絶縁酸化膜)、
13…Ti膜、
14…Ta膜、
15…TaN膜、
16…第2絶縁酸化膜、
17a、17b…ビア(電極)、
19a、19b、22a、22b、26a、26b…ビア、
18a、18b…第1配線層(電極)、
21…第3絶縁酸化膜、
23…第2配線層、
25…第4絶縁酸化膜、
27…上部配線層、
10…TaN抵抗体、
11…基板、
12…第1絶縁酸化膜(絶縁酸化膜)、
13…Ti膜、
14…Ta膜、
15…TaN膜、
16…第2絶縁酸化膜、
17a、17b…ビア(電極)、
19a、19b、22a、22b、26a、26b…ビア、
18a、18b…第1配線層(電極)、
21…第3絶縁酸化膜、
23…第2配線層、
25…第4絶縁酸化膜、
27…上部配線層、
Claims (8)
- 基板上に設けられた絶縁酸化膜の上に備えられ、Ti膜、Ta膜及びTaN膜が順次積層された抵抗膜からなることを特徴とするオーディオLSI用のTaN抵抗体。
- 前記絶縁酸化膜が少なくともSiO2を含有し、この絶縁酸化膜の上に形成された前記Ti膜に酸素が含まれることを特徴とする請求項1に記載のオーディオLSI用のTaN抵抗体。
- 前記Ti膜の厚さが3.0〜4.0nmであることを特徴とする請求項1又は請求項2に記載のオーディオLSI用のTaN抵抗体。
- 前記Ta膜の厚さが10〜15nmであるとともに、前記TaN膜の厚さが10〜15nmであり、これらの合計厚さが20〜30nmであることを特徴とする請求項1〜請求項3の何れか1項に記載のオーディオLSI用のTaN抵抗体。
- 基板上に設けられた絶縁酸化膜の上にTi膜、Ta膜及びTaN膜を順次積層して抵抗膜を形成する工程と、
前記抵抗膜に対してランプアニールを施す工程と、
を具備してなることを特徴とするオーディオLSI用のTaN抵抗体の製造方法。 - 前記絶縁酸化膜が少なくともSiO2を含有することを特徴とする請求項5に記載のオーディオLSI用のTaN抵抗体の製造方法。
- 前記抵抗膜を形成する工程は、前記Ti膜、Ta膜及びTaN膜を、スパッタリング法で形成することを特徴とする請求項5又は請求項6に記載のオーディオLSI用のTaN抵抗体の製造方法。
- 前記抵抗膜に対してランプアニールを施す工程は、800〜950℃の温度、且つ、5〜10秒の時間で行う条件であることを特徴とする請求項5〜請求項7の何れか1項に記載のオーディオLSI用のTaN抵抗体の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/064905 WO2013001621A1 (ja) | 2011-06-29 | 2011-06-29 | オーディオLSI用のTaN抵抗体及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5633649B2 true JP5633649B2 (ja) | 2014-12-03 |
JPWO2013001621A1 JPWO2013001621A1 (ja) | 2015-02-23 |
Family
ID=47423564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013522405A Expired - Fee Related JP5633649B2 (ja) | 2011-06-29 | 2011-06-29 | オーディオLSI用のTaN抵抗体及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5633649B2 (ja) |
WO (1) | WO2013001621A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342705A (ja) * | 2003-05-13 | 2004-12-02 | Cimeo Precision Co Ltd | 窒化タンタル薄膜抵抗体及びその製造方法 |
US20040241951A1 (en) * | 2003-06-02 | 2004-12-02 | International Business Machines Corporation | Method of fabrication of thin film resistor with 0 TCR |
JP2007509488A (ja) * | 2003-09-25 | 2007-04-12 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 基板上に多機能誘電体層を形成する方法 |
JP2011138983A (ja) * | 2009-12-29 | 2011-07-14 | Yamaha Corp | 集積回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2919306B2 (ja) * | 1995-05-31 | 1999-07-12 | 日本電気株式会社 | 低抵抗タンタル薄膜の製造方法及び低抵抗タンタル配線並びに電極 |
JP5291991B2 (ja) * | 2008-06-10 | 2013-09-18 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP5369544B2 (ja) * | 2008-08-29 | 2013-12-18 | 富士通株式会社 | 半導体装置およびその製造方法 |
JP2011138992A (ja) * | 2009-12-29 | 2011-07-14 | Yamaha Corp | 高音質抵抗膜及びその製造方法 |
JP2011138991A (ja) * | 2009-12-29 | 2011-07-14 | Yamaha Corp | 高音質抵抗膜及びその製造方法 |
-
2011
- 2011-06-29 JP JP2013522405A patent/JP5633649B2/ja not_active Expired - Fee Related
- 2011-06-29 WO PCT/JP2011/064905 patent/WO2013001621A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342705A (ja) * | 2003-05-13 | 2004-12-02 | Cimeo Precision Co Ltd | 窒化タンタル薄膜抵抗体及びその製造方法 |
US20040241951A1 (en) * | 2003-06-02 | 2004-12-02 | International Business Machines Corporation | Method of fabrication of thin film resistor with 0 TCR |
JP2007509488A (ja) * | 2003-09-25 | 2007-04-12 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 基板上に多機能誘電体層を形成する方法 |
JP2011138983A (ja) * | 2009-12-29 | 2011-07-14 | Yamaha Corp | 集積回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2013001621A1 (ja) | 2013-01-03 |
JPWO2013001621A1 (ja) | 2015-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1849167B1 (en) | Thin-film resistor with a current-density-enhancing layer | |
US9117738B2 (en) | Interconnection of semiconductor device with graphene wire | |
US7838429B2 (en) | Method to manufacture a thin film resistor | |
US7132732B2 (en) | Semiconductor device having two distinct sioch layers | |
JP4446771B2 (ja) | 半導体装置 | |
US20050186793A1 (en) | Manufacturing method of semiconductor device | |
JP5146504B2 (ja) | 半導体装置の製造方法 | |
US8981569B2 (en) | Semiconductor device with low resistance wiring and manufacturing method for the device | |
US9991330B1 (en) | Resistors with controlled resistivity | |
JP2009111306A (ja) | ジョセフソン接合を備えた電子デバイスとその製造方法 | |
JP5633649B2 (ja) | オーディオLSI用のTaN抵抗体及びその製造方法 | |
TWI300596B (en) | Semiconductor device | |
JP2020021909A (ja) | 抵抗素子及びその製造方法 | |
TW200537639A (en) | Semiconductor device having a multilayer interconnection structure, fabrication method thereof, and designing method thereof | |
JP2010027874A (ja) | 半導体装置とその製造方法 | |
JP2005235995A (ja) | 半導体装置及びその製造方法 | |
JP2011061005A (ja) | 電子デバイス | |
JP2011138994A (ja) | オーディオ用抵抗体の製造方法 | |
JP2008016464A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4735314B2 (ja) | 半導体装置およびその製造方法 | |
JP2011138991A (ja) | 高音質抵抗膜及びその製造方法 | |
US10770537B2 (en) | Metal resistor structures with nitrogen content | |
CN114121782A (zh) | 形成互连结构的方法 | |
JP3495034B1 (ja) | 半導体装置の製造方法 | |
JP4927343B2 (ja) | 半導体チップおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140929 |
|
LAPS | Cancellation because of no payment of annual fees |