JP5628356B2 - 渦電流による被試験デバイス内の欠陥の非破壊検出のための試験機構および試験方法 - Google Patents

Description

本出願は、渦電流による被試験デバイス内の欠陥の非破壊検出のための試験機構および試験方法に関する。

試験機構において、電磁気信号が被試験デバイス内で生じる。被試験デバイスは、導電性を有する。渦電流は、被試験デバイスで生じ、ピックアップされる。欠陥の周囲で、これらの渦電流の変化が分析される。

特許文献１（ＷＯ２００６／００７８２６Ａ１）は、被試験デバイス内の欠陥の非破壊・非接触検出のためのデバイスを記載する。この場合、プローブ信号は、デジタル化された信号から復調されたデジタル測定信号を形成するために、アナログ・デジタル変換器段によってサンプリングされる。アナログ・デジタル変換器段は、搬送波発振のすべての周波数比により作動する。

特許文献２（ＧＢ２４５７４９６Ａ）は、渦電流による欠陥の検出のためのシステムを扱う。ドライバ信号は、試験対象内に渦電流を生成する。測定信号は、アナログ・デジタル変換器によってデジタル化され、その後、復調される。４つまたは８つの信号値が、測定信号の１つの周期ごとにデジタル化され、復調される。

国際公開特許第２００６／００７８２６号パンフレット 英国特許出願公開第２４５７４９６号明細書

本出願の目的は、分析精度を高めた、渦電流による被試験デバイス内の欠陥の非破壊検出のための試験機構および試験方法を供給することにある。

この目的は、請求項１の主題および請求項１１に記載の方法により達成される。さらなる展開および構成は、それぞれ従属請求項の主題である。

１つの実施形態において、渦電流による被試験デバイス内の欠陥の非破壊検出のための試験機構は、励起コイルと、受信コイルと、アナログ・デジタル変換器と、フィルタ配置と、復調器とを備える。励起信号は、電磁気交番磁界により被試験デバイスを作用させるために、励起コイルに送信され得る。受信コイルは、被試験デバイス内の欠陥の関数であるコイル信号を生成するように設計されている。アナログ・デジタル変換器は、試験機構の入力側の受信コイルに連結される。フィルタ配置は、試験機構の入力側のアナログ・デジタル変換器に連結され、帯域通過フィルタリングおよびサンプリング周波数低減用に設計される。復調器は、試験機構の入力側のフィルタ配置の出力に連結される。

フィルタリングおよび復調は、有利なことにデジタルで行われる。したがって、費用のかかるアナログ構成は低減される。復調器に送信される復調器入力信号の値は、アナログ・デジタル変換器によって供給された変換器出力信号のいくつかの値から生成される。この場合、アナログ・デジタル変換器の変換器サンプリング周波数は、コイル信号がオーバースキャニングされるほどに極めて高い。したがって、コイル信号の高精度の検出が達成される。精度は、帯域通過フィルタリングおよびサンプリング周波数低減により維持され、その結果、復調器出力信号も復調器の出力において極めて精密に決定される。

１つの実施形態において、アナログ・デジタル変換器は、変換器サンプリング周波数により変換器出力信号を供給するように設計されている。フィルタ配置は、変換器出力信号を、低減サンプリング周波数により復調器入力信号に変換するように設計される。低減サンプリング周波数は、低減係数Ｒによる変換器サンプリング周波数よりも小さい。復調器は、復調器入力信号を復調するように設計される。低減係数は、事前に設定される。低減係数は、調整可能である。有利なことには、低速の復調器が適用できる。

１つの実施形態において、フィルタ配置は、入力側のアナログ・デジタル変換器および出力側の復調器に連結される帯域通過フィルタを備える。帯域通過フィルタは、入力信号を供給する。

１つの実施形態において、フィルタ配置は、第１の数Ｐの値の入力信号の外にサンプリング周波数低減のための復調器入力信号として、１つの値だけを供給するように設計される。この場合、第１の数Ｐは、１以上の整数である。第Ｐの値の選択によって、効果的なサンプリング周波数低減が達成される。

１つの実施形態において、第１の数Ｐは、低減係数Ｒ未満である。フィルタ配置は、多段に設計されることができる。フィルタ配置の少なくとも２つの段は、サンプリング周波数低減用に設計されることができる。フィルタ配置の１つの段は、第Ｐの値の選択を実行することができる。

１つの実施形態において、入力信号のサンプリング周波数は、励起信号の励起周波数の有理倍数Ｍ／Ｎである。入力信号は、励起信号の第２の数Ｎの周期の間の第１の数Ｍの値を有する。第１の数Ｍおよび第２の数Ｎは、整数である。第１の数Ｍおよび第２の数Ｎは、通常、異なる。

１つの実施形態において、フィルタ配置は、入力側の帯域通過フィルタに連結され、第１の数Ｍの低域通過フィルタ配置を有する入力フィルタを備える。各々の場合の入力フィルタは、第１の数Ｍの低域通過フィルタ配置のうちの１つに第１の数Ｍの入力信号の値のうちの１つを送信する。復調器は、入力側の入力フィルタの出力に連結される。有利なことには、高柔軟性は、第１の数Ｍおよび第２の数Ｎの選択によるコイル信号の分析にある。復調器のサンプリング周波数に対応する、入力信号のサンプリング周波数は上向きに制限される。例えば、高値の励起周波数が選択されている場合、入力信号と励起信号との間の有理比は、入力信号が励起信号の多くの周期の間に少ない値のみを有するように設定されることができる。但し、励起周波数が低値に設定される場合、有理比は、入力信号がわずかの周期の間に多くの値を有するように設定されることができる。結果として、試験機構は、任意の選択された励起周波数においては、１つの単位時間当たりの入力信号の可能な限り多くの値が分析されるように設定されることができる。復調器のサンプリング周波数が励起周波数のＭ／Ｎの倍数であるので、復調は、励起信号の様々な位相角のＭ／Ｎの係数の変更により行うことができる。コイル信号の分析は、このようにして、例えばシヌソイドの励起信号の９０°および２７０°でのみ実行されるように制限されない。これはコイル信号の高精度の分析の結果として生じる。

有利なことには、アナログ・デジタル変換器（略記してＡＤコンバータ）は、デジタル復調器とは個別に実行される。

第１の数Ｍおよび第２の数Ｎとして、一般的なすべての係数でない、整数のみ（１より大きい）を考慮することができる。

１つの実施形態において、第２の数Ｎは、１より大きい。したがって、励起信号の異なる位相角の場合での分析は、励起信号の２またはそれ以上の連続する周期で行われる。

１つの実施形態において、第１の数Ｍは、１より大きい。したがって、励起信号の第２の数Ｎの周期の少なくとも２つの値が分析される。

第１の数Ｍは、例えば、奇数のみを使用することができる。

励起信号は、シヌソイドであってもよい。有利なことには、励起信号の調波比は、極めて低い。

１つの実施形態において、渦電流による被試験デバイス内の欠陥の非破壊検出のための試験方法は、励起コイルによって、電磁気交番磁界による被試験デバイスを作用させるステップを備える。励起信号は、励起コイルに送信される。更に、被試験デバイス内の欠陥の関数であるコイル信号は、受信コイルによって生成される。変換器出力信号は、コイル信号のデジタル化によって供給される。復調器入力信号は、サンプリング周波数低減と同様に帯域通過フィルタ特性により変換器出力信号のフィルタリングにより生成される。復調器入力信号は、復調器によって復調される。

有利なことには、デジタル化および復調は、異なるレートで実行される。したがって、高変換器サンプリング周波数がデジタル化の間に達成することができ、その結果、ナイキストシャノンの標本化定理を維持することができる。帯域通過フィルタリングおよびサンプリング周波数低減によって、高精度の復調器入力信号を生成することができる。したがって、励起周波数に対応するサンプリング周波数を選択するために高柔軟性が提供される。結果的に、コイル信号の分析において高精度を達成することができる。有利なことには、復調器入力信号のさらなる処理は、遅緩動作のデジタル復調器により可能になる。

１つの実施形態において、試験方法は、周波数変換によるデジタル復調を備える。試験方法は、モジューロ復調を有する。

１つの実施形態において、アナログ・デジタル変換器は、変換器サンプリング周波数でのデジタル化を実行する。変換器サンプリング周波数は、励起周波数の少なくとも２倍になり得る。したがって、コイル信号の下方サンプリングが回避されるほど、変換器サンプリング周波数を極めて高く設定できる。

本発明は、いくつかの実施形態の図面に基づいて、以下において、より詳細に説明される。機能または動作が同一の構成要素、スイッチ部分、および動作ブロックについては、同一の参照符号を付す。構成要素、スイッチ部分、および動作ブロックがそれらの機能において一致するならば（一致すると）、それらは、以下のいずれの図面においても繰り返し記載されない。

試験機構の典型的な実施形態を示す。 試験機構の典型的な実施形態を示す。 試験機構の典型的な実施形態を示す。 試験機構の別の典型的な実施形態を示す。 試験機構の典型的な実施形態の詳細を示す。 試験機構の典型的な実施形態の詳細を示す。 試験機構内で発生する周波数スペクトラムの典型的な図を示す。

図１Ａは、試験機構の典型的な実施形態を示す。試験機構１０は、発振器１２を有する信号処理部１１を備える。更に、試験機構１０は、デジタル・アナログ変換器１３と励起コイル１４とを備える。発振器１２の出力は、デジタル・アナログ変換器１３の入力に接続される。デジタル・アナログ変換器１３の出力は、励起コイル１４に連結される。更に、試験機構１０は、デジタル・アナログ変換器１３の出力と励起コイル１４との間に配置される励起増幅器１５を備える。被試験デバイス１６は、励起コイル１４の近くに配置される。更に、試験機構１０は、受信コイル１７とＡＤコンバータ２１とを有する。受信コイル１７は、絶対コイルとして実装される。試験機構１０は、絶対チャネル試験方法（Ａｂｓｏｌｕｔｅ Ｃｈａｎｎｅｌ Ｔｅｓｔ Ｍｅｔｈｏｄ）を遂行する。受信コイル１７は、被試験デバイス１６の近くに配置される。受信コイル１７の出力は、ＡＤコンバータ２１の入力に連結される。更に、試験機構１０は、ＡＤコンバータ２１に受信コイル１７を連結する受信増幅器２０を備える。受信増幅器２０の増幅係数は、信号処理部１１により設定することができる。

試験機構１０は、ＡＤコンバータ２１に対して下流であるフィルタ配置２２を有する。フィルタ配置２２は、ＡＤコンバータ２１に対して下流である低域通過フィルタ２３を備える。更に、フィルタ配置２２は、低域通過フィルタ２３に対して下流であるデシメーションユニット２４を備える。フィルタ配置２２は、また、帯域通過フィルタ２５を有する。帯域通過フィルタ２５は、入力側のデシメーションユニット２４に接続される。更に、フィルタ配置２２は、帯域通過フィルタ２５に対して下流である別のデシメーションユニット２６を備える。フィルタ配置２２は、したがって、互いに前後して接続される２つのフィルタ２３、２５を備える。フィルタ配置２２は、帯域通過関数を実装する。更に、フィルタ配置２２は、低域通過関数を実装する。

更に、フィルタ配置２２は、入力フィルタ２９を備える。試験機構１０は、復調器２７を有する。復調器２７は、デジタル復調器として実装される。入力フィルタ２９は、帯域通過フィルタ２５および他のデシメーションユニット２６と、復調器２７との間に配置される。復調器２７の信号入力は、入力フィルタ２９の出力に連結される。更に、フィルタ配置２２は、復調器２７に入力フィルタ２９を接続する減算器３１を備える。

復調器２７は、復調器２７の信号入力および２つの復調器入力２８、２８’に接続される第１および第２のマルチプライヤ３２、３３を備える。更に、復調器２７は、第１および第２のマルチプライヤ３２、３３の下流である、復調器フィルタ３４と復調器デシメーションユニット３５とを備える。更に、試験機構１０は、入力側の復調器２７に連結されるディスプレイ３８を備える。試験機構１０は、クロック発振器３９を備える。クロック発振器３９は、ＡＤコンバータ２１のクロック入力だけでなく、信号処理部１１のクロック入力、デジタル・アナログ変換器１３のクロック入力に連結される。

試験機構１０は、アナログ・デジタル変換器配置１８（略してＡＤコンバータ配置）を備える。ＡＤコンバータ配置１８は、フィルタ配置２２の一部だけでなく、ＡＤコンバータ２１を備える。ＡＤコンバータ配置１８は、低域通過フィルタ２３と、デシメーションユニット２４と、帯域通過フィルタ２５と、他のデシメーションユニット２６とを有する。信号処理部１１は、フィルタ配置２２および復調器２７の別の部分も備える。信号処理部１１は、入力フィルタ２９と減算器３１とを有する。

クロック発振器３２は、クロック周波数ＣＬＫでクロック信号ＣＬＫを供給する。クロック信号ＣＬＫは、ＡＤコンバータ配置１８と、デジタル・アナログ変換器１３と、信号処理部１１とに送信される。クロック信号ＣＬＫは、したがって、ＡＤコンバータ配置１８だけでなく、信号処理部１１とデジタル・アナログ変換器１３とのプロセスを同期させる。発振器１２は、デジタル値の形式で発振器信号ＳＥＧを供給する。デジタル・アナログ変換器１３は、発振器信号ＳＥＧからデジタル・アナログ変換器信号ＳＤＡを生成する。デジタル・アナログ変換器信号ＳＤＡは、励起増幅器１５によって増幅され、励起信号ＳＥとして励起コイル１４に送信される。発振器信号ＳＥＧがデジタル・アナログ変換器１３にデジタル値を供給するレートは、したがって、多くともクロック周波数ｆＣＬＫと等しくなり得る。発振器信号ＳＥＧの値は、正弦関数を生成する。この場合、発振器信号ＳＥＧの値は、値の数Ｌの後に繰り返される。励起信号ＳＥは、励起周波数ｆｍを有する。したがって、励起周波数ｆｍに対して、ｆＣＬＫ＝Ｌ^＊ｆｍが当てはまる。ここで、Ｌは整数である。信号処理部１１は、励起周波数ｆｍの既定値の量から励起周波数ｆｍの値を選択し設定するように設計されている。

コイル信号ＳＰは、受信コイル１７上でピックアップされることができる。コイル信号ＳＰは、受信増幅器２０により増幅され、増幅コイル信号ＳＰ’としてＡＤコンバータ２２に送信される。ＡＤコンバータ配置１８は、コイル信号ＳＰまたは増幅コイル信号ＳＰ’から入力信号ＳＤＥを生成する。入力信号は、デジタル信号である。この目的を達成するために、ＡＤコンバータ２１は、増幅コイル信号ＳＰ’を変換器出力信号ＳＷに変換する。ＡＤコンバータ２１は、変換器サンプリング周波数ｆａで増幅コイル信号ＳＰ’をサンプリングする。変換器サンプリング周波数ｆａは、クロック発振器３１のクロック周波数ｆＣＬＫと等しい。コイル信号ＳＰは、一定間隔でサンプリングされる。２つのサンプリング時間の間の時間間隔は、１／ｆａであり、一定である。変換器サンプリング周波数ｆａは、励起周波数ｆｍの値には左右されず、また、励起周波数ｆｍが変化する間も一定のままである。

フィルタ配置２２は、変換器出力信号ＳＷから復調器入力信号ＳＤを生成する。この目的を達成するために、変換器出力信号ＳＷは、低域通過フィルタ２３によってフィルタリングされ、デシメーションユニット２４によってサンプリング周波数に変換される。デシメーションユニット２４は、高サンプリング周波数の低サンプリング周波数への変換（イギリス式ダウンサンプリング（Ｅｎｇｌｉｓｈ ｄｏｗｎ−ｓａｍｐｌｉｎｇ））を実行する。したがって、生成された信号は、帯域通過フィルタ２５によってフィルタリングされ、付加的なデシメーションユニット２６によって再びサンプリング周波数に変換される。付加的なデシメーションユニット２６は、また、高サンプリング周波数の、より低いサンプリング周波数への変換を実行する。したがって、ＡＤコンバータ配置１８により供給される入力信号ＳＤＥは、サンプリング周波数ｆａ’を有する。入力信号ＳＤＥのサンプリング周波数ｆａ’は、変換器サンプリング周波数ｆａ未満である。この場合、ｆａ＝Ｒ１^＊ｆａ’（ここで、Ｒ１は第１の低減係数である）が当てはまる。第１の低減係数Ｒ１は、整数または有理数である。この場合、Ｒ１＞０である。信号処理部１１は、制御線を介して、フィルタ配置２２（特にデシメーションユニット２４および帯域通過フィルタ２５）を制御する。入力信号ＳＤＥは、同一時刻間隔において生成される値を表わす。入力信号ＳＤＥの２つの値の間の時間間隔は、１／ｆａ’である。時間間隔は、一定である。

入力信号ＳＤＥは、入力フィルタ２９に送信される。入力フィルタ２９は、低域通過フィルタとして実装される。入力信号ＳＤＥのサンプリング周波数ｆａ’は、励起信号ＳＥの第２の数Ｎの周期において第１の数Ｍの値が発生するように選択される。入力フィルタ２９は、同相方式で入力信号ＳＤＥをフィルタリングする。出力側上で、入力フィルタ２９は、短時定数および／または長時定数をもつ低域通過フィルタリングにより、短期信号低域通過フィルタＳＫおよび長期信号低域通過フィルタＳＬを提供する。短期信号低域通過フィルタＳＫおよび長期信号低域通過フィルタＳＬは、減算器３１に送られる。減算器３１は、出力側上に、短期信号低域通過フィルタＳＫと長期信号低域通過フィルタＳＬとの間の差分の関数である復調器入力信号ＳＤを提供する。復調器入力信号ＳＤは、復調器２７に供給される。

信号処理部１１は、復調器入力２８、２８’を介して第１および第２の乗算器３２、３３に対して、正弦値または余弦値の形式で２つの復調器信号ＤＳ、ＤＳ’を提供する。信号処理部１１による正弦値および余弦値の提供は、入力信号ＳＤＥのサンプリング周波数ｆａ’で行われる。この場合、第１および第２の乗算器３３、３４に送信される正弦値および余弦値は、励起周波数ｆｍをもつ正弦発振または余弦発振を形成する。第１の乗算器３２に送信される復調器信号ＤＳの正弦値のプロットは、したがって、発振器１２により提供された発振器信号ＳＥＧの位相応答に対応する。復調器信号ＤＳの復調周波数ＤＳ’は、したがって、励起周波数ｆｍである。第１の乗算器３２は、復調器入力信号ＳＤにより正弦値の形式で復調器信号ＤＳを乗算する。但し、第２の乗算器３３は、復調器入力信号ＳＤにより余弦値の形式で別の復調器信号ＤＳ’を乗算する。第１の乗算器３２により提供された第１の復調器出力信号Ｓ１および第２の乗算器３３により提供された第２の復調器出力信号Ｓ２は、復調器フィルタ３４および復調器デシメーションユニット３５によってフィルタリングされ、サンプリング周波数に低減され、第１および第２必要信号ＳＮ１、ＳＮ２として復調器２７の第１および第２の必要信号出力３６、３７に提供される。第１の必要信号ＳＮ１は、虚数部を表わし、第２の必要信号ＳＮ２は、必要信号の実数部を表わす。

第１および第２の必要信号ＳＮ１、ＳＮ２は、ディスプレイ３８上の点として表現される。この場合、その点のＸ座標は、第１の必要信号ＳＮ１に対応し、その点のＹ座標は、第２の必要信号ＳＮ２に対応する。被試験デバイス１６が欠陥を有する場合、第１および第２の必要信号ＳＮ１、ＳＮ２の時刻ごとに生じる値は、ディスプレイ３８上にループを形成する。但し、被試験デバイス１６がトランシーバコイル１４、１７の領域において欠陥を有していない場合、第１および第２必要信号ＳＮ１、ＳＮ２は、ディスプレイ３８の座標の原点近くに点を生成するだろう。信号処理部１１は、ソフトウェアで実行された方法によって、復調器２７だけではなく、入力フィルタ２９および減算器３１を実装する。信号処理部１１は、オンラインで入力信号ＳＤＥを処理する方法を実行する。低域通過フィルタ２３、帯域通過フィルタ２５および復調器フィルタ３４は、有限インパルス応答フィルタ（略してＦＩＲフィルタ）として設計されている。入力フィルタ２９は、無限インパルス応答フィルタ（略してＩＩＲフィルタ）として実装される。

図示されないフィルタ配置２２の他の実施形態において、低域通過フィルタ２３およびデシメーションユニット２４は、１つのユニットに統合される。

図示されないフィルタ配置２２の他の実施形態において、帯域通過フィルタ２５および他のデシメーションユニット２６は、１つのユニットで組み合わせられる。

図示されない他の実施形態において、すべての係数Ｌ１によりクロック周波数ｆＣＬＫを分割する周波数分割器は、クロック発振器３９とＡＤコンバータ２１との間に配置される。したがって、ｆＣＬＫ＝ｆａ^＊Ｌ１が当てはまる。

図示されない他の実施形態において、フィルタ配置２２は、異なる方法で、ＡＤコンバータ配置１８および信号処理部１１に分割される。

図示されない他の実施形態において、試験機構１０は、フィルタ配置２２の少なくとも１つの部分を備えるフィルタ構成を備える。フィルタ構成は、例えば、入力フィルタ２９を実装することができる。

図示されない他の実施形態において、試験機構１０は、受信コイル１７とＡＤコンバータ２２の入力との間に配置されるアンチエイリアシングフィルタを備える。アンチエイリアシングフィルタは、受信低域通過フィルタとして実装される。フィルタは、アンチスキャン干渉フィルタと指称することができる。

図１Ｂは、図１Ａによる試験機構１０に実装されることができるような、入力フィルタ２９の典型的な実施形態を示す。入力フィルタ２９は、第１の数Ｍの低域通過フィルタ配置４０、４１、４２を備える。第１の低域通過フィルタ配置４０は、第１の短期低域通過フィルタ４３と第１の長期低域通過フィルタ４４とを備える。第２の低域通過フィルタ配置４１は、同様に、第２の短期低域通過フィルタ４５と第２の長期低域通過フィルタ４６とを備える。更に、入力フィルタ２９は、付加的な短期および長期低域通過フィルタを備える。最後に、第Ｍの低域通過フィルタ配置４２は、第Ｍの短期低域通過フィルタ４７と第Ｍの長期低域通過フィルタ４８とを備える。更に、入力フィルタ２９は、出力スイッチ５０だけでなく、入力スイッチ４９と、別の出力スイッチ５１を備える。入力スイッチ４９は、第１、第２〜第Ｍの低域通過フィルタ配置４０、４１、４２の入力に、入力フィルタ２９のフィルタ入力３０を交互に連結する。第１の低域通過フィルタ配置４０の入力は、第１の短期低域通過フィルタ４３の入力と、第１の長期低域通過フィルタ４４の入力とに接続される。等価なものが、第２〜第Ｍの低域通過フィルタ配置４１、４２にも適用される。

第１の低域通過フィルタ配置４０の第１の数Ｍの値の入力信号ＳＤＥの第１の値が、第２の値の第２の低域通過フィルタ配置４１にも、第Ｍの値の第Ｍの低域通過フィルタ配置４２にも送信されるように、信号処理部１１は、制御信号ＳＣにより入力スイッチ４９を制御する。同じことは、入力信号ＳＤＥの次のＭ値（すなわち、励起信号ＳＥの後続の周期）でも繰り返される。短期低域通過フィルタ４３、４５、４７は、長期低域通過フィルタ４４、４６、４８の時定数と比較して、短い時定数により入力信号のそれぞれの値をフィルタリングする。短期低域通過フィルタ４３、４５、４７は、励起信号ＳＥの第１の数Ｚ１の周期を転送する。但し、長期低域通過フィルタ４４、４６、４８は、励起信号ＳＥの第２の数Ｚ２の周期を転送する。この場合、Ｚ１＜Ｚ２が当てはまる。

出力スイッチ５０は、第１の短期低域通過フィルタ４３の出力と、第２の短期低域通過フィルタ４５の出力と、第Ｍの短期低域通過フィルタ４７の出力とを、減算器３１の第１の入力に交互に切り替える。同期的に、付加的な出力スイッチ５１は、第１の長期低域通過フィルタ４４の出力と、第２の長期低域通過フィルタ４６の出力と、第Ｍの長期低域通過フィルタ４８の出力とを、減算器３１の第２の入力に交互に切り替える。減算器３１の出力においては、第１の低域通過フィルタ配置４０の短期信号低域通過フィルタＳＫおよび長期信号低域通過フィルタＳＬ間の差分は、したがって、復調器入力信号ＳＤのように存在し、そして、第２の低域通過フィルタ配置４１の２つの出力信号間の差分から第Ｍの２つの出力信号間の差分まで、低域通過フィルタ配置４２は有効である。

入力フィルタ２９は、したがって、入力信号ＳＤＥの第１の数Ｍの値の分相低域通過フィルタリングを実行する。減算器３１による減算により、入力信号ＳＤＥの第１の数Ｍの値の各々における偶数成分が最小化され、交流成分のみが復調器２７に供給される。好ましくは、超高雑音抑圧は、入力信号ＳＤＥの第１の数Ｍの値の同相低域通過フィルタリングによる入力フィルタ２９によって達成される。

他の実施形態において、入力フィルタ２９は、ＦＩＲフィルタとして実装される。

入力フィルタ２９も、状況に応じてサンプリング周波数低減のために設計することもできる。短期および長期低域通過フィルタ４３〜４８は、サンプリング周波数低減をもたらすことができる。

図１Ｃは、入力フィルタ２９によって実装されるような、調和復調の図形描写を示す。ＡＤコンバータ配置１８により供給される入力信号ＳＤＥは、ここでは振幅および位相で示される。例として、この接続関係において、第１の数Ｍ＝３および第２の数Ｎ＝１の関係が示される。励起信号ＳＥが第２の数Ｎ＝１周期を通じて流れている一方で、ＡＤコンバータ配置１８は、入力信号ＳＤＥの第１の数Ｍ＝３値を提供する。この場合、第１の数Ｍの値の第１の値は、第１の短期低域通過フィルタ４３および第１の長期低域通過フィルタ４４の両方に送信される。したがって、第１の数Ｍの値の第２および第３の値は、第２の低域通過フィルタ配置４１の第２の短期および／または長期低域通過フィルタ４５、４６に、または第Ｍの低域通過フィルタ配置４２の第Ｍの短期低域通過フィルタ４７および第Ｍの長期低域通過フィルタ４８に送信される。第１の短期低域通過フィルタ４３の出力において、例における短期信号低域通過フィルタＳＫは、次式のように計算することができる。

ここで、ＳＫは、短期信号低域通過フィルタの電流値であり、ＳＫ’は、短期信号低域通過フィルタの前回値であり、ＳＤＥは、入力信号の電流値であり、Ｍは、第１の数である。

入力信号ＳＤＥのサンプリング周波数ｆａ’は、励起周波数ｆｍに対する有理比を有する。有理比は、次式に従って計算することができる。

例として、図１Ｃは、サンプリング周波数ｆａ’と励起周波数ｆｍとの間の有理比のための加算値を表す。

従来のデジタル復調は、次式を用いて実行することができる。

但し、主として、２つの信号Ｓ１’、Ｓ２’の交流成分が有利である。交流成分を再現する第１の信号Ｓ１は、次式で計算することができる。

この場合、ｎ２＞ｎ１が当てはまる。サンプリング周波数ｆａ’でデジタル化される第１の復調器出力信号Ｓ１に対して、次式がもたらされる。

復調周波数（それは励起周波数ｆｍと同一である）に対する、サンプル周波数と呼ばれるサンプリング周波数ｆａ’が、調和比内にあるので、第１の数Ｍの角度は、励起信号ＳＥの第２の数Ｎの周期の間に生成される。次式はｆａ’^＊Ｎ＝ｆｍ^＊Ｍによりもたらされる。

加算が励起信号ＳＥの全周期にわたって行われるとき、角度係数は、差分より前に書き込まれることができる。

この場合、Ｚ１は平均化が行われる励起信号ＳＥの第１の数の周期であり、Ｚ２は第２の数の周期である。Δ_ｎは、交流成分である。同様に、第２の信号Ｓ２は、正弦関数の代わりに余弦関数を用いることによって計算される。

ＡＤコンバータ配置１８は、例えば、２４ビット分解能によりアナログ・デジタル変換を実行する。入力フィルタ２９内の低域通過フィルタ配置４０、４１、４２は、例えば、３２ビットまたは４０ビットの精度を有する。減算器３１は、復調器入力信号ＳＤを、例えば１６ビットにスケール変更するように設計されている。復調器２７内の交流成分Δ_ｎを処理するために、例えば１６ビットの計算精度が適切である。復調器２７は、第１および第２の信号Ｓ１、Ｓ２の実数部および虚数部を計算し、必要信号ＳＮ１、ＳＮ２を生成するための実数部および虚数部のポストフィルタを実装する。

サンプリング周波数ｆａ’と励起周波数ｆｍとの間の有理比Ｍ／Ｎのために、サンプリング周波数ｆａ’は、好ましくは、励起周波数ｆｍに一致することができる。励起周波数ｆｍは、動作の間に、既定値間に変換されることができる。有理比Ｍ／Ｎは、励起周波数ｆｍの値に応じて設定される。有理比Ｍ／Ｎは、励起周波数ｆｍの増加値により低減される。有理比Ｍ／Ｎは、サンプリング周波数ｆａ’が、信号処理部１１により処理することができる最大のサンプリング周波数よりも小さくなるように設定される。この場合、有理比Ｍ／Ｎは、間隔が、サンプリング周波数ｆａ’、および信号処理部１１により処理することができる最大のサンプリング周波数間で可能な限り小さくなるように設定される。

好ましくは、第１の数Ｍの正弦値および余弦値を含む信号処理部１１内のテーブル６２は、励起周波数ｆｍにおける復調器信号ＤＳ、ＤＳ’の保存に適切である。また、励起周波数ｆｍのいくつかの既定値のための、信号処理部１１内のテーブル６２の必要メモリは少ない。試験機構１０は、調和復調を実行する。スライド平均値形成による調和復調は、信号処理に適切であるように低処理速度用に信号処理部１１が設計されることを可能にする。信号処理部１１において、正弦／余弦テーブル値による乗算および簡単な計算操作のみが実行される。

図２は、図１Ａに示す試験機構のさらなる進歩である、試験機構１０の別の典型的な実施形態を示す。試験機構１０は、デジタル・アナログ変換器１３とアンプ１５との間に配置される励起低域通過フィルタ７０を備える。励起信号ＳＥは、コイル１４を通じて基準電位接続７１に流れる電流として設計される。受信コイル１７は、基準電位接続７１と受信増幅器２０の入力との間に配置される。試験機構１０の別の受信コイル７２は、受信コイル１７に対して直列に配置される。したがって、付加的な受信コイル７２も受信コイル１７も、差動コイル配置を形成する。受信コイル１７および付加的な受信コイル７２を備える直列接続は、受信増幅器２０の入力を基準電位接続７１に連結する。試験機構１０は、したがって、差動チャネル試験方法を実行する。受信増幅器２０は、したがって、前置増幅を保証する。試験機構１０のアンチエイリアシングフィルタ１９は、受信増幅器２０をＡＤコンバータ２１に連結する。アンチエイリアシングフィルタ１９は、受信低域通過フィルタとして実装される。増幅コイル信号ＳＰ’は、したがって、受信増幅器２０による増幅によって、およびアンチエイリアシングフィルタ１９によるフィルタリングによって、コイル信号ＳＰから生成される。

フィルタ配置２２は、信号処理システム２９’を備える。信号処理システム２９’は、図１Ａに表す入力フィルタ２９の位置に配置される。信号処理システム２９’は、帯域通過フィルタ２５を復調器２７に連結する。信号処理システム２９’は、変換システム２９”を有する。変換システム２９”は、入力信号ＳＤＥの第１の数Ｐの値のサンプリング周波数低減に、復調器入力信号ＳＤとして１つの値のみを供給するように設計されている。この場合、第１の数Ｐは、１以上の整数である。１つの実施形態において、第１の数Ｐは、１より大きい。信号処理システム２９’は、高値および平均値の励起周波数ｆｍで、これを実行する。

信号処理システム２９’は調整可能である。励起周波数ｆｍが低値を有する場合、信号処理システム２９’は、信号低域通過フィルタ２９”を作動させる。信号処理部１１は、したがって、励起周波数ｆｍの値に依存する入力信号ＳＤＥの信号処理に対して異なる方法のステップを実行する。入力信号ＳＤＥの１つの値のみがＰ値の高値および平均値の励起周波数ｆｍで通過される一方で、入力信号ＳＤＥは、ＦＩＲ特性２９’”により低励起周波数ｆｍで低域通過フィルタリングされる。信号処理システムは、したがって、高励起周波数および平均励起周波数ｆｍのための変換システム２９”と、低励起周波数ｆｍのための信号低域通過フィルタ２９’”とを備える。

フィルタ配置２２は、低域通過フィルタ２３の下流である付加的な低域通過フィルタ５２を有する。更に、フィルタ配置２２は、スイッチデバイス５４だけでなく、出力低域通過フィルタ５３も有する。スイッチデバイス５４は、付加的な低域通過フィルタ５２と信号処理システム２９’との間で、帯域通過フィルタ２５または出力低域通過フィルタ５３のいずれかを切り替える。帯域通過フィルタ２５は、復調の前に信号帯域制限を保証する。

復調器フィルタ３４は、互いに分離される２つのハシゴ形フィルタ５５、５６を備える。第１のハシゴ形フィルタ５５は、第１の乗算器３２の出力を復調器２７の第１の必要信号出力３６に連結する。但し、第２のハシゴ形フィルタ５６は、第２の乗算器３３の出力を復調器２７の第２の必要信号出力３７に連結する。第１および第２のハシゴ形フィルタ５５、５６は、同じように実装される。信号処理システム２９’は、３２ビットの精度を有する。復調器２７は、３２ビットの精度に設計される。復調器２７のワード長は、３２ビットである。復調器２７内で用いられる正弦テーブルは、長さ１６ビットである。第１のハシゴ形フィルタ５５は、帯域消去フィルタ５７を有する。帯域消去フィルタ５７は、第１の乗算器３３の下流である。高域通過フィルタ５８も、低域通過フィルタ５９も、高域通過フィルタ６０も、別の低域通過フィルタ６１も、帯域消去フィルタ５７の下流である。帯域消去フィルタ５７および低域通過フィルタ５９は、ＦＩＲフィルタとして実装される。高域通過フィルタ５８、６０も、付加的な低域通過フィルタ６１も、ＩＩＲフィルタとして実装される。第１の必要信号ＳＮ１は、虚数部を示し、第２の必要信号ＳＮ２は、必要信号の実数部を示す。

復調方法は、純粋なデジタル方式で実行される。デジタル化の領域は、好ましくは、信号処理ハシゴの開始時に可能な限り中心になる。これは、結果的に、費用のかかるアナログ回路の節約になる。コイル信号ＳＰの前置増幅の後、およびアンチエイリアシングフィルタ１９の後、直ちに、アナログ・デジタル変換が、ＡＤコンバータ２１内で行われる。アンチエイリアシングフィルタ１９も受信低域通過フィルタと呼ぶことができる。アンチエイリアシングフィルタ１９のパラメータは、厳密に設定される。変換サンプリング周波数ｆａが一定であるので、受信低域通過フィルタ１９の制限周波数は一定であることができ、励起周波数ｆｍの変化においても変更されない。ＡＤ変換器２１は、シグマデルタ変換器として実装することができる。典型的な実施形態において、ＡＤコンバータ配置１８は、アナログ・デバイセズ社のコンポーネントＡＤ７７６０により実行される。ＡＤコンバータ配置１８により、量子化だけでなく、互いに前後して接続される３つのＦＩＲフィルタ段２３、５２、２５または２３、５２、５３も、帯域制限およびサンプリング周波数低減のために実装される。フィルタ段は、調整可能である。帯域通過フィルタ２５または出力低域通過フィルタ５３は、多くとも９６個の係数のダウンロードにより自由にプログラミング可能である。

信号処理部１１は、複雑な正弦／余弦復調と付加信号処理とを実行する。デジタル入力信号ＳＤＥは、実数値であり、信号パスのみを必要とする。アナログ回路費用は、実数値および虚数値のデジタル入力信号と比較して、２分の１に低減される。有利なことには、わずかな必要コンポーネントであるため、コストの節約および極めて簡潔な構造が可能である。更に、アナログ回路と比較して、デジタル推定は、より高い精度を有し、より小さな揺らぎにも影響されやすい。

帯域通過２５は、例えば、変換器サンプリング周波数ｆａ＝５０００ｋＨｚ、９８０ｋＨｚから１０２０ｋＨｚの通過帯域周波数、７５０ｋＨｚから１２５０ｋＨｚの拒絶帯域周波数、通過帯域揺らぎ０．１（−ｄＢ）、拒絶帯域揺らぎ１２０（−ｄＢ）、フィルタリング長９６、３２ビットの浮動小数点計算、ＦＩＲ（等リップル）設計の値を有することができる。有利なことには、狭帯域制限、および帯域通過２５における抑制帯域の高減衰量は、ノイズの低減および高いノイズ余裕度によりダイナミックゲインをもたらす。折り畳みによる外部帯域干渉信号の重ね合せは、有利なことにサンプリング周波数低減後に抑制される。

信号処理部１１は、クロック信号ＣＬＫから、励起周波数ｆｍと、復調信号ＤＳ、ＤＳ’の復調周波数とを生成する。励起周波数ｆｍ、復調信号ＤＳ、ＤＳ’の復調周波数、およびＡＤコンバータ２１のサンプリング周波数ｆａは、互いに同期し、正確に設定される。復調周波数は、正弦および余弦値が復調器２７に供給される周波数である。したがって、有利なことには、ウナリは生じない。また、クロック信号ＣＬＫも、励起信号ＳＥも、変換器サンプリング周波数ｆａを有するＡＤコンバータ２１のトリガ信号も、互いに同期する。励起信号ＳＥは、位相オフセットを有する。位相オフセットにより、フィルタ配置２２内の実行時間は補償され、その結果、復調器入力信号ＳＤと復調器信号ＤＳ、ＤＳ’との間に相回転は存在しない。

励起周波数ｆｍにより励起信号ＳＥを生成するために、直接デジタル合成方法（略してＤＤＳ方法）は、正弦テーブルおよび位相アキュムレータとともに用いられる。ＳｉｎＴａｂの２^Ｍ１のエントリをもつテーブルおよびＮ１ビットのワード幅をもつ位相アキュムレータにおいて、クロック周波数ｆＣＬＫにより正弦値は、次式に従って出力される。

この場合、ｎは、位相増加である。正弦テーブルの長さは周波数精度上の影響はない（自動的にアキュムレータのワード幅Ｎ１により固定され、ｆＣＬＫ／２^Ｎ１である）。ｎが２^{Ｎ１−Ｍ１}の倍数である場合、出力テーブル値は、所望の正弦関数のサンプリング時間に正確に対応する。偏差として、離散的な振幅段のため、概数のテーブル値および信号対ノイズ比ＳＮＲに対する標準偏差による量子化雑音ｓは、次式に従ってもたらされる。

ここで、テーブルワード幅ｂは、バラバラである。他のすべてのｎの値において、非整数テーブル指標［ａ_ｉ ^＊２^{−（Ｎ１−Ｍ１）}］の切断は、位相誤差の結果として生じ、それは、励起周波数ｆｍにより調整される振幅誤差の形式で出力内に付加的なノイズ成分をもたらす。小さな位相誤差ｅｐのために、デジタル・アナログ変換器１３のデジタル・アナログ変換器信号ＳＤＡに対して次式がもたらされる。

偏差の周期性のために、この場合の誤差信号は、離散的な線スペクトルを有する。位相誤差のすべての可能なスペクトル線の最大高さと正弦振幅と間の距離の推定値として、スプリアスフリーダイナミックレンジＳＦＤＲの有効な近似値における任意のｎに次式が当てはまる。

離散的なスペクトルの割合による別の特殊なケースは、シヌソイドの励起信号ＳＥの励起周波数ｆｍがクロック周波数ｆＣＬＫの分数調波である（すなわちｆＣＬＫはｆｍの倍数である）時に取得される。そして、量子化誤差のエネルギーは、等しく分散したノイズに対して、理論値よりも相当に高い振幅により、励起周波数ｆｍの高調波の若干のスペクトル線に分割される。後の相互変調混信を回避するために、付加的なディスクリート周波数割合は、可能な限り小さくあるべきである。

１４ビットのデジタル・アナログ変換器１３にとって、１４ビットのワード長で２^１４個のエントリをもつ１６ｋのテーブルは適切である。振幅量子化ノイズは、その結果、−８６ｄＢであって、位相ノイズの存在を伴い、誤差信号の最大スペクトル線は、正弦振幅に対して多くとも−８０ｄＢである。したがって、単一の精密アナログ励起低域通過フィルタ７０のみが、再構成低域通過フィルタとして必須であり、精密なクロック周波数ｆＣＬＫが用いられる。共時性を保証し、かつ励起低域通過フィルタ７０の回路費用を低減するために、２０ＭＨｚクロックのＡＤコンバータ２１も、クロック周波数ｆＣＬＫによるクロック信号ＣＬＫとして用いられる。ｆｍ＝１ＭＨｚの最大励起周波数、およびクロック周波数ｆＣＬＫ／２の２分の１における６０ｄＢの抑制帯域の減衰のために、１８ｄＢ／オクターブのエッジ勾配により３次の励起低域通過フィルタ７０が相応である。デジタル・アナログ変換器１３の高サンプリング周波数により、更に、低最大振幅偏差も、ステップ関数および重み付けＧのため、次式に従って得られる。

偏差は、比率ｆＣＬＫ／ｆｍ＝２０に対して−０．０４ｄＢである。係数Ｑ＝１０^１／ｋにより１０進幾何学段階を選択するときの記載された要件および基準を考慮すると、第３の段階を表現する１，１．３，１．６，２，２．５，３．２，４，５，６．３，８，１０の結果、したがって１００Ｈｚ〜１ＭＨｚの所要範囲の合計４１の励起周波数ｆｍによるテーブルは、１桁当たりｋ＝１０の値で生成される。この場合、励起周波数ｆｍと復調周波数とは、正確に同一である。有利なことに、テーブルおよびフィルタのための費用は少ない。個別の周波数のために、各々の場合における正確な数値Ｑ^ｉ−１に最も近い値が用いられる。したがって、必要分解能も低周波数で得られ、発振器１２内の位相アキュムレータは、３２ビットのワード幅を有する。１ＭＨｚから１６ｋＨｚの励起周波数ｆｍの上部周波数帯域で位相誤差が生じない一方で、低周波数においては、位相ノイズの結果として４ｋＨｚ未満の全体の信号対ノイズ比を約６７ｄＢ低減する。復調において、狭帯域制限のために、励起周波数ｆｍが少ないほど、高周波数干渉は、ますます強く抑制される。整数比率ｆａ’／ｆｍでの３１２ｋＨｚ、２０ｋＨｚ、１０ｋＨｚおよび５ｋＨｚ周波数にて、高調波のスペクトル線は、高オーバースキャニングのために、−１００ｄＢレベル以下である。整数比ｆａ’／ｆｍにおいて、クロック周波数ｆＣＬＫは、励起周波数ｆｍの倍数である。

コイル誤差電圧の結果として、復調は、また、偶数成分に加えて二重復調周波数ｆｍ’における周波数コンポーネントを生成し、前記復調周波数ｆｍ’は、４つの係数のみによる３次の線形位相ＦＩＲ帯域消去フィルタ５７、５７’により抑制される。１６ビットの精度は、係数にとって有利なことに適切である。

また、復調において、このように生成された付加的なスペクトル成分が基本周波数にて−１２０ｄＢ未満であるので、１６ビットの正弦／余弦テーブル値が用いられる。テーブル６２の使用は、正弦値および余弦値の算定よりも高速である。詳細テーブル（ｌｏｎｇｅｒ Ｔａｂｌｅ）６２において、復調周波数の微細な設定が可能である（例えば、６９／２５６で８００ｋＨｚ）。後続の１次の再帰的な高域通過フィルタ５８、５８’は、コイル誤差電圧により生成される偶数成分が抑制される。帯域消去フィルタ５７、５７’は、高域通過フィルタ５８、５８’の前に配置され、別の面では、基本周波数高調波の高振幅のために、極めて減速させたステップ応答のみが結果として生じる。高域通過フィルタ５８、５８’は、ＩＩＲフィルタとして有利に実装され、したがって、その制限周波数故に、過渡応答時間を、極めて簡単に切り替えることができる。誤差電圧抑制のために、０．０１Ｈｚの制限周波数が用いられる。これは、３ｍｍのコイルのアクティブ幅により約１．５ｃｍ／分の最小テストスピードに対応する。ｆａ＝８３３ｋＨｚのサンプリング周波数において、この低制限周波数は、単に約３２ビットの係数精度で生成することができる。１６ビットの係数で、１０〜２０Ｈｚを超える制限周波数のみが可能である。過渡応答時間は、約３６秒である。迅速バランスと呼ばれる迅速な調整のために、高域通過フィルタ５８、５８’が１０ｋＨｚの制限周波数および３７μ秒の過渡応答時間を有するように、係数が切り替えられる。１次ＩＩＲ高域通過フィルタ５８、５８’は、迅速な調整により誤差電圧抑制を可能にする。最小位相系が存在するので、ＩＩＲフィルタ型は、最短の過渡応答動作により係数切り替えを可能にする。１次に基づいて、演算費用は少ない。

帯域消去フィルタ５７、５７’は、二重復調周波数での信号成分の抑制のために設計されている。誤差電圧は、ＩＩＲ高域通過フィルタ５８、５８’により抑制されることができる。

信号処理に至るまで、３２ビット演算が、すべての算術演算のために信号処理部１１で必要とされる一方で、信号値の精度は、付加的な低周波信号処理のために偶数成分の分離後、３２ビットから１６ビットに低減することができる。すべての３２ビットの操作が、多くても８３３ｋＨｚの低減されたサンプリング周波数ｆａ’で実行されるので、相対的に少ない計算時間要件も、結果的に、この方法に追従する。

干渉および残留の折り畳み成分のさらなる抑制のために、低周波の必要信号は、合計の低減係数Ｒ’≧１で、単段または多段のＦＩＲ低域通過フィルタ５９、５９’により、オーバースキャニングｆａ”＝（２０．．１００）ｆＭＡＸにて、事前設定可能な最大帯域幅ｆＭＡＸに制限される。２０の^＊ｆＭＡＸの最小値において、信号の分析および生成に対して多くとも１．５％の振幅誤差を超えないことがまさに保証される。テストスピードのため可能的ならば、サンプリング周波数１００^＊ｆＭＡＸを得るための試みがなされる。有利なことに、図形描写のためのサンプリング点の簡潔なシーケンスは、このようにして得られる。最大限の大きな振幅誤差は、その結果、０．１％未満である。さらなる高オーバースキャニングには有利性がなく、冗長性のため、データ収率および必要メモリの不必要な増加が、結果として生じる。通常、被試験デバイス１６は、受信コイル１７を通過するように移動されるので、信号処理部１１は、被試験デバイス１６における誤差の局限化を可能にするためにオンラインで入力信号ＳＤＥのデータを分析する必要がある。励起周波数ｆｍ＝１ＭＨｚの例に対して、２３の係数によるＦＩＲ低域通過フィルタ５９、５９’および１５ｋＨｚへの帯域制限は、後置フィルタとして後続する。この接続において、サンプリング周波数は２０８ｋＨｚまで低減される。オプションの妨害信号の効果的な抑制および剰余の中間周波数成分の除去に加えて、低域通過フィルタ５９、５９’は、通過帯域範囲内の３次帯域消去フィルタ５７、５７’の減衰を補正するために使用される。

二重復調周波数内の周波数コンポーネントの超高減衰は、ＦＩＲ帯域消去フィルタ５７、５７’、および後続の低減低域通過フィルタ５９、５９’の後置フィルタリングのゼロ点により生成される。ＦＩＲフィルタは、サンプリング周波数低減のために非常に効率的に用いることができる。有限インパルス応答のため、サンプリング周波数ｆａ’での計算または低減されたサンプリング周波数ｆａ”が可能である。ＦＩＲフィルタは、歪みが回避され、報時信号形状が維持されるように、線形位相を有する。狭帯域フィルタリングにより、必要信号帯域は、励起周波数ｆｍの近くに存在する場合がある（具体的には、例えば、励起周波数ｆｍ以下の係数３まで（したがって、もはや、少なくとも励起周波数ｆｍの１／１０未満である必要はない））。狭帯域フィルタリングは、高雑音余裕度およびノイズの低減をもたらす。

８３３ｋＨｚの入力サンプリング周波数に関するコンピューティング操作の数は、１６ビット乗算が５．７５であり、加算が５．７５である。全般に、１マイクロ秒の約７６の操作が、実数部および虚数部のための入力サンプリング間隔ごとまで必要とされる。最後に、各々の場合、ＩＩＲ高域フィルタ６０、６０’と、２次または４次ＩＩＲ低域通過フィルタ６１、６１’とは、低減低域通過フィルタ５９に後続する。ＩＩＲ高域フィルタ６０、６０’と、ＩＩＲ低域通過フィルタ６１、６１’とは、再帰型フィルタであり、厳密に設定される。

代替として、ＩＩＲ高域通過フィルタ６０、６０’と、ＩＩＲ低域通過フィルタ６１、６１’と（両方とも再帰型フィルタである）は、テストスピードに応じて自動的に再調整される。この場合、大周波数帯域のために、状況に応じて、３２ビットのワード長をもつ係数が必要かもしれない。したがって、ＩＩＲ高域通過フィルタ６０、６０’と、ＩＩＲ低域通過フィルタ６１、６１’とは、試験機構１０によりテストスピードに自動的に一致し、それにより被試験デバイス１６が診断される。この目的を達成するために、フィルタ６０、６０’、６１、６１’の係数は、信号処理部１１により計算され切り替えられる。ＩＩＲ高域フィルタ６０、６０’と、ＩＩＲ低域通過フィルタ６１、６１’とは、雑音抑圧のための低周波の必要信号のフィルタリングをもたらす。図３Ａに示すように、ＩＩＲ高域フィルタ５８、５８’は、主として差動コイル配置で用いられる。１つのコイル（すなわち受信コイル１７）のみが受信側で用いられる場合、試験機構１０は、絶対チャネルを実行する。絶対チャネルの場合、バイアスＩＩＲ高域通過フィルタ５８、５８’は、信号から補償値を減じる減算器と置換される。ゼロ点調整のための補償値は、信号処理部１１により決定され再調整される。

フィルタ配置２２において、低域通過フィルタ２３は、係数４によるサンプリング周波数低減を有し、各々の場合の帯域通過フィルタ２５および出力低域通過フィルタ５３は、係数２によるサンプリング周波数低減を有する。他の低域通過フィルタ５２のサンプリング周波数の低減係数も、設定可能である。クロック周波数ｆＣＬＫは、典型的には２０ＭＨｚであり、ＡＤコンバータ配置１８および発振器１２により用いられる。

他の実施形態において、１０ＭＨｚのクロックは、２０ＭＨｚの代わりに、励起周波数ｆｍによる励起信号ＳＥのデジタル生成のための信号処理部１１の負荷を軽減するためのサンプリング周波数として用いられる。結果として、位相増加が増える。ステップ関数のため、最大振幅偏差は、その結果、−０．１４ｄＢである。そして、再構成フィルタとして用いられる励起フィルタ７０は、１オクターブごとに３０〜３６ｄＢのエッジ勾配をもつ５〜６次を有することができる。

他の実施形態において、信号処理部１１は、復調器信号ＤＳ、ＤＳ’の正弦値および余弦値を計算する。その計算は、級数近似により、またはＣＯＲＤＩＣ方法により、行うことができる。

図３Ａは、例えば図１Ａによるテストセットアップにおいて用いることができるような、試験機構１０の詳細の典型的な実施形態を示す。試験機構１０の付加的な受信コイル７２は、受信コイル１７に直列に配置される。受信コイル１７および付加的な受信コイル７２は、このようにして差動コイル配置を形成する。

図３Ｂは、図２による試験機構１０の別の詳細の典型的な実施形態を示す。テストセットアップ１０は、帯域通過２５と復調器２７とを有する。帯域通過２５と復調器２７と間には信号処理システム２９’が設けられる。以下、信号処理システム２９’は、変換システム２９”がアクティブである励起周波数ｆｍの高値に関して説明される。変換システム２９”は、サンプリング周波数低減のために用いられる。変換システム２９”は、スイッチ８０として実装される。スイッチ８０の入力は、帯域通過フィルタ２５に接続される。スイッチ８０は、第１の数Ｐの出力を有する。最後に、スイッチ８０の第１の出力は、復調器２７に接続される。変換システム２９”は、全体の係数Ｐによりサンプリング周波数ｆａ’を、低減サンプリング周波数ｆａ”に低減する。したがって、変換システム２９”は、下方の混合器と呼ぶこともできる。変換システム２９”は、デシメータとして実装される。また、リサンプラとして指称することもできる。変換システム２９”は、このようにして、各第Ｐの値のみが伝送されることにより実現されられる。中間値は省略される。信号処理部１１は、入力信号ＳＤＥの各々の第Ｐの値の復調による、ストレージおよびさらなる処理による変換システム２９”および復調器２７を実装する。信号処理部１１は、入力信号ＳＤＥの不必要なＰ−１値を受信するが、後者を復調しない。

信号処理システム２９’は、変換システムを２９”用いて、変換方法を実行する。有利なことには、変換方法は、サンプリング周波数ｆａ’を低減サンプリング周波数ｆａ”に変更することによる明示的な乗算を必要としない。信号処理システム２９’および後作業の操作は、低減サンプリング周波数ｆａ”により信号処理部１１によって実行される。したがって、計算時間が節約される。信号処理部１１は、低速で用いられることができる。

有利なことには、ＡＤ変換、フィルタリングおよびサンプリング周波数低減、および後続の復調は、標本化定理および時間離散系の折り畳み特性の遵守、およびエイリアシングの使用により行われる。サンプリング周波数ｆａ’と中心周波数ｆｍとの間の有理比は、必要ではない。方法は、サンプリング周波数ｆａ’、ｆａ”と励起周波数ｆｍとの間の有理比なしでも実行することができる。

図４Ａ〜４Ｄは、図３Ｂによる試験機構１０におけるスペクトラムの典型的な実施形態を示す。例において、励起周波数ｆｍは、１０１５ｋＨｚの値を有する。図４Ａにおいて、コイル信号ＳＰの周波数スペクトルが示される。図４Ｂは、変換器サンプリング周波数ｆａによるスキャン後の入力信号ＳＤＥと、帯域通過フィルタ２５による帯域通過フィルタリングとを示す。図４Ｃは、信号処理システム２９’の変換システム２９”によって供給される、レートが低減された復調器入力信号ＳＤを示す。この場合のサンプリング周波数ｆａ’は、低減サンプリング周波数ｆａ”にサンプリング周波数が低減され、励起周波数ｆｍは、変換後の復調周波数ｆｍ’に変換される。変換後の復調周波数ｆｍ’も、中間周波数と呼ぶことができる。図４Ｄに、復調、低域通過フィルタリング、および復調器２７内の付加的なサンプリング周波数の低減によって生成される第１および第２の必要信号ＳＮ１、ＳＮ２が示される。

コイル信号ＳＰは、狭帯域変調および振幅変調および位相変調である。コイル信号は、この例において、１５ｋＨｚの帯域幅を有する。ＡＤコンバータ配置１８のサンプリング周波数は、ｆａ’＝５ＭＨｚである。帯域通過フィルタ２５は、＋／−１５ｋＨｚの帯域通過範囲および帯域制限までの＋／−１７０ｋＨｚの帯域棄却限界を有する。変換システム２９”は、サンプリング周波数ｆａ’を、係数６によりｆａ”＝８３３ｋＨｚまで低減する。サンプリング周波数の低減係数は、このように６である。コイル信号ＳＰは、このようにして（すなわち、次式に従って中間周波数ｆｍ’に下方に混合されて）変換される。

これはモジューロ復調方法である。下方への混合による周波数変換の方法により、帯域通過フィルタ２５のフィルタリングされた信号は、低中間周波数に変換される。これは主として高励起周波数ｆｍにとって好適である。但し、低励起周波数ｆｍのために、帯域通過フィルタ２５の信号は、信号低域通過フィルタ２９’”によって低域通過フィルタリングした後に直ちに復調される。

サンプリング周波数ｆａ’を係数Ｒにより低減サンプリング周波数ｆａ”＝ｆａ’／Ｒまで低減することによって、励起周波数ｆｍは、中間周波数ｆｍ’＝（ｆｍ）ｍｏｄ ｆａ”で表される。復調は、周波数の原位置または反位置で実行することができる。ｆｍ’でのスペクトラムの原位置の要件として、次式を満たす必要がある。

Ｋは整数である。これは、要件ｆｍ’＜ｆａ”／２に対応する。したがって、周波数の反位置は行われない。更に、以下の条件を満たさなければならない。

スペクトラムのシンメトリーは、このようにして維持され、対応する時間関数の実数値の性質が効果的であることが証明される。そして、ｆｍ’での帯域通過信号は、ｓｉｎ（２πｆｍ’ｔ）およびｃｏｓ（２πｆｍ’ｔ）により複合体復調される。中間周波数ｆｍ’、低減サンプリング周波数ｆａ”、およびしたがってサンプリング周波数ｆａ’は、互いに調和比にある。これは、低減サンプリング周波数ｆａ”が中間周波数ｍ’の有理倍数であることを意味する。更に、ｆｍ’／ｆａ”＝ａ／ｂ倍が当てはまる（ここでａおよびｂは整数である）。結果として、復調の間、正弦／余弦関数値のための簡略テーブル（ｓｍａｌｌ ｔａｂｌｅ）長が適切であることが達成される。低減係数Ｒは、Ｒ３＝２の倍数であり、したがって、偶数である。信号処理部１１内の入力データレートは、ｆａ’／２倍の３２ビットであり、ｆａ’＝５ＭＨｚで２．５Ｍのサンプルである（１６ビットで５Ｍワード／秒である）。信号処理部１１としてのＢｌａｃｋｆｉｎプロセッサにおいて、１６ビットのワード長のための可能な限り最大のデータ転送速度は、約５０Ｍワード／秒である。Ｒ＞２に関して、各々の場合において、比Ｒ／２のサンプリング値のみが更に用いられる。他のすべての読み込み値は、無視される。したがって、復調周波数ｆｍ’は、励起周波数ｆｍとは異なる。但し、下方への混合を伴わない低周波数においては、復調周波数は励起周波数ｆｍと等しい。

本方法は、このようにして、完全なデジタル復調およびフィルタリングが行われるという有利性を有することができる。更に、帯域通過フィルタリングは、ＡＤコンバータ配置１８内で行われる。操作は、低サンプリング周波数にて、中間周波数上で実行される。したがって、計算時間が節約される。低速でのプロセッサの使用が可能になる。ＡＤコンバータ２１および信号パスのみが、中間周波数上の実数部および虚数部（すなわち同相／直交成分）の復調のために復調器２７までの受信コイル１７間で必要とされる。対照的に、一般に、ベース帯域への直接的な復調および変換による従来の下方サンプリングの場合、２つのＡＤコンバータが必要とされる。試験機構１０は、試験方法をオンラインで実行する。試験機構１０は、経済的に実施されることができる。

１０ 試験機構
１１ 信号処理部
１２ 発振器
１３ デジタル・アナログ変換器
１４ 励起コイル
１５ 励起増幅器
１６ 被試験デバイス
１７ 受信コイル
１８ ＡＤコンバータ配置
１９ アンチエイリアシングフィルタ
２０ 受信増幅器
２１ ＡＤコンバータ
２２ フィルタ配置
２３ 低域通過フィルタ
２４ デシメーションユニット
２５ 帯域通過フィルタ
２６ 付加的なデシメーションユニット
２７ 復調器
２８、２８’ 復調器入力
２９ 入力フィルタ
２９’ 信号処理システム
２９” 変換システム
２９’” 信号低域通過フィルタ
３０ フィルタ入力
３１ 減算器
３２ 第１のマルチプライヤ
３３ 第２のマルチプライヤ
３４ 復調器フィルタ
３５ 復調器デシメーションユニット
３６ 第１の必要信号出力
３７ 第２の必要信号出力
３８ ディスプレイ
３９ クロック発振器
４０、４１、４２ 低域通過フィルタ配置
４３、４５、４７ 短期低域通過フィルタ
４４、４６、４８ 長期低域通過フィルタ
４９ 入力スイッチ
５０ 出力スイッチ
５１ 付加的な出力スイッチ
５２ 付加的な低域通過フィルタ
５３ 出力低域通過フィルタ
５４ スイッチデバイス
５５ 第１のハシゴ形フィルタ
５６ 第２のハシゴ形フィルタ
５７、５７’ 帯域消去フィルタ
５８、５８’ 高域通過フィルタ
５９、５９’ 低域通過フィルタ
６０、６０’ 高域通過フィルタ
６１、６１’ 低域通過フィルタ
６２ テーブル
７０ 励起低域通過フィルタ
７１ 基準電位接続
７２ 付加的な受信コイル
８０ スイッチ
ＣＬＫ クロック信号
ＤＳ、ＤＳ’ 復調信号
ｆａ コンバータのサンプリング周波数
ｆａ’ サンプリング周波数
ｆａ” 低減されたサンプリング周波数
ｆＣＬＫ クロック周波数
ｆｍ 励起周波数
ｆｍ’ 変換後の復調周波数
Ｍ 第１の数
Ｎ 第２の数
ＳＣ 制御信号
ＳＤ 復調器入力信号
ＳＤＡ デジタル・アナログ変換器信号
ＳＤＥ 入力信号
ＳＥ 励起信号
ＳＥＧ 発振器信号
ＳＫ 短期信号低域通過フィルタ
ＳＬ 長期信号低域通過フィルタ
ＳＰ コイル信号
ＳＰ’ 増幅コイル信号
ＳＮ１ 第１の必要信号
ＳＮ２ 第２の必要信号
ＳＷ 変換器出力信号
Ｓ１ 第１の復調器出力信号
Ｓ２ 第２の復調器出力信号

Claims (15)

1. 渦電流による被試験デバイス内の欠陥の非破壊検出のための試験機構であって、
   電磁気交番磁界により前記被試験デバイス（１６）を作用させるために、励起信号（ＳＥ）を供給することができる励起コイル（１４）と、
   前記被試験デバイス（１６）内の欠陥の関数であるコイル信号（ＳＰ）を生成する受信コイル（１７）と、
   前記試験機構の入力側の前記受信コイル（１７）に連結されるアナログ・デジタル変換器（２１）と、
   前記試験機構の入力側上の前記アナログ・デジタル変換器（２１）に連結され、且つ帯域通過フィルタリングおよびサンプリング周波数低減用に設計されるフィルタ配置（２２）と、
   前記試験機構の入力側の前記フィルタ配置（２２）の出力に連結される復調器（２７）と
   を備える試験機構。
2. 前記アナログ・デジタル変換器（２１）は、変換器サンプリング周波数（ｆａ）により変換器出力信号（ＳＷ）を供給するように設計され、前記フィルタ配置（２２）は、低減係数Ｒによる前記変換器サンプリング周波数（ｆａ）よりも小さい低減サンプリング周波数（ｆａ”）により前記変換器出力信号（ＳＷ）を復調器入力信号（ＳＤ）に変換するように設計され、前記復調器（２７）は、前記復調器入力信号（ＳＤ）を復調するように設計される請求項１に記載の試験機構。
3. 前記フィルタ配置（２２）は、入力側の前記アナログ・デジタル変換器（２１）に連結され、且つ入力信号（ＳＤＥ）を供給するために出力側の前記復調器（２７）に連結される帯域通過フィルタ（２５）を備える請求項１または２に記載の試験機構。
4. 前記フィルタ配置（２２）は、前記入力信号（ＳＤＥ）との関連においてその値が割り当てられる第１の数Ｐ（ここで、前記第１の数Ｐは、１より大きい整数である）を用いたサンプリング周波数低減のための前記復調器入力信号（ＳＤ）として、ただ一つの数を与えるように設計された変換システム（２９”）を備える請求項３に記載の試験機構。
5. 前記入力信号（ＳＤＥ）は、前記励起信号（ＳＥ）の第２の数Ｎの周期の間に第１の数Ｍの値を有し、前記第１の数Ｍと前記第２の数Ｎとは異なる整数であり、
   前記フィルタ配置は、第１の数Ｍの低域通過フィルタ配置（４０、４１、４２）を備え、且つ各々の場合において、前記入力信号（ＳＤＥ）の前記第１の数Ｍの値のうちの１つが前記第１の数Ｍの低域通過フィルタ配置（４０、４１、４２）のうちの１つに供給されるように設計される請求項３または４のいずれか１項に記載の試験機構。
6. 前記第１の数Ｍの低域通過フィルタ配置（４０、４１、４２）の少なくとも１つは、短期低域通過フィルタ（４３、４５、４７）と長期低域通過フィルタ（４４、４６、４８）とを備え、前記長期低域通過フィルタ（４４、４６、４８）は、前記短期低域通過フィルタ（４３、４５、４７）の時定数と比較して、より長い時定数を有する請求項５に記載の試験機構。
7. 入力側の前記復調器（２７）に連結される帯域消去フィルタ（５７）を更に備える請求項１乃至６のいずれか１項に記載の試験機構。
8. 前記励起コイル（１４）に連結される発振器（１２）を備える信号処理部（１１）を更に備え、前記信号処理部（１１）は、更に復調器（２７）を備え、前記復調器（２７）の復調器入力（２８および２８’）に同相方式で復調器信号（ＤＳ、ＤＳ’）を供給するように設計される請求項１乃至７のいずれか１項に記載の試験機構。
9. 前記発振器（１２）と前記励起コイル（１４）との間に配置されるデジタル・アナログ変換器（１３）を更に備える請求項８に記載の試験機構。
10. 前記信号処理部（１１）のクロック入力と、前記クロック発振器（３９）の出力側のアナログ・デジタル変換器（２１）のクロック入力とに連結されるクロック発振器（３９）を更に備える請求項８または９に記載の試験機構。
11. 渦電流による被試験デバイス内の欠陥の非破壊検出のための試験方法であって、
    励起信号（ＳＥ）が供給される励起コイル（１４）による電磁気交番磁界により前記被試験デバイス（１６）を作用させるステップと、
    前記被試験デバイス（１６）内の前記欠陥の関数であるコイル信号（ＳＰ）を受信コイル（１７）により生成するステップと、
    前記コイル信号（ＳＰ）のデジタル化により変換器出力信号（ＳＷ）の供給するステップと、
    帯域通過特性およびサンプリング周波数の低減により前記変換器出力信号（ＳＷ）をフィルタリングすることによって復調器入力信号（ＳＤ）を生成するステップと、
    復調器（２７）により前記復調器入力信号（ＳＤ）を復調するステップと
    を備える試験方法。
12. 前記変換器出力信号（ＳＷ）は、変換器サンプリング周波数（ｆａ）を有し、前記復調器入力信号（ＳＤ）は、低減係数Ｒによる変換器サンプリング周波数（ｆａ）よりも小さい低減サンプリング周波数（ｆａ”）を有する請求項１１に記載の試験方法。
13. 前記変換器出力信号（ＳＷ）または前記変換器出力信号（ＳＷ）から派生した信号から帯域通過フィルタ（２５）によって、入力信号（ＳＤＥ）が生成される請求項１１または１２に記載の試験方法。
14. 第１の数Ｐ（ここで、前記第１の数Ｐは、１より大きい整数である）の値の前記入力信号（ＳＤＥ）のサンプリング周波数低減のために、１つの値のみが復調器入力信号（ＳＤ）として供給される請求項１３に記載の試験方法。
15. 前記入力信号（ＳＤＥ）のサンプリング周波数（ｆａ’）は、前記励起信号（ＳＥ）の励起周波数（ｆｍ）の有理倍数Ｍ／Ｎであり、前記入力信号（ＳＤＥ）は、前記励起信号（ＳＥ）の第２の数Ｎの周期の間に第１の数Ｍの値を有し、前記第１の数Ｍと前記第２の数Ｎとは異なる整数である請求項１３または１４に記載の試験方法。