JP5625412B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP5625412B2
JP5625412B2 JP2010062320A JP2010062320A JP5625412B2 JP 5625412 B2 JP5625412 B2 JP 5625412B2 JP 2010062320 A JP2010062320 A JP 2010062320A JP 2010062320 A JP2010062320 A JP 2010062320A JP 5625412 B2 JP5625412 B2 JP 5625412B2
Authority
JP
Japan
Prior art keywords
film
metal
circuit board
layers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010062320A
Other languages
English (en)
Other versions
JP2011198908A (ja
Inventor
水谷 大輔
大輔 水谷
成 杉野
成 杉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010062320A priority Critical patent/JP5625412B2/ja
Publication of JP2011198908A publication Critical patent/JP2011198908A/ja
Application granted granted Critical
Publication of JP5625412B2 publication Critical patent/JP5625412B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は回路基板の製造方法に関する。
半導体装置、電子部品が実装される従来の回路基板は、例えば次のような方法で形成される。
まず、ガラス繊維の織布にエポキシ樹脂を含浸させたガラスエポキシ板の両面に銅箔を貼り付けた基板を複数枚用意し、それらの基板の銅箔をフォトリソグラフィ法によりパターニングして配線パターン、電極パッドを形成する。その後、基板を複数枚重ねて一括積層し、さらに機械ドリルで貫通孔を形成後、貫通孔の内壁面に銅めっきを行って各基板の間の銅箔のパターンを電気的に接続する。
また、小型化、微細化された半導体素子あるいは半導体装置を実装するための回路基板の作製方法として、絶縁層と導体とを交互に積み重ねながら成形する方法があり、これにより形成された回路基板はビルドアップ多層回路基板と呼ばれている。
ビルドアップ多層回路基板は、ドリルで貫通孔を形成する従来の回路基板に比べて一層ずつ回路を形成するために、層間接続を行うビアを必要な層にだけ形成することが可能であると同時に、レーザー加工、フォトリソグラフィなど、機械ドリルに比べてより微細な加工方法を用いることができる。一方、製造手番がかかる、歩留まりが悪いなど、低コスト化が困難である。
従って、基板に貫通孔を形成することなく一括積層と微細加工が可能な多層回路基板の製造方法の開発が進められている。
その方法としては、導電性ペーストをビアホールに充填した後に複数の基板を一括で積層する方法や、ビアホールを金属めっきで充填した後に基板を一括で積層する方法などが知られている。
特開平11−251703号公報 特開2002−335079号公報
しかしながら、ビアホール内に導電性ペーストを充填する方法によれば、ビアそのものの強度が金属めっきにより導電材を充填したビアに比べて弱いため、ビア面積を増やす必要があるので微細化に適していない。
また、レーザードリリングやケミカルエッチングにより配線パターン表面が露出した有底ホールを形成した後に電解めっきによって有底ホール内に金属を充填してビアを形成するビア形成方法では、有底ビア形成時において配線パターン表面に残留物が存在し或いはダメージが生じたりする。これにより、ビアと配線パターンの接合強度を高くすることができず、回路基板使用時における温度変化に対してビアと配線の剥離が発生しやすい。
本発明の目的は、金属パターンとビアの接続の信頼性が高い回路基板の製造方法を提供することにある。
1つの観点によれば金属膜が一面に形成された絶縁膜の他面に第1フィルムを形成する工程と、前記第1フィルム及び前記絶縁膜に、前記金属膜を貫通する深さのホールを形成する工程と、前記金属膜のうち前記絶縁膜とは反対側の面の上に前記ホールの一端を塞ぐ第2フィルムを形成する工程と、前記金属膜を電極に使用して電解めっきにより前記ホール内で、前記金属膜に接続し、前記絶縁膜の前記他面の外方に突出する突出部を有する金属のビアを形成する工程と、前記第1フィルム及び前記第2フィルムを除去する工程と、前記絶縁膜の前記他面と前記ビアの前記突出部にボンディングシートを貼り付ける工程と、前記絶縁膜の前記他面側の前記ビアの前記突出部を、絶縁板の金属パターン上のはんだ層に対向させ、前記ボンディングシートを前記絶縁板に重ね合わせる工程と、前記絶縁膜と前記ボンディングシートと前記絶縁板を加圧し、前記ビアの前記突出部を前記ボンディングシートに貫通させて前記はんだ層に接触させた状態で、前記ボンディングシートを熱硬化させる工程と、前記はんだ層を溶融して前記ビアの前記突起と接合する工程と、前記はんだ層を冷却する工程と、を有する回路基板の製造方法が提供される。
なお、前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない。
本発明によれば、金属パターンと絶縁膜にホールを形成し、かつ、金属パターン表面と連続する面を有するビアをホール内に形成している。このため、ホール内に残留物が発生することを防止することができ、金属パターンとビアの接続強度を高くして、従来よりも信頼性が高く微細なビアを形成することが容易になる。
また、絶縁膜のうち金属パターンとは反対側の面からビアを突出させているので、基板同士のビアと配線を重ねた状態で複数の基板を重ねることにより多層の回路基板を形成することが容易になる。
図1(a)〜(e)は、本発明の実施形態に係る回路基板の要素である積層基板を示す断面図である。 図2A〜図2Dは、本発明の実施形態に係る回路基板の要素であるフレキシブル積層基板の形成工程を示す断面図(その1〜4)である。 図2E〜図2Gは、本発明の実施形態に係る回路基板の要素であるフレキシブル積層基板の形成工程を示す断面図(その5〜7)である。 図2H〜図2Jは、本発明の実施形態に係る回路基板の要素であるフレキシブル積層基板の形成工程を示す断面図(その8〜10)である。 図3A〜図3Cは、本発明の実施形態に係る回路基板の要素であるコア積層基板の形成工程を示す断面図(その1〜3)である。 図3D、図3Eは、本発明の実施形態に係る回路基板の要素であるコア積層基板の形成工程を示す断面図(その4〜6)である。 図4は、本発明の実施形態に係る回路基板を示す断面図である。 図5は、本発明の実施形態に係る半導体装置を示す断面図である。
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
図1(a)〜(e)は、本発明の実施形態に係る回路基板を形成するための複数の基板を示す断面図である。
図1(a)に示す第1のフレキシブル積層基板1は、絶縁膜である第1のポリイミド膜2と、第1のポリイミド膜2の第1面上に形成された第1の金属パターン3とを有している。第1の金属パターン3は、金属膜、例えば銅箔をフォトリソグラフィ法によりパターニングすることにより形成され、配線パターン、電極パッド等を有している。
第1のポリイミド膜2及び第1の金属パターン3には第1のビアホール1aが形成され、その中には第1の金属パターン3の側部に一体的に接合する第1のビア4が形成されている。
第1のビア4は、電解めっきにより形成され、その一端には第1の金属パターン3の露出面に対して段差の無い或いは極めて小さい連続した面が形成されている。また、第1のビア4の他端は第1のポリイミド膜2の第2面側に突出する形状を有している。
第1のビア4は、第1のビアホール1a内に充填される銅(Cu)層4aと、第1のポリイミド膜2から突出した部分のCu層4aの先端に形成されたニッケル(Ni)層4bと、Ni層4b上面に薄く形成されたフラッシュ金(Au)めっき層4cとを有している。
第1のポリイミド膜2の第2面上の全面には、樹脂製の第1のボンディングシー6が貼り付けられている。第1のボンディングシー6は、第1のビア4上で薄く形成されている。
図1(b)に示す第2のフレキシブル積層基板11は、絶縁膜である第2のポリイミド膜12と、第1のポリイミド膜12の第1面上に形成された第2の金属パターン13とを有している。第2の金属パターン13は、金属膜、例えば銅箔をフォトリソグラフィ法によりパターニングすることにより形成され、配線パターン13a、電極パッド13b等を有している。
電極パッド13bは、図1(a)に示した第1のフレキシブル積層基板11の第1のビア4の突起が重ねられる位置に形成され、その上には、はんだ層10が形成されている。
第2のポリイミド膜12及び第2の金属パターン13には第2、第3のビアホール11a、11bが形成され、その中には側部で第2の金属パターン13に接合する第2、第3のビア14、15が形成されている。第2、第3のビア14、15は、電解めっきにより同時に形成され、それらの一端は第2の金属パターン13の露出面に対して連続した面を有し、それらの他端は第2のポリイミド膜2の第2面から突出する形状を有している。
第2、第3のビア14、15は、それぞれ第2、第3のビアホール11a、11bに充填されるCu層14a、15aと、Cu層14a、15aのうち第2のポリイミド膜2の第2面側から突出した先端部に形成されるNi層14b、15bと、Ni層14b、15b上に薄く形成されるフラッシュAuめっき層14c、15cを有している。
また、第2のポリイミド膜12の第2面上には、樹脂製の第2のボンディングシー16が貼り付けられている。第2のボンディングシート16は、第2、第3のビア14、15上で薄くなっている。
図1(c)に示すコア積層基板21は、絶縁板であるガラスエポキシ板22と、ガラスエポキシ板22の第1面上に形成された第3の金属パターン23と、ガラスエポキシ板22の第2面上に形成された第4の金属パターン24とを有している。
第3、第4の金属パターン23、24は、それぞれ配線パターン、電極パッド等を有している。また、第3、第4の金属パターン23、24のうち第2のフレキシブル積層基板11と後述の第3のフレキシブル基板31のそれぞれの第2、第3及び第5のビア14、15、34に重ねられる領域には、はんだ層27、28、29が形成されている。
ガラスエポキシ板22には、第4のビアホール22aが形成されている。第4のビアホール22aの内周面と第3、第4の金属パターン23、24の表面には、金属層、例えば
Cu層が形成され、その金属層は、第4のビアホール22a内で第4のビア26として使用される。
図1(d)に示す第3のフレキシブル積層基板31は、絶縁膜である第3のポリイミド膜32と、第3のポリイミド膜32の第1面(図中下側)上に形成された第5の金属パターン33とを有している。第5の金属パターン33は、金属膜、例えば銅箔をフォトリソグラフィ法によりパターニングすることにより形成され、配線パターン33a、電極パッド33b等を有している。
第3のポリイミド膜32と第5の金属パターン33には第5のビアホール31aが形成され、その中には第5の金属パターン33に側部で接合する第5のビア34が形成されている。
第5のビア34は、電解めっきにより金属、例えば銅から形成され、その一端は第5の金属パターン33の露出面に対して連続した面を有し、その他端は第3のポリイミド膜32の第2面(図中上側)から突出する形状を有している。また、第5のビア34は、第5のビアホール31a内に充填されるCu層34aと、Cu層34aのうち第3のポリイミド膜32から第2面側に突出した先端面上に形成されるNi層34bと、Ni層34上に薄く形成されるフラッシュAuめっき層34cとを有している。
また、第3のポリイミド膜32の第2面上には、第3のボンディングシー36が貼り付けられている。第3のボンディングシー36は、第4のビア34上では薄くなっている。
図1(e)に示す第4のフレキシブル積層基板41は、絶縁膜である第4のポリイミド膜42と、第4のポリイミド膜42の第1面(図中下側)上に形成された第6の金属パターン43とを有している。第6の金属パターン43は、金属膜、例えば銅箔をフォトリソグラフィ法によりパターニングすることにより形成され、配線パターン、電極パッド等を有している。
第4のポリイミド膜42と第6の金属パターン43には第6のビアホール41aが形成され、その中には第6の金属パターン43に側部で接合する第6のビア44が形成されている。第6のビア44は、電解めっきにより形成され、その一端は第6の金属パターン43の露出面に対して連続した面を有し、その他端は第4のポリイミド膜42の第2面(図中上側)から突出する形状を有している。
また、第6のビア44は、第6ビアホール41a内を充填するCu層44aと、Cu層44aのうち第4のポリイミド膜42から第2面側に突出した先端部に形成されるNi層44bと、Ni層44b上に薄く形成されるフラッシュAuめっき層44cを有している。
第4のポリイミド膜42の第2面上には、樹脂性の第4のボンディングシー46が貼り付けられている。第4のボンディングシー46は、第6のビア44上では薄くなっている。
次に、第1〜第4のフレキシブル積層基板1、11、31、41のうち第2のフレキシブル積層基板11を例に挙げてその形成工程を説明する。
図2A〜図2Jは、図1(b)に示した第2のフレキシブル積層基板11の形成工程を示す断面図である。
図2Aは、絶縁膜である第2のポリイミド膜12の第1面(図中下側)上に金属膜である銅箔17が張られた状態を示している。第2のポリイミド膜12は例えば約25μmの厚さを有し、その上の銅箔17は例えば約12μmの厚さを有している。そのような第2のポリイミド膜12上に銅箔17を積層した基板として既製品を使用してもよい。
まず、第2のポリイミド膜12のうちの第2面、即ち銅箔17が形成されない面の上に、厚さ約15μmの第1のレジストフィルム18を貼り付ける。
次に、図2Bに示すように、直径約100μmの機械式ドリルを用いて第2のポリイミド膜12及び銅箔17のビア形成位置を貫通する第2、第3のビアホール11a、11bを形成する。
第2、第3のビアホール11a、11bは、第1のレジストフィルム18も貫通する深さとする。機械式ドリルで形成される第2、第3のビアホール11a、11bの開口形状は通常、レーザーで開口する場合と異なり、ほぼ円柱状になる。
さらに、図2Cに示すように、銅箔17上に厚さ約15μmの第2のレジストフィルム19を貼り付けることによって第2、第3のビアホール11a、11bを第1面側から塞ぐ。これにより、第1のビアホール11a、11bは有底形状になる。
次に、図2Dに示すように、銅泊17を電極に使用して第2、第3のビアホール11a、11b内から露出している銅箔17の内周部に電解めっきにより金属膜としてCu層14a、15aを環状に成長させる。
これにより、Cu層14a、15aは銅箔17側部に接合する。この場合、第2のレジストフィルム19は、第2のポリイミド膜12の第1面側へのCu層14a、15aの突出を防止する。
さらに、図2Eに示すように、電解めっきによるCu層14a、15aの形成を続けることにより、Cu層14a、15aを第2、第3のビアホール11a、11b内に充填し、さらに第2のポリイミド膜11の第2面側に突出させる厚さにする。この場合、第2のポリイミド膜12の第2面からのCu層14a、15aの突出量は、少なくとも10μmとすることが好ましい。
この場合、第1のレジストフィルム18は、Cu層14a、15aを形成する際の壁となって、Cu層14a、15aが横方向に広がることを防止する。
続いて、第2のポリイミド膜12から突出した2つのCu層14a、14bのそれぞれの上に金属層、例えばNi層14b、15bとフラッシュ金めっき層14c、15cを電解めっきにより順に形成する。Ni層14b、15bは例えば約2μmの厚さに形成され、フラッシュAuめっき膜14c、15cはNi膜14b、15bよりも極めて薄く形成される。
次に、図2Fに示すように、第1、第2のレジストフィルム18、19を溶剤により除去すると、第2、第3のビアホール11a、11b内のCu層14a、15aは、第2のポリイミドフィルム12の第1面上で銅箔17と一体になって露出する。Cu層14a、15bの露出面は銅箔17の露出面に対して連続する面になっている。
また、Cu層14a、15a、Ni膜14b、15b及びフラッシュAuめっき層14c、15cは、第2のポリイミドフィルム12の第2面から突出した形状になる。
このように第2、第3のビアホール11a、11b内にそれぞれ形成され且つ銅箔17に接合されたCu層14a、15aと、その上のNi膜14b、15b、フラッシュAuめっき層14c、15cは第2、第3のビア14、15として使用される。
次に、第2のポリイミド膜12の上下を逆さまにして示した図2Gのように、銅箔17の露出面上に第3のレジストフィルムを貼り付けた後に、第3のレジストフィルムを露光、現像することにより、レジストパターン20を形成する。レジストパターン20は、配線パターン、電極パッド等の平面形状を有している。
その後に、図2Hに示すように、レジストパターン20をマスクにして銅箔17をエッチングし、銅箔17から第2の金属パターン13を形成する。第2の金属パターン13は、配線パターン13aと電極パッド13bを有する。銅箔17のエッチングは、ウェットエッチング法、ドライエッチング法のいずれの方法を用いてもよい。ウェットエッチング法を使用する場合には、銅箔17のエッチャントとして例えば硫酸、過酸化水素を含む溶液を使用する。
次に、レジストパターン20を溶剤により除去した後に、電極パッド13bの上に、はんだペーストをスクリーン印刷により形成する。はんだペーストには、はんだ材料として例えばスズ(Sn)、銀(Ag)、銅(Cu)の金属を含む材料を使用する。
この後に、図2Iに示すように、第2のフレキシブル膜12をリフロー炉に入れ、その中で加熱することにより、はんだ融点よりも約20℃高い約235℃の温度で、はんだペーストをリフローしてはんだ層10を形成する。はんだ層10の高さは10μm以上が好ましい。
さらに、図2Jに示すように、第2のポリイミド膜12の第2面上に、層間接着のための絶縁材である厚さ約25μmの第2のボンディングシート16を真空ラミネート法により貼り付ける。なお、貼り付けの温度は、第2のボンディングシー16を硬化させない温度に設定する。
第2のボンディングシート16は、例えば熱硬化性樹脂から形成される。熱硬化性樹脂は、硬化温度がはんだ層10の融点、例えば例えば217℃よりも低い温度であることが望ましい。第2のボンディングシート16は、第2、第3のビア14、15の上では熱硬化の前には押圧されて他の領域よりも薄くなる。
以上の方法により図1(b)に示した第2のフレキシブル積層基板11が形成され、以下の用にリジッドな回路基板に重ねられて使用されるが、電子部品間の接続用配線部品として使用されてもよい。
次に、図3A〜図3Eに示す断面図を参照して図1(c)に示したコア積層基板21の形成方法を説明する。
まず、図3Aにおいて、絶縁板であるガラスエポキシ板22の両面に第1、第2の銅箔25、26を形成する。ガラスエポキシ板22として、ガラス繊維布材にエポキシ樹脂を浸透させた厚さ約60μmのものを使用する。
次に、図3Bに示すように、ガラスエポキシ板22、第1、第2の銅箔25a、25bのうちビア形成領域に機械式ドリルで円柱状の第4のビアホール21aを形成する。第4のビアホール21aの開口径は、例えば約150μmである。
さらに、図3Cに示すように、無電解めっき、および電解めっきのプロセスを行って、第1、第2の銅箔25a、25bの表面と第4のビアホール21aの内周面に、金属層として銅層26aを例えば12μmの厚さに形成する。これにより、第4のビアホール21a内部に第4のビア26が形成され、第4のビア26を介して第1面上の第1の銅箔25
aと第2面の銅箔25bを電気的に接続する。
続いて、図3Dに示すように、ガラスエポキシ板22の両面の全面に貼り付けられた第1、第2の銅箔25a、25bをそれぞれレジストパターン形成、エッチングによってパターニングする。これによりパターニングされた第1、第2の銅箔25a、25bにはそれぞれ第3、第4の金属パターン23、24が形成される。第1、第2の金属パターン23、24はそれぞれ配線パターン、電極パッド等を有する。
その後に、図3Eに示すようにはんだ27、28、29を次の方法により形成する。
まず、第3の金属パターン23のうち図1(b)に示した第2のフレキシブル積層基板11の第2、第3のビア14、15の突起に重ねられる位置にSn、Ag、Cuを含むはんだペーストを印刷する。さらに、第4の金属パターン24のうち図1(d)に示した第3のフレキシブル積層基板31の第5のビア34の突起に重ねられる位置にSn、Ag、Cuを含むはんだペーストを印刷する。
続いて、ガラスエポキシ板22をリフロー炉に入れ、その中で245℃の温度によってはんだペースを加熱することにより、ガラスエポキシ板22の第1面、第2面の電極パッド上にはんだ層27、28、29を形成する。はんだ層27、28、29の高さは10μm以上が好ましい。
以上の工程により、図1(c)に示したコア積層基板21が形成される。
そのようなコア積層基板21は、以下に説明するように第1〜第4のフレキシブル積層基板1,11,31、41の中心層として使用され、多層回路基板に硬さをもたせる機能を有する。
多層回路基板を形成するために、まず、図1(a)〜(e)に示す基板を用い、第4のフレキシブル積層基板41の上に第3のフレキシブル積層基板31を重ね、その上にコア積層基板21を重ねる。さらに、コア積層基板21の上に第2のフレキシブル積層基板11、第1のフレキシブル積層基板1を順に重ねる。
積層する際に、第1、第2、第3、第5、第6のビア4、14、15、34、44のうち第1〜第4のポリイミド膜2、12、31、32から突出した突出部をコア積層基板21に向くように配置する。これにより、第1、第2、第3、第5、第6のビア4、14、15、34、44のそれぞれをはんだ層10、27、28、29、30に対向させる。
そのように重ね合わせられた積層基板1、11、21、31、41を真空プレス機に入れ、例えば、圧力6MPa、温度180℃、時間30分の条件で加圧する。同時に第1〜第4のボンディングシート6、16、36、46を加圧しながら熱硬化させる。
熱硬化前には、第1、第2、第3、第5、第6のビア4、14、15、34、44は、第1〜第4のボンディングシート6、16、36、46を貫通してはんだ層10、27、28、29、30に接触する。
その後、加熱温度を250℃に昇温し、1分間保持する。これにより、はんだ層10、27、28、29、30は、溶融して第1、第2、第3、第5、第6のビア4、14、15、34、44に接合する。
第1、第2、第3、第5、第6のビア4、14、15、34、44の先端部のNi層4b、4b、14b、15b、34b、44b及びフラッシュAuめっき膜4c、14c、15c、34c、44cは、はんだ固相材料層であり、真空プレス機内を冷却することにより、はんだ層10、27、28、30は、はんだ層10、27、28、30に固相化結
合により強固に接続される。
また、ビア4、14、15、34、44とはんだ層10、27、28、29、30との接合溶融以前において、各層間に挿入されたボンディングシート6、16、36、46により層間を絶縁するとともに層間の密着効果を実現している。
以上の工程により図4に示す多層配線構造の回路基板が形成されるが、必要があれば回路基板の表面にソルダーレジストや、微細な配線パターンなどを形成してもよい。
さらに、そのような多層回路基板の表面に形成された配線パターン上には、図5に示すように半導体素子51a、その他の等の電子部品51b、51cを実装して半導体装置としてもよい。半導体素子51a、電子部品51b、51cは、回路基板の上の第1、第6の金属パターン3、43に実装用はんだ52a、52b、52cを用いて搭載されている。
実装用はんだ52a、52b、52cは、上記の個別のフレキシブル積層基板1、11、31、41、コア積層基板21に形成されたはんだ層10、27、28、29、30よりも融点が低いはんだ材料、例えば、融点203℃のSn−Ag−Biはんだを用いることが好ましい。
以上述べたように、本実施形態に係る多層回路基板においては、機械式ドリルを用いて第1〜第4のポリイミド膜2、12,32、42にビアホール1a、11a、11b、21a、31a、41aを形成しているので、同じ構造のフレキシブル積層基板を複数枚重ねて一度にまとめてビアホール1a、11a、11b、21a、31a、41aを形成することができる。これにより、ビアホール1a、11a、11b、21a、31a、41aの形成工程のスループットを向上することができる。
しかも、配線パターン、電極パッドとなる金属パターン3、13、33、43に貫通して形成されるビアホール1a、11a、11b、21a、31a、41aの中に金属のビア4、14、15、34、44をめっきにより形成したので、金属パターン3、13、33、43との境界面を有しないビア4、14、15、34、44を一体に形成することができ、ビア4、14、15、34、44と配線パターンの接続が強固になりビア面積の大型化が抑制される。
さらに、ビアホール1a、11a、11b、21a、31a、41aは金属パターン3、13、33、43を貫通して形成されるので、金属パターン3、13、33、43に形成されるビアホール1a、11a、11b、21a、31a、41aを通して残留物を除去することが容易になり、ビア4、14、15、34、44と金属パターン3、13、33、43の接合強度を高くすることができる。
また、ビアホール1a、11a、11b、21a、31a、41aは柱状に形成されるので、ビアホール1a、11a、11b、21a、31a、41aの上端と下端の外周が同じなって、ビア4、14、15、34、44と金属パターン3、13、33、43の接続面積が狭くなることはない。
さらに、ビアホール1a、11a、11b、21a、31a、41a内に充填されるビア4、14、15、34、44をポリイミド膜2,12、32、42の一方から突出させたので、上と下の異なる層のビア4、14、15、34、44と金属パターン3、13、33、43を複数重ね合わせることにより、多層化時のそれらの接合が容易になる。
なお、上記した実施形態では、金属パターンを形成するための金属膜として銅箔を用い
ているが、その他の金属膜、例えば銅アルミニウム膜、銅シリコン膜を使用してもよい。また、金属膜の形成は、スパッタリング、蒸着などの性膜方法を使用してもよい。
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。
1、11、31、41 フレキシブル積層基板
2、12、32、42 ポリイミド膜
21 コア積層基板
22 ガラスエポキシ板
3、13、23、33、43 金属パターン
1a、11a、11b、21a、31a、41a ビアホール
4、14、15、34、44 ビア

Claims (2)

  1. 金属膜が一面に形成された絶縁膜の他面に第1フィルムを形成する工程と、
    前記第1フィルム及び前記絶縁膜に、前記金属膜を貫通する深さのホールを形成する工程と、
    前記金属膜のうち前記絶縁膜とは反対側の面の上に前記ホールの一端を塞ぐ第2フィルムを形成する工程と、
    前記金属膜を電極に使用して電解めっきにより前記ホール内で、前記金属膜に接続し、前記絶縁膜の前記他面の外方に突出する突出部を有する金属のビアを形成する工程と、
    前記第1フィルム及び前記第2フィルムを除去する工程と、
    前記絶縁膜の前記他面と前記ビアの前記突出部にボンディングシートを貼り付ける工程と、
    前記絶縁膜の前記他面側の前記ビアの前記突出部を、絶縁板の金属パターン上のはんだ層に対向させ、前記ボンディングシートを前記絶縁板に重ね合わせる工程と、
    前記絶縁膜と前記ボンディングシートと前記絶縁板を加圧し、前記ビアの前記突出部を前記ボンディングシートに貫通させて前記はんだ層に接触させた状態で、前記ボンディングシートを熱硬化させる工程と、
    前記はんだ層を溶融して前記ビアの前記突起と接合する工程と、
    前記はんだ層を冷却する工程と、
    を有する回路基板の製造方法。
  2. 前記第1フィルムの前記ホール内で、前記ビアの突出部は複数の金属層で形成されることを特徴とする請求項1に記載の回路基板の製造方法。
JP2010062320A 2010-03-18 2010-03-18 回路基板の製造方法 Expired - Fee Related JP5625412B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010062320A JP5625412B2 (ja) 2010-03-18 2010-03-18 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010062320A JP5625412B2 (ja) 2010-03-18 2010-03-18 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011198908A JP2011198908A (ja) 2011-10-06
JP5625412B2 true JP5625412B2 (ja) 2014-11-19

Family

ID=44876771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010062320A Expired - Fee Related JP5625412B2 (ja) 2010-03-18 2010-03-18 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP5625412B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179321A (ja) * 2001-12-11 2003-06-27 Fujikura Ltd 回路基板及び多層回路基板及び回路基板の製造方法
JP3996521B2 (ja) * 2002-02-22 2007-10-24 株式会社フジクラ 多層配線基板用基材の製造方法
JP4480548B2 (ja) * 2004-11-10 2010-06-16 シャープ株式会社 両面回路基板およびその製造方法

Also Published As

Publication number Publication date
JP2011198908A (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP4073945B1 (ja) 多層配線基板の製造方法
JP2008124398A (ja) 半導体パッケージおよびその製造方法
JP2016021550A (ja) 配線基板及びその製造方法、配線基板用の柱状端子
KR20070068268A (ko) 배선 기판의 제조 방법
JP4835629B2 (ja) 半導体装置の製造方法
JP4003767B2 (ja) 半導体装置、及び印刷配線板の製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
KR100693146B1 (ko) 다층 인쇄회로기판의 제조방법
JP2002151853A (ja) 多層配線基板とその製造方法
JP4863076B2 (ja) 配線基板及びその製造方法
JP5625412B2 (ja) 回路基板の製造方法
JP2014220402A (ja) 半導体パッケージ基板の製造方法
JP6387226B2 (ja) 複合基板
JP5245756B2 (ja) 回路基板、多層回路基板および多層回路基板の製造方法
JP5671857B2 (ja) 埋め込み部品具有配線板の製造方法
JP2006049536A (ja) 多層回路基板
JP3918828B2 (ja) 半導体装置
JP2016009740A (ja) 配線基板の製造方法
US11540396B2 (en) Circuit board structure and manufacturing method thereof
JP2016021551A (ja) 配線基板及びその製造方法
JP5897241B2 (ja) 部品内蔵配線板
JP2007081437A (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140915

R150 Certificate of patent or registration of utility model

Ref document number: 5625412

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees