JP5625412B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP5625412B2 JP5625412B2 JP2010062320A JP2010062320A JP5625412B2 JP 5625412 B2 JP5625412 B2 JP 5625412B2 JP 2010062320 A JP2010062320 A JP 2010062320A JP 2010062320 A JP2010062320 A JP 2010062320A JP 5625412 B2 JP5625412 B2 JP 5625412B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- circuit board
- layers
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
まず、ガラス繊維の織布にエポキシ樹脂を含浸させたガラスエポキシ板の両面に銅箔を貼り付けた基板を複数枚用意し、それらの基板の銅箔をフォトリソグラフィ法によりパターニングして配線パターン、電極パッドを形成する。その後、基板を複数枚重ねて一括積層し、さらに機械ドリルで貫通孔を形成後、貫通孔の内壁面に銅めっきを行って各基板の間の銅箔のパターンを電気的に接続する。
その方法としては、導電性ペーストをビアホールに充填した後に複数の基板を一括で積層する方法や、ビアホールを金属めっきで充填した後に基板を一括で積層する方法などが知られている。
なお、前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない。
また、絶縁膜のうち金属パターンとは反対側の面からビアを突出させているので、基板同士のビアと配線を重ねた状態で複数の基板を重ねることにより多層の回路基板を形成することが容易になる。
図1(a)〜(e)は、本発明の実施形態に係る回路基板を形成するための複数の基板を示す断面図である。
第1のビア4は、電解めっきにより形成され、その一端には第1の金属パターン3の露出面に対して段差の無い或いは極めて小さい連続した面が形成されている。また、第1のビア4の他端は第1のポリイミド膜2の第2面側に突出する形状を有している。
電極パッド13bは、図1(a)に示した第1のフレキシブル積層基板11の第1のビア4の突起が重ねられる位置に形成され、その上には、はんだ層10が形成されている。
Cu層が形成され、その金属層は、第4のビアホール22a内で第4のビア26として使用される。
図2A〜図2Jは、図1(b)に示した第2のフレキシブル積層基板11の形成工程を示す断面図である。
次に、図2Bに示すように、直径約100μmの機械式ドリルを用いて第2のポリイミド膜12及び銅箔17のビア形成位置を貫通する第2、第3のビアホール11a、11bを形成する。
これにより、Cu層14a、15aは銅箔17側部に接合する。この場合、第2のレジストフィルム19は、第2のポリイミド膜12の第1面側へのCu層14a、15aの突出を防止する。
続いて、第2のポリイミド膜12から突出した2つのCu層14a、14bのそれぞれの上に金属層、例えばNi層14b、15bとフラッシュ金めっき層14c、15cを電解めっきにより順に形成する。Ni層14b、15bは例えば約2μmの厚さに形成され、フラッシュAuめっき膜14c、15cはNi膜14b、15bよりも極めて薄く形成される。
このように第2、第3のビアホール11a、11b内にそれぞれ形成され且つ銅箔17に接合されたCu層14a、15aと、その上のNi膜14b、15b、フラッシュAuめっき層14c、15cは第2、第3のビア14、15として使用される。
次に、図3A〜図3Eに示す断面図を参照して図1(c)に示したコア積層基板21の形成方法を説明する。
aと第2面の銅箔25bを電気的に接続する。
まず、第3の金属パターン23のうち図1(b)に示した第2のフレキシブル積層基板11の第2、第3のビア14、15の突起に重ねられる位置にSn、Ag、Cuを含むはんだペーストを印刷する。さらに、第4の金属パターン24のうち図1(d)に示した第3のフレキシブル積層基板31の第5のビア34の突起に重ねられる位置にSn、Ag、Cuを含むはんだペーストを印刷する。
以上の工程により、図1(c)に示したコア積層基板21が形成される。
その後、加熱温度を250℃に昇温し、1分間保持する。これにより、はんだ層10、27、28、29、30は、溶融して第1、第2、第3、第5、第6のビア4、14、15、34、44に接合する。
合により強固に接続される。
さらに、そのような多層回路基板の表面に形成された配線パターン上には、図5に示すように半導体素子51a、その他の等の電子部品51b、51cを実装して半導体装置としてもよい。半導体素子51a、電子部品51b、51cは、回路基板の上の第1、第6の金属パターン3、43に実装用はんだ52a、52b、52cを用いて搭載されている。
ているが、その他の金属膜、例えば銅アルミニウム膜、銅シリコン膜を使用してもよい。また、金属膜の形成は、スパッタリング、蒸着などの性膜方法を使用してもよい。
2、12、32、42 ポリイミド膜
21 コア積層基板
22 ガラスエポキシ板
3、13、23、33、43 金属パターン
1a、11a、11b、21a、31a、41a ビアホール
4、14、15、34、44 ビア
Claims (2)
- 金属膜が一面に形成された絶縁膜の他面に第1フィルムを形成する工程と、
前記第1フィルム及び前記絶縁膜に、前記金属膜を貫通する深さのホールを形成する工程と、
前記金属膜のうち前記絶縁膜とは反対側の面の上に前記ホールの一端を塞ぐ第2フィルムを形成する工程と、
前記金属膜を電極に使用して電解めっきにより前記ホール内で、前記金属膜に接続し、前記絶縁膜の前記他面の外方に突出する突出部を有する金属のビアを形成する工程と、
前記第1フィルム及び前記第2フィルムを除去する工程と、
前記絶縁膜の前記他面と前記ビアの前記突出部にボンディングシートを貼り付ける工程と、
前記絶縁膜の前記他面側の前記ビアの前記突出部を、絶縁板の金属パターン上のはんだ層に対向させ、前記ボンディングシートを前記絶縁板に重ね合わせる工程と、
前記絶縁膜と前記ボンディングシートと前記絶縁板を加圧し、前記ビアの前記突出部を前記ボンディングシートに貫通させて前記はんだ層に接触させた状態で、前記ボンディングシートを熱硬化させる工程と、
前記はんだ層を溶融して前記ビアの前記突起と接合する工程と、
前記はんだ層を冷却する工程と、
を有する回路基板の製造方法。 - 前記第1フィルムの前記ホール内で、前記ビアの突出部は複数の金属層で形成されることを特徴とする請求項1に記載の回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010062320A JP5625412B2 (ja) | 2010-03-18 | 2010-03-18 | 回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010062320A JP5625412B2 (ja) | 2010-03-18 | 2010-03-18 | 回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011198908A JP2011198908A (ja) | 2011-10-06 |
JP5625412B2 true JP5625412B2 (ja) | 2014-11-19 |
Family
ID=44876771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010062320A Expired - Fee Related JP5625412B2 (ja) | 2010-03-18 | 2010-03-18 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5625412B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003179321A (ja) * | 2001-12-11 | 2003-06-27 | Fujikura Ltd | 回路基板及び多層回路基板及び回路基板の製造方法 |
JP3996521B2 (ja) * | 2002-02-22 | 2007-10-24 | 株式会社フジクラ | 多層配線基板用基材の製造方法 |
JP4480548B2 (ja) * | 2004-11-10 | 2010-06-16 | シャープ株式会社 | 両面回路基板およびその製造方法 |
-
2010
- 2010-03-18 JP JP2010062320A patent/JP5625412B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011198908A (ja) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4866268B2 (ja) | 配線基板の製造方法及び電子部品装置の製造方法 | |
JP5410660B2 (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
JP4073945B1 (ja) | 多層配線基板の製造方法 | |
JP2008124398A (ja) | 半導体パッケージおよびその製造方法 | |
JP2016021550A (ja) | 配線基板及びその製造方法、配線基板用の柱状端子 | |
KR20070068268A (ko) | 배선 기판의 제조 방법 | |
JP4835629B2 (ja) | 半導体装置の製造方法 | |
JP4003767B2 (ja) | 半導体装置、及び印刷配線板の製造方法 | |
JP5432354B2 (ja) | 配線基板製造用の仮基板及びその製造方法 | |
JP2008182039A (ja) | 多層配線板およびその製造方法 | |
KR100693146B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP4863076B2 (ja) | 配線基板及びその製造方法 | |
JP5625412B2 (ja) | 回路基板の製造方法 | |
JP2014220402A (ja) | 半導体パッケージ基板の製造方法 | |
JP6387226B2 (ja) | 複合基板 | |
JP5245756B2 (ja) | 回路基板、多層回路基板および多層回路基板の製造方法 | |
JP5671857B2 (ja) | 埋め込み部品具有配線板の製造方法 | |
JP2006049536A (ja) | 多層回路基板 | |
JP3918828B2 (ja) | 半導体装置 | |
JP2016009740A (ja) | 配線基板の製造方法 | |
US11540396B2 (en) | Circuit board structure and manufacturing method thereof | |
JP2016021551A (ja) | 配線基板及びその製造方法 | |
JP5897241B2 (ja) | 部品内蔵配線板 | |
JP2007081437A (ja) | 印刷配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140915 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5625412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |