JP5617926B2 - 電力変換装置およびその制御方法 - Google Patents

電力変換装置およびその制御方法 Download PDF

Info

Publication number
JP5617926B2
JP5617926B2 JP2012534914A JP2012534914A JP5617926B2 JP 5617926 B2 JP5617926 B2 JP 5617926B2 JP 2012534914 A JP2012534914 A JP 2012534914A JP 2012534914 A JP2012534914 A JP 2012534914A JP 5617926 B2 JP5617926 B2 JP 5617926B2
Authority
JP
Japan
Prior art keywords
pulse
voltage command
circuit
state change
command value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012534914A
Other languages
English (en)
Other versions
JPWO2012039094A1 (ja
Inventor
拡 田久保
拡 田久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2012039094A1 publication Critical patent/JPWO2012039094A1/ja
Application granted granted Critical
Publication of JP5617926B2 publication Critical patent/JP5617926B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/12Arrangements for reducing harmonics from ac input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

この発明は、電力変換装置およびその制御方法に関するものであって、電力変換装置を構成するパワー半導体素子のスイッチング時に発生する電磁ノイズを抑制する技術に関するものである。
モータ駆動用インバータなどの電力変換装置では、パワー半導体素子をスイッチングさせることにより、負荷であるモータを制御するための電力を出力している。
ここで、パワー半導体素子としては、IGBT(絶縁ゲート型バイポーラトランジスタ)やMOS−FET(金属酸化膜半導体−電界効果トランジスタ)などの自己消弧形のパワー半導体素子が知られている。以下においてはIGBTを用いて説明する。
電力変換装置には、IGBTのようなパワー半導体素子を、1つのパッケージに格納したパワー半導体モジュールを用いる。
そして、複数のIGBTと、これを駆動するための駆動回路、過電流などの異常状態からIGBTを保護するための保護回路、駆動回路のための絶縁電源を1つのパッケージに格納し、モジュールとしてパッケージングした、いわゆるインテリジェント・パワー・モジュール(以下IPMという)が実用化されている。
図8は、IPMの外観を示す図である。樹脂製の容器200は、高電圧、大電流の主回路部分との接続のための主端子2a,2bを備えている。また、容器200の内部に格納され、図示しないIGBTの駆動回路へ、外部からIGBTを駆動するためのオン・オフ信号や駆動回路への駆動電源を接続するための制御端子2cが設けられている。
図10は、モータ駆動用インバータの回路構成を示す図である。図10において、1は商用電源を整流するなどして得られる直流電源、2はIPM、5は負荷としてのモータである。
直流電源1の正負極間にIPM2が接続されている。IPM2の内部では、正負極間(端子2aの間)にパワー半導体素子としてIGBT3U,3Xが2個直列に接続されており、それぞれには還流ダイオード(FWD)4U,4Xが逆並列に接続されている。この直列回路は負荷の相数分(例えば三相モータ用であれば3回路)が並列に電源間に接続される。
図10では、負荷5が三相であるので、IGBT3U,3X、FWD4U,4Xと並列にIGBT3V,3Y,3W,3Z、FWD4V,4Y,4W,4Zが接続される。そして、これらの上下直列に接続されたIGBTを交互にスイッチングさせることにより、直流電源1の直流電力を任意の周波数、電圧の交流電力に変換して端子2bより出力する。
モータ5には、この端子2bから出力される交流電力が供給され、負荷としてのモータ5が可変速駆動される。なお、図10において、6はスナバコンデンサ、7は駆動回路である。また、2a,2b,2cは、それぞれ図8に示したIPM2の容器200の端子に対応する。
また、各IGBT(3U〜3W,3X〜3Z)のゲートに供給されるオン・オフ信号パターンは、一般的にPWM制御によって行われる。各IGBTを駆動するためのオン・オフ信号は、IPM2の外部の制御回路で生成される。
図10において、20はIPM2の外部に設けられる制御回路であり、8〜10はIPM2(モータ駆動用インバータ回路)が出力すべき各相の出力電圧指令値Vu、Vv及びVwを出力する電圧指令回路であり、これら電圧指令回路8〜10の出力電圧指令値Vu、Vv及びVwと搬送波生成回路12から出力される搬送波CWとを比較器11により比較し、PWMパターンを決定する。このPWMパターンをパルス分配回路13により、各IGBT(3U〜3W,3X〜3Z)へのオン・オフ信号(パルスPU1,PV1,PW1,PX1,PY1,PZ1)として生成し、IPM2の端子2cへ送出される。
図9は、上述したPWMパターンを生成する方法のタイムチャートである。三相インバータでは、電圧指令回路8、9及び10から出力される位相が120°異なる三つの出力電圧指令値Vu、Vv及びVwと搬送波生成回路12から出力される搬送波CWとの大小比較が行われる(図9(a)参照)。搬送波CWに対し、出力電圧指令値である正弦波のレベルが大きい場合にはその相の上アームのIGBTにはオン信号が与えられ、下アームのIGBTにはオフ信号が与えられる。
例えば、U相の出力電圧指令値Vuと搬送波CWとを比較し、U相出力電力指令値Vuが搬送波CWより大きい場合には、上アームを構成するIGBT3Uにはオン信号が与えられ、同相の下アームを構成するIGBT3Xにはオフ信号が与えられる。
同様に、V相、W相に関しても同様の比較が行われ、それぞれの相のIGBT3V,3Y,3W,3Zに与えるオン・オフパターンが決定される。
このような、オン・オフ信号はIPM2の端子2cに入力され、このオン・オフ信号を駆動回路7によりIGBTが駆動できるように増幅し、各IGBTを駆動する。直列に接続されたIGBT(3U〜3W,3X〜3Z)が上下交互にオン・オフすることによって、直流電源1の直流電力を、制御された周波数・電圧の交流電力としてモータ5に供給する。
ここで、図10に示すようなモータ駆動用インバータでは、IPM2内部でIGBT(3U〜3W,3X〜3Z)が高圧大電流の直流電源をスイッチングする。このため、スイッチングする際に発生する電磁ノイズが増大するという問題点がある。電磁ノイズが発生すると、モータ駆動用インバータの近傍に設置されている他機器が誤動作したり、ラジオなどに雑音が入ったりするなどの悪影響を及ぼすことがある。このような悪影響を抑制するため、モータ駆動用インバータなどの電力変換装置を構成するIGBTのスイッチング特性には低ノイズであることが要求される。
図7は、電磁ノイズの発生原因の概念図であり、図7(a)は、IPM2のU相を概念的に示す図である。
図10に示すように、IPMの直流端子2a間には、各相のIGBT(3U〜3W,3X〜3Z)がスイッチングする際に発生するスパイク電圧を抑制する目的で低インピーダンスのコンデンサ(スナバコンデンサ)6が接続されている。このスナバコンデンサ6の容量と、配線上に存在する寄生インダクタンス成分、さらには、IGBT(3U〜3W,3X〜3Z)やFWD(4X〜4W,4X〜4Z)のPN接合部容量によりLC直列共振回路が形成されている。IGBT・FWDがスイッチングすることにより、この直列共振回路に共振が発生し、図7(a)に点線で示すような高周波の共振電流が流れてしまう。この高周波の共振電流により発生する磁界がノイズの原因となる。
また、IPM2では、電流容量を得るために、各相のIGBT(3U〜3W,3X〜3Z)とFWD(4X〜4W,4X〜4Z)を複数の素子を並列に接続して構成する場合がある。
図7(b)は、U相を構成する各素子を2組ずつ並列に接続した場合を示すものである。すなわち、図7(b)のIGBT3X1,3X2が図7(a)3xに相当する。他の素子も同様である。
図7(b)では、IGBT3X1,3X2は同じタイミングでオン・オフするため、点線で示すように、高周波の共振電流も2経路で流れ、直流端子2a間で重畳される。このため、図7(a)の場合に比して、電磁ノイズが増大しやすくなる。
一般的に、上述した高周波の電流を抑制するためには、IGBTのスイッチング速度を遅くすることが有効である。ここで、IGBTのスイッチング速度とは、IGBTがオフの状態からオンの状態へ遷移するまでの時間、ならびにオンの状態からオフの状態へ遷移するまでの時間を指す。スイッチング速度を遅くすると、オンからオフ(オフからオン)にゆるやかに変化するため、高周波の共振電流は発生しにくくなる。しかしながら、スイッチングの損失が増大するという別の問題があるため、過度にスイッチング速度を遅くすることはできない。
また、スイッチング速度を抑制したとしてもある相のIGBTまたはFWDと他の相のIGBTまたはFWDが同時にスイッチングした場合には、電磁ノイズが更に増加するという問題がある。
この多相同時スイッチングは、複数相の電圧指令値が同値となる場合に発生する。図9では(A)点および(B)点で発生する。(A)点では、U相の電圧指令波形と、V相の電圧指令波形が同値となり、この電圧指令値と搬送波と大小比較が行われると、図10のU相IGBT(3U)とV相IGBT(3V)に同時にオン信号、X相IGBT(3X)とY相IGBT(3Y)に同時にオフ信号が与えられる。
一方、同様に(B)点ではU相電圧指令とW相電圧指令が同値となるため、U相IGBT(3U)とW相IGBT(3W)およびX相IGBT(3X)とZ相IGBT(3Z)に同時にスイッチング信号が与えられることとなる。
11は、多相同時スイッチングの波形図である。例えば、図の(A)点に示すように、U相IGBT(3U)が図11(a)に示すようにターンオン、Y相IGBT(3Y)が図11(b)に示すようにターンオフ動作を同時に行うと、それぞれ単独でのスイッチングで発生する場合の高周波共振電流が重畳することにより、図11(e)に示すように、高周波の共振電流ピークが大きくなり、結果として電磁ノイズが増加するという現象が発生する。
ここで、電力変換装置(インバータ装置)の電圧指令値がゼロであって、上アームのオン指令時間と下アームのオン指令時間との時間差が各相同じ場合に、パルスを調整して上アーム側素子および下アーム側素子の同時スイッチングを回避する技術が知られている(特許文献1)。
特開2008−236889号公報(図1等)
しかし、特許文献1に記載された従来技術では電力変換装置の電圧指令値がゼロである場合に適用されるものであって、同時スイッチングにより発生するノイズを低減するものであるが、電力変換装置を通常使用する際の運転条件では、ノイズ抑制の効果はない。また、電力変換装置の複数相の上アーム側素子が同時にスイッチングした場合にもノイズ低減効果が得られないという問題点がある。
本発明の目的は、電力変換装置(これに適用するIPM)の内部でスイッチ素子であるパワー半導体素子が高圧大電流の直流電源をスイッチングする際に、電磁ノイズの発生を抑制する電力変換装置およびその制御方法を提供することにある。
本発明に係る電力変換装置の制御方法の第1の態様は、複数のパワー半導体スイッチング素子を備えた電力変換装置の制御方法において、各パワー半導体スイッチング素子に入力されるオン・オフパルスの、状態変化をそれぞれ検出し、状態変化を検出したオン・オフパルスと他のオン・オフパルスの状態変化タイミングが一致した場合に、当該状態変化が一致したいずれか一方のパルスの状態変化を遅延させる。
このとき、前記複数のパワー半導体スイッチング素子はブリッジ接続されて電力変換回路を構成するものであって、前記電力変換回路の出力電圧を司る複数相の電圧指令について異なる2つの相の電圧指令値が一致し、かつ、当該電圧指令値と前記オン・オフパルスを生成するための搬送波のレベルとが一致している場合に、前記2つの相のオン・オフパルスの状態変化が一致していると判断し、当該状態変化が一致したいずれか一方のオン・オフパルスの状態変化を遅延させる。
また、本発明に係る電力変換装置の第1の態様は、複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路と、前記電力変換回路の出力電圧を司る各相の電圧指令値を出力する電圧指令回路と、前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを生成するため搬送波を出力する搬送波生成回路と、前記電圧指令値と前記搬送波とを比較した比較信号に基づいて前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを出力するパルス分配回路とを備えた電力変換装置である。そして、前記電圧指令回路が出力する各相の電圧指令値と、前記搬送波と、前記パルス分配回路から出力される前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスとが入力され、前記電圧指令回路が出力する複数相の電圧指令値について異なる2つの相の電圧指令値が一致し、かつ、当該電圧指令値と前記搬送波とを比較して、当該電圧指令値と前記搬送波のレベルとが一致している場合に、前記オン・オフパルスの状態変化が一致していると判断し、当該状態変化が一致したいずれか一方のオン・オフパルスの状態変化を遅延させ、パルスエッジを調整したオン・オフ信号として、前記駆動回路へ出力するタイミング調整回路を備えている。
また、本発明に係る電力変換装置の第2の態様は、複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路と、前記電力変換回路の出力電圧を司る各相の電圧指令値を出力する電圧指令回路と、前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを生成するため搬送波を出力する搬送波生成回路と、前記電圧指令値と前記搬送波とを比較した比較信号に基づいて前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを出力するパルス分配回路とを備えた電力変換装置である。そして、前記パルス分配回路から出力される前記各パワー半導体スイッチング素子に対するオン・オフパルスが2つずつ個別に入力され、入力された各オン・オフパルスの状態変化を個別に検出する複数の状態変化検出部と、各状態変化検出部で互いの状態変化が一致するオン・オフパルスが検出されたときに、検出されたオン・オフパルスの何れかの状態変化を遅延させる状態変化遅延部とを備えている。
本発明によれば、電力変換装置の複数相のスイッチ素子が同時にオンまたはオフすることを回避し、電磁ノイズの発生を抑制することができる。
本発明の第1の実施形態を示す回路図である。 図1のタイミング調整回路で実行するパルス調整処理のフローチャートである。 本発明の実施形態におけるスイッチングの波形図である。 本発明の第2の実施形態を示す回路図である。 図4のタイミング調整回路で実行するパルス調整処理を示すフローチャートである。 図5の状態変化検出処理を示すフローチャートである。 電磁ノイズの発生原因の概念図である。 IPMの外観を示す図である。 PWMパターンを生成する方法のタイムチャートである。 モータ駆動用インバータの回路構成を示す図である。 多相同時スイッチングの波形図である
以下、図に沿って本発明を実施するための最良の形態を説明する。
図1は本発明の実施形態を説明する回路ブロック図、図2はパルス調整処理のフローチャート、図3はその動作を説明するための波形図である。なお、図1において、図10と同様の構成には同じ符号を付して説明を省略する。
図1において、30はIPM2の外部に設けられる制御回路であり、制御回路30は、タイミング調整回路14を備えている。タイミング調整回路14には、パルス分配回路13の出力と各相の電圧指令回路8〜10から出力される出力電圧指令値Vu、Vv及びVwと搬送波生成回路12の搬送波CWが入力されている。
制御回路30において、パルス分配回路13からは、図10の例と同様にオン・オフパルスPU1,PV1,PW1,PX1,PY1,PZ1が出力される。この出力信号、すなわちIGBTのゲートのオン・オフ信号は、各相の出力電圧指令値Vu、Vv及びVwと搬送波CWとを比較器11により比較し、この比較器11の比較結果に基づいてパルス分配回路13により、各IGBT(3U〜3W,3X〜3Z)へのオン・オフパルスPU1,PV1,PW1,PX1,PY1,PZ1として生成される。このオン・オフパルスには、IPM2の上下アームを構成するIGBT(IGBT3Uと3X、3Vと3Y、3Wと3Z)が同時にオンとならないように、パルス分配回路13において、デットタイムが調整されて、タイミング調整回路14へ送出される。
このタイミング調整回路14は、図1に示すように、電圧指令値一致検出部14a、指
令値・搬送波一致検出部14b及び状態変化遅延部14cを備えている。
ここで、電圧指令値一致検出部14aは、異なる2相の電圧指令値を順次比較して、電
圧指令値の一致を検出する。また、指令値・搬送波一致検出部14bは、電圧指令値一致
検出部14aで異なる2相の電圧指令値の一致を検出したときに、一致した電圧指令値
と搬送波のレベルとの一致を検出する。さらに、状態変化遅延部14cは、指令値・搬送
波一致検出部で前記電圧指令値と搬送波レベルの一致を検出したときに、該当する異なる
2相の一方に相当するオン・オフパルスの状態変化を遅延させる。
つまり、タイミング調整回路14では、入力された各相(三相インバータであれば、UVW相およびXYZ相の6相)のオン・オフパルスの立ち上りおよび立下りエッジすなわち状態変化を相互に監視する。何れか2つのオン・オフパルスのエッジが一致した場合、すなわち同時スイッチングのタイミングでは、オンまたはオフのタイミングをずらすことによって同時スイッチング(オンと他相のオン、オンと他相のオフ、オフと他相のオン、オフと他相のオフ)を回避する動作を行う。
例えば、図3では、図11で説明したようにスイッチングパルスのオンまたはオフが同時入力された場合(図9の(A)点に示すように、U相IGBT3Uにターンオン、Y相IGBT3Yにターンオフを同時に行うようなパルスが到来した場合)で説明する。図3(a)に示すように、U相のオンパルスを遅延させる。図3(b)のY相のターンオフが終了した後にU相をターンオンさせるように動作する。このようにすることにより、図3(a)のU相のターンオンと同図(b)のY相のターンオフとの同時スイッチングを避けることができる。同時スイッチングが回避されると、同時スイッチングによってそれぞれ発生していたノイズが重畳されることなく、図3(e)に示すようにノイズ波形が分散される。その結果、ノイズの大きさ(ピーク)は、図11(e)に比べて小さくすることができる。
また、同時にオフ信号が入力された場合においても、一方のオフを遅延させることによって同時オフを回避させるようにパルスを調整すればよい。
次に、スイッチングパルスのオンあるいはオフのタイミングが同時となって入力された場合のパルスの調整方法について、マイクロコンピュータ等の演算処理装置を含んで構成されるタイミング調整回路14で実行する図2のフローチャートを用いて説明する。
図2において、ステップS1では、U相の電圧指令値Vu(図9のVu参照)とV相の電圧指令値Vv(図9のVv参照)の比較を行なう。U相とV相の電圧指令値Vu,Vvが一致していない場合は後述のステップ4に進む。U相とV相の電圧指令値Vu,Vvが一致している場合は、ステップS2に進む。
ステップS2では一致している電圧指令値Vu又はVvと搬送波CWのレベルとを比較する。ステップS1でU相とV相の電圧指令値Vu,Vvが一致しているので、この電圧指令値Vu又はVvと搬送波(図9のCW参照)のレベルが一致しているか否かを判定する。そして、一致していない場合は後述のステップ4に進む。一致している場合はステップS3へ進む。
ステップS3では、U相もしくはV相のオン・オフパルスPU1もしくはPU2のどちらかのエッジを所定時間(例えば0.5ないし1マイクロ秒程度)後ろにシフトして状態変化を遅延させる。ここで、パルスエッジのシフト(遅延)時間は、同時スイッチングによるノイズの重畳を回避し、かつ、電力変換装置の出力電圧値に影響が出ない範囲とする。
また、シフトするオン・オフパルスはU相のものでもV相のものでもよいが、たとえば、V相に対してはU相、W相に対してはV相、U相に対してはW相などのように予め定めておけばよい。この例ではU相のオン・オフパルスPU1をシフトして調整パルスPU2とした。
なお、U相とはデットタイムが調整され、U相のオン・オフパルスPU1とは反対の論理値のX相のオン・オフパルスPX1についても、デットタイムの期間が短縮されないように、同様にエッジがシフトされて状態変化が遅延される。
この例では、タイミング調整回路14からは、パルスPV1,PY1は、パルスのエッジをシフトせずに調整パルスPV2,PY2として出力され、パルスPU1,PX1は、エッジがシフトされ、調整パルスPU2,PX2として出力される。
以下、同様に、図2のステップS4において、V相の電圧指令Vv(図9のVv参照)とW相の電圧指令値Vw(図9のVw参照)との比較を行なう。V相とW相の電圧指令値Vv,Vwが一致していない場合は後述のステップ7に進む。V相とW相の電圧指令値Vv,Vwが一致している場合は、ステップS5に進む。
ステップS5では電圧指令値Vv又はVwと搬送波CWのレベルとを比較する。ステップS4でV相とW相の電圧指令値Vv,Vwが一致しているので、この電圧指令値Vv又はVwと搬送波(図9のCW参照)のレベルとが一致しているか否かを判定する。そして、一致していない場合は後述のステップ7に進む。一致している場合はステップS6へ進む。
ステップS6では、V相もしくはW相のオン・オフパルスPV1もしくはPW1のどちらかのエッジを所定時間(例えば0.5ないし1マイクロ秒程度)後ろにシフトして状態変化を遅延させる。ここで、パルスエッジのシフト(遅延)時間は、同時スイッチングによるノイズの重畳を回避し、かつ、電力変換装置の出力電圧値に影響が出ない範囲とする。
同様に、図2のステップS7において、W相の電圧指令値Vw(図9のVw参照)とU相の電圧指令値Vu(図9のVu参照)との比較を行なう。W相とU相の電圧指令値Vw,Vvが一致していない場合はパルス調整処理を終了する。W相とU相の電圧指令値Vw,Vuが一致している場合は、ステップS8に進む。
ステップS8では電圧指令値Vw又はVuと搬送波CWのレベルとを比較する。ステップS7でW相とU相の電圧指令値Vw,Vuが一致しているので、この電圧指令値Vw又はVuと搬送波CW(図9のCW参照)が一致しているか否かを判定する。そして、一致していない場合はパルス調整処理を終了する。一致している場合はステップS9へ進む。
ステップS9では、W相もしくはU相のオン・オフパルスPW1もしくはPU1のどちらかのエッジを所定時間(例えば0.5ないし1マイクロ秒程度)後ろにシフトして遅延させる。ここで、パルスエッジのシフト(遅延)時間は、同時スイッチングによるノイズの重畳を回避し、かつ、電力変換装置の出力電圧値に影響が出ない範囲とする。
図9から明らかなように、例えばU相とV相の電圧指令Vu,Vvが一致している場合、W相の電圧指令値VwがU相(又はV相)の電圧指令値Vu(又はVv)と一致することはない。したがって、図2のステップS3でパルスエッジをシフトする処理をした場合、ステップS4,ステップS7の判定は、ともに「N(一致しない)」となって、パルス調整処理を終了することになる。
この図2において、ステップS1、S4、S7の処理が電圧指令値一致検出部14aに対応し、ステップS2、S5及びS8の処理が指令値・搬送波一致検出部に対応し、ステップS3、S6及びS9の処理が状態変化遅延部14cに対応している。
タイミング調整回路14では、このようにしてパルスの調整処理を行なって、パルス分配回路13から入力されたオン・オフパルスPU1,PV1,PW1,PX1,PY1,PZ1を、パルスエッジを調整したオン・オフパルスPU2,PV2,PW2,PX2,PY2,PZ2として出力する。
このように、上記第1の実施形態では、3相を例にとると、異なる2つの第i相及び第j相(iはU,V,W、jはV,W,U)の電圧指令値Vi及びVjが一致するか否かを検出し、両者が一致しているときに、電圧指令値Vi又はVjと搬送波CWのレベルとが一致するか否かを判定し、両者が一致しているときに、前述した図9の(A)又は(B)のように第i相及び第j相のオン・オフパルスPi1,Pj1のオンからオフへの立下がりエッジ、オフからオンへの立上がりエッジが一致するものと判定し、すなわち状態変化が同時に発生したものと判断することができる。そして、オン・オフパルスPi1又はPj1のエッジを後方へシフトさせて状態変化を遅延させる。このため、電力変換装置の複数相のパワー半導体スイッチ素子が同時にオンまたはオフすることを回避し、電磁ノイズの発生を抑制することができる。
なお、上記の例では、ハード的に電圧指令値である正弦波とキャリア波を比較してPWM変調を行ったが、ソフトウェア的に電圧ベクトルの切り替わりを監視することで同時スイッチングを避けるように、スイッチングのタイミングを調整することが可能である。
次に、本発明の第2の実施形態を図4〜図6について説明する。
この第2の実施形態は、パルス分配回路13から出力されるオン・オフパルスPU1,PV1,PW1,PX1,PY1,PZ1の状態変化が一致するか否かを直接検出するようにしたものである。
すなわち、第2の実施形態では、図4に示すようにタイミング調整回路14にパルス分配回路13から出力されるオン・オフパルスPU1,PV1,PW1,PX1,PY1,PZ1のみが入力されている。
このタイミング調整回路14は、状態変化検出部15と遅延出力部16とを備えている。状態変化検出部15は、パルス分配回路13から入力されたオン・オフパルスPU1,PV1,PW1,PX1,PY1,PZ1のオンからオフへ又はオフからオンへの状態変化が生じたか否かを検出し、状態変化を生じたパルス数を計数する。遅延出力回路16は、状態変化検出部で状態変化が一致するオン・オフパルスが検出されたときに、検出されたオン・オフパルスの何れかを前述したシフト(遅延)時間分遅延させて出力する。
そして、タイミング調整回路14では、まず、図5に示すパルス調整処理を所定時間(例えば1マイクロ秒)毎のタイマ割込処理として実行する。
このパルス調整処理では、まず、ステップS11で、パルス分配回路13から出力されるオン・オフパルスPU1,PV1,PW1,PX1,PY1,PZ1を読込む。
次いで、ステップS12に移行して、オン・オフパルスPU1について状態変化が生じたか否かを検出するパルスPU1状態変化検出処理を実行する。
このパルスPU1状態変化検出処理は、図6に示すように、まず、ステップS31で、オン・オフパルスPU1が前回の状態から状態変化したか否かを判定する。この状態変化の検出は、オン・オフパルスPU1の前回のタイマ割込時のオン・オフ状態を記憶しておき、オンからオフに変化したとき、又はオフからオンに変化したときに状態変化があったものと判断する。ステップS31の状態変化がなかったときにはそのままタイマ割込処理を終了して図5のステップS13へ移行する。
一方、ステップS31の判定結果が、オン・オフパルスPU1が状態変化したときには、ステップS32へ移行する。このステップS32では、状態変化がオフからオンへの移行であるかを判定し、オフからオンへの移行であるときには、ステップS33に移行する。
このステップS33では、オフからオンへの移行すなわち立上がりエッジを表す状態フラグFU1を“1”にセットしてからステップS34に移行する。
このステップS34では、状態変化を生じた回数を計数する変数Nを“1”だけインクリメントしてからタイマ割込処理を終了して前記図5のステップS13に移行する。
また、前記ステップS32の判定結果が、オンからオフへの状態変化ではなくオンからオフへの状態変化であるときには、ステップS35に移行して、オフへの移行すなわち立下がりエッジを表す状態フラグFU2を“1”にセットしてから前記ステップS34に移行して、変数Nを“1”だけインクリメントする。
また、図5に戻って、ステップS13では、オン・オフパルスPV1について状態変化があっか否かを検出する図6と同様のパルスPV1状態変化検出処理を実行してからステップS14に移行する。
このステップS14では、オン・オフパルスPW1について状態変化があっか否かを検出する図6と同様のパルスPW1状態変化検出処理を実行してからステップS15に移行する。
このステップS15では、オン・オフパルスPX1について状態変化があっか否かを検出する図6と同様のパルスPX1状態変化検出処理を実行してからステップS16に移行する。
このステップS16では、オン・オフパルスPY1について状態変化があっか否かを検出する図6と同様のパルスPY1状態変化検出処理を実行してからステップS17に移行する。
このステップS17では、オン・オフパルスPZ1について状態変化があっか否かを検出する図6と同様のパルスPZ1状態変化検出処理を実行してからステップS18に移行する。
このステップS18では、各状態変化検出処理でインクリメントされる変数Nが2であるか否かを判定し、変数Nが2未満であるときには、状態変化が一致するオン・オフパルスは存在しないものと判断してステップS22に移行する。このステップS22では、各状態変化検出処理における状態フラグFU1〜FZ2を“0”にリセットし、次いでステップS23に移行して、変数Nを“0”にクリアしてからタイマ割込処理を終了する。
一方、ステップS18の判定結果が、変数Nが“2”であるときには、同一タイミングで状態変化が一致しているオン・オフパルスが存在するものと判断して、ステップS24に移行する。
このステップS24では、オンからオフへ状態変化したオン・オフパルスすなわち立下がりエッジとなるオン・オフパルスが存在するか否か判定する。この判定は、“1”にセットされている状態フラグFk2(k=U,V,W,X,Y,Z)が存在するか否かを判定することにより行う。
このステップS24の判定結果が、“1”にセットされている状態フラグFk2が存在する場合には、ステップS25に移行して、“1”にセットされている状態フラグFk2が2つであるか否かを判定する。この判定結果が、“1”にセットされている状態フラグFk2が1個であるときにはステップS26に移行して、該当する状態フラグFk2に対応するオン・オフパルスPk1を遅延対象パルスPm1として設定してからステップS28に移行する。
また、ステップS25の判定結果が、“1”にセットされている状態フラグFk2が2つであるときには、ステップS27に移行して、2つの状態フラグFk2に対応する2つのオン・オフパルスから何れか1つを選択する。この選択条件としては例えばPU1に近いオン・オフパルスを選択し、選択したオン・オフパルスを遅延対象パルスPm1として設定してからステップS28に移行する。
ステップS28では、ステップS26又はS27で設定されている遅延対象パルスPm1とそのオン・オフ反転信号となるオン・オフパルスPn1を前述した所定シフト(遅延)時間だけ遅延させて出力する遅延出力処理を行ってから前記ステップS22に移行する。
また、ステップS24の判定結果が、“1”にセットされている状態フラグFk2が存在しないときには、“1”にセットされている状態フラグFk1が2つあるものと判断してステップS29に移行し、2つの状態フラグFk1に対応する2つのオン・オフパルスから何れか1つを選択する。この選択条件としては例えばPU1に近いオン・オフパルスを選択し、選択したオン・オフパルスを遅延対象パルスPm1として設定してから前記ステップS28に移行する。
この図5のパルス調整処理において、ステップS11〜S17の処理及び図6の処理が状態変化検出部15に対応し、ステップS18〜S29の処理が状態変化遅延部16に対応している。
この第2の実施形態によると、タイミング調整回路14で、パルス分配回路13から入力されるオン・オフパルスPU1,PV1,PW1,PX1,PY1,PZ1の状態変化を監視する。そして、異なる位相の2つのオン・オフパルスで同時に状態変化が生じたときに、何れか1つのオン・オフパルス例えばオンからオフに状態変化するオン・オフパルスすなわち立下がりエッジを有するオン・オフパルスが存在する場合には、このオンからオフに状態変化するオン・オフパルスを選択し、選択したオン・オフパルスとオン・オフが反転しているオン・オフパルスとについて遅延出力処理を行うので、インバータ回路で2つのIGBTが同時に状態変化することを確実に防止することができる。
このため、前述した第1の実施形態と同様に、電力変換装置の複数相のパワー半導体スイッチ素子が同時にオンまたはオフすることを回避し、電磁ノイズの発生を抑制することができる。
また、上記第2の実施形態によると、タイミング調整回路14で、パルス分配回路13から入力されるデッドタイムを考慮したオン・オフパルスに基づいて状態変化の一致を検出するので、複数相のパワー半導体スイッチが同時にオン又はオフすることをより確実に回避することができる。
なお、上記第2の実施形態においては、オンからオフに移行する状態変化すなわち立下がりエッジを有するオン・オフパルスを優先的に遅延出力処理する場合について説明したが、これに限定されるものではなく、オフからオンに移行する状態変化すなわち立上がりエッジを有するオン・オフパルスを優先的に遅延出力処理するようにしてもよい。
また、本説明では、入力されるパルスのオン・オフの立ち上り、立下りエッジを基準としてパルス幅の調整を行っているが、本発明の目的は、IGBTの同時スイッチングを回避するということである。したがって、IGBT自身のスイッチング時間、および内蔵されている駆動回路の伝達遅延時間が無視できない場合には、その遅延時間分を含めた上で立ち上がり、立下りエッジの一致すなわち状態変化を判断するようにしても良い。
また、パルスの遅延時間については、通常のIGBTなどのスイッチング時間は100ns程度であり、スイッチングの際に発生する上述の高周波共振電流の減衰時間は数us程度であるため、これの程度のパルスを調整することにより、電流が重畳することにより生じるノイズの増加を防止することができる。
さらに、上記実施形態では負荷の相数が3である場合について説明したが、これに限定されるものではなく、4相以上の負荷についても本発明を適用することができる。
1:直流電源
2:IPM
5:負荷としてのモータ
8,9,10:電圧指令回路
12:搬送波生成回路
11:比較器
13:パルス分配回路
14:タイミング調整回路
20,30:制御回路
200:樹脂製の容器
2a,2b:主端子
2c:制御端子

Claims (8)

  1. 複数のパワー半導体スイッチング素子を備えた電力変換装置の制御方法において、
    各パワー半導体スイッチング素子に入力されるオン・オフパルスの、状態変化をそれぞれ検出し、状態変化を検出したオン・オフパルスと他のオン・オフパルスの状態変化タイミングが一致した場合に、当該状態変化が一致したいずれか一方のパルスの状態変化を遅延させることを特徴とする電力変換装置の制御方法。
  2. 請求項1に記載の電力変換装置の制御方法において、
    前記複数のパワー半導体スイッチング素子はブリッジ接続されて電力変換回路を構成するものであって、
    前記電力変換回路の出力電圧を司る複数相の電圧指令値について異なる2つの相の電圧指令値が一致し、かつ、当該一致した電圧指令値と前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを生成するための搬送波のレベルとが一致している場合に、前記オン・オフパルスの状態変化タイミングが一致していると判断し、当該状態変化が一致したいずれか一方のオン・オフパルスの状態変化を遅延させることを特徴とする電力変換装置の制御方法。
  3. 請求項1または2に記載の電力変換装置の制御方法において、前記遅延出力するオン・オフパルスは、オフのパルスであることを特とする電力変換装置の制御方法。
  4. 請求項1または2に記載の電力変換装置の制御方法において、前記遅延出力するオン・オフパルスは、オンのパルスであることを特徴とする電力変換装置の制御方法。
  5. 複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路と、前記電力変換回路の出力電圧を司る各相の電圧指令値を出力する電圧指令回路と、前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを生成するため搬送波を出力する搬送波生成回路と、前記電圧指令値と前記搬送波とを比較した比較信号に基づいて前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを出力するパルス分配回路とを備えた電力変換装置において、
    前記電圧指令回路が出力する各相の電圧指令値と、前記搬送波と、前記パルス分配回路から出力される前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスとが入力され、前記電圧指令回路が出力する複数相の電圧指令値について異なる2つの相の電圧指令値が一致し、かつ、当該電圧指令値と前記搬送波とを比較して、当該電圧指令値と前記搬送波のレベルとが一致している場合に、前記オン・オフパルスの状態変化が一致していると判断し、当該状態変化が一致したいずれか一方のオン・オフパルスの状態変化を遅延させ、パルスエッジを調整したオン・オフ信号として、前記駆動回路へ出力するタイミング調整回路を備えたことを特徴とする電力変換装置。
  6. 請求項5に記載の電力変換装置において、
    前記タイミング調整回路は、異なる2つの相の電圧指令値を順次比較して電圧指令値の一致を検出する電圧指令値一致検出部と、該電圧指令値一致検出部で前記電圧指令値の一致を検出したときに、当該電圧指令値と前記搬送波のレベルとの一致を検出する指令値・搬送波一致検出部と、該指令値・搬送波一致検出部で前記電圧指令値と前記搬送波レベルの一致を検出したときに、該当する異なる相の一方に相当するオン・オフパルスの状態変化を遅延させる状態変化遅延部とを備えていることを特徴とする電力変換装置。
  7. 複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路と、前記電力変換回路の出力電圧を司る各相の電圧指令値を出力する電圧指令回路と、前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを生成するため搬送波を出力する搬送波生成回路と、前記電圧指令値と前記搬送波とを比較した比較信号に基づいて前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを出力するパルス分配回路とを備えた電力変換装置において、
    前記パルス分配回路から出力される前記各パワー半導体スイッチング素子に対するオン・オフパルスが2つずつ個別に入力され、入力された各オン・オフパルスの状態変化を個別に検出する複数の状態変化検出部と、各状態変化検出部で互いの状態変化が一致するオン・オフパルスが検出されたときに、検出されたオン・オフパルスの何れかの状態変化を遅延させる状態変化遅延部とを備えたことを特徴とする電力変換装置。
  8. 請求項5乃至7の何れか1項に記載の電力変換装置において、複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路とを1つのパッケージに格納してインテリジェントパワーモジュールとして構成したことを特徴とする電力変換装置。
JP2012534914A 2010-09-24 2011-08-24 電力変換装置およびその制御方法 Expired - Fee Related JP5617926B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010213223 2010-09-24
JP2010213223 2010-09-24
PCT/JP2011/004707 WO2012039094A1 (ja) 2010-09-24 2011-08-24 電力変換装置およびその制御方法

Publications (2)

Publication Number Publication Date
JPWO2012039094A1 JPWO2012039094A1 (ja) 2014-02-03
JP5617926B2 true JP5617926B2 (ja) 2014-11-05

Family

ID=45873599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012534914A Expired - Fee Related JP5617926B2 (ja) 2010-09-24 2011-08-24 電力変換装置およびその制御方法

Country Status (4)

Country Link
US (1) US9520807B2 (ja)
JP (1) JP5617926B2 (ja)
CN (1) CN103069707A (ja)
WO (1) WO2012039094A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013030956A1 (ja) * 2011-08-30 2013-03-07 三菱電機株式会社 半導体装置
JP5978745B2 (ja) * 2012-05-08 2016-08-24 株式会社豊田自動織機 インバータ装置及びインバータ装置の制御方法
EP2891240A1 (en) * 2012-08-28 2015-07-08 ABB Technology AG Controlling a modular converter in two stages
JP5652454B2 (ja) * 2012-09-28 2015-01-14 株式会社安川電機 電力変換装置
JP6107592B2 (ja) * 2013-10-18 2017-04-05 トヨタ自動車株式会社 インバータ制御装置
US9853544B2 (en) 2013-11-25 2017-12-26 Ford Global Technologies, Llc Switching overlap avoidance system for controlling power supply system
JP6295809B2 (ja) * 2014-04-28 2018-03-20 株式会社安川電機 電力変換装置、制御装置および電力変換装置の制御方法
JP6287636B2 (ja) * 2014-06-30 2018-03-07 株式会社デンソー 回転機の制御装置
US9634579B2 (en) * 2015-04-03 2017-04-25 Hamilton Sundstrand Corporation Systems and methods for controlling inverters
JP6350422B2 (ja) * 2015-07-08 2018-07-04 トヨタ自動車株式会社 電力変換装置
WO2018061433A1 (ja) 2016-09-29 2018-04-05 富士電機株式会社 インバータの制御方法、制御装置及びインバータ
JP6905669B2 (ja) * 2017-08-29 2021-07-21 株式会社ジェイテクト モータ制御装置
US10630165B2 (en) * 2017-09-08 2020-04-21 General Electric Company Systems and methods for synchronous power conversion
CN110112895A (zh) * 2019-06-04 2019-08-09 珠海格力电器股份有限公司 简单可靠的igbt自适应驱动电路、逆变器及空调
JP2022134404A (ja) * 2021-03-03 2022-09-15 株式会社Soken インバータの制御装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01234075A (ja) * 1988-03-12 1989-09-19 Rohm Co Ltd モータ駆動ic回路
JPH03270690A (ja) * 1990-03-19 1991-12-02 Hitachi Ltd Vvvf装置のゲートパルス監視装置
JP2002204581A (ja) * 2001-01-09 2002-07-19 Fuji Electric Co Ltd 電力用半導体モジュール
JP2008113494A (ja) * 2006-10-30 2008-05-15 Mitsubishi Electric Corp 3相pwm信号発生装置および3相電圧型インバータ装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882120A (en) * 1988-12-16 1989-11-21 Sundstrand Corporation DC content control for an inverter
US6324085B2 (en) * 1999-12-27 2001-11-27 Denso Corporation Power converter apparatus and related method
JP4328884B2 (ja) * 2003-07-24 2009-09-09 関西電力株式会社 インバータ装置
JP4873317B2 (ja) 2007-03-20 2012-02-08 株式会社安川電機 インバータ装置
JP4509134B2 (ja) * 2007-04-16 2010-07-21 株式会社日立製作所 電力変換装置とその制御方法
JP5252475B2 (ja) * 2007-11-06 2013-07-31 オムロンオートモーティブエレクトロニクス株式会社 多相電動機の制御装置
JP4884355B2 (ja) * 2007-11-26 2012-02-29 オムロンオートモーティブエレクトロニクス株式会社 多相電動機の制御装置
CN101762737A (zh) * 2009-11-09 2010-06-30 天津南大强芯半导体芯片设计有限公司 一种零伏电压检测电路及其检测方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01234075A (ja) * 1988-03-12 1989-09-19 Rohm Co Ltd モータ駆動ic回路
JPH03270690A (ja) * 1990-03-19 1991-12-02 Hitachi Ltd Vvvf装置のゲートパルス監視装置
JP2002204581A (ja) * 2001-01-09 2002-07-19 Fuji Electric Co Ltd 電力用半導体モジュール
JP2008113494A (ja) * 2006-10-30 2008-05-15 Mitsubishi Electric Corp 3相pwm信号発生装置および3相電圧型インバータ装置

Also Published As

Publication number Publication date
CN103069707A (zh) 2013-04-24
US20130155740A1 (en) 2013-06-20
WO2012039094A1 (ja) 2012-03-29
US9520807B2 (en) 2016-12-13
JPWO2012039094A1 (ja) 2014-02-03

Similar Documents

Publication Publication Date Title
JP5617926B2 (ja) 電力変換装置およびその制御方法
EP3657661B1 (en) Conversion circuit, control method, and power supply device
JP6206502B2 (ja) 電力変換装置及び電力変換方法
US9774246B2 (en) Three-phase current source rectifier for power supplies
US9130481B2 (en) Power converting appartatus
US9071166B2 (en) Power converter with surge voltage suppression
JP2010288415A (ja) 3レベル電力変換装置
JP2013055801A (ja) 電力変換装置
CA3039076C (en) Hybrid rectifier
Klumpner et al. A new cost-effective multi-drive solution based on a two-stage direct power electronic conversion topology
JP2015106945A (ja) 電流形電力変換装置
US8995152B2 (en) Inverter circuit
KR20140013863A (ko) 3-레벨 중성점 클램핑 다이오드 인버터 회로 및 이의 펄스폭 제어 방법
EP3396841A1 (en) Control circuit for controlling power conversion circuit, inverter apparatus including the control circuit, and interconnection inverter system including the inverter apparatus
US20130033911A1 (en) Power converting apparatus
JP2011120349A (ja) 3相インバータ装置
EP3958452A1 (en) Neutral-point-clamped three-level circuit and control method
Rizet et al. Efficiency improvement in soft-switching three-level converters for high power UPS
JP5920305B2 (ja) マトリクスコンバータ
JP7402009B2 (ja) Pwm制御インバータ
JP4780305B2 (ja) インバータ装置
Casadei et al. Experimental analysis of a matrix converter prototype based on new IGBT modules
WO2018133907A1 (en) Energy reset of a modular multilevel converter
JP2010183712A (ja) 電力変換器
Gui et al. A Simple Control to Reduce the Voltage Stress of Non-Conducting Switches in Three-Level ANPC Converter

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

R150 Certificate of patent or registration of utility model

Ref document number: 5617926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees