JP5617267B2 - 電源システム、及び、電源制御回路 - Google Patents

Description

本発明は、電源システム、及び、電源制御回路に関する。

サーバで採用される電源システムとして、ＡＣ／ＤＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ／Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ：交流／直流）電源であるＰＳＵ（Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｕｎｉｔ）を有する電源システムが多い。サーバは高信頼性を高く要求されてるため、電源システムは、冗長運転や二系統受電を採用しており、複数のＰＳＵを有している。

ここで、電源システムのＰＳＵでは、交流電源からの交流電圧を全波整流し、その全波整流電圧をトランスの１次巻電線へ供給した際に誘起される２次巻線の電圧を直流電圧に変換してサーバに必要な直流電圧を生成している。この際にサーバ用電源では周知の事実であるが、効率が悪化するために力率改善が行なわれている。力率改善を行なう回路は、ＰＳＵの入力側とトランスの間に設けられている。力率改善（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）回路がＰＳＵの入力側とトランスの間に電圧平滑用のキャパシタが設置されており、ＰＳＵのＡＣ起動時にＰＦＣ回路に印加した場合には、その平滑用キャパシタに大きな電流が瞬間的に流れるため、入力部に突入電流が発生する。

このようなＰＳＵを複数有する電源システムは、複数のＰＳＵを同時に起動させる場合は、各ＰＳＵに発生する突入電流のタイミングが重なるため、電源システムが有するＰＳＵの台数に比例して大きな突入電流を発生させる。例えば、電源システムは、通常時の消費電力が１．５ｋＶＡ（Ｋｉｒｏ Ｖｏｌｔ Ａｍｐｅｒｅ）であっても、電源システムの起動時に瞬間的に大きな突入電流が発生し、２ｋＶＡを超える電力を消費する場合がある。

このような場合に、電源システムに、入力停電時の動作保証のためにＵＰＳ（Ｕｎｉｎｔｅｒｒｕｐｔｉｂｌｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ）が設置されている場合があり、ＵＰＳには負荷機器の突入電流によるＵＰＳ保護のため、過電流保護機能を有している。ここで、ＵＰＳの過電流保護機能が働いた場合には、電源システムへの電力供給を遮断する。

このため、電源システムには、突入電流をカバーできる容量のＵＰＳが設置される。例えば、電源システムには、通常時の消費電力が１．５ｋＶＡの場合には、２ｋＶＡのＵＰＳでは突入電流の大きな機器では使用できず、３ｋＶＡまで電力をカバーできるＵＰＳが設置される。同様に、複数のＰＳＵを有する電源システムは大きな突入電流を発生させるので、大きな電流をカバーすることができるような容量の大きい分電盤に接続される。

特開２００１−１６９５４９号公報

しかしながら、上述した電源システムでは、大きな突入電流をカバーすることができる大きな容量のＵＰＳや大きな容量の分電盤を設置するので、電源システムの回路規模が大きくなるという問題があった。

本願に開示の技術は、上述した問題に鑑みてなされたものであって、電源システムの回路規模を大きくすることなく、突入電流が複数電源で重なることで多大になることを抑制する。

本願に開示の技術は、一つの態様によれば、外部から電力が供給された場合には、供給された電力の力率を改善する複数の力率改善回路を有する電源システムである。また、電源システムは、力率改善回路の動作開始を指示する起動信号を所定の時間間隔で各力率改善回路へ順次出力する時間差回路を有する。そして、電源システムは、時間差回路によって出力された起動信号を力率改善回路が取得した場合には、力率改善回路に外部から供給された電力を供給して起動するように制御する。

本願に開示の技術は、一つの様態によれば、電源システムの回路規模を大きくすることなく、突入電流が複数電源で重なることで多大になることを抑制する。

図１は、実施例１の電源システムを説明するための図である。 図２は、実施例２に係る電源システムを説明するための図である。 図３は、実施例２のＰＳＵとｏｎ／ｏｆｆ回路の動きを説明するための図である。 図４は、実施例２のｏｎ／ｏｆｆ回路を説明するための回路図である。 図５は、実施例２の電源システムの処理を説明するためのタイミングチャート図である。 図６は、実施例によらない電源システムを説明するためのタイミングチャート図である。 図７は、実施例によらない電源システム上で発生する突入電流を説明するための図である。 図８は、重なりあった突入電流を説明するための図である。 図９は、実施例２に係る電源システムの突入電流を説明するための図である。 図１０は、タイマＩＣを用いた遅延回路を説明するための図である。

以下に添付図面を参照して本願に係る電源システムについて説明する。

以下の実施例では、図１を用いて、電源システムの一例を説明する。図１は、実施例１に係る電源システムを説明するための図である。なお、電源システムは、複数の電源を有する。また、電源システムは、各電源に電力の力率を改善するための力率改善回路が設置され、電力を他の装置へ供給する。

図１に示すように、電源システム１は、複数の力率改善回路２〜４、時間差回路５、複数の制御回路６〜８を有する。制御回路は、それぞれいずれか１つの力率改善回路に対応する。また、電源システム１は、電源システムに電力を供給する外部電源９と接続されている。各力率改善回路２〜４は、外部から供給された電力の力率を改善する。時間差回路５は、力率改善回路２〜４の動作開始を指示する起動信号を所定の時間間隔で時間差をつけて、各力率改善回路２〜４へ順次出力する。

制御回路６は、時間差回路５から出力された起動信号を力率改善回路２が取得した場合に、外部電源９から供給された電力を力率改善回路２に供給して力率改善回路２を起動するように制御する。制御回路７は、時間差回路５から出力された起動信号を力率改善回路３が取得した場合に、外部電源９から供給された電力を力率改善回路３に供給して力率改善回路２を起動するように制御する。制御回路８は、時間差回路５から出力された起動信号を力率改善回路４が取得した場合には、外部電源９から供給された電力を力率改善回路４に供給して起動するように制御する。

このため、実施例１の電源システム１は、各力率改善回路２〜４に電力が供給されるタイミングをずらすことができるので、各力率改善回路２〜４に突入電流が生じるタイミングをずらす結果、電源システム１で発生する突入電流が多大になることを抑制する。また、実施例１の電源システム１では発生する突入電流が実質的に力率改善回路１台分に抑えることができ、突入電流をカバーする無停電電源装置や分電盤を設置するとしても力率改善回路１台分の突入電流をカバーする無停電電源装置や分電盤を設置すればよいので、回路規模を抑えることができる。

以下の実施例２では電源システムの構成、及び、処理の流れを説明する。

まず、図２を用いて、実施例２に係る電源システムを説明する。図２は、実施例２に係る電源システムを説明するための図である。ここで、図２の電源システムは、複数のＰＳＵ（Power Supply Unit）を有し、各々のＰＳＵ内で力率改善をしている。

図２に示す例では、電源システム１０は、４台のＰＳＵ１１〜１４、ＭＢ（Mother Board）３５、ＣＰＵ（Central Processing Unit）４４、Ｉ／Ｏ（Input/Output）４５、ＦＡＮ４６、ＭＭＢ(Manege Ment Board)４７、配線用差込接続器４８を有する。ＭＢ３５は、ＰＳＵ１１〜１４、ＣＰＵ４３、Ｉ／Ｏ４４、ＦＡＮ４５と接続される。ＭＢ３５は、ｏｎ／ｏｆｆ回路３６〜３９を有する。各ｏｎ／ｏｆｆ回路３６〜３９は、それぞれ各ＰＳＵ１１〜１４と接続される。それぞれのｏｎ／ｏｆｆ回路３６〜３９は、いずれかのＰＳＵ１１〜１４と対応している。

ＭＭＢ４７は、電源システム１０が有する各部を制御する。ＣＰＵ４４は、計算演算処理をする。Ｉ／Ｏ４５は、ＨＤＤなどの媒体を使用可能とする。ＦＡＮ４６は、電源システム１０全体の冷却を行う。配線用差込接続器４８は、電源システム１０が有する各ＰＳＵ１１〜１４に電力を供給する。ＭＢ３５は、ＰＳＵ１１〜１４の出力電圧をＣＰＵ４４、Ｉ/Ｏ４５、ＦＡＮ４６、ＭＭＢ４７に供給する。

ＰＳＵ１１は、入力回路部に供給された電力の力率を改善する力率改善回路を有する。また、ＰＳＵ１１は、ｏｎ／ｏｆｆ回路３６から出力された電源の投入信号を受信した場合に、力率改善回路を起動して電力を供給するように制御する制御回路を有する。また、ＰＳＵ１１は、配線用差込接続器４８から電力が供給された場合には、図４で後述するように、ｏｎ／ｏｆｆ回路３６に対して、所定の閾値よりも高い電圧ＡＣ＿ＯＫをＰＳＵ１１が起動したことを示す信号として印加する。ここで、所定の閾値とは、後述するＦＥＴをオンさせるために必要な電圧値を言う。

ＰＳＵ１２は、ＰＳＵ１１と同様に、外部から供給された電力の力率を改善する複数の力率改善回路を有する。また、ＰＳＵ１２は、ｏｎ／ｏｆｆ回路３７によって出力された起動信号を力率改善回路が取得した場合には、力率改善回路に外部から供給された電力を供給して起動するように制御する制御回路を有する。また、ＰＳＵ１２は、ＰＳＵ１１と同様に、配線用差込接続器４８から電力が供給された場合には、図４で後述するように、ｏｎ／ｏｆｆ回路３７に対して、所定の閾値よりも高い電圧ＡＣ＿ＯＫをＰＳＵ１２が起動したことを示す信号として印加する。

ＰＳＵ１３は、ＰＳＵ１１と同様に、外部から供給された電力の力率を改善する複数の力率改善回路を有する。また、ＰＳＵ１３は、ｏｎ／ｏｆｆ回路３８によって出力された起動信号を力率改善回路が取得した場合には、力率改善回路に外部から供給された電力を供給して起動するように制御する制御回路を有する。また、ＰＳＵ１３は、ＰＳＵ１１と同様に、配線用差込接続器４８から電力が供給された場合には、図４で後述するように、ｏｎ／ｏｆｆ回路３８に対して、所定の閾値よりも高い電圧ＡＣ＿ＯＫをＰＳＵ１３が起動したことを示す信号として印加する。

ＰＳＵ１４は、ＰＳＵ１１と同様に、外部から供給された電力の力率を改善する複数の力率改善回路を有する。また、ＰＳＵ１４は、ｏｎ／ｏｆｆ回路３９によって出力された起動信号を力率改善回路が取得した場合には、力率改善回路に外部から供給された電力を供給して起動するように制御する制御回路を有する。また、ＰＳＵ１４は、ＰＳＵ１１と同様に、配線用差込接続器４８から電力が供給された場合には、図４で後述するように、ｏｎ／ｏｆｆ回路３９に対して、所定の閾値よりも高い電圧ＡＣ＿ＯＫをＰＳＵ１４が起動したことを示す信号として印加する。なお、各ＰＳＵ１１〜ＰＳＵ１４は、同様の構成を有し、同様の機能を発揮するものとする。

以下、図３を用いて、各ＰＳＵ１１〜１４を具体的に説明する。図３は、ＰＳＵとｏｎ／ｏｆｆ回路の動きを説明するための図である。図３に示す例では、ＰＳＵ１１は、ＦＩＬ（Filter）回路１５、ＰＦＣ（Power Factor Correction）回路１６、トランス１８、ＤＣ／ＤＣ（Direct Current）変換回路１９を有する。また、ＰＦＣ回路１６は、スイッチ１７を有する。ＰＳＵ１１は、ｏｎ／ｏｆｆ回路３６に接続される。他のＰＳＵ１２〜１４も、それぞれ対応するｏｎ／ｏｆｆ回路３７〜３９と接続される。

ＦＩＬ回路１５は、外部供給電源のノイズを除去するためのフィルタ回路（濾波器）である。具体的には、ＦＩＬ回路１５は、配線用差込接続器４８から供給された電源をノイズ除去し、安定した入力電源をＰＦＣ回路１６へ伝達する。

ＰＦＣ回路１６は、外部から供給された電力の力率を改善する力率改善回路である。具体的には、ＰＦＣ回路１６は、後述するｏｎ／ｏｆｆ回路３６からＰＦＣ回路１６の動作開始を指示する起動信号を取得した場合には、ＦＩＬ回路１５から送信された電流を後述するスイッチ１７を介して取得する。

ＰＦＣ回路１６は、電流をスイッチ１７を介して取得した場合には、取得した電流の電流波形を電圧波形と同位相の正弦波に近づけることで、力率を改善する。その後、ＰＦＣ回路１６は、力率を改善した電流を平滑用キャパシタを介してトランス１８に伝達する。

スイッチ１７は、ｏｎ／ｏｆｆ回路３６から出力された起動信号に基づいてそのオン／オフが切り替えられ、オンとなった場合にはＰＦＣ回路１６に外部から供給された電力を供給してＰＦＣ回路１６を起動するように制御する制御回路である。具体的には、スイッチ１７は、ｏｎ／ｏｆｆ回路３６から後述するＰＳ＿ＯＮを継続的に取得する。

また、スイッチ１７は、起動信号として、ＰＳ＿ＯＮがＨｉｇｈ状態からＬｏｗ状態に遷移した場合には、オンに切り替わり、ＦＩＬ回路１５から伝達される電流をＰＦＣ回路１６に伝送する。つまり、スイッチ１７は、ＰＳ＿ＯＮがＨｉｇｈ状態からＬｏｗ状態に遷移した場合には、ＦＩＬ回路１５とＰＦＣ回路１６との接続を結線させ、ＦＩＬ回路１５から伝送される電流をＰＦＣ回路１６へ伝達する。

ここで、スイッチ１７がＦＩＬ回路１５とＰＦＣ回路１６とを結線させた場合には、ＰＦＣ回路１６、及び平滑用キャパシタに電圧が印加されるため、ＰＦＣ回路１６に突入電流が発生する。ｏｎ／ｏｆｆ回路３６は、入力する起動信号に基づいてスイッチ１７がＦＩＬ回路１５とＰＦＣ回路１６とを結線させるタイミングを制御することで、突入電流が生じるタイミングを制御する。

トランス１８は変圧器である。具体的には、トランス１８は、ＰＦＣ回路１３から電流を平滑用キャパシタを介して取得した電流に対応する電圧を所定の電圧へ変圧する。そして、トランス１８は、変圧された電圧に対応する電流を、ＤＣ／ＤＣ変換回路１９へ送信する。

ＤＣ／ＤＣ変換回路１９は、供給された電圧の変圧を行う回路である。具体的には、ＤＣ／ＤＣ変換回路１９は、変圧された電圧に対応する電流をトランス１８から取得する。そして、ＤＣ／ＤＣ変換回路１９は、後述する起動信号をｏｎ／ｏｆｆ回路３６から取得した場合には、取得した電流を交流から直流へ変換し、変換された直流電流を所定の電圧に対応する電流へと変換する。例えば、ＤＣ／ＤＣ変換回路１９は、入力電圧２００ＶからＰＦＣ回路で３８０ＶＤＣに昇圧したものを１２ＶＤＣに変換する。

各ＰＳＵ１２〜１３は、ＰＳＵ１１と同様の構成を有する。具体的には、各ＰＳＵ１２〜１３は、ＰＳＵ１１と同様に、ＦＩＬ回路、ＰＦＣ回路、スイッチ、平滑用キャパシタ、トランス、ＤＣ／ＤＣ変換を有し、ＰＳＵ１１と同様の機能を発揮する。なお、ＰＳＵ１２〜１３については、図示を省略した。また、ＰＳＵ１４は、ＰＳＵ１１と同様に、ＦＩＬ回路３０、ＰＦＣ回路３１、スイッチ３２、平滑用キャパシタ２１、トランス３３、ＤＣ／ＤＣ変換回路３４を有し、ＰＳＵ１１と同様の機能を発揮する。

ＭＢ３５は、各ＰＦＣ回路の動作開始を指示する起動信号を対応するＰＳＵに出力する、複数のｏｎ／ｏｆｆ回路３６〜３９を有する。各ｏｎ／ｏｆｆ回路３６〜３９には信号を出力する時差を設定する時差投入回路４０〜４３が設けられており、ＭＢ３５は、各ＰＦＣ回路の動作開始を指示する起動信号を所定の時間間隔で各ＰＦＣ回路へ順次出力する。また、ＭＢ３５は、各ＰＦＣ回路に電力が供給された際に発生する突入電流が発生してから収束するまでの時間よりも長い時間間隔で、起動信号を各ＰＦＣ回路に順次出力する。また、ＭＢ３５は、各ＰＦＣ回路の動作開始を指示する起動信号を順次出力すると同時に、各ＤＣ／ＤＣ変換回路の動作開始を指示する起動信号を出力する。

各ｏｎ／ｏｆｆ回路３６〜３９は、それぞれ時差投入回路４０〜４３を有する。各時差投入回路４０〜４３には、それぞれ容量の異なるキャパシタが設けられており、各ＰＳＵ１１〜１４に電力が供給されると同時に、各キャパシタに電圧が印加される。また、各時差投入回路４０〜４３には、出力用のトランジスタが接続されており、電圧が印加されたキャパシタの電圧変化に応じて、トランジスタのｏｎ／ｏｆｆが制御され、起動信号が各ｏｎ／ｏｆｆ回路３６〜３９から出力される。各時差投入回路４０〜４３のキャパシタ容量が異なるため、各ｏｎ／ｏｆｆ回路３６〜３９は、各ｏｎ／ｏｆｆ回路３６〜３９が対応するＰＦＣ回路に対して異なるタイミングで起動信号を順次出力する。

以下の説明では、ｏｎ／ｏｆｆ回路３６について具体的な説明を行い、他のｏｎ／ｏｆｆ回路３７〜３９についての詳しい説明は省略する。

ｏｎ／ｏｆｆ回路３６は、ＰＦＣ回路１６の動作開始を指示する起動信号をＰＦＣ回路１６へ出力する。ここで、ｏｎ／ｏｆｆ回路３６は、時差投入回路４０のキャパシタに電圧を印加し、キャパシタの電圧の変化に応じて、ＰＦＣ回路１６の動作開始を指示する起動信号をＰＦＣ回路１６へ出力する。

ここで、図４を用いて、ｏｎ／ｏｆｆ回路３６の回路、及び、動作を具体的に説明する。図４は、ｏｎ／ｏｆｆ回路を説明するための図である。ここで、図４に示す例では、図４中範囲ＡがＰＳＵ１１に設置された回路部分であり、図４中範囲Ｂがｏｎ／ｏｆｆ回路が有する回路部分である。まず、ｏｎ／ｏｆｆ回路３６は、ＰＳＵ１１に電力が供給された場合には、範囲Ａに図示されたトランジスタをオンとなるため、ＰＳＵ１１から所定の閾値よりも高い電圧ＡＣ＿ＯＫを印加される（図４中（１）参照）。

ここで、ｏｎ／ｏｆｆ回路３６は、印加されるＡＣ＿ＯＫを用いて、時差投入回路４０が有するキャパシタＣｄを充電する（図４中（２）参照）。また、ｏｎ／ｏｆｆ回路３６は、図４中Ｑ１にＡＣ＿ＯＫを印加する。つまり、ｏｎ／ｏｆｆ回路３６は、図４中Ｑ１に示すＦＥＴのゲート電圧として、ＦＥＴをオンさせるために必要な電圧値よりも高いＨｉ（Ｈｉｇｈｔ）状態の電圧ＡＣ＿ＯＫを印加する（図４中（３）参照）。このため、Ｑ１がオンとなり、ｏｎ／ｏｆｆ回路３６に流れるＰＳ＿ＯＮがＨｉ状態となる（図４中（４）参照）。

その後、キャパシタＣｄが満充電状態となった場合には、時差投入回路４０からＦＥＴに電流が流れなくなり、Ｑ１のゲートに印加される電圧が所定の閾値よりも低いＬｏｗ状態となる（図４中（５）参照）。すると、Ｑ１がオフとなるので、ｏｎ／ｏｆｆ回路３６では、ＰＳ＿ＯＮがＨｉ状態からＬｏｗ状態に遷移する（図４中（６）参照）。

ここで、上述したように、スイッチ１７は、ＰＳ＿ＯＮがＨｉｇｈ状態からＬｏｗ状態に遷移した場合には、ＦＩＬ回路１５とＰＦＣ回路１６とを結線させる。このため、ｏｎ／ｏｆｆ回路３６は、起動信号として、ＰＳ＿ＯＮをＨｉｇｈ状態からＬｏｗ状態に遷移させることで、ＦＩＬ回路１５とＰＦＣ回路１６とをスイッチ１７に結線させ、ＰＦＣ回路１６を起動させることができる。

このように、ｏｎ／ｏｆｆ回路３６は、時差投入回路４０が有するキャパシタＣｄに電圧を印加する。そして、ｏｎ／ｏｆｆ回路３６は、キャパシタＣｄの容量に応じたタイミングでＰＳ＿ＯＮをＨｉ状態からＬｏｗ状態へ遷移させることで、ＰＦＣ回路１６を起動させる。

つまり、ｏｎ／ｏｆｆ回路３６は、電源システム１０が起動してから、時差投入回路４０が有するキャパシタＣｄが充電しきるまでの間、ＰＦＣ回路１６の動作開始を指示せずに、待機する。そして、ｏｎ／ｏｆｆ回路３６は、時差投入回路４０が有するキャパシタＣｄが充電しきった場合には、出力される起動信号として、ＰＳ＿ＯＮをＨｉｇｈ状態からＬｏｗ状態に遷移させ、ＰＦＣ回路１６の動作を開始させる。

例えば、ｏｎ／ｏｆｆ回路３６は、時差投入回路４０のキャパシタＣｄの容量が０．１μＦ（マイクロファラド）である場合には、ＰＦＣ回路１６に対する起動信号として、電源システム１０の起動後、数ｍｓ（ミリセカンド）ほどで起動信号を出力する。つまり、ｏｎ／ｏｆｆ回路３６は、電源システム１０の起動後、数ｍｓほどで、ＰＳ＿ＯＮをＨｉｇｈ状態からＬｏｗ状態に遷移させる。

ｏｎ／ｏｆｆ回路３７は、ｏｎ／ｏｆｆ回路３６と同様に、ＰＦＣ回路２１の動作開始を指示する起動信号をＰＦＣ回路２１へ出力する。ここで、ｏｎ／ｏｆｆ回路３７は、ＰＦＣ回路２１と対応する容量のキャパシタを有し、キャパシタに電圧を印加し、電圧の変化に応じて、ＰＦＣ回路２１の動作開始を指示する起動信号をＰＦＣ回路２１へ出力する。

例えば、ｏｎ／ｏｆｆ回路３７の時差投入回路４１のキャパシタＣｄの容量が４０μＦである場合には、ｏｎ/ｏｆｆ回路３６が起動信号を出力してから２４５ｍｓ経過後にＰＦＣ回路２１の動作開始を指示する起動信号を出力する。つまり、ｏｎ／ｏｆｆ回路３７は、ｏｎ/ｏｆｆ回路３６がＰＳ＿ＯＮをＨｉｇｈ状態からＬｏｗ状態に遷移させてから２４５ｍｓ経過後に、ＰＳ＿ＯＮをＨｉｇｈ状態からＬｏｗ状態に遷移させる。

ｏｎ／ｏｆｆ回路３８は、ｏｎ／ｏｆｆ回路３６と同様に、ＰＦＣ回路２５の動作開始を指示する起動信号をＰＦＣ回路２５へ出力する。

例えば、ｏｎ／ｏｆｆ回路３８の時差投入回路４２のキャパシタＣｄの容量が８７μＦである場合には、ｏｎ/ｏｆｆ回路３７がＰＦＣ回路２１の動作開始を指示する起動信号を出力してから２４５ｍｓ経過後にＰＦＣ回路２６の動作開始を指示する起動信号を出力する。つまり、ｏｎ／ｏｆｆ回路３８は、ｏｎ/ｏｆｆ回路３７がＰＳ＿ＯＮをＨｉｇｈ状態からＬｏｗ状態に遷移させてから２４５ｍｓ経過後に、ＰＳ＿ＯＮをＨｉｇｈ状態からＬｏｗ状態に遷移させる。

ｏｎ／ｏｆｆ回路３９は、ｏｎ／ｏｆｆ回路３６と同様に、ＰＦＣ回路３１の動作開始を指示する起動信号をＰＦＣ回路３１へ出力する。例えば、ｏｎ／ｏｆｆ回路３９の時差投入回路４３のキャパシタＣｄの容量が１１４μＦである場合には、ｏｎ/ｏｆｆ回路３８が起動信号を出力してから２４５ｍｓ経過後にＰＦＣ回路３１の動作開始を指示する起動信号を出力する。つまり、ｏｎ／ｏｆｆ回路３９は、ｏｎ/ｏｆｆ回路３８がＰＳ＿ＯＮをＨｉｇｈ状態からＬｏｗ状態に遷移させてから２４５ｍｓ経過後に、ＰＳ＿ＯＮをＨｉｇｈ状態からＬｏｗ状態に遷移させる。

上述したように、各ｏｎ／ｏｆｆ回路３６〜３９の時差投入回路４０〜４３は、各ＰＦＣ回路に起動信号を出力するタイミングに対応する容量のキャパシタを有する。そして、各ｏｎ／ｏｆｆ回路３６〜３９は、各ＰＳＵ１１〜１４に電力が供給された場合には、それぞれの時差投入回路４０〜４３のキャパシタに対して、電圧の印加を同時に開始する。

各時差投入回路４０〜４３のキャパシタ容量は互いに異なるため、各ｏｎ／ｏｆｆ回路３６〜３９は、それぞれ異なるタイミングで、各ＰＦＣ回路１９〜３１の動作開始を指示する起動信号を出力する。結果として、各ｏｎ／ｏｆｆ回路３６〜３９の各時差投入回路４０〜４３が有するキャパシタの容量を変えることで、ＭＢ３５は各ＰＦＣ回路１９〜３１が起動する時間をそれぞれ変えることができる。

ＭＢ３５は、各時差投入回路４０〜４３が有するキャパシタの容量を適切に定めることで、各ＰＦＣ回路１９〜３１に突入電流が発生するタイミングをずらすことができる。また、ＭＢ３５は、各ＰＦＣ回路１９〜３１に突入電流が発生するタイミングをずらすことで、電源システム１０の起動時に生じる突入電流を、ＰＳＵ１台分に抑えることができる。

例えば、ＭＢ３５は、各時差投入回路４０〜４３が有するキャパシタの容量を、それぞれ０．１μＦ、４０μＦ、８７μＦ、１１４μＦとした場合には、各ＰＦＣ回路１６〜３１が起動するタイミングを２４５ｍｓづつずらすことができる。通常、突入電流は、ＰＦＣ回路が起動してから１００ｍｓ程度で収束する。このため、ＰＦＣ回路の起動タイミングを２４５ｍｓずつずらすことで、ＭＢ３５は、電源システム１０の起動時に一時に生じる突入電流を、ＰＳＵ１台分に抑えることができる。

また、ＭＢ３５は、電源システム１０が起動した際に、各ＰＳＵ１１〜１４から印加されるＡＣ＿ＯＫを用いて、各時差投入回路４０〜４３が有するキャパシタの充電を行う回路構成を有する。このため、ＭＢ３５は、電源システム１０の起動と連動して、各ＰＦＣ回路１６〜３１を順次起動させることができる。

例えば、各ＦＩＬ回路１５、３０、各ＰＦＣ回路１６、３１、各スイッチ１７、３２、各ＤＣ／ＤＣ変換回路１９、３４、ＭＢ３５、各ｏｎ／ｏｆｆ回路３６〜３９、各時差投入回路４０〜４３、ＣＰＵ４４とは、電子回路である。ここで、電子回路の例として、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ （Field Programmable Gate Array）などの集積回路、またはＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）などを適用する。

また、Ｉ／Ｏ４５は、ＨＤＤやＰＣＩカードを使用するためのユニットである。また、ＦＡＮ４６は、電源システム１０全体の冷却を行う冷却ファンである。電源システムの冷却機構としては例えば、冷却ファンだけではなく、水冷の冷却装置等を適用することもできる。

次に、図５を用いて、電源システム１０が各ＰＳＵ１１〜１４の各ＰＦＣ回路１６〜３１を起動させる処理のタイミングについて説明する。図５は、実施例２の電源システムの処理を説明するためのタイミングチャート図である。

ここで、図５の入力電圧とは、配線用差込接続器４８から電源システム１０に印加される電圧である。図５の入力電流とは、電源システム１０に流れる電流であり、各ＰＳＵ１１〜１４に発生する突入電流も、入力電流として取得される。また、図５の出力電圧とは、電源システム１０が出力する電圧である。

図５に示す例では、各ＰＳＵ１１〜１４から各ｏｎ／ｏｆｆ回路３６〜３９に印加されるＡＣ＿ＯＫの状態、及び、ＰＳ＿ＯＮの状態を示す。また、図５中αに示す例では、最初の入力電流として、電源システム１０の起動時に各ＰＦＣ回路１６〜３１以外で生じた突入電流を示す。

まず、電源システム１０が起動した場合には、配線用差込接続器４８から２００Ｖの電圧を印加される。次に、電源システム１０は、各ＰＳＵ１１〜１４のＡＣ＿ＯＫを所定の閾値よりも高いＨｉ状態に遷移させる。すると、各ＰＳＵ１１〜１４のＰＳ＿ＯＮがＬｏｗ状態からＨｉ状態へと遷移する。

次に、電源システム１０は、ＰＳＵ１１に対応するｏｎ／ｏｆｆ回路３６の時差投入回路を構成するキャパシタが充電され、ＰＳＵ１１のＰＳ＿ＯＮがＨｉ状態からＬｏｗ状態へ遷移した場合には、ＰＳＵ１１のＰＦＣ回路１６を起動させる。このタイミングでは、他のＰＳＵ１２〜１４に対応するＰＳ＿ＯＮはＨｉ状態のため、ＰＳＵ１２〜１４は起動していない。このため、図５中Ａに示すように、ＰＳＵ１１の突入電流のみが発生する。

その後、図５中Ｂに示すように、ＰＳＵ１１のＰＳ＿ＯＮがＬｏｗ状態へ遷移してから２４５ｍｓ後に、ＰＳＵ１２に対応するｏｎ／ｏｆｆ回路３７の時差投入回路を構成するキャパシタが充電され、ＰＳＵ１２のＰＳ＿ＯＮがＨｉ状態からＬｏｗ状態へ遷移する。そこで、電源システム１０は、ＰＳＵ１２のＰＦＣ回路２１を起動させる。このため、図５中Ｃに示すように、ＰＳＵ１２の突入電流のみが発生する。この状態では、ＰＳＵ１１はすでに起動済みであり、またＰＳＵ１３、１４はまだ起動していない。

以下、同様に、電源システム１０は、ＰＳＵ１２のＰＳ＿ＯＮがＬｏｗ状態へ遷移してから２４５ｍｓ後にＰＳＵ１３のＰＦＣ回路２６を起動させる（図５中Ｄ）。このため、図５中Ｅに示すように、ＰＳＵ１３の突入電流のみが発生する。また、電源システム１０は、ＰＳＵ１３のＰＳ＿ＯＮがＬｏｗ状態へ遷移してから２４５ｍｓ後に、ＰＳＵ１４のＰＦＣ回路３１を起動させる（図５中Ｆ）。このため、図５中Ｇに示すように、ＰＳＵ１４の突入電流のみが発生する。

このように、電源システム１０は、各ＰＳＵ１１〜１４の突入電流が発生してから収束するまでの時間よりも長い時間間隔で時間差をつけて、各ＰＳＵ１１〜１４の各ＰＦＣ回路１６〜３１を順次起動させる。このため、電源システム１０は、各ＰＳＵ１１〜１４の突入電流が重ならないように各ＰＳＵ１１〜１４を起動することができる。結果として、電源システム１０は、大きな突入電流を流すことなく、各ＰＳＵ１１〜１４を起動することができる。

次に、図面を用いて、実施例によらない電源システムで発生する突入電流と、実施例の電源システム１０で発生する突入電流について説明する。以下の説明では、実施例によらない電源システムは、４台のＰＳＵ＃０〜＃３を有するものとする。

まず、図６を用いて、実施例によらない電源システムの処理の流れについて説明する。図６は、実施例によらない電源システムを説明するタイミングチャート図である。図７は、実施形態によらない電源システム上で発生する突入電流を説明するための図である。また、図８は、図７に示す電源システムで発生する、重なりあった突入電流を説明するための図である。

図６に示す例では、各ＰＳＵ＃０〜＃３に対応するＰＳ＿ＯＮはＩのタイミングで同時にＬｏｗとなる。従って、図６の電源システムは、図示Ｉのタイミングで各ＰＳＵ＃０〜＃３を同時に起動させるため、各ＰＳＵ＃０〜＃３が有するＰＦＣ回路に対して同時に突入電流が発生する。このため、図６の電源システムは、各ＰＳＵ＃０〜＃３の突入電流を重ねてしまい、大きな突入電流を発生させてしまう。

つまり、図７に示す電源システムは、各ＰＳＵ＃０〜＃３の各ＰＦＣ回路に対して同時に電圧を印加するので、各ＰＳＵ＃０〜＃３の突入電流が同時に発生させてしまう結果、大きな突入電流を発生させる。このため、図８中Ｊに示すように、図７の電源システムは、起動後に、大きな入力電流が発生する。

図９は、実施例２に係る電源システムの突入電流を説明するための図である。実施例２による電源システム１０は、図９に示すように、ＰＦＣ回路１６を起動させる起動信号とＰＦＣ回路２１を起動させる起動信号との間に、２４５ｍｓの遅延時間が存在する。ＰＦＣ回路１６では、図示Ｋのタイミングで突入電流が生じる。一方、ＰＦＣ回路２１では、図示Ｌのタイミングで突入電流が生じる。このため、図９中Ｋ及び図９中Ｌに示すように、電源システム１０は、突入電流が異なるタイミングで発生するように各ＰＦＣ回路を起動させるので、ＰＦＣ回路の起動時に生じる突入電流をＰＳＵ１台分に抑えることができる。

[実施例２の効果]
上述したように、実施例２の電源システム１０は、各ＰＦＣ回路１３〜３１の動作開始を指示する起動信号を取得した場合には、対応するＰＦＣ回路１３〜３１に外部から供給された電力を供給して起動するように制御するスイッチ１７〜３２を有する。そして、電源システム１０は、各ＰＦＣ回路１６〜３１の動作開始を指示する起動信号を所定の時間間隔でずらして各ＰＦＣ回路１６〜３１へ順次出力するＭＢ３５を有する。

このため、電源システム１０は、各ＰＦＣ回路１６〜３１に突入電流が発生するタイミングをずらして、各ＰＳＵ１１〜１４を起動させることができるため、電源システム１０が起動する際に発生する突入電流が複数電源で重なることで多大になることを抑制する。また、電源システム１０は、大きな突入電流をカバーすることができるＵＰＳ及び分電盤を不要とし、電源システムの回路規模を抑えることができる。

ＭＢ３５では、ＰＦＣ回路１６〜３１が起動された際に発生する突入電流が発生してから収束するよりも長い時間間隔で、各ＰＦＣ回路１６〜３１の動作開始を指示する起動信号を所定の時間間隔で各ＰＦＣ回路１６〜３１へ順次出力することができる。このため、電源システム１０は、電源システム１０が起動する際に発生する突入電流の上限をＰＳＵ１台分に抑えることができる。

また、ＭＢ３５は、各ＰＦＣ回路１６〜３１ごとに、それぞれ容量の異なるキャパシタを有する。そして、ＭＢ３５は、各キャパシタに電圧を印加し、各キャパシタの電圧の変化に応じて、各ＰＦＣ回路１６〜３１の動作開始を指示する起動信号を各ＰＦＣ回路１６〜３１へ順次出力する。

このため、電源システム１０は、各ｏｎ／０ｆｆ回路３６〜３９が有するキャパシタを交換するだけで、突入電流が発生するタイミングを任意のタイミングに変えることができる。

これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも様々な異なる形態にて実施されてよいものである。そこで、以下では実施例３として本発明に含まれる他の実施例を説明する。

（１）時差投入回路について
上述したＭＢ３５は、それぞれ異なる容量のキャパシタを用いて、各ＰＦＣ回路１６〜３１の動作開始を指示する起動信号を順次出力したが、本発明は、これに限定されるものではない。例えば、電源外部Ｂｏａｒｄは、ＰＦＣ回路と一意に対応する複数のタイマＩＣを用いて、各ＰＦＣ回路の動作開始を指示する起動信号を所定の時間間隔で各ＰＦＣ回路へ順次出力してもよい。

以下、図１０を用いて、タイマ回路を用いた例を具体的に説明する。図１０は、タイマＩＣを用いた遅延回路を説明するための図である。図１０では、時差投入回路に変えて、タイマＩＣを有するｏｎ／ｏｆｆ回路を示した。

タイマＩＣは例えば、ＡＣ＿ＯＫがＨｉ状態になるとこれを検出し、キャパシタＣｄの充電を開始する。そして、タイマＩＣは、キャパシタＣｄの充電が終了した場合には、Ｑ１をＯＮにすることで、ＰＳ＿ＯＮをＨｉ状態からＬｏｗ状態へ遷移させる。このため、ｏｎ／ｏｆｆ回路は、ＡＣ＿ＯＫがＨｉ状態になってから所定の時間経過後にＰＦＣ回路の動作開始を指示することができる。

電源外部Ｂｏａｒｄは、このようなタイマＩＣを有するｏｎ／ｏｆｆ回路をＰＳＵ毎に複数有するとともに、ｏｎ／ｏｆｆ回路のタイマＩＣに接続するキャパシタ容量を適宜変えることによって、各ＰＦＣ回路が起動するタイミングをずらすことができる。結果、この様な電源外部Ｂｏａｒｄを有する電源システムは、汎用のタイマＩＣを用いて、突入電流を重ならないようにすることができるため、回路設計を容易とすることができる。また、電源システムは、タイマＩＣの設定変更や入換によって、容易、且つ、詳細に突入電流が発生するタイミングを変化させることができる。

（２）電源外部Ｂｏａｒｄについて
実施例２に係る各ｏｎ／ｏｆｆ回路３６〜３９は、それぞれ各ＰＳＵ１１〜１４とは別に設置されていた。しかし、実施例はこれに限定されるものではなく、例えば、各ｏｎ／ｏｆｆ回路３６〜３９は、それぞれ各ＰＳＵ１１〜１４に内蔵されていてもよい。

（３）キャパシタの容量について
実施例２に係る電源ユニットは、２４５ｍｓの間隔をあけて各ＰＳＵ１１〜１４を起動させた。しかし、実施例はこれに限定されるものではなく、もっと長い間隔をあけても良い。また、各時差投入回路４０〜４１が有するキャパシタの容量も適宜変えてよい。

以上の各実施例を含む実施形態に関し、さらに以下の付記を開示する。

（付記１）外部から供給された電力の力率を改善する複数の力率改善回路と、
前記力率改善回路の動作開始を指示する起動信号を、所定の時間間隔でそれぞれの前記各力率改善回路へ順次出力する時間差回路と、
前記時間差回路によって出力された起動信号を前記力率改善回路が取得した場合には、該力率改善回路に外部から供給された電力を供給して起動するように制御する制御回路と
を有する事を特徴とする電源システム。

（付記２）前記時間差回路は、前記力率改善回路に電力が供給された際に発生する突入電流が発生してから収束するまでの時間よりも長い時間間隔で、前記起動信号を各力率改善回路に順次出力することを特徴とする付記１に記載の電源システム。

（付記３）前記時間差回路は、前記各力率改善回路ごとに容量の異なる複数のキャパシタを備え、各キャパシタにそれぞれ電圧を印加し、各キャパシタの電圧の変化に応じて、前記起動信号を前記各力率改善回路へ順次出力することを特徴とする付記１又は２に記載の電源システム。

（付記４）前記時間差回路は、時間間隔を計測するタイマＩＣを有し、前記各力率回路毎に異なる時間間隔を前記タイマＩＣで計測し、前記計測結果に基づいて、前記起動信号を前記各力率改善回路へ順次出力することを特徴とする付記１又は２に記載の電源システム。

（付記５）外部から供給された電力の力率を改善する複数の力率改善回路と、
前記力率改善回路の動作開始を指示する起動信号を所定の時間間隔で前記各力率改善回路へ順次出力する時間差回路と、
前記時間差回路によって出力された起動信号を前記力率改善回路が取得した場合には、該力率改善回路に外部から供給された電力を供給して起動するように制御する制御回路と
を有する事を特徴とする電源制御回路。

（付記６）前記時間差回路は、前記力率改善回路に電力が供給された際に発生する突入電流が発生してから収束するまでの時間よりも長い時間間隔で、前記起動信号を各力率改善回路に順次出力することを特徴とする付記５に記載の電源制御回路。

（付記７）前記時間差回路は、前記各力率改善回路ごとに容量の異なるキャパシタにそれぞれ電圧を印加し、各キャパシタに蓄積された電力量に応じて、前記起動信号を所定の時間間隔で前記各力率改善回路へ順次出力することを特徴とする付記５又は６に記載の電源制御回路。

（付記８）前記時間差回路は、前記各力率回路ごとに所定の時間間隔を計測するタイマＩＣを用いて、前記起動信号を所定の時間間隔で前記各力率改善回路へ順次出力することを特徴とする付記５又は６に記載の電源制御回路。

（付記９）外部から電力が供給された場合には、該供給された電力の力率を改善する複数の力率改善回路と、
前記力率改善回路の動作開始を指示する起動信号を前記力率改善回路が取得した場合には、該力率改善回路に外部から供給された電力を供給して起動するように制御する制御回路と
を有する電源装置で実行される起動方法であって、
前記起動信号を所定の時間間隔で前記各力率改善回路へ順次出力する時間差送信ステップを含むことを特徴とする電源制御方法。

（付記１０）入力電力から出力電力を生成する複数の電源供給ユニットと、
前記複数の電源供給ユニットを起動する起動信号を、電源ユニット毎に時間差をつけて各電源供給ユニットに出力する制御回路とを備えたことを特徴とする電源システム。

（付記１１）前記複数の電源供給ユニットのそれぞれに対応する複数の制御回路をさらに有し、
前記各制御回路は、互いに異なる時差が設定された時差設定回路を有し、
前記各時差設定回路は、電源システムの起動から、設定された時差が経過したときに、前記起動信号を対応する電源供給ユニットに出力することを特徴とする付記１０に記載の電源システム。

（付記１２）前記各時差設定回路は、
前記電源システムの起動によって電圧が印加され、前記時差設定回路ごとにその容量が異なるキャパシタと抵抗とを有するＲＣ回路と、
前記ＲＣ回路に接続され、前記ＲＣ回路によってそのオン／オフが制御されるスイッチ素子とをさらに備えることを特徴とする付記１１に記載の電源システム。

１ 電源システム
２〜４ 力率改善回路
５ 時間差回路
６〜８ 制御回路
９ 外部電源
１０ 電源システム
１１〜１４ ＰＳＵ
１６ ＰＦＣ回路
１７ スイッチ
３５ ＭｏｔｈｅｒＢｏａｒｄ

Claims (5)

1. 外部から供給された電力からノイズを除去するためのフィルタ回路を備え、前記フィルタ回路によってノイズが除去された前記電力の力率を改善する複数の力率改善回路と、
   前記力率改善回路の動作開始を指示する起動信号を、所定の時間間隔でそれぞれの前記各力率改善回路へ順次出力する時間差回路と、
   前記時間差回路によって出力された起動信号を前記力率改善回路が取得した場合には、該力率改善回路に外部から供給された電力を供給して起動するように制御する制御回路と
   を有し、
   前記時間差回路は、前記各力率改善回路ごとに容量の異なる複数のキャパシタと、前記複数のキャパシタの出力端に接続された複数のトランジスタとを備え、前記各キャパシタにそれぞれ電圧を印加し、前記各キャパシタの電圧の変化に応じて前記各トランジスタのｏｎ／ｏｆｆを制御することによって、前記起動信号を前記各力率改善回路へ順次出力する
   ことを特徴とする電源システム。
2. 外部から供給された電力からノイズを除去するためのフィルタ回路を備え、前記フィルタ回路によってノイズが除去された前記電力の力率を改善する複数の力率改善回路と、
   前記力率改善回路の動作開始を指示する起動信号を、所定の時間間隔でそれぞれの前記各力率改善回路へ順次出力する時間差回路と、
   前記時間差回路によって出力された起動信号を前記力率改善回路が取得した場合には、該力率改善回路に外部から供給された電力を供給して起動するように制御する制御回路と
   を有し、
   前記時間差回路は、時間間隔を計測するタイマＩＣを有し、前記各力率回路毎に異なる時間間隔を前記タイマＩＣで計測し、前記計測結果に基づいて、前記起動信号を前記各力率改善回路へ順次出力する
   ことを特徴とする電源システム。
3. 前記時間差回路は、前記力率改善回路に電力が供給された際に発生する突入電流が発生してから収束するまでの時間よりも長い時間間隔で、前記起動信号を各力率改善回路に順次出力することを特徴とする請求項１又は２に記載の電源システム。
4. 外部から供給された電力からノイズを除去するためのフィルタ回路を備え、前記フィルタ回路によってノイズが除去された前記電力の力率を改善する複数の力率改善回路と、
   前記力率改善回路の動作開始を指示する起動信号を所定の時間間隔で前記各力率改善回路へ順次出力する時間差回路と、
   前記時間差回路によって出力された起動信号を前記力率改善回路が取得した場合には、該力率改善回路に外部から供給された電力を供給して起動するように制御する制御回路と を有し、
   前記時間差回路は、前記各力率改善回路ごとに容量の異なる複数のキャパシタと、前記複数のキャパシタの出力端に接続された複数のトランジスタとを備え、前記各キャパシタにそれぞれ電圧を印加し、前記各キャパシタの電圧の変化に応じて前記各トランジスタのｏｎ／ｏｆｆを制御することによって、前記起動信号を前記各力率改善回路へ順次出力する
   ことを特徴とする電源制御回路。
5. 前記時間差回路は、前記力率改善回路に電力が供給された際に発生する突入電流が発生してから収束するまでの時間よりも長い時間間隔で、前記起動信号を各力率改善回路に順次出力することを特徴とする請求項４に記載の電源制御回路。

Images