JPH08308107A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH08308107A JPH08308107A JP7104138A JP10413895A JPH08308107A JP H08308107 A JPH08308107 A JP H08308107A JP 7104138 A JP7104138 A JP 7104138A JP 10413895 A JP10413895 A JP 10413895A JP H08308107 A JPH08308107 A JP H08308107A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- delay
- power
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】電源遮断後短時間内における電源再投入時にも
過大な突入電流の発生を抑制することができる電源装置
を提供する。 【構成】電力を電気機器の各回路それぞれに給電する複
数の電源回路１〜ｎに対応して設けられ、かつ縦属接続
された複数の遅延回路Ｄ１〜Ｄｎを備え、遅延回路Ｄ１
は電気機器Ｍへ給電する共通電源の電圧に基づく直流電
圧Ｖｃｃを積分する積分回路Ｉ１と積分電圧Ｅ１が基準
電圧を超えたことを検出し、検出出力で電源回路１を動
作状態にするレベルコンパレータＵ１とからなり、遅延
回路Ｄ２〜Ｄｎは前段のレベルコンパレータの出力を積
分する積分回路Ｉ２〜Ｉｎと積分回路Ｉ２〜Ｉｎと積分
電圧Ｅ２〜Ｅｎが基準電圧を超えたことを検出し、検出
出力で対応する電源回路２〜ｎを動作状態にするレベル
コンパレータＵ２〜Ｕｎとからなり、電気機器Ｍへの給
電遮断に同期してトランジスタＱ１〜Ｑｎをオン状態に
して積分回路Ｉ２〜Ｉｎの積分出力を同時に零にするよ
うにした。
過大な突入電流の発生を抑制することができる電源装置
を提供する。 【構成】電力を電気機器の各回路それぞれに給電する複
数の電源回路１〜ｎに対応して設けられ、かつ縦属接続
された複数の遅延回路Ｄ１〜Ｄｎを備え、遅延回路Ｄ１
は電気機器Ｍへ給電する共通電源の電圧に基づく直流電
圧Ｖｃｃを積分する積分回路Ｉ１と積分電圧Ｅ１が基準
電圧を超えたことを検出し、検出出力で電源回路１を動
作状態にするレベルコンパレータＵ１とからなり、遅延
回路Ｄ２〜Ｄｎは前段のレベルコンパレータの出力を積
分する積分回路Ｉ２〜Ｉｎと積分回路Ｉ２〜Ｉｎと積分
電圧Ｅ２〜Ｅｎが基準電圧を超えたことを検出し、検出
出力で対応する電源回路２〜ｎを動作状態にするレベル
コンパレータＵ２〜Ｕｎとからなり、電気機器Ｍへの給
電遮断に同期してトランジスタＱ１〜Ｑｎをオン状態に
して積分回路Ｉ２〜Ｉｎの積分出力を同時に零にするよ
うにした。
Description
【０００１】
【産業上の利用分野】本発明は共通電源から電力の供給
を受け、電力を電気機器の各回路それぞれに給電する複
数の独立した電源回路からなる電源装置に関する。
を受け、電力を電気機器の各回路それぞれに給電する複
数の独立した電源回路からなる電源装置に関する。
【０００２】
【従来の技術】例えば、複数の送信増幅器および複数の
受信増幅器を備え、複数の送信増幅器の出力を合成して
送信し、受信側においても受信信号を複数の受信増幅器
によって増幅のうえ合成して処理するなどの方式を採用
したレーダ装置に設けられた電源装置、または複数の送
信増幅器の出力を合成して送信する高送信電力送信機が
ある。
受信増幅器を備え、複数の送信増幅器の出力を合成して
送信し、受信側においても受信信号を複数の受信増幅器
によって増幅のうえ合成して処理するなどの方式を採用
したレーダ装置に設けられた電源装置、または複数の送
信増幅器の出力を合成して送信する高送信電力送信機が
ある。
【０００３】かかる電気機器に設けられた電源装置は、
共通電源から電力の供給を受ける複数の独立した電源回
路から構成され、各電源回路からそれぞれの送信増幅
器、受信増幅器等の各回路に給電することが行われてい
る。このように、共通電源から電力の供給を受け、多系
統の電源出力を必要とする電源装置がある。
共通電源から電力の供給を受ける複数の独立した電源回
路から構成され、各電源回路からそれぞれの送信増幅
器、受信増幅器等の各回路に給電することが行われてい
る。このように、共通電源から電力の供給を受け、多系
統の電源出力を必要とする電源装置がある。
【０００４】上記のように、多出力系統の電源出力を必
要としたり、またその内の少なくとも１系統が大電流出
力を必要としたりする場合に、従来においては図６に示
すように、複数の電源回路１Ａ、２Ａ〜ｎＡ（ｎは２以
上の自然数）で構成していた。図６において符号Ｍは電
気機器を、符号Ｐ０は電源装置を、符号Ｌは負荷を示
す。
要としたり、またその内の少なくとも１系統が大電流出
力を必要としたりする場合に、従来においては図６に示
すように、複数の電源回路１Ａ、２Ａ〜ｎＡ（ｎは２以
上の自然数）で構成していた。図６において符号Ｍは電
気機器を、符号Ｐ０は電源装置を、符号Ｌは負荷を示
す。
【０００５】しかしながら、電気機器Ｍを動作させるた
めに電源を投入すると、電源回路１Ａ、２Ａ〜ｎＡから
瞬時的に突入電流が流れ込む。この突入電流値は、電源
回路１Ａ、２Ａ〜ｎＡを構成するコイル、コンデンサな
どの存在により生じ、電気機器Ｍの消費電力が大きいほ
ど突入電流も大きくなる。この突入電流が大きいと電源
装置に給電する送電系に対して瞬時的に電圧降下を発生
させたり、送電系の保護装置を作動させたり、無効電力
を増大させたりするなどの問題点があった。
めに電源を投入すると、電源回路１Ａ、２Ａ〜ｎＡから
瞬時的に突入電流が流れ込む。この突入電流値は、電源
回路１Ａ、２Ａ〜ｎＡを構成するコイル、コンデンサな
どの存在により生じ、電気機器Ｍの消費電力が大きいほ
ど突入電流も大きくなる。この突入電流が大きいと電源
装置に給電する送電系に対して瞬時的に電圧降下を発生
させたり、送電系の保護装置を作動させたり、無効電力
を増大させたりするなどの問題点があった。
【０００６】これらの問題点を解消するために、従来は
パワーサーミスタを電源回路の入力側に直列接続して、
パワーサーミスタの抵抗−温度特性、すなわち低温では
高抵抗値を、高温では低抵抗値を呈する特性を利用し
て、通電開始時においては低温であり、パワーサーミス
タの呈する高抵抗によって突入電流の低減を図り、通電
による温度上昇によって抵抗値が低下して供給電流を徐
々に増加させるようにし、さらに直列に接続されるパワ
ーサーミスタの温度−抵抗特性をそれぞれの電源回路毎
に異なるようにして、瞬時に過大な突入電流が流れない
ようにすることが行われている。
パワーサーミスタを電源回路の入力側に直列接続して、
パワーサーミスタの抵抗−温度特性、すなわち低温では
高抵抗値を、高温では低抵抗値を呈する特性を利用し
て、通電開始時においては低温であり、パワーサーミス
タの呈する高抵抗によって突入電流の低減を図り、通電
による温度上昇によって抵抗値が低下して供給電流を徐
々に増加させるようにし、さらに直列に接続されるパワ
ーサーミスタの温度−抵抗特性をそれぞれの電源回路毎
に異なるようにして、瞬時に過大な突入電流が流れない
ようにすることが行われている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
たパワーサーミスタを入力側に直列接続する従来の電源
回路からなる電源装置によるときは、パワーサーミスタ
の温度に基づいて突入電流値は制限されるが、パワーサ
ーミスタは温度変化による抵抗値の変化に時間的な遅れ
があるために、電源遮断後短時間内に電源を再投入した
場合などにおいて、パワーサーミスタの温度が低下する
前に電源が再投入されることになって、低抵抗値のパワ
ーサーミスタを介して過大な突入電流が発生してしまう
という問題点があった。
たパワーサーミスタを入力側に直列接続する従来の電源
回路からなる電源装置によるときは、パワーサーミスタ
の温度に基づいて突入電流値は制限されるが、パワーサ
ーミスタは温度変化による抵抗値の変化に時間的な遅れ
があるために、電源遮断後短時間内に電源を再投入した
場合などにおいて、パワーサーミスタの温度が低下する
前に電源が再投入されることになって、低抵抗値のパワ
ーサーミスタを介して過大な突入電流が発生してしまう
という問題点があった。
【０００８】本発明は電源遮断後短時間内における電源
再投入時にも過大な突入電流の発生を抑制することがで
きる電源装置を提供することを目的とする。
再投入時にも過大な突入電流の発生を抑制することがで
きる電源装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明にかかる電源装置
は、共通電源から電力の供給を受け、電力を電気機器の
各回路それぞれに給電する複数の独立した電源回路から
なる電源装置において、夫々電源回路に対応して設けら
れ、共通電源から電気機器への電力の供給開始時を基準
に時間的に異なる遅延時間に設定され、かつ遅延時間の
経過時から対応する電源回路を動作状態に制御する遅延
手段と、電気機器への給電遮断に同期して遅延手段をリ
セットするリセット手段とを備えたことを特徴とする。
は、共通電源から電力の供給を受け、電力を電気機器の
各回路それぞれに給電する複数の独立した電源回路から
なる電源装置において、夫々電源回路に対応して設けら
れ、共通電源から電気機器への電力の供給開始時を基準
に時間的に異なる遅延時間に設定され、かつ遅延時間の
経過時から対応する電源回路を動作状態に制御する遅延
手段と、電気機器への給電遮断に同期して遅延手段をリ
セットするリセット手段とを備えたことを特徴とする。
【００１０】
【作用】本発明にかかる電源装置は、共通電源から電気
機器への電力の供給開始時を基準に時間的に異なる遅延
時間経過時から順次電源回路が動作状態に制御されて、
過大な突入電流が流入することはなくなり、電気機器へ
の給電遮断に同期して遅延手段がリセットされて、電源
の再投入によっても過大な突入電流が流入することがな
い。
機器への電力の供給開始時を基準に時間的に異なる遅延
時間経過時から順次電源回路が動作状態に制御されて、
過大な突入電流が流入することはなくなり、電気機器へ
の給電遮断に同期して遅延手段がリセットされて、電源
の再投入によっても過大な突入電流が流入することがな
い。
【００１１】
【実施例】以下、本発明を実施例により説明する。
【００１２】図１は本発明にかかる電源装置の一実施例
の構成を示すブロック図である。
の構成を示すブロック図である。
【００１３】図１において符号Ｍは電気機器を、符号Ｐ
は電源装置を示し、符号Ｌは負荷を示す。本実施例の電
源装置Ｐは、ｎ系統の電源出力を負荷Ｌに供給するため
に、共通の電源から電力の供給を受ける電源回路１、２
〜ｎと、縦属接続された遅延回路Ｄ１、Ｄ２〜Ｄｎとを
有し、電源回路１、２〜ｎの出力を夫々対応する負荷に
供給する。遅延回路Ｄ１はスイッチＳのオン時から所定
時間遅延して電源回路１を動作状態に制御し、遅延回路
Ｄ２は遅延回路Ｄ１による電源回路１の動作状態時から
所定時間遅延して電源回路２を動作状態に制御し、以下
同様に、遅延回路Ｄｎは遅延回路Ｄ（ｎ−１）による電
源回路（ｎ−１）の動作状態時から所定時間遅延して電
源回路ｎを動作状態に制御する。
は電源装置を示し、符号Ｌは負荷を示す。本実施例の電
源装置Ｐは、ｎ系統の電源出力を負荷Ｌに供給するため
に、共通の電源から電力の供給を受ける電源回路１、２
〜ｎと、縦属接続された遅延回路Ｄ１、Ｄ２〜Ｄｎとを
有し、電源回路１、２〜ｎの出力を夫々対応する負荷に
供給する。遅延回路Ｄ１はスイッチＳのオン時から所定
時間遅延して電源回路１を動作状態に制御し、遅延回路
Ｄ２は遅延回路Ｄ１による電源回路１の動作状態時から
所定時間遅延して電源回路２を動作状態に制御し、以下
同様に、遅延回路Ｄｎは遅延回路Ｄ（ｎ−１）による電
源回路（ｎ−１）の動作状態時から所定時間遅延して電
源回路ｎを動作状態に制御する。
【００１４】一方、図２に示すように、電流制限抵抗Ｒ
０とツェナーダイオード等の定電圧回路Ｄ０との直列回
路に直流電圧Ｖｃｃを印加して、定電圧回路Ｄ０によっ
て定電圧Ｖ０を生成する。定電圧回路Ｄ０によって生成
された定電圧Ｖ０は基準電圧として遅延回路Ｄ１、Ｄ２
〜Ｄｎの後記するレベルコンパレータＵ１、Ｕ２〜Ｕｎ
に供給する。遅延回路Ｄ１、Ｄ２〜Ｄｎは図２に示すよ
うに縦属接続してある。直流電圧Ｖｃｃは共通電源の電
圧を整流した所定値の電圧である。
０とツェナーダイオード等の定電圧回路Ｄ０との直列回
路に直流電圧Ｖｃｃを印加して、定電圧回路Ｄ０によっ
て定電圧Ｖ０を生成する。定電圧回路Ｄ０によって生成
された定電圧Ｖ０は基準電圧として遅延回路Ｄ１、Ｄ２
〜Ｄｎの後記するレベルコンパレータＵ１、Ｕ２〜Ｕｎ
に供給する。遅延回路Ｄ１、Ｄ２〜Ｄｎは図２に示すよ
うに縦属接続してある。直流電圧Ｖｃｃは共通電源の電
圧を整流した所定値の電圧である。
【００１５】すなわち、スイッチＳ１を介した直流電圧
Ｖｃｃを、抵抗Ｒ１とコンデンサＣ１とからなる積分回
路Ｉ１に供給して積分し、コンデンサＣ１に印加される
電圧すなわち積分電圧Ｅ１と定電圧Ｖ０とをオープンコ
レクタ出力のレベルコンパレータＵ１にてレベル比較
し、レベルコンパレータＵ１の出力電圧を電源回路１の
駆動電圧として供給する遅延回路Ｄ１を構成し、遅延回
路Ｄ１の出力電圧を抵抗Ｒ２とコンデンサＣ２とからな
る積分回路Ｉ２に供給して積分し、コンデンサＣ２に印
加される電圧すなわち積分電圧Ｅ２と定電圧Ｖ０とをオ
ープンコレクタ出力のレベルコンパレータＵ２にてレベ
ル比較し、レベルコンパレータＵ２の出力電圧を電源回
路２の駆動電圧として供給する遅延回路Ｄ２を構成し、
以下同様に、遅延回路Ｄ（ｎ−１）の出力電圧を抵抗Ｒ
ｎとコンデンサＣｎとからなる積分回路Ｉｎに供給して
積分し、コンデンサＣｎに印加される電圧すなわち積分
電圧Ｅｎと定電圧Ｖ０とをオープンコレクタ出力のレベ
ルコンパレータＵｎにてレベル比較し、レベルコンパレ
ータＵｎの出力電圧を電源回路ｎの駆動電圧として供給
する遅延回路Ｄｎを構成する。
Ｖｃｃを、抵抗Ｒ１とコンデンサＣ１とからなる積分回
路Ｉ１に供給して積分し、コンデンサＣ１に印加される
電圧すなわち積分電圧Ｅ１と定電圧Ｖ０とをオープンコ
レクタ出力のレベルコンパレータＵ１にてレベル比較
し、レベルコンパレータＵ１の出力電圧を電源回路１の
駆動電圧として供給する遅延回路Ｄ１を構成し、遅延回
路Ｄ１の出力電圧を抵抗Ｒ２とコンデンサＣ２とからな
る積分回路Ｉ２に供給して積分し、コンデンサＣ２に印
加される電圧すなわち積分電圧Ｅ２と定電圧Ｖ０とをオ
ープンコレクタ出力のレベルコンパレータＵ２にてレベ
ル比較し、レベルコンパレータＵ２の出力電圧を電源回
路２の駆動電圧として供給する遅延回路Ｄ２を構成し、
以下同様に、遅延回路Ｄ（ｎ−１）の出力電圧を抵抗Ｒ
ｎとコンデンサＣｎとからなる積分回路Ｉｎに供給して
積分し、コンデンサＣｎに印加される電圧すなわち積分
電圧Ｅｎと定電圧Ｖ０とをオープンコレクタ出力のレベ
ルコンパレータＵｎにてレベル比較し、レベルコンパレ
ータＵｎの出力電圧を電源回路ｎの駆動電圧として供給
する遅延回路Ｄｎを構成する。
【００１６】一方、スイッチＳ１と連動しかつスイッチ
Ｓ１と逆動作をするスイッチＳ２を介した直流電圧Ｖｃ
ｃによってオン状態に制御されてコンデンサＣ１、Ｃ２
〜Ｃｎの電荷の放電路を構成するトランジスタＱ１、Ｑ
２〜ＱｎがコンデンサＣ１、Ｃ２〜Ｃｎにそれぞれ並列
に接続してある。ここで、スイッチＳ１およびＳ２はス
イッチＳに対応している。抵抗ｒ１、ｒ２〜ｒｎはレベ
ルコンパレータＵ１、Ｕ２〜Ｕｎのオープンコレクタの
プルアップ抵抗である。
Ｓ１と逆動作をするスイッチＳ２を介した直流電圧Ｖｃ
ｃによってオン状態に制御されてコンデンサＣ１、Ｃ２
〜Ｃｎの電荷の放電路を構成するトランジスタＱ１、Ｑ
２〜ＱｎがコンデンサＣ１、Ｃ２〜Ｃｎにそれぞれ並列
に接続してある。ここで、スイッチＳ１およびＳ２はス
イッチＳに対応している。抵抗ｒ１、ｒ２〜ｒｎはレベ
ルコンパレータＵ１、Ｕ２〜Ｕｎのオープンコレクタの
プルアップ抵抗である。
【００１７】上記のように構成された本実施例の電源装
置Ｐにおいて、電気機器Ｍを駆動するべくスイッチＳ１
が時刻ｔ０においてオン状態にされる。スイッチＳ１が
オン状態にされるとスイッチＳ２はオフ状態にされてト
ランジスタＱ１、Ｑ２〜Ｑｎはオフ状態にされ、コンデ
ンサＣ１、Ｃ２〜Ｃｎは充電可能の状態にされる。スイ
ッチＳ１がオン状態にされたことによって、コンデンサ
Ｃ１に電荷が蓄積され、コンデンサＣ１の電圧すなわち
積分電圧Ｅ１は図３（ａ）に示すように順次増大し、時
刻ｔ１において定電圧Ｖ０を超え、時刻ｔ１以降は図３
（ｂ）に示すようにレベルコンパレータＵ１の出力電圧
Ｖ１がＶ１＝Ｖｃｃとなって時刻ｔ１から電源回路１が
動作状態にされて、電源回路１から出力電圧が発生す
る。
置Ｐにおいて、電気機器Ｍを駆動するべくスイッチＳ１
が時刻ｔ０においてオン状態にされる。スイッチＳ１が
オン状態にされるとスイッチＳ２はオフ状態にされてト
ランジスタＱ１、Ｑ２〜Ｑｎはオフ状態にされ、コンデ
ンサＣ１、Ｃ２〜Ｃｎは充電可能の状態にされる。スイ
ッチＳ１がオン状態にされたことによって、コンデンサ
Ｃ１に電荷が蓄積され、コンデンサＣ１の電圧すなわち
積分電圧Ｅ１は図３（ａ）に示すように順次増大し、時
刻ｔ１において定電圧Ｖ０を超え、時刻ｔ１以降は図３
（ｂ）に示すようにレベルコンパレータＵ１の出力電圧
Ｖ１がＶ１＝Ｖｃｃとなって時刻ｔ１から電源回路１が
動作状態にされて、電源回路１から出力電圧が発生す
る。
【００１８】レベルコンパレータＵ１の出力電圧Ｖ１が
Ｖ１＝Ｖｃｃとなると、コンデンサＣ２に電荷が蓄積さ
れ、コンデンサＣ２の電圧すなわち積分電圧Ｅ２は図３
（ｃ）に示すように時刻ｔ１から順次増大し、時刻ｔ２
において定電圧Ｖ０を超え、時刻ｔ２以降は図３（ｄ）
に示すようにレベルコンパレータＵ２の出力電圧Ｖ２が
Ｖ２＝Ｖｃｃとなって時刻ｔ２から電源回路２が動作状
態にされて、電源回路２から出力電圧が発生する。
Ｖ１＝Ｖｃｃとなると、コンデンサＣ２に電荷が蓄積さ
れ、コンデンサＣ２の電圧すなわち積分電圧Ｅ２は図３
（ｃ）に示すように時刻ｔ１から順次増大し、時刻ｔ２
において定電圧Ｖ０を超え、時刻ｔ２以降は図３（ｄ）
に示すようにレベルコンパレータＵ２の出力電圧Ｖ２が
Ｖ２＝Ｖｃｃとなって時刻ｔ２から電源回路２が動作状
態にされて、電源回路２から出力電圧が発生する。
【００１９】以下同様に作用して、レベルコンパレータ
Ｕ（ｎ−１）の出力電圧Ｖ（ｎ−１）がＶ（ｎ−１）＝
Ｖｃｃとなると、コンデンサＣｎに電荷が蓄積され、コ
ンデンサＣｎの電圧すなわち積分電圧Ｅｎは図３（ｅ）
に示すように時刻ｔ（ｎ−１）から順次増大し、時刻ｔ
ｎにおいて定電圧Ｖ０を超え、時刻ｔｎ以降は図３
（ｆ）に示すようにレベルコンパレータＵｎの出力電圧
ＶｎがＶｎ＝Ｖｃｃとなって時刻ｔｎから電源回路ｎが
動作状態にされて、電源回路ｎから出力電圧が発生す
る。
Ｕ（ｎ−１）の出力電圧Ｖ（ｎ−１）がＶ（ｎ−１）＝
Ｖｃｃとなると、コンデンサＣｎに電荷が蓄積され、コ
ンデンサＣｎの電圧すなわち積分電圧Ｅｎは図３（ｅ）
に示すように時刻ｔ（ｎ−１）から順次増大し、時刻ｔ
ｎにおいて定電圧Ｖ０を超え、時刻ｔｎ以降は図３
（ｆ）に示すようにレベルコンパレータＵｎの出力電圧
ＶｎがＶｎ＝Ｖｃｃとなって時刻ｔｎから電源回路ｎが
動作状態にされて、電源回路ｎから出力電圧が発生す
る。
【００２０】したがって、上記した一実施例の電源装置
Ｐにおいて、電源回路１、２〜ｎが動作を開始する時期
は異なっているため同時に動作することはなく、積分回
路に基づく時間のずれが存在し、電源回路１、２〜ｎの
動作開始によって生じる突入電流は図４において実線で
示すごとく、時間的に分散することになる。この結果、
過大な突入電流の流入はなく、突入電流値は抑制される
ことになる。図４において、破線は全ての電源回路が同
時に動作状態になった場合の突入電流波形を示してい
る。
Ｐにおいて、電源回路１、２〜ｎが動作を開始する時期
は異なっているため同時に動作することはなく、積分回
路に基づく時間のずれが存在し、電源回路１、２〜ｎの
動作開始によって生じる突入電流は図４において実線で
示すごとく、時間的に分散することになる。この結果、
過大な突入電流の流入はなく、突入電流値は抑制される
ことになる。図４において、破線は全ての電源回路が同
時に動作状態になった場合の突入電流波形を示してい
る。
【００２１】また、スイッチＳ１をオフ状態にしたとき
は同時にスイッチＳ２がオン状態になって、トランジス
タＱ１、Ｑ２〜ＱｎはスイッチＳ１のオフと同時にオン
状態に制御され、コンデンサＣ１、Ｃ２〜Ｃｎの電荷は
トランジスタＱ１、Ｑ２〜Ｑｎを介して直ちに放電され
る。この結果、スイッチＳ１をオフ状態にした後、再び
投入してもコンデンサＣ１、Ｃ２〜Ｑｎの電荷は放電さ
れているため、再投入によっても電源回路１、２〜ｎは
時間的に遅れて順次動作状態になって、過大な突入電流
が流入するようなことはなく、図４に実線で示す突入電
流が流入することになる。
は同時にスイッチＳ２がオン状態になって、トランジス
タＱ１、Ｑ２〜ＱｎはスイッチＳ１のオフと同時にオン
状態に制御され、コンデンサＣ１、Ｃ２〜Ｃｎの電荷は
トランジスタＱ１、Ｑ２〜Ｑｎを介して直ちに放電され
る。この結果、スイッチＳ１をオフ状態にした後、再び
投入してもコンデンサＣ１、Ｃ２〜Ｑｎの電荷は放電さ
れているため、再投入によっても電源回路１、２〜ｎは
時間的に遅れて順次動作状態になって、過大な突入電流
が流入するようなことはなく、図４に実線で示す突入電
流が流入することになる。
【００２２】以上説明した一実施例の電源装置Ｐにおい
ては遅延回路Ｄ１、Ｄ２〜Ｄｎとして、抵抗とコンデン
サとからなる積分回路Ｉ１、Ｉ２〜Ｉｎと、レベルコン
パレータＵ１、Ｕ２〜Ｕｎと、コンデンサＣ１、Ｃ２〜
Ｃｎの電荷放電のためのトランジスタＱ１、Ｑ２〜Ｑｎ
から構成した場合を例示した。しかし、遅延回路Ｄ１、
Ｄ２〜Ｄｎの積分回路Ｉ１、Ｉ２〜Ｉｎに代わって、コ
イルとコンデンサを組み合わせたデレーラインを用いて
もよい。
ては遅延回路Ｄ１、Ｄ２〜Ｄｎとして、抵抗とコンデン
サとからなる積分回路Ｉ１、Ｉ２〜Ｉｎと、レベルコン
パレータＵ１、Ｕ２〜Ｕｎと、コンデンサＣ１、Ｃ２〜
Ｃｎの電荷放電のためのトランジスタＱ１、Ｑ２〜Ｑｎ
から構成した場合を例示した。しかし、遅延回路Ｄ１、
Ｄ２〜Ｄｎの積分回路Ｉ１、Ｉ２〜Ｉｎに代わって、コ
イルとコンデンサを組み合わせたデレーラインを用いて
もよい。
【００２３】また、図５に示すように、基準パルス発生
回路Ｇからの基準パルスを計数する遅延回路Ｄ１ａ、Ｄ
２ａ〜Ｄｎａとしてもよい。遅延回路Ｄ１ａはスイッチ
Ｓ１をオン状態にすることによって開かれて基準パルス
を出力するゲート回路Ａ１とゲート回路Ａ１を介した基
準パルスを計数し所定計数値以上に達したときから電源
回路１を動作状態にするカウンタＫ１とによって構成
し、遅延回路Ｄ２ａはカウンタＫ１の計数値が所定計数
値以上に達したときから開かれて基準パルスを出力する
ゲート回路Ａ２とゲート回路Ａ２を介した基準パルスを
計数し計数値が所定計数値以上に達したときから電源回
路２を動作状態にするカウンタＫ２とによって構成し、
以下同様に、遅延回路ＤｎａはカウンタＫ（ｎ−１）の
計数値が所定計数値以上に達したときから開かれて基準
パルスを出力するゲート回路Ａｎとゲート回路Ａｎを介
した基準パルスを計数し計数値が所定計数値以上に達し
たときから電源回路ｎを動作状態にするカウンタＫｎと
から構成する。さらに、スイッチＳ２のオン出力によっ
てカウンタＫ１、Ｋ２〜Ｋｎの計数値をクリアするよう
にしてもよい。
回路Ｇからの基準パルスを計数する遅延回路Ｄ１ａ、Ｄ
２ａ〜Ｄｎａとしてもよい。遅延回路Ｄ１ａはスイッチ
Ｓ１をオン状態にすることによって開かれて基準パルス
を出力するゲート回路Ａ１とゲート回路Ａ１を介した基
準パルスを計数し所定計数値以上に達したときから電源
回路１を動作状態にするカウンタＫ１とによって構成
し、遅延回路Ｄ２ａはカウンタＫ１の計数値が所定計数
値以上に達したときから開かれて基準パルスを出力する
ゲート回路Ａ２とゲート回路Ａ２を介した基準パルスを
計数し計数値が所定計数値以上に達したときから電源回
路２を動作状態にするカウンタＫ２とによって構成し、
以下同様に、遅延回路ＤｎａはカウンタＫ（ｎ−１）の
計数値が所定計数値以上に達したときから開かれて基準
パルスを出力するゲート回路Ａｎとゲート回路Ａｎを介
した基準パルスを計数し計数値が所定計数値以上に達し
たときから電源回路ｎを動作状態にするカウンタＫｎと
から構成する。さらに、スイッチＳ２のオン出力によっ
てカウンタＫ１、Ｋ２〜Ｋｎの計数値をクリアするよう
にしてもよい。
【００２４】遅延回路Ｄ１ａ、Ｄ２ａ〜Ｄｎａをゲート
回路Ａ１、Ａ２〜Ａｎ、カウンタＫ１、Ｋ２〜Ｋｎによ
って構成した場合も、電源回路１、２〜ｎはカウンタＫ
１、Ｋ２〜Ｋｎがそれぞれ所定計数値以上に達したとき
から順次動作状態にされるため、電源回路１、２〜ｎは
所定計数値に基づく時間間隔で順次駆動されることにな
って、過大な突入電流が流入することはない。さらに、
カウンタＫ１、Ｋ２〜Ｋｎの計数値はスイッチＳ１のオ
フによってクリアされるため、電源の再投入時からカウ
ンタＫ１が改めて計数を開始し、カウンタＫ２〜Ｋｎと
順次所定計数値に基づく時間遅れて計数が開始されるこ
とになり、電源の再投入によっても過大な突入電流が流
入することはない。
回路Ａ１、Ａ２〜Ａｎ、カウンタＫ１、Ｋ２〜Ｋｎによ
って構成した場合も、電源回路１、２〜ｎはカウンタＫ
１、Ｋ２〜Ｋｎがそれぞれ所定計数値以上に達したとき
から順次動作状態にされるため、電源回路１、２〜ｎは
所定計数値に基づく時間間隔で順次駆動されることにな
って、過大な突入電流が流入することはない。さらに、
カウンタＫ１、Ｋ２〜Ｋｎの計数値はスイッチＳ１のオ
フによってクリアされるため、電源の再投入時からカウ
ンタＫ１が改めて計数を開始し、カウンタＫ２〜Ｋｎと
順次所定計数値に基づく時間遅れて計数が開始されるこ
とになり、電源の再投入によっても過大な突入電流が流
入することはない。
【００２５】
【発明の効果】以上説明したように本発明にかかる電源
装置によれば、電源回路は所定時間間隔で順次動作状態
になるために、過大な突入電流が流れることはないとい
う効果が得られる。さらに、電源の再投入のときも過大
な突入電流が流れることはないという効果が得られる。
この結果、送電系の電気容量に余裕ができる。
装置によれば、電源回路は所定時間間隔で順次動作状態
になるために、過大な突入電流が流れることはないとい
う効果が得られる。さらに、電源の再投入のときも過大
な突入電流が流れることはないという効果が得られる。
この結果、送電系の電気容量に余裕ができる。
【図１】本発明にかかる電源装置の一実施例の構成を示
すブロック図である。
すブロック図である。
【図２】本発明にかかる電源装置の一実施例における遅
延回路の構成例を示すブロック図である。
延回路の構成例を示すブロック図である。
【図３】本発明にかかる電源装置の一実施例の作用の説
明に供する波形図である。
明に供する波形図である。
【図４】本発明にかかる電源装置の一実施例の作用の説
明に供する突入電流の波形図である。
明に供する突入電流の波形図である。
【図５】本発明にかかる電源装置の一実施例における遅
延回路の他の構成例を示すブロック図である。
延回路の他の構成例を示すブロック図である。
【図６】従来の電源装置の構成を示すブロック図であ
る。
る。
１、２〜ｎ…電源回路 Ａ１、Ａ２〜Ａ
ｎ…ゲート回路 Ｄ０…定電圧回路 Ｄ１、Ｄ２〜Ｄ
ｎ…遅延回路 Ｄ１ａ、Ｄ２ａ〜Ｄｎａ…遅延回路 Ｇ…基準パルス
発生回路 Ｉ１、Ｉ２〜Ｉｎ…積分回路 Ｋ１、Ｋ２〜Ｋ
ｎ…カウンタ Ｌ…負荷 Ｍ…電気機器 Ｐ…電源装置 Ｑ１、Ｑ２〜Ｑ
ｎ…トランジスタ Ｓ、Ｓ１、Ｓ２…スイッチ Ｕ１、Ｕ２〜Ｕｎ…レベルコンパレータ
ｎ…ゲート回路 Ｄ０…定電圧回路 Ｄ１、Ｄ２〜Ｄ
ｎ…遅延回路 Ｄ１ａ、Ｄ２ａ〜Ｄｎａ…遅延回路 Ｇ…基準パルス
発生回路 Ｉ１、Ｉ２〜Ｉｎ…積分回路 Ｋ１、Ｋ２〜Ｋ
ｎ…カウンタ Ｌ…負荷 Ｍ…電気機器 Ｐ…電源装置 Ｑ１、Ｑ２〜Ｑ
ｎ…トランジスタ Ｓ、Ｓ１、Ｓ２…スイッチ Ｕ１、Ｕ２〜Ｕｎ…レベルコンパレータ
Claims (3)
- 【請求項１】共通電源から電力の供給を受け、電力を電
気機器の各回路それぞれに給電する複数の独立した電源
回路からなる電源装置において、夫々電源回路に対応し
て設けられ、共通電源から電気機器への電力の供給開始
時を基準に時間的に異なる遅延時間に設定され、かつ遅
延時間の経過時から対応する電源回路を動作状態に制御
する遅延手段と、電気機器への給電遮断に同期して遅延
手段をリセットするリセット手段とを備えたことを特徴
とする電源装置。 - 【請求項２】請求項１記載の電源装置において、遅延手
段は縦属接続された複数の遅延回路を備え、初段の遅延
回路は共通電源の電圧に基づく電圧を積分する第１積分
回路と該第１積分回路の積分出力が基準電圧を超えたこ
とを検出する第１レベルコンパレータとからなり、第２
段以降の遅延回路は前段のレベルコンパレータの出力を
積分する第２積分回路と該第２積分回路の積分出力が基
準電圧を超えたことを検出する第２レベルコンパレータ
とからなり、リセット手段は第１および第２積分回路の
積分出力を同時に零にする手段を備えたことを特徴とす
る電源装置。 - 【請求項３】請求項１記載の電源装置において、遅延手
段は縦属接続された複数の遅延回路を備え、初段の遅延
回路は共通電源からの給電期間中基準パルスを計数し、
かつ計数値が所定計数値以上に達したときから対応する
電源回路を動作状態に制御する第１カウンタを有し、第
２段以降の遅延回路は前段の遅延回路を構成するカウン
タの計数値が所定計数値以上に達したときから対応する
電源回路を動作状態に制御する第２カウンタを有し、リ
セット手段は第１および第２カウンタの計数値を同時に
リセットするリセット回路であることを特徴とする電源
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7104138A JPH08308107A (ja) | 1995-04-27 | 1995-04-27 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7104138A JPH08308107A (ja) | 1995-04-27 | 1995-04-27 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08308107A true JPH08308107A (ja) | 1996-11-22 |
Family
ID=14372746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7104138A Pending JPH08308107A (ja) | 1995-04-27 | 1995-04-27 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08308107A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002186190A (ja) * | 2000-12-12 | 2002-06-28 | Nissan Motor Co Ltd | 車両用電源システム |
| JP2007258876A (ja) * | 2006-03-22 | 2007-10-04 | Yamaha Corp | パワーアンプ及びパワーアンプシステム |
| JP2010220423A (ja) * | 2009-03-18 | 2010-09-30 | Seiko Epson Corp | タイミング制御回路及びタイミング制御回路を備えた電源回路 |
| JP2011167019A (ja) * | 2010-02-12 | 2011-08-25 | Fujitsu Ltd | 電源システム、及び、電源制御回路 |
| JP2013505506A (ja) * | 2009-09-23 | 2013-02-14 | エスティー‐エリクソン、ソシエテ、アノニム | 電源始動機構、電源回路の起動を制御する装置及び方法 |
| JP2015023789A (ja) * | 2013-07-17 | 2015-02-02 | 凌通科技股▲ふん▼有限公司Ｇｅｎｅｒａｌｐｌｕｓ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． | 起動シーケンス制御方法及びそれを使用する低電流電源を有する装置 |
| CN111342444A (zh) * | 2020-04-03 | 2020-06-26 | 西安清泰科新能源技术有限责任公司 | 一种dc电源系统的开关纹波环流抑制装置与方法 |
-
1995
- 1995-04-27 JP JP7104138A patent/JPH08308107A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002186190A (ja) * | 2000-12-12 | 2002-06-28 | Nissan Motor Co Ltd | 車両用電源システム |
| JP2007258876A (ja) * | 2006-03-22 | 2007-10-04 | Yamaha Corp | パワーアンプ及びパワーアンプシステム |
| JP2010220423A (ja) * | 2009-03-18 | 2010-09-30 | Seiko Epson Corp | タイミング制御回路及びタイミング制御回路を備えた電源回路 |
| JP2013505506A (ja) * | 2009-09-23 | 2013-02-14 | エスティー‐エリクソン、ソシエテ、アノニム | 電源始動機構、電源回路の起動を制御する装置及び方法 |
| JP2011167019A (ja) * | 2010-02-12 | 2011-08-25 | Fujitsu Ltd | 電源システム、及び、電源制御回路 |
| US8897042B2 (en) | 2010-02-12 | 2014-11-25 | Fujitsu Limited | Power source system and control circuit |
| JP2015023789A (ja) * | 2013-07-17 | 2015-02-02 | 凌通科技股▲ふん▼有限公司Ｇｅｎｅｒａｌｐｌｕｓ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． | 起動シーケンス制御方法及びそれを使用する低電流電源を有する装置 |
| CN111342444A (zh) * | 2020-04-03 | 2020-06-26 | 西安清泰科新能源技术有限责任公司 | 一种dc电源系统的开关纹波环流抑制装置与方法 |
| CN111342444B (zh) * | 2020-04-03 | 2024-03-19 | 西安清泰科新能源技术有限责任公司 | 一种dc电源系统的开关纹波环流抑制装置与方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2166655A1 (en) | Controlled charge pump arrangement and method for controlling a clocked charge pump | |
| EP0858161B1 (en) | Delay circuit using pulse shaping | |
| US5227672A (en) | Digital clock selection and changeover apparatus | |
| EP0308260A2 (en) | Energy transfer arrangement | |
| JPH08308107A (ja) | 電源装置 | |
| EP1681776B1 (en) | Facilities equipment communication circuit | |
| US7183804B2 (en) | Process and device for outputting a digital signal | |
| JP2016046620A (ja) | パワーオンリセット回路 | |
| JP3464278B2 (ja) | ノイズ低減出力段を備えた集積回路 | |
| JP2004336972A (ja) | 電源装置及び電源制御デバイス | |
| US4366534A (en) | Electronic condition control system using digital anticipation | |
| US5489859A (en) | CMOS output circuit with high speed high impedance mode | |
| US6535024B1 (en) | Clock signal filtering circuit | |
| US5760655A (en) | Stable frequency oscillator having two capacitors that are alternately charged and discharged | |
| US5175413A (en) | Fail-safe relay drive system for cooking apparatus | |
| US5430600A (en) | Latching relay control circuit | |
| US8067964B2 (en) | Output circuit | |
| CN110880884B (zh) | 基于雪崩三极管级联电路的输出可调纳秒脉冲源 | |
| US6377164B1 (en) | High powered tri-mode light show | |
| US5878094A (en) | Noise detection and delay receiver system | |
| US2434948A (en) | Impulse actuated electromagnetic relay with time delay | |
| US5128553A (en) | Lateral PNP turn-off drive circuit | |
| US5384554A (en) | Voltage controlled oscillator circuit employing integrated circuit component ratios | |
| US6917226B2 (en) | Transformer coupling arrangement and method using a plurality of drivers | |
| KR200256403Y1 (ko) | 돌입전류 방지회로 |