KR200256403Y1

KR200256403Y1 - 돌입전류 방지회로

Info

Publication number: KR200256403Y1
Application number: KR2019990006383U
Authority: KR
Inventors: 나원산; 이성일; 이종현
Original assignee: 이건수; 주식회사 동아일렉콤
Priority date: 1999-04-19
Filing date: 1999-04-19
Publication date: 2001-12-24
Also published as: KR20000019687U

Abstract

본 고안은 시간지연없이 연속적으로 동작하는 돌입전류 방지회로에 관한 것으로서, 시스템 내부의 온보드형 전원에 사용되는 회로팩의 탈실장이나 전원의 온/오프(ON/OFF)가 시간지연없이 연속적으로 이루어질 경우 발생되는 돌입전류의 영향을 최소화하기 위해, 입력전원과 직렬로 연결된 제너다이오드(ZD1)와, 제너다이오드(ZD1)와 병렬로 연결된 콘덴서(C3)와, 상기 콘덴서(C3) 및 제너다이오드(ZD1)와 병렬로 게이트(GATE)가 연결된 전계효과트랜지스터(FET)로 구성된 돌입전류방지회로에 있어서, 상기 입력전원과 직렬로 연결된 제너다이오드(ZD2)와, 다이오드(D1) 및 저항(R6)과, 상기 제너다이오드(ZD2)와 병렬로 연결된 캐패시터(C4)와, 직렬연결된 저항(R5) 및 다이오드(D2)에 베이스단이 연결되며 상기 콘덴서(C3)에 컬렉터단이 연결된 트랜지스터(TR1)와, 직렬연결된 저항(R7) 및 제너다이오드(ZD3)에 베이스단이 연결되며 상기 다이오드(D2)와 저항(R5)사이에 컬렉터단이 연결된 트랜지스터(TR2)로 구성되며, 상기 저항(R5)이 상기 제너다이오드(ZD2)와 저항(R6) 사이에 연결된 방전회로부(30)를 포함하여 구성한 것이다.

Description

돌입전류 방지회로{Rush current preventing circuit}

본 고안은 돌입전류 방지회로에 관한 것으로서, 더욱 상세하게는 회로팩단위로 셀프(shelf)에 실장할 수 있도록 구성된 시스템 내부에 온보드형의 전원에 사용되는 회로팩의 탈실장이나 전원의 온/오프(ON/OFF)가 연속적으로 이루어질 경우 발생되는 돌입전류의 영향을 최소화하기 위해 구성한 돌입전류 방지회로에 관한 것이다.

종래에는 돌입전류를 방지하기 위하여 도1과 같은 회로가 공지되어 있다.

도1에 있어서, 입력단(INPUT)과 접지단(GND)을 통해 돌입전류방지부로(20)에 입력전원(Vin)이 인가되면 퓨즈(F1)를 통해 제너다이오드(ZD1)에 인가되어 정전압을 유지하며 이 전압은 캐패시터(C3)에 충전이 된다. 한편, 캐패시터(C3)가 일정시간 동안에 충전이 완료되면 전계효과 트랜지스터(FET)의 게이트(gate)에 전압이 인가되어 전계효과 트랜지스터(FET)가 턴온(TURE ON)되고 인덕턴스(L1)와 캐패시터(C1,C2)로 구성된 입력필터(10)를 통과하여 정상적인 전원을 출력하여 시스템에 공급하게 된다.

따라서, 캐패시터(C3)가 충전되는 시간 후에 전계효과 트랜지스터(FET)가 턴온하기 때문에 입력전원 인가 후 순간적으로 발생하는 돌입전류를 차단하여 출력에 아무런 영향을 주지 않게 하였다. 즉, 캐패시터(C3)가, 돌입전류가 발생되는 시간동안 전원의 입력과 출력을 지연시키는 소프트 스타트기능을 함으로서 돌입전류로부터 회로팩을 보호하였다.

그러나, 캐패시터(C3)가 충전되어 있는 상태에서는 전계효과 트랜지스터(FET)가 계속 턴온(TURE ON)되어 있기 때문에, 캐패시터(C3)가 충전되어 있는 상태에서 연속적으로 회로팩을 탈실장하거나 전원을 온/오프(ON/OFF)시키데 소요되는 시간이 캐패시터(C3)가 방전하는 시간보다 짧을 경우, 즉 방전이 끝나기전에 연속적으로 탈실장이나 온/오프가 이루어 질 경우 돌입전류를 차단하지 못해 회로팩에 오류를 발생시키는 문제점이 있었다.

본 고안은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 그 목적은, 기존의 돌입전류 방지회로에 방전회로부를 부가하여 회로팩의 연속적인 탈실장시나 전원의 온/오프(ON/OFF)시 캐패시터의 방전시간을 빠르게 하고 전계효과 트랜지스터가 초기상태로 빠르게 전환되게 함으로써, 연속적인 탈실장이나 온/오프(ON/OFF)시에도 돌입전류를 차단할 수 있는 돌입전류 방지회로를 제공하는 것이다.

본 고안의 상기와 같은 목적은, 돌입전류 방지회로를 구성하는 캐패시터에 충전된 전원의 방전시간을 빠르게 함으로써 달성되는데, 캐패시터에 충전된 전원을 빠르게 방전시키기 위한 트랜지스터와, 상기 트랜지스터의 베이스로 흐르는 전류를 제한하는 트랜지스터와, 상기 트랜지스터를 동작시키는 전압을 충전하는 캐패시터로 구성된 방전회로부를 포함하여 구성한 돌입전류 방지회로를 제공하는 것이다.

도1은 종래의 돌입전류 방지회로도,

도2는 본 고안의 실시예의 돌입전류 방지회로도,

도3은 본 고안의 회로와 종래회로의 캐패시터의 시간별 방전전압을 비교한 그래프이다.

*도면의 주요부분에 대한 부호의 설명*

10:여과필터부 20:돌입전류방지부

30:방전회로부

FET:전계효과트랜지스터 TR1~TR2:트랜지스터

ZD1~ZD3:제너다이오드 C1~C4:캐패시터

D1~D2:다이오드 R1~R7:저항

L1:인덕턴스

이하, 본 고안의 실시예를 첨부된 도면에 의하여 설명하면, 다음과 같다.

도2는 본 고안의 실시예의 돌입전류 방지회로도로서, 입력전원에 포함된 돌입전류를 차단하여 여과필터부(10)에 전원을 인가하는 전계효과트랜지스터(FET) 및 콘덴서(C3)로 구성된 돌입전류방지부(20)와 연결되어 그에 충전된 전압을 방전시키기 위한 방전회로부(30)로 구성되어 있다.

상기 돌입전류방지부(20)는 제너다이오드(ZD1)에 입력전원을 인가하여 정전압을 유지하며 이 전압이 충전되는 캐패시터(C3)와, 캐패시터(C3)에 충전이 완료되면 게이트(GATE)에 전원이 인가되어 턴온(TURE ON)되는 전계효과트랜지스터(FET)로 구성되어 있다.

상기 방전회로부(30)는 입력전원과 직렬로 연결된 제너다이오드(ZD2)와, 다이오드(D1) 및 저항(R6)과, 상기 제너다이오드(ZD2)와 병렬로 연결된 캐패시터(C4)와, 직렬연결된 저항(R5) 및 다이오드(D2)에 베이스단이 연결된 트랜지스터(TR1)와, 직렬연결된 저항(R7) 및 제너다이오드(ZD3)에 베이스단이 연결되며 상기 다이오드(D2)와 저항(R5)사이에 컬렉터단이 연결된 트랜지스터(TR2)로 구성되며, 상기 저항(R5)이 상기 제어다이오드(ZD2)와 저항(R6) 사이에 연결되어 있다.

상기 여과필터부(10)는 인덕턴스(L1)와 캐패시터(C1,C2)로 구성되어 있다.

이와 같이 구성된 본 고안 실시예의 돌입전류 방지회로의 동작상태를 설명하면, 입력전원이 인가되면 제너다이오드(ZD1)에 의해 정전압을 유지하면서 캐패시터(C3)에 충전이 되기 시작한다. 한편, 캐패시터(C3)가 일정시간 동안에 충전이 완료되면 전계효과 트랜지스터(FET)를 동작시키기 위한 전압이 게이트(gate)에 인가되어 전계효과 트랜지스터(FET)가 턴온(TURE ON)되고 인덕턴스(L1)와 캐패시터(C1,C2)로 구성된 여과필터부(10)를 통과하여 정상적인 전원을 공급하게 된다.

한편, 방전회로부(30)는 제너다이오드(ZD2)와 저항(R6) 및 다이오드(D1)에 의해 전압이 분배되고 캐패시터(C4)에는 제너다이오드(ZD2)에 인가되는 순간 전압이 충전된다. 그리고, 상기 분배된 정전압에 의해 전류가 저항(R5)과 다이오드(D1)를 통해 트랜지스터(TR1)의 베이스단으로 흐르게 되고, 이 전류는 제너다이오드(ZD3)와 저항(R7)을 통해 베이스단으로 흐르는 전류에 의해 동작되는 트랜지스터(TR2)에 의해 제한되어 상기 트랜지스터(TR1)은 오프(OFF)된 상태를 유지하게 된다.

이때, 회로팩을 탈장하거나 입력전원을 오프(OFF)시키면 트랜지스터(TR2)는 오프(OFF)되고 트랜지스터(TR1)은 캐패시터(C4)에 충전된 전류에 의해 돌입전류방지부(20)의 캐패시터(C3)에 충전된 전압이 방전된다. 한편, 캐패시터(C4)는 캐패시터(C3)가 충분히 방전되기 위한 시간을 가지도록 트랜지스터(TR1)를 동작시키는 역할을 한다.

따라서, 본 고안의 실시예의 돌입전류 방지회로의 캐패시터(C3)에 충전된 전압은, 도3에 나타낸 개선전과 개선후의 그래프와 같이, 종래 돌입전류 방지회로의 캐패시터(C3)에 충전된 전압이 방전되는 시간보다 더 빠른 시간에 방전이 이루어져, 연속적인 회로팩의 탈실장이나 전원의 온/오프동작시에도 항상 돌입전류를 차단할 수 있게 된다.

이와 같이 본 고안 실시예의 돌입전류 방지회로는 온보드모듈을 사용하는 시스템의 회로팩을 연속적으로 탈실장하거나 전원을 온/오프 하더라도 돌입전류에 대한 보호기능이 시간에 관계없이 동작되므로 돌입전류에 의해 발생되는 문제에 대해 매우 안정적으로 시스템을 운용할 수 있는 효과가 있다.

또한, 본 고안은 회로팩단위로 셀프에 실장하여 운용되며 빈번하게 회로팩을탈실장해야하는 시스템에 손쉽게 이용할 수 있는 장점이 있다.

Claims

입력전원과 직렬로 연결된 제너다이오드(ZD1)와, 제너다이오드(ZD1)와 병렬로 연결된 콘덴서(C3)와, 상기 콘덴서(C3) 및 제너다이오드(ZD1)와 병렬로 게이트(GATE)가 연결된 전계효과트랜지스터(FET)로 구성된 돌입전류방지회로에 있어서, 상기 입력전원과 직렬로 연결된 제너다이오드(ZD2)와, 다이오드(D1) 및 저항(R6)과, 상기 제너다이오드(ZD2)와 병렬로 연결된 캐패시터(C4)와, 직렬연결된 저항(R5) 및 다이오드(D2)에 베이스단이 연결되며 상기 콘덴서(C3)에 컬렉터단이 연결된 트랜지스터(TR1)와, 직렬연결된 저항(R7) 및 제너다이오드(ZD3)에 베이스단이 연결되며 상기 다이오드(D2)와 저항(R5)사이에 컬렉터단이 연결된 트랜지스터(TR2)로 구성되며, 상기 저항(R5)이 상기 제너다이오드(ZD2)와 저항(R6) 사이에 연결된 방전회로부(30)를 포함하여 구성된 특징으로 하는 돌입전류 방지회로.