JP5615576B2 - 基板処理装置用の多孔板の製造方法及び多孔板 - Google Patents

基板処理装置用の多孔板の製造方法及び多孔板 Download PDF

Info

Publication number
JP5615576B2
JP5615576B2 JP2010068352A JP2010068352A JP5615576B2 JP 5615576 B2 JP5615576 B2 JP 5615576B2 JP 2010068352 A JP2010068352 A JP 2010068352A JP 2010068352 A JP2010068352 A JP 2010068352A JP 5615576 B2 JP5615576 B2 JP 5615576B2
Authority
JP
Japan
Prior art keywords
substrate processing
processing apparatus
porous
hole
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010068352A
Other languages
English (en)
Other versions
JP2011204763A (ja
Inventor
林　大輔
大輔 林
永関　一也
一也 永関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2010068352A priority Critical patent/JP5615576B2/ja
Priority to KR1020110025701A priority patent/KR101763946B1/ko
Publication of JP2011204763A publication Critical patent/JP2011204763A/ja
Application granted granted Critical
Publication of JP5615576B2 publication Critical patent/JP5615576B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、多数のガス孔を有する上部電極板に代表される基板処理装置用の多孔板の製造方法及び多孔板に関する。
基板としての半導体ウエハ（以下、単に「ウエハ」という。）にプラズマ処理を施す基板処理装置は、ウエハを収容し且つ内部を減圧可能なチャンバと、該チャンバ内部の下方に配された載置台（以下、「サセプタ」という。）と、チャンバ内部においてサセプタに対向するように配されたガス導入シャワーヘッドとを備える。このようなプラズマ処理装置では、ガス供給部材としてのガス導入シャワーヘッドからチャンバ内に処理ガスを導入し、且つチャンバ内に高周波電力を印加することによって処理ガスからプラズマを発生させ、該プラズマによってウエハにプラズマ処理を施す。
ガス導入シャワーヘッドのサセプタとの対向部には、処理ガスを噴出するガス供給孔が多数開口した平板状の上部電極板が用いられる。上部電極板は、例えば直径３００〜５００ｍｍの円板状を呈しており、その厚みは通常５〜１０ｍｍである。
このような上部電極板を含む多孔板の構成材料として、近年、耐熱性、耐スパッタ性に優れたＳｉＣ（炭化珪素）が好適に使用される。ＳｉＣは、Ｓｉ（シリコン）と比較してイオンスパッタ耐性が約２倍であり、プラズマ処理を行う基板処理装置のチャンバ内部材として好適であるが、従来、経済的な理由から主としてＳｉが適用されてきた。しかしながら、近年、１つのチャンバ内で条件の異なる複数のプラズマ処理が連続して行われるようになり、特に、Ｓｉ基材及び酸化膜に対して連続してプラズマ処理を施す処理が実施されるようになった。従って、処理対象の構成材料と同じ材料であるＳｉをチャンバ内構成部材の構成材料として適用できなくなり、代わってＳｉＣが多用されるようになった。また、最近では、ＳｉＣの価格が低減したことから、価格と耐用年数との両基準で比較しても、Ｓｉに比べてＳｉＣが有用であると認識されるようになった。
また、上述した上部電極板では、通常２００個又はそれ以上の貫通孔がガス供給孔として設けられている。このような上部電極板として適用される多孔板は、以下のように製造されている。
図６は、従来の基板処理装置用の多孔板の製造方法を示す工程図である。
図６において、先ず、例えば、直径５００ｍｍ、厚さ２０ｍｍの円板状のカーボン基台６１を準備し（図６（Ａ））、このカーボン基台６１を熱ＣＶＤ（Chemical Vapor Deposition）装置の反応炉内に収容し、熱ＣＶＤ法によってカーボン基台６１の表裏両面に、厚さが、例えば５ｍｍのＳｉＣ膜６２を形成する（図６（Ｂ））。
次いで、カーボン基台６１の表裏両面に形成されたＳｉＣ膜６２をそれぞれ切り出し（図６（Ｃ））、ＳｉＣ膜６３を得る（図６（Ｄ））。
次いで、得られたＳｉＣ膜６３に対し、例えばドリル刃を用いた孔あけ加工を施してＳｉＣ膜６３の表裏を厚さ方向に貫通する多数の貫通孔６５を形成して多孔板６４を得る（図６（Ｅ））。次いで、多孔板６４の表裏両面に対して、必要に応じて、加工破砕層を除去する等の表面処理を施し、製品としての多孔板６４を完成させる（図６（Ｆ））。得られた多孔板６４は、例えば、基板処理装置における上部電極板として使用される（例えば、特許文献１参照）。
特開２００６−２４５２１４号公報
しかしながら、上部電極板の構成材料である、例えばＳｉＣは超硬材質であり、例えば先端がダイヤモンドからなるドリル刃を使用する従来の多孔板の製造方法によって製造しようとすると、口径が、数ｍｍ以下と小さい貫通孔に対応した細いドリル刃を使用しなければならず、ドリル刃が損傷し易くてコストが嵩むという問題があった。また、１つの多孔板に２００個又はそれ以上の貫通孔を開ける必要があることから、作業工数が非常に多く、リードタイム（Ｌ／Ｔ）及びコスト面で不利であるという問題があった。
なお、ドリル刃に代えてレーザ光を使用して貫通孔を形成することもできるが、この方法は、構成材料の内部を溶かしながら孔を開けるものであるために、基材の構成材料を変質させてしまい、製品である多孔板を基板処理装置の構成材料として適用した場合、発塵しやすくて汚染源になり易いという問題がある。
本発明の目的は、作業工数、特に、孔加工工数を低減することができる基板処理装置用の多孔板の製造方法及び多孔板を提供することにある。
上記目的を達成するために、請求項１記載の基板処理装置用の多孔板の製造方法は、表裏両面における表層ほど口径が大きいテーパ形状を有する多数の第１の貫通孔が予め形成されたカーボン基台の表面に、化学蒸着（ＣＶＤ）法によって所定厚さのＳｉＣ膜を形成させた後、前記第１の貫通孔に対応する第２の貫通孔が多数設けられた表層の多孔ＳｉＣ膜を切り出すことを特徴とする。
請求項２記載の基板処理装置用の多孔板の製造方法は、請求項１記載の基板処理装置用の多孔板の製造方法において、前記カーボン基台の表裏両面に前記多孔ＳｉＣ膜を形成し、前記カーボン基台の表裏両面に形成された多孔ＳｉＣ膜をそれぞれ切り出すことを特徴とする。
請求項３記載の基板処理装置用の多孔板の製造方法は、請求項１又は２記載の基板処理装置用の多孔板の製造方法において、前記切り出された多孔ＳｉＣ膜に付着しているカーボンを燃焼、除去することを特徴とする。
請求項４記載の基板処理装置用の多孔板の製造方法は、請求項１乃至３のいずれか１項に記載の基板処理装置用の多孔板の製造方法において、前記第２の貫通孔におけるアスペクト比は、１０以下であることを特徴とする。
請求項５記載の基板処理装置用の多孔板の製造方法は、請求項４記載の基板処理装置用の多孔板の製造方法において、前記多孔ＳｉＣ膜の膜厚は、５ｍｍ以下であり、前記第２の貫通孔の口径は、それぞれ０．５〜１．０ｍｍφであることを特徴とする。
請求項６記載の基板処理装置用の多孔板の製造方法は、請求項１乃至５のいずれか１項に記載の基板処理装置用の多孔板の製造方法において、前記切り出された多孔ＳｉＣ膜における前記第２の貫通孔の内壁面に対し、仕上げ加工を施すことを特徴とする。
上記目的を達成するために、請求項７記載の基板処理装置用の多孔板は、所定厚さのＳｉＣ膜からなり、厚さ方向に貫通する多数の貫通孔が形成された多孔板であって、表裏両面における表層ほど口径が大きいテーパ形状を有する多数の貫通孔部が形成されたカーボン基台の表面に化学蒸着法によって所定厚さのＳｉＣ膜を形成させた後、前記テーパ形状を有する多数の貫通孔部に対応する前記多数の貫通孔が形成された表層の多孔ＳｉＣ膜を切り出すことにより製造され、前記多数の貫通孔の内壁面は、前記化学蒸着法によって蒸着したＳｉＣによって形成されていることを特徴とする。
請求項８記載の基板処理装置用の多孔板は、請求項７記載の基板処理装置用の多孔板において、前記貫通孔におけるアスペクト比は、１０以下であることを特徴とする。
請求項９記載の基板処理装置用の多孔板は、請求項８記載の基板処理装置用の多孔板において、前記多孔板の板厚は、５ｍｍ以下であり、前記貫通孔の口径は、それぞれ０．５〜１．０ｍｍであることを特徴とする。
請求項１記載の基板処理装置用の多孔板の製造方法によれば、予め多数の第１の貫通孔が形成されたカーボン基台の表面に、化学蒸着（ＣＶＤ）法によって所定厚さのＳｉＣ膜を形成させた後、第１の貫通孔に対応する第２の貫通孔が多数設けられた表層の多孔ＳｉＣ膜を切り出すので、基板処理装置用の多孔板の製造方法における作業工数、特に、孔加工工数を低減することができる。また、カーボン基台における第１の貫通孔は、カーボン基台の表裏両面における表層ほど口径が大きいテーパ形状を有するので、表裏両面に対してほぼ垂直な貫通孔を有する孔形状がきれいな多孔板が得られる。
請求項２記載の基板処理装置用の多孔板の製造方法によれば、カーボン基台の表裏両面に多孔ＳｉＣ膜を形成し、カーボン基台の表裏両面に形成された多孔ＳｉＣ膜をそれぞれ切り出すので、生産効率を向上させることができ、従来技術に比べて、加工コスト及びリードタイム（Ｌ／Ｔ）をより低減することができる。
請求項３記載の基板処理装置用の多孔板の製造方法によれば、切り出された多孔ＳｉＣ膜に付着しているカーボンを燃焼、除去するので、不純物が付着しない良質の多孔板を得ることができる。
請求項４及び５記載の基板処理装置用の多孔板の製造方法によれば、ＳｉＣの蒸気が貫通孔の奥まで届くので、貫通孔の内壁面が全て化学蒸着法による蒸着ＳｉＣによって形成された多孔板を得ることができる。
請求項６記載の基板処理装置用の多孔板の製造方法によれば、切り出された多孔ＳｉＣ膜における第２の貫通孔の内壁面に対し、仕上げ加工を施すので、第２の貫通孔を下孔として用いることができ、貫通孔が全く形成されていないＳｉＣ膜に対して孔あけ作業を行う従来技術に比べて孔あけ作業が格段に容易となり、処理時間を短縮することができる。
請求項７記載の基板処理装置用の多孔板によれば、所定厚さのＳｉＣ膜からなり、厚さ方向に貫通する多数の貫通孔が形成された多孔板であって、多数の貫通孔の内壁面は化学蒸着法によって蒸着したＳｉＣによって形成されているので、この多孔板を基板処理装置の構成部材として適用した場合、パーティクルの発生等の汚染を回避することができる。
請求項８及び９記載の基板処理装置用の多孔板によれば、貫通孔の奥までＳｉＣの蒸気が到達し、内壁面の全てが化学蒸着法による蒸着ＳｉＣによって形成された多孔板が得られる。
本発明の実施の形態に係る基板処理装置用の多孔板の製造方法によって製造される多孔板が適用される基板処理装置の構成を概略的に示す断面図である。 シャワーヘッドの上部電極板を示す図であり、図２（Ａ）は、平面図、図２（Ｂ）は、図２（Ａ）のＩＩ−ＩＩ線に沿った断面図である。 本発明の実施の形態に係る基板処理装置用の多孔板の製造方法における多孔板の製造処理を示すフローチャートである。 本発明の実施の形態に係る基板処理装置用の多孔板の製造方法を示す工程図である。 本発明の実施の形態に係る基板処理装置用の多孔板の製造方法に適用される熱ＣＶＤ装置の概略構成を示す図である。 従来の基板処理装置用の多孔板の製造方法を示す工程図である。
以下、本発明の実施の形態について図面を参照しながら詳述する。
図１は、本発明の実施の形態に係る基板処理装置用の多孔板の製造方法によって製造される多孔板が適用される基板処理装置の構成を概略的に示す断面図である。この基板処理装置は、基板としての半導体デバイス用のウエハ（以下、単に「ウエハ」という。）にプラズマエッチング処理を施す。
図１において、基板処理装置１０は、ウエハＷを収容するチャンバ１１を有し、チャンバ１１内にはウエハＷを載置する円柱状のサセプタ１２が配置されている。チャンバ１１の内側壁とサセプタ１２の側面とによって側方排気路１３が形成される。側方排気路１３の途中には排気プレート１４が配置されている。
排気プレート１４は多数の貫通孔を有する板状部材であり、チャンバ１１の内部を上部と下部に仕切る仕切板として機能する。排気プレート１４によって仕切られたチャンバ１１内部の上部（以下、「処理室」という。）１５には、後述するようにプラズマが発生する。また、チャンバ１１内部の下部（以下、「排気室（マニホールド）」という。）１６にはチャンバ１１内のガスを排出する排気管１７が接続されている。排気プレート１４は処理室１５に発生するプラズマを捕捉し、又は反射してマニホールド１６への漏洩を防止する。
排気管１７には、ＴＭＰ（Turbo Molecular Pump）及びＤＰ（Dry Pump）（共に図示省略）が接続され、これらのポンプはチャンバ１１内を真空引きして所定圧力まで減圧する。なお、チャンバ１１内の圧力はＡＰＣバルブ（図示省略）によって制御される。
チャンバ１１内のサセプタ１２には第１の高周波電源１８が第１の整合器１９を介して接続され、且つ第２の高周波電源２０が第２の整合器２１を介して接続されており、第１の高周波電源１８は比較的低い周波数、例えば、２ＭＨｚのバイアス用の高周波電力をサセプタ１２に印加し、第２の高周波電源２０は比較的高い高周波、例えば６０ＭＨｚのプラズマ生成用の高周波電力をサセプタ１２に印加する。これにより、サセプタ１２は電極として機能する。また。第１の整合器１９及び第２の整合器２１は、サセプタ１２からの高周波電力の反射を低減して高周波電力のサセプタ１２への印加効率を最大にする。
サセプタ１２の上部には、静電電極板２２を内部に有する静電チャック２３が配置されている。静電チャック２３は段差を有し、セラミックスで構成されている。
静電電極板２２には直流電源２４が接続されており、静電電極板２２に正の直流電圧が印加されると、ウエハＷにおける静電チャック２３側の面（以下、「裏面」という。）には負電位が発生して静電電極板２２及びウエハＷの裏面の間に電界が生じ、この電界に起因するクーロン力又はジョンソン・ラーベック力により、ウエハＷは静電チャック２３に吸着保持される。
また、静電チャック２３には、吸着保持されたウエハＷを囲むように、フォーカスリング２５が静電チャック２３の段差における水平部へ載置される。フォーカスリング２５は例えば、炭化珪素（ＳｉＣ）によって構成される。
サセプタ１２の内部には、例えば、円周方向に延在する環状の冷媒室２６が設けられている。冷媒室２６には、チラーユニット（図示省略）から冷媒用配管２７を介して低温の冷媒、例えば、冷却水やガルデン（登録商標）が循環供給される。冷媒によって冷却されたサセプタ１２は静電チャック２３を介してウエハＷ及びフォーカスリング２５を冷却する。
静電チャック２３におけるウエハＷが吸着保持されている部分（以下、「吸着面」という。）には、複数の伝熱ガス供給孔２８が開口している。伝熱ガス供給孔２８は、伝熱ガス供給ライン２９を介して伝熱ガス供給部（図示省略）に接続され、伝熱ガス供給部は伝熱ガスとしてのＨｅ（ヘリウム）ガスを、伝熱ガス供給孔２８を介して吸着面及びウエハＷの裏面の間隙に供給する。吸着面及びウエハＷの裏面の間隙に供給されたＨｅガスはウエハＷの熱を静電チャック２３に効果的に伝達する。
チャンバ１１の天井部には、サセプタ１２と対応するようにシャワーヘッド３０が配置されている。シャワーヘッド３０は、上部電極板３１と、この上部電極板３１を着脱可能に釣支するクーリングプレート３２と、クーリングプレート３２を覆う蓋体３３とを有する。上部電極板３１は厚さ方向に貫通する多数のガス孔３４を有する円板状部材からなり、半導電体であるＳｉＣによって構成される。また、クーリングプレート３２の内部にはバッファ室３５が設けられ、バッファ室３５にはガス導入管３６が接続されている。
また、シャワーヘッド３０の上部電極板３１には直流電源３７が接続されており、上部電極板３１へ負の直流電圧が印加される。このとき、上部電極板３１は二次電子を放出して処理室１５内部におけるウエハＷ上において電子密度が低下するのを防止する。放出された二次電子は、ウエハＷ上から側方排気路１３においてサアセプタ１２の側面を囲うように設けられた半導電体である炭化珪素や珪素によって構成される接地電極（グランドリング）３８へ流れる。
このような構成の基板処理装置１０では、処理ガス導入管３６からバッファ室３５へ供給された処理ガスが上部電極板３１のガス孔３４を介して処理室１５内部へ導入され、導入された処理ガスは、第２の高周波電源２０からサセプタ１２を介して処理室１５内部へ印加されたプラズマ生成用の高周波電力によって励起されてプラズマとなる。プラズマ中のイオンは、第１の高周波電源１８がサセプタ１２に印加するバイアス用の高周波電源によってウエハＷに向けて引き込まれ、ウエハＷにプラズマエッチング処理を施す。
基板処理装置１０の各構成部材の動作は、基板処理装置１０が備える制御部（図示省略）のＣＰＵがプラズマエッチング処理に対応するプログラムに応じて制御する。
図２は、図１の基板処理装置におけるシャワーヘッド３０の上部電極板３１を示す説明図であり、図２（Ａ）は、平面図、図２（Ｂ）は、図２（Ａ）のＩＩ−ＩＩ線に沿った断面図である。
図２（Ａ）及び図２（Ｂ）において、この上部電極板３１は、例えば厚さ５ｍｍ、直径５００ｍｍの円板状を呈しており、厚さ方向に貫通する貫通孔からなるガス孔３４が多数、例えば２００個又はそれ以上形成されている。ガス孔３４（以下、「貫通孔」という。）の口径は、例えば０．５ｍｍφである。
以下、図３〜図５を用いて本発明の実施の形態に係る基板処理装置用の多孔板の製造方法について説明する。
図３は、本発明の実施の形態に係る基板処理装置用の多孔板の製造方法における多孔板の製造処理を示すフローチャート、図４は、本発明の実施の形態に係る基板処理装置用の多孔板の製造方法を示す工程図、図５は、本発明の実施の形態に係る基板処理装置用の多孔板の製造方法に適用される熱ＣＶＤ装置の概略構成を示す図である。
図３において、基板処理装置の上部電極板として適用される多孔板の製造処理は、以下のように行われる。
すなわち、例えば板厚２０ｍｍ、直径５００ｍｍのカーボンからなる円板状の基台４１に、所定の間隔、例えば５〜２０ｍｍ間隔で、厚さ方向に貫通する第１の貫通孔４２を多数、例えば２００個又はそれ以上設けて孔あき基台４１を用意する（ステップＳ１、図４（Ａ））。
次に、孔あき基台４１の表面にＣＶＤ法によってＳｉＣ膜４３を形成する（ステップＳ２、図４（Ｂ））。ＳｉＣ膜４３の形成には、図５に示したＣＶＤ装置が使用される。
図５のＣＶＤ装置５０は、熱ＣＶＤ装置であり、反応管５１と、該反応管５１を加熱する加熱炉５２と、ＳｉＣの蒸気を発生させ、反応管５１に供給するガス発生部５３と、ガス発生部５３及び加熱炉５２を制御する制御部５４と、加熱炉５１内のガスを排気する排気流路５５とから主として構成されている。
熱ＣＶＤ装置５０の反応管５１内に孔あき基台４１を、例えば等間隔に多数立て掛け、ガス発生部５３からＳｉＣの蒸気を発生させ、１０００〜１４００℃の雰囲気で、孔あき基台４１の表裏両面にＳｉＣ膜４３を形成する。また、ＳｉＣ膜４３の形成の際、孔あき基台４１に設けられた第１の貫通孔４２に対応する部分にはＳｉＣが蒸着できない。従って、ＳｉＣ膜４３に、孔あき基台４１に設けられた第１の貫通孔４２に対応し、口径が同じか又はわずかに小さい第２の貫通孔４４が形成される（以下、ＳｉＣ膜４３を、「多孔ＳｉＣ膜４３」という。）。
次いで、孔あき基台４１の表裏両面に形成された第２の貫通孔４４を有する多孔ＳｉＣ膜４３を、それぞれ切り出す（ステップＳ３、図４（Ｃ））。
次いで、切り出された多孔ＳｉＣ膜４３を、必要に応じて高温酸化処理にて多孔ＳｉＣ膜４３に付着した孔あき基台４１の残渣であるカーボンを燃焼、除去し、その後、必要に応じて表裏両面をダイヤ砥粒によって研磨して製品としての多孔板４５を得る（ステップＳ４、図４（Ｄ））。
次いで、得られた多孔板４５の表裏両面に対し、必要に応じて真空熱処理を用いて表面処理を施して本処理を終了する（ステップＳ５、図４（Ｅ））。この表面処理は、多孔板４５の表裏両面の表層に形成された加工破砕層を除去するものであり、省略することもできる。
本実施の形態によれば、孔あき基台４１の表面にＣＶＤ法によってＳｉＣ膜を形成するだけで、多孔のＳｉＣ膜４３が得られるので、これを切り出すことにより、容易に多孔板４５を製造することができる。すなわち、高硬度で、工作し難いＳｉＣ膜に対し、ドリル刃を用いて貫通孔を形成する必要がないので、全ての貫通孔をドリル刃を用いて形成していた従来技術に比べて作業工数が著しく減少し、短時間で多孔板を製造することができる。
また、本実施の形態によれば、高価な材料からなる極細のドリル刃を多数使用していた従来技術に比べて、ドリル刃を必要としないので、低コストで済み、経済的にも有利である。
本実施の形態において、孔あき基台４１における第１の貫通孔４２の口径ｂは、孔あき基台４１を用いて製造しようとする多孔板４５におけるターゲット孔である第２の貫通孔の４４の口径ａ（例えばａ＝０．５ｍｍφ）よりもわずかに大きくすることが好ましい。孔あき基台４１の表面にＣＶＤ法によって多孔ＳｉＣ膜４３を形成する際、孔あき基台４１の表面と第１貫通孔４２とがなす肩部においてＳｉＣが等方的に蒸着して出っ張るため、多孔ＳｉＣ膜４３に形成される第２の貫通孔４４の口径は、孔あき基台４１の第１の貫通孔４２の口径よりも小さくなるからである。
本実施の形態において、多孔板４５における第２の貫通孔４４は、孔あき基台４１の第１の貫通孔４２に対応して形成されるため、多孔板４５における第２の貫通孔４４の位置精度としては、機械加工と同様の精度が得られる。
本実施の形態において、多孔板４５における第２の貫通孔４４におけるアスペクト比は、１０以下であることが好ましい。アスペクト比が１０よりも大きくなると、ＣＶＤ法によって孔あき基台４１の表面にＳｉＣ膜４３を形成する際、第２の貫通孔４４の入口が蒸着ＳｉＣで塞がれてしまい、多孔板を形成できなくなるからである。この場合、多孔板４５の板厚は、５ｍｍ以下であることが好ましい。また、第２の貫通孔４４の口径は、０．５〜１．０ｍｍφが好ましく、より好ましくは、０．５〜０．８ｍｍφである。
本実施の形態において、孔あき基台４１に設けられた第１の貫通孔４２は、孔あき基台４１の表裏両面における表層ほど口径が大きくなるテーパ形状を有することが好ましい。これによって、孔あき基台４１の表面と第１貫通孔４２とからなる肩部を無くし、もって蒸着するＳｉＣが出っ張るのを防止できる。その結果、第２の貫通孔４４が多孔ＳｉＣ膜４３の表裏両面に対してほぼ垂直になり、形状の整った第２の貫通孔４４を形成することができる。
本実施の形態に係る基板処理装置用の多孔板の製造方法によって製造される多孔板４５は、板厚が、例えば５ｍｍのＳｉＣ膜からなり、膜の厚さ方向に貫通する多数の貫通孔４４（第２の貫通孔）を有するものであり、第２の貫通孔４４の壁面はＣＶＤ法によって蒸着したＳｉＣによって成膜されている。従って、この多孔板４５を基板処理装置のチャンバ内に、例えば上部電極板として適用した場合、貫通孔を機械研削によって形成した従来の多孔板に比べて、パーティクルの発生、汚染等を回避することができる。また、多孔板４５は、表裏表面と第２の貫通孔４４の壁面とのつながりが滑らかになって面性状差がなく、構成材料が均質であるという利点もある。なお、製品としての多孔板４５の板厚は、例えば５ｍｍ以下、第２の貫通孔４４の口径は、例えば０．５〜１．０ｍｍであり、アスペクト比は１０以下であることが好ましい。
本実施の形態の基板処理装置用の多孔板の製造方法を、下孔あけ用として適用することもできる。
すなわち、本実施の形態によって製造された多孔板４５における第２の貫通孔４４に対し、例えばドリル刃を用いて内壁面の仕上げ加工を施すようにしてもよい。これによって、第２の貫通孔４４の口径寸法精度を向上させることができる。この場合であっても、作業開始当初からドリル刃を用いて工作する従来技術に比べて、作業工数を著しく低減し、作業時間を短縮してコストを削減することができる。
本実施の形態において、基板処理装置の上部電極板として適用される多孔板の製造方法について説明したが、本発明の基板処理装置用の多孔板の製造方法で製造される多孔板は、板厚が薄く、比較的大面積で、小さい貫通孔が多数形成された多孔板であり、上部電極板以外に、例えばバッフル板、排気プレート等として適用することができる。
１０ 基板処理装置
３０ シャワーヘッド
３１ 上部電極板
３４ 貫通孔
４１ 孔あき基台
４２ 第１の貫通孔
４３ 多孔ＳｉＣ膜
４４ 第２の貫通孔
５０ ＣＶＤ装置

Claims (9)

  1. 表裏両面における表層ほど口径が大きいテーパ形状を有する多数の第１の貫通孔が予め形成されたカーボン基台の表面に、化学蒸着（ＣＶＤ）法によって所定厚さのＳｉＣ膜を形成させた後、前記第１の貫通孔に対応する第２の貫通孔が多数設けられた表層の多孔ＳｉＣ膜を切り出すことを特徴とする基板処理装置用の多孔板の製造方法。
  2. 前記カーボン基台の表裏両面に前記多孔ＳｉＣ膜を形成し、前記カーボン基台の表裏両面に形成された多孔ＳｉＣ膜をそれぞれ切り出すことを特徴とする請求項１記載の基板処理装置用の多孔板の製造方法。
  3. 前記切り出された多孔ＳｉＣ膜に付着しているカーボンを燃焼、除去することを特徴とする請求項１又は２記載の基板処理装置用の多孔板の製造方法。
  4. 前記第２の貫通孔におけるアスペクト比は、１０以下であることを特徴とする請求項１乃至３のいずれか１項に記載の基板処理装置用の多孔板の製造方法。
  5. 前記多孔ＳｉＣ膜の膜厚は、５ｍｍ以下であり、前記第２の貫通孔の口径は、それぞれ０．５〜１．０ｍｍφであることを特徴とする請求項４記載の基板処理装置用の多孔板の製造方法。
  6. 前記切り出された多孔ＳｉＣ膜における前記第２の貫通孔の内壁面に対し、仕上げ加工を施すことを特徴とする請求項１乃至５のいずれか１項に記載の基板処理装置用の多孔板の製造方法。
  7. 所定厚さのＳｉＣ膜からなり、厚さ方向に貫通する多数の貫通孔が形成された多孔板であって、
    表裏両面における表層ほど口径が大きいテーパ形状を有する多数の貫通孔部が形成されたカーボン基台の表面に化学蒸着法によって所定厚さのＳｉＣ膜を形成させた後、前記テーパ形状を有する多数の貫通孔部に対応する前記多数の貫通孔が形成された表層の多孔ＳｉＣ膜を切り出すことにより製造され、前記多数の貫通孔の内壁面は、前記化学蒸着法によって蒸着したＳｉＣによって形成されていることを特徴とする基板処理装置用の多孔板。
  8. 前記貫通孔におけるアスペクト比は、１０以下であることを特徴とする請求項７記載の基板処理装置用の多孔板。
  9. 前記多孔板の板厚は、０．５ｍｍ以下であり、前記貫通孔の口径は、それぞれ０．５〜１．０ｍｍであることを特徴とする請求項８記載の基板処理装置用の多孔板。
JP2010068352A 2010-03-24 2010-03-24 基板処理装置用の多孔板の製造方法及び多孔板 Active JP5615576B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010068352A JP5615576B2 (ja) 2010-03-24 2010-03-24 基板処理装置用の多孔板の製造方法及び多孔板
KR1020110025701A KR101763946B1 (ko) 2010-03-24 2011-03-23 기판 처리 장치용 다공판 제조 방법 및 기판 처리 장치용 다공판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010068352A JP5615576B2 (ja) 2010-03-24 2010-03-24 基板処理装置用の多孔板の製造方法及び多孔板

Publications (2)

Publication Number Publication Date
JP2011204763A JP2011204763A (ja) 2011-10-13
JP5615576B2 true JP5615576B2 (ja) 2014-10-29

Family

ID=44881147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010068352A Active JP5615576B2 (ja) 2010-03-24 2010-03-24 基板処理装置用の多孔板の製造方法及び多孔板

Country Status (2)

Country Link
JP (1) JP5615576B2 (ja)
KR (1) KR101763946B1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03162593A (ja) * 1989-11-21 1991-07-12 Hitachi Chem Co Ltd プラズマエツチング用電極板及びその製造法
JP3478703B2 (ja) * 1997-05-15 2003-12-15 信越化学工業株式会社 炭化けい素電極板の製造方法

Also Published As

Publication number Publication date
KR101763946B1 (ko) 2017-08-01
JP2011204763A (ja) 2011-10-13
KR20110107286A (ko) 2011-09-30

Similar Documents

Publication Publication Date Title
JP5595795B2 (ja) プラズマ処理装置用の消耗部品の再利用方法
JP6832171B2 (ja) プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP5960384B2 (ja) 静電チャック用基板及び静電チャック
JP2018046185A (ja) 酸化シリコン及び窒化シリコンを互いに選択的にエッチングする方法
JP4869610B2 (ja) 基板保持部材及び基板処理装置
US20110076401A1 (en) Method of Making Showerhead for Semiconductor Processing Apparatus
US20110198034A1 (en) Gas distribution showerhead with coating material for semiconductor processing
US9580806B2 (en) Method of processing a substrate support assembly
JP2007317772A (ja) 静電チャック装置
US20090242133A1 (en) Electrode structure and substrate processing apparatus
JP2007067037A (ja) 真空処理装置
TWI752545B (zh) 使用陶瓷塗覆的石英蓋體的基板處理腔室及方法
JP2008251742A (ja) 基板処理装置及びフォーカスリングを載置する基板載置台
US8715782B2 (en) Surface processing method
JP2021077808A (ja) プラズマ処理装置
JP2009043969A (ja) 半導体ウエハ外周部の加工方法及びその装置
JP2016207788A (ja) 上部電極の表面処理方法、プラズマ処理装置及び上部電極
JP5615576B2 (ja) 基板処理装置用の多孔板の製造方法及び多孔板
JP5013332B2 (ja) プラズマ処理装置
US20040244685A1 (en) Pretreated gas distribution plate
JP2022028461A (ja) プラズマ処理装置のクリーニング方法及びプラズマ処理装置
WO2024024803A1 (ja) 製造方法、および部品
TWI838390B (zh) 用於基板處理系統的利用介電窗之蜂巢型注射器
WO2023148861A1 (ja) プラズマ処理装置のクリーニング方法
JP2000311859A (ja) フォーカスリングおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140910

R150 Certificate of patent or registration of utility model

Ref document number: 5615576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250