KR101763946B1 - 기판 처리 장치용 다공판 제조 방법 및 기판 처리 장치용 다공판 - Google Patents

기판 처리 장치용 다공판 제조 방법 및 기판 처리 장치용 다공판 Download PDF

Info

Publication number
KR101763946B1
KR101763946B1 KR1020110025701A KR20110025701A KR101763946B1 KR 101763946 B1 KR101763946 B1 KR 101763946B1 KR 1020110025701 A KR1020110025701 A KR 1020110025701A KR 20110025701 A KR20110025701 A KR 20110025701A KR 101763946 B1 KR101763946 B1 KR 101763946B1
Authority
KR
South Korea
Prior art keywords
processing apparatus
substrate processing
perforated plate
manufacturing
sic film
Prior art date
Application number
KR1020110025701A
Other languages
English (en)
Other versions
KR20110107286A (ko
Inventor
다이스케 하야시
가즈야 나가세키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110107286A publication Critical patent/KR20110107286A/ko
Application granted granted Critical
Publication of KR101763946B1 publication Critical patent/KR101763946B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

작업 공수, 특히 구멍 가공 공수를 저감할 수 있는 기판 처리 장치용의 다공판의 제조 방법을 제공한다. 미리 다수의 제 1 관통 구멍(42)이 형성된 카본 기대(41)의 표면에 화학 증착(CVD)법에 의해 예컨대 두께 5㎜의 SiC 막(43)을 형성시키고, 그 후, 제 1 관통 구멍(42)에 대응하는 제 2 관통 구멍(44)이 다수 마련된 표층의 다공 SiC 막(43)을 절출하고, 가열해서 SiC 막(43)에 부착된 카본을 연소, 제거하고, 필요에 따라 표면을 연삭하며, 또한 표면 처리를 실시한다.

Description

기판 처리 장치용 다공판 제조 방법 및 기판 처리 장치용 다공판{PERFORATED PLATE FOR A SUBSTRATE PROCESSING APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 다수의 가스 구멍을 갖는 상부 전극판으로 대표되는 기판 처리 장치용의 다공판의 제조 방법 및 다공판에 관한 것이다.
기판으로서의 반도체 웨이퍼(이하, 간략히 "웨이퍼"라 함)에 플라즈마 처리를 실시하는 기판 처리 장치는, 웨이퍼를 수용하는 한편 내부를 감압 가능한 챔버와, 해당 챔버 내부의 하방에 배치된 탑재대(이하, "서셉터"라 함)와, 챔버 내부에서 서셉터에 대향하도록 배치된 가스 도입 샤워 헤드를 구비한다. 이러한 플라즈마 처리 장치에서는, 가스 공급 부재로서의 가스 도입 샤워 헤드로부터 챔버 내에 처리 가스를 도입하고, 또한 챔버 내에 고주파 전력을 인가함으로써 처리 가스로부터 플라즈마를 발생시키고, 해당 플라즈마에 의해 웨이퍼에 플라즈마 처리를 실시한다.
가스 도입 샤워 헤드의 서셉터와의 대향부에는 처리 가스를 분출하는 가스 공급 구멍이 다수 개구된 평판 형상의 상부 전극판이 이용된다. 상부 전극판은, 예컨대 직경 300㎜ 내지 500㎜의 원판 형상을 나타내고 있으며, 그 두께는 통상 5㎜ 내지 10㎜이다.
이러한 상부 전극판을 포함하는 다공판의 구성 재료로서, 최근, 내열성, 내 스패터성에 뛰어난 SiC(탄화규소)가 바람직하게 사용된다. SiC는 Si(실리콘)와 비교하여 이온 스패터 내성이 약 2배여서 플라즈마 처리를 실행하는 기판 처리 장치의 챔버 내부재로서 바람직하지만, 종래, 경제적인 이유로 주로 Si가 적용되어왔다. 그러나, 최근, 특히 Si 기재 및 산화막에 대하여 연속해서 플라즈마 처리를 실행하는 처리가 실시되게 되었다. 따라서, 처리 대상의 구성 재료와 같은 재료인 Si를 챔버 내 구성 부재의 구성 재료로서 적용할 수 없게 되어서, 대신에 SiC가 많이 사용되게 되었다. 또한, 최근에는 SiC의 가격이 저감되었기 때문에 가격과 내용연수의 양 기준으로 비교해도 Si에 비해 SiC가 유용한 것으로 확인되게 되었다.
또한, 상술한 상부 전극판에서는, 통상 200개 또는 그 이상의 관통 구멍이 가스 공급 구멍으로서 마련되어 있다. 이러한 상부 전극판으로서 적용되는 다공판은 이하와 같이 제조된다.
도 6은 종래의 기판 처리 장치용의 다공판의 제조 방법을 도시하는 공정도이다.
도 6에서, 우선, 예컨대 직경 500㎜, 두께 20㎜의 원판 형상의 카본 기대(61)를 준비하고[도 6의 (A)], 이 카본 기대(61)를 열 CVD(Chemical Vapor Deposition) 장치의 반응로 내에 수용하여, 열 CVD법에 의해 카본 기대(61)의 표리 양면에 두께가 예컨대 5㎜인 SiC 막(62)을 형성한다[도 6의 (B)].
이어서, 카본 기대(61)의 표리 양면에 형성된 SiC 막(62)을 각각 절출(切出)하여[도 6의 (C)], SiC 막(63)을 얻는다[도 6의 (D)].
이어서, 얻어진 SiC 막(62)에 대하여, 예컨대 드릴날을 이용한 구멍 뚫기 가공을 실시해서 SiC 막(63)의 표리를 두께 방향으로 관통하는 다수의 관통 구멍(65)을 형성하여 다공판(64)을 얻는다[도 6의 (E)]. 이어서, 다공판(64)의 표리 양면에 대하여, 필요에 따라, 가공 파쇄층을 제거하는 등의 표면 처리를 실시하여, 제품으로서의 다공판(64)을 완성시킨다[도 6의 (F)]. 얻어진 다공판(64)은, 예컨대 기판 처리 장치에 있어서의 상부 전극판으로서 사용된다(예컨대, 특허문헌 1 참조).
일본 특허 공개 제 2006-245214 호 공보
그러나, 상부 전극판의 구성 재료인, 예컨대 SiC는 초경재질이며, 예컨대 선단이 다이아몬드로 이루어지는 드릴날을 사용하는 종래의 다공판의 제조 방법에 의해 제조하고자 하면, 구경이 수㎜ 이하로 작은 관통 구멍에 대응한 가느다란 드릴날을 사용해야만 하므로, 드릴날이 손상되기 쉬워서 비용이 늘어나는 문제가 있었다. 또한, 하나의 다공판에 200개 또는 그 이상의 관통 구멍을 뚫을 필요가 있기 때문에, 작업 공수가 매우 높고, 리드 타임(L/T) 및 비용면에서 불리하다고 하는 문제가 있었다.
또한, 드릴날을 대신하여 레이저광을 사용해서 관통 구멍을 형성하는 것도 가능하지만, 이 방법은 구성 재료의 내부를 녹이면서 구멍을 뚫는 것이기 때문에, 기재의 구성 재료를 변질시켜서, 제품인 다공판을 기판 처리 장치의 구성 재료로서 적용했을 경우, 먼지를 발생시키기 쉬워서 오염원이 되기 쉽다고 하는 문제가 있다.
본 발명의 목적은 작업 공수, 특히 구멍 가공 공수를 저감할 수 있는 기판 처리 장치용의 다공판의 제조 방법 및 다공판을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 태양 1에 따른 기판 처리 장치용의 다공판의 제조 방법은, 미리 다수의 제 1 관통 구멍이 형성된 카본 기대의 표면에, 화학 증착(CVD)법에 의해 소정 두께의 SiC 막을 형성시킨 후, 상기 제 1 관통 구멍에 대응하는 제 2 관통 구멍이 다수 마련된 표층의 다공 SiC 막을 절출하는 것을 특징으로 한다.
태양 2에 따른 기판 처리 장치용의 다공판의 제조 방법은, 태양 1에 따른 기판 처리 장치용의 다공판의 제조 방법에 있어서, 상기 카본 기대의 표리 양면에 상기 다공 SiC 막을 형성하고, 상기 카본 기대의 표리 양면에 형성된 다공 SiC 막을 각각 절출하는 것을 특징으로 한다.
태양 3에 따른 기판 처리 장치용의 다공판의 제조 방법은, 태양 1 또는 2에 따른 기판 처리 장치용의 다공판의 제조 방법에 있어서, 상기 절출된 다공 SiC 막에 부착되어 있는 카본을 연소 및 제거하는 것을 특징으로 한다.
태양 4에 따른 기판 처리 장치용의 다공판의 제조 방법은, 태양 1 내지 3 중 어느 하나에 따른 기판 처리 장치용의 다공판의 제조 방법에 있어서, 상기 카본 기대에 있어서의 상기 제 1 관통 구멍은, 상기 카본 기대의 표리 양면에 있어서의 표층일수록 구경이 큰 테이퍼 형상을 갖는 것을 특징으로 한다.
태양 5에 따른 기판 처리 장치용의 다공판의 제조 방법은, 태양 1 내지 4 중 어느 하나에 따른 기판 처리 장치용의 다공판의 제조 방법에 있어서, 상기 제 2 관통 구멍에 있어서의 어스펙트비는 10 이하인 것을 특징으로 한다.
태양 6에 따른 기판 처리 장치용의 다공판의 제조 방법은, 태양 5에 따른 기판 처리 장치용의 다공판의 제조 방법에 있어서, 상기 다공 SiC 막의 막 두께는 5㎜ 이하이며, 상기 제 2 관통 구멍의 구경은 각각 0.5㎜φ 내지 1.0㎜φ인 것을 특징으로 한다.
태양 7에 따른 기판 처리용의 다공판의 제조 방법은, 태양 1 내지 6 중 어느 하나에 따른 기판 처리 장치용의 다공판의 제조 방법에 있어서, 상기 절출된 다공 SiC 막에 있어서의 상기 제 2 관통 구멍의 내벽면에 대하여 마무리 가공을 실시하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 태양 8에 따른 기판 처리 장치용의 다공판은, 소정 두께의 SiC 막으로 이루어지며, 두께 방향으로 관통하는 다수의 관통 구멍이 형성된 다공판으로서, 상기 다수의 관통 구멍의 내벽면은 화학 증착법에 의해 증착된 SiC에 의해 형성되어 있는 것을 특징으로 한다.
태양 9에 따른 기판 처리 장치용의 다공판은, 태양 8에 따른 기판 처리 장치용의 다공판에 있어서, 상기 관통 구멍에 있어서의 어스펙트비는 10 이하인 것을 특징으로 한다.
태양 10에 따른 기판 처리 장치용의 다공판은, 태양 9에 따른 기판 처리 장치용의 다공판에 있어서, 상기 다공판의 판 두께는 5㎜ 이하이며, 상기 관통 구멍의 구경은 각각 0.5㎜ 내지 1.0㎜인 것을 특징으로 한다.
태양 1에 따른 기판 처리 장치용의 다공판의 제조 방법에 의하면, 미리 다수의 제 1 관통 구멍이 형성된 카본 기대의 표면에 화학 증착(CVD)법에 의해 소정 두께의 SiC 막을 형성시킨 후, 제 1 관통 구멍에 대응하는 제 2 관통 구멍이 다수 마련된 표층의 다공 SiC 막을 절출하므로, 기판 처리 장치용의 다공판의 제조 방법에 있어서의 작업 공수, 특히 구멍 가공 공수를 저감할 수 있다.
태양 2에 따른 기판 처리 장치용의 다공판의 제조 방법에 의하면, 카본 기대의 표리 양면에 다공 SiC 막을 형성하고, 카본 기대의 표리 양면에 형성된 다공 SiC 막을 각각 절출하므로, 생산 효율을 향상시킬 수 있으며, 종래 기술에 비해 가공 코스트 및 리드 타임(L/T)을 보다 저감할 수 있다.
태양 3에 따른 기판 처리 장치용의 다공판의 제조 방법에 의하면, 절출된 다공 SiC 막에 부착되어 있는 카본을 연소 및 제거하므로, 불순물이 부착되지 않은 양질의 다공판을 얻을 수 있다.
태양 4에 따른 기판 처리 장치용의 다공판의 제조 방법에 의하면, 카본 기대에 있어서의 제 1 관통 구멍은 카본 기대의 표리 양면에 있어서의 표층일수록 구경이 큰 테이퍼 형상을 가지므로, 표리 양면에 대하여 대략 수직한 관통 구멍을 갖는 구멍 형상이 깔끔한 다공판을 얻을 수 있다.
태양 5 및 6에 따른 기판 처리 장치용의 다공판의 제조 방법에 의하면, SiC의 증기가 관통 구멍의 내측까지 도달하므로, 관통 구멍의 내벽면이 모두 화학 증착법에 의한 증착 SiC에 의해 형성된 다공판을 제공하는 것이 가능하다.
태양 7에 따른 기판 처리용의 다공판의 제조 방법에 의하면, 절출된 다공 SiC 막에 있어서의 제 2 관통 구멍의 내벽면에 대하여 마무리 가공을 실시하므로, 제 2 관통 구멍을 하부 구멍으로서 이용할 수 있으며, 관통 구멍이 전혀 형성되지 않은 SiC 막에 대하여 구멍 뚫기 작업을 실행하는 종래 기술에 비해 구멍 뚫기 작업이 현격히 용이하게 되어 처리 시간을 단축할 수 있다.
태양 8에 따른 기판 처리 장치용의 다공판에 의하면, 소정 두께의 SiC 막으로 이루어지며, 두께 방향으로 관통하는 다수의 관통 구멍이 형성된 다공판으로서, 다수의 관통 구멍의 내벽면은 화학 증착법에 의해 증착된 SiC에 의해 형성되어 있으므로, 이 다공판을 기판 처리 장치의 구성 재료로서 적용했을 경우, 파티클의 발생 등의 오염을 회피할 수 있다.
태양 9 및 10에 따른 기판 처리 장치용의 다공판에 의하면, 관통 구멍의 내측까지 SiC의 증기가 도달하여 내벽면의 전부가 화학 증착법에 의한 SiC에 의해 형성된 다공판을 얻을 수 있다.
도 1은 본 발명의 실시형태에 따른 기판 처리 장치용의 다공판의 제조 방법에 의해 제조되는 다공판이 적용되는 기판 처리 장치의 구성을 개략적으로 도시하는 단면도,
도 2는 샤워 헤드의 상부 전극판을 도시하는 도면으로서, 도 2의 (A)는 평면도이며, 도 2의 (B)는 도 2의 (A)의 Ⅱ-Ⅱ선을 따른 단면도,
도 3은 본 발명의 실시형태에 따른 기판 처리 장치용의 다공판의 제조 방법에 있어서의 다공판의 제조 처리를 도시하는 플로우차트,
도 4는 본 발명의 실시형태에 따른 기판 처리 장치용의 다공판의 제조 방법을 도시하는 공정도,
도 5는 본 발명의 실시형태에 따른 기판 처리 장치용의 다공판의 제조 방법에 적용되는 열 CVD 장치의 개략 구성을 도시하는 도면,
도 6은 종래의 기판 처리 장치용의 다공판의 제조 방법을 도시하는 공정도.
이하, 본 발명의 실시형태에 대하여 도면을 참조하면서 상술한다.
도 1은 본 발명의 실시형태에 따른 기판 처리 장치용의 다공판의 제조 방법에 의해 제조되는 다공판이 적용되는 기판 처리 장치의 구성을 개략적으로 도시하는 단면도이다. 이 기판 처리 장치는 기판으로서의 반도체 디바이스용의 웨이퍼(이하, 간략히 "웨이퍼"라 함)에 플라즈마 에칭 처리를 실시한다.
도 1에서, 기판 처리 장치(10)는 웨이퍼(W)를 수용하는 챔버(11)를 가지며, 챔버(11) 내에는 웨이퍼(W)를 탑재하는 원기둥 형상의 서셉터(12)가 배치되어 있다. 챔버(11)의 내측벽과 서셉터(12)의 측면에 의해 측방 배기로(13)가 형성된다. 측방 배기로(13)의 도중에는 배기 플레이트(14)가 배치되어 있다.
배기 플레이트(14)는 다수의 관통 구멍을 갖는 판 형상 부재이며, 챔버(11)의 내부를 상부와 하부로 칸막이하는 칸막이 판으로서 기능한다. 배기 플레이트(14)에 의해 칸막이된 챔버 내부의 상부(이하, "처리실"이라 함)(15)에는 후술하는 바와 같이 플라즈마가 발생한다. 또한, 챔버(11) 내부의 하부[이하, "배기실(매니폴드)"이라 함](16)에는 챔버(11) 내의 가스를 배출하는 배기관(17)이 접속되어 있다. 배기 플레이트(14)는 처리실(15)에 발생하는 플라즈마를 포착하거나 또는 반사하여 매니폴드(16)로의 누설을 방지한다.
배기관(17)에는 터보 분자 펌프(Turbo Molecular Pump; TMP) 및 건식 펌프(Dry Pump; DP)(모두 도시 생략)가 접속되며, 이들 펌프는 챔버(11) 내를 진공 흡입하여 소정 압력까지 감압한다. 또한, 챔버(11) 내의 압력은 APC 밸브(도시 생략)에 의해 제어된다.
챔버(11) 내의 서셉터(12)에는 제 1 고주파 전원(18)이 제 1 정합기(19)를 거쳐서 접속되는 한편 제 2 고주파 전원(20)이 제 2 정합기(21)를 거쳐서 접속되어 있고, 제 1 고주파 전원(18)은 비교적 낮은 주파수, 예컨대 2㎒의 바이어스용의 고주파 전력을 서셉터(12)에 인가하며, 제 2 고주파 전원(20)은 비교적 높은 주파수, 예컨대 60㎒의 플라즈마 생성용의 고주파 전력을 서셉터(12)에 인가한다. 이에 의해, 서셉터(12)는 전극으로서 기능한다. 또한, 제 1 정합기(19) 및 제 2 정합기(21)는 서셉터(12)로부터의 고주파 전력의 반사를 저감하여 고주파 전력의 서셉터(12)에의 인가 효율을 최대로 한다.
서셉터(12)의 상부에는 정전 전극판(22)을 내부에 갖는 정전 척(23)이 배치되어 있다. 정전 척(23)은 단차를 가지며, 세라믹스로 구성되어 있다.
정전 전극판(22)에는 직류 전원(24)이 접속되어 있으며, 정전 전극판(22)에 양의 직류 전압이 인가되면, 웨이퍼(W)에 있어서의 정전 척(23)측의 면(이하, "이면"이라 함)에는 음의 전위가 발생하여 정전 전극판(22) 및 웨이퍼(W)의 이면 사이에는 전계가 발생하며, 이 전계에 기인하는 쿨롱력 또는 존슨·라벡력에 의해 웨이퍼(W)는 정전 척(23)에 흡착 보지된다.
또한, 정전 척(23)에는, 흡착 보지된 웨이퍼(W)를 둘러싸도록, 포커스 링(25)이 정전 척(23)의 단차에 있어서의 수평부에 탑재된다. 포커스 링(25)은 예컨대 탄화규소(SiC)에 의해 구성된다.
서셉터(12)의 내부에는, 예컨대 원주 방향으로 연장되는 환상의 냉매실(26)이 마련되어 있다. 냉매실(26)에는 칠러 유닛(도시 생략)으로부터 냉매용 배관(27)을 거쳐서 저온의 냉매, 예컨대 냉각수나 갈덴(등록상표)이 순환 공급된다. 냉매에 의해 냉각된 서셉터(12)는 정전 척(23)을 거쳐 웨이퍼(W) 및 포커스 링(25)을 냉각한다.
정전 척(23)에 있어서의 웨이퍼(W)가 흡착 보지되어 있는 부분(이하, "흡착면"이라 함)에는 복수의 전열 가스 공급 구멍(28)이 개구되어 있다. 전열 가스 공급 구멍(28)은 전열 가스 공급 라인(29)을 거쳐 전열 가스 공급부(도시 생략)에 접속되며, 전열 가스 공급부는 전열 가스로서의 He(헬륨) 가스를 전열 가스 공급 구멍(28)을 거쳐서 흡착면 및 웨이퍼(W)의 이면의 간극에 공급한다. 흡착면 및 웨이퍼(W)의 이면의 간극에 공급된 He 가스는 웨이퍼(W)의 열을 정전 척(23)에 효과적으로 전달한다.
챔버(11)의 천정부에는 서셉터(12)와 대응하도록 샤워 헤드(30)가 배치되어 있다. 샤워 헤드(30)는 상부 전극판(31)과, 이 상부 전극판(31)을 착탈 가능하게 매달아 지지하는 쿨링 플레이트(32)와, 쿨링 플레이트(32)를 덮는 덮개체(33)를 갖는다. 상부 전극판(31)은 두께 방향으로 관통하는 다수의 가스 구멍(34)을 갖는 원판 형상 부재로 이루어지며, 반 도전체인 SiC에 의해 구성된다. 또한, 쿨링 플레이트(32)의 내부에는 버퍼실(35)이 마련되며, 버퍼실(35)에는 가스 도입관(36)이 접속되어 있다.
또한, 샤워 헤드(30)의 상부 전극판(31)에는 직류 전원(37)이 접속되어 있으며, 상부 전극판(31)에 음의 직류 전압이 인가된다. 이때, 상부 전극판(31)은 2차 전자를 방출하여 처리실(15) 내부에 있어서의 웨이퍼(W) 상에서 전자 밀도가 저하하는 것을 방지한다. 방출된 2차 전자는 웨이퍼(W) 상으로부터 측방 배기로(13)에서 서셉터(12)의 측면을 둘러싸도록 마련된 반 도전체인 탄화규소나 규소로서 구성되는 접지 전극(그라운드 링)(38)으로 흐른다.
이러한 구성의 기판 처리 장치(10)에서는 처리 가스 도입관(36)으로부터 버퍼실(35)로 공급된 처리 가스가 상부 전극판(31)의 가스 구멍(34)을 거쳐 처리실(15) 내부로 도입되며, 도입된 처리 가스는 제 2 고주파 전원(20)으로부터 서셉터(12)를 거쳐서 처리실(15) 내부로 인가된 플라즈마 생성용의 고주파 전력에 의해 여기되어 플라즈마가 된다. 플라즈마 중의 이온은 제 1 고주파 전원(18)이 서셉터(12)에 인가하는 바이어스용의 고주파 전원에 의해 웨이퍼(W)를 향해 인입되어서, 웨이퍼(W)에 플라즈마 에칭 처리를 실시한다.
기판 처리 장치(10)의 각 구성 부재의 동작은, 기판 처리 장치(10)가 구비하는 제어부(도시 생략)의 CPU가 플라즈마 에칭 처리에 대응하는 프로그램에 따라 제어한다.
도 2는 도 1의 기판 처리 장치에 있어서의 샤워 헤드(30)의 상부 전극판(31)을 도시하는 설명도로서, 도 2의 (A)는 평면도이며, 도 2의 (B)는 도 2의 (A)의 Ⅱ-Ⅱ선에 따른 단면도이다.
도 2의 (A) 및 도 2의 (B)에서, 이 상부 전극판(31)은, 예컨대 두께 5㎜, 직경 500㎜의 원판 형상을 나타내고 있으며, 두께 방향으로 관통하는 관통 구멍으로 이루어지는 가스 구멍(34)이 다수, 예컨대 200개 또는 그 이상 형성되어 있다. 가스 구멍(34)(이하, "관통 구멍"이라 함)의 구경은 예컨대 0.5㎜φ이다.
이하, 도 3 내지 도 5를 이용하여 본 발명의 실시형태에 따른 기판 처리 장치용의 다공판의 제조 방법에 대하여 설명한다.
도 3은 본 발명의 실시형태에 따른 기판 처리 장치용의 다공판의 제조 방법에 있어서의 다공판의 제조 처리를 도시하는 플로우차트이며, 도 4는 본 발명의 실시형태에 따른 기판 처리 장치용의 다공판의 제조 방법을 도시하는 공정도이며, 도 5는 본 발명의 실시형태에 따른 기판 처리 장치용의 다공판의 제조 방법에 적용되는 열 CVD 장치의 개략 구성을 도시하는 도면이다.
도 3에서, 기판 처리 장치용의 상부 전극판으로서 적용되는 다공판의 제조 처리는 이하와 같이 실행된다.
즉, 예컨대 두께 20㎜, 직경 500㎜의 카본으로 이루어지는 원판 형상의 기대(41)에, 소정 간격, 예컨대 5㎜ 내지 20㎜ 간격으로, 두께 방향으로 관통하는 제 1 관통 구멍(42)을 다수, 예컨대 200개 또는 그 이상 마련하여 천공 기대(41)를 준비한다[스텝(S1), 도 4의 (A)].
다음에, 천공 기대(41)의 표면에 CVD법에 의해 SiC 막(43)을 형성한다[스텝(S2), 도 4의 (B)]. SiC 막(43)의 형성에는 도 5에 도시한 CVD 장치가 사용된다.
도 5의 CVD 장치(50)는 열 CVD 장치로서, 반응관(51)과, 해당 반응관(51)을 가열하는 가열로(52)와, SiC의 증기를 발생시켜서 반응관(51)에 공급하는 가스 발생부(53)와, 가스 발생부(53) 및 가열로(52)를 제어하는 제어부(54)와, 가열로(51) 내의 가스를 배기하는 배기 유로(55)로 주로 구성되어 있다.
열 CVD 장치(50)의 반응관(51) 내의 천공 기대(41)를, 예컨대 등간격으로 다수 세워두고, 가스 발생부(53)로부터 SiC의 증기를 발생시켜서 1000℃ 내지 1400℃의 분위기에서 천공 기대(41)의 표리 양면에 SiC 막(43)을 형성한다. 또한, SiC 막(43)의 형성 시, 천공 기대(41)에 마련된 제 1 관통 구멍(42)에 대응하는 부분에는 SiC가 증착될 수 없다. 따라서, SiC 막(43)에, 천공 기대(41)에 마련된 제 1 관통 구멍(42)에 대응하여, 구경이 동일하거나 또는 약간 작은 제 2 관통 구멍(44)이 형성된다[이하, SiC 막(43)을 "다공 SiC 막(43)"이라 함].
이어서, 천공 기대(41)의 표리 양면에 형성된 제 2 관통 구멍(44)을 갖는 다공 SiC 막(43)을 각각 절출한다[스텝(S3), 도 4의 (C)].
이어서, 절출된 다공 SiC 막(43)을, 필요에 따라 고온 산화 처리에 의해 다공 SiC 막(43)에 부착된 천공 기대의 찌꺼기인 카본을 연소, 제거하고, 그 후, 필요에 따라 표리 양면을 다이아몬드 지립(砥粒)에 의해 연마해서 제품으로서의 다공판(45)을 얻는다[스텝(S4), 도 4의 (D)].
이어서, 얻어진 다공판(45)의 표리 양면에 대하여, 필요에 따라 진공 열처리를 이용하여 표면 처리를 실시해서 본 처리를 종료한다[스텝(S5), 도 4의 (E)]. 이 표면 처리는 다공판(45)의 표리 양면의 표층에 형성된 가공 파쇄층을 제거하는 것이며, 생략하는 것도 가능하다.
본 실시형태에 의하면, 천공 기대(41)의 표면에 CVD법에 의해 SiC 막을 형성하는 것만으로 다공의 SiC 막(43)이 얻어지므로, 이를 절출함으로써 용이하게 다공판(45)을 제조할 수 있다. 즉, 고 경도이며 공작이 어려운 SiC 막에 대하여, 드릴날을 이용해서 관통 구멍을 형성할 필요가 없으므로, 모든 관통 구멍을 드릴날을 이용해서 형성한 종래 기술에 비해 작업 공수가 현저히 감소하여 단시간에 다공판을 제조할 수 있다.
또한, 본 실시형태에 의하면, 고가의 재료로 이루어지는 극세(極細)의 드릴날을 다수 사용한 종래 기술에 비교하여, 드릴날을 필요로 하지 않으므로, 저 비용으로 해결되어 경제적으로도 유리하다.
본 실시형태에서, 천공 기대(41)에 있어서의 제 1 관통 구멍(42)의 구경(b)은 천공 기대(41)를 이용하여 제조하고자 하는 다공판(45)에 있어서의 타겟 구멍인 제 2 관통 구멍(44)의 구경(a)(예컨대 a = 0.5㎜φ)보다 약간 크게 하는 것이 바람직하다. 천공 기대(41)의 표면에 CVD법에 의해 다공 SiC 막(43)을 형성할 때, 천공 기대(41)의 표면과 제 1 관통 구멍(42)이 이루는 견부에서 SiC가 등방적으로 증착하여 돌출하기 때문에, 다공 SiC 막(43)에 형성되는 제 2 관통 구멍(44)의 구경은 천공 기대(41)의 제 1 관통 구멍(42)의 구경보다 작게 되기 때문이다.
본 실시형태에서, 다공판(45)에 있어서의 제 2 관통 구멍(44)은 천공 기대(41)의 제 1 관통 구멍(42)에 대응하여 형성되기 때문에, 다공판(45)에 있어서의 제 2 관통 구멍(44)의 위치 정밀도로서는 기계 가공와 동일한 정밀도를 얻을 수 있다.
본 실시형태에서, 다공판(45)에 있어서의 제 2 관통 구멍(44)에 있어서의 어스펙트비는 10 이하인 것이 바람직하다. 어스펙트비가 10보다 크게 되면, CVD법에 의해 천공 기대(41)의 표면에 SiC 막(43)을 형성할 때, 제 2 관통 구멍(44)의 입구가 증착 SiC로 막혀버려서 다공판을 형성할 수 없게 되기 때문이다. 이 경우, 다공판(45)의 판 두께는 5㎜ 이하인 것이 바람직하다. 또한, 제 2 관통 구멍(44)의 구경은 0.5㎜φ 내지 1.0㎜φ가 바람직하며, 보다 바람직하게는 0.5㎜φ 내지 0.8㎜φ이다.
본 실시형태에서, 천공 기대(41)에 마련된 제 1 관통 구멍(42)은 천공 기대(41)의 표리 양면에 있어서의 표층일수록 구경이 커지는 테이퍼 형상을 갖는 것이 바람직하다. 이에 의해, 천공 기대(41)의 표면과 제 1 관통 구멍(42)으로 이루어지는 견부를 없애서, 증착되는 SiC가 돌출하는 것을 방지할 수 있다. 그 결과, 제 2 관통 구멍(44)이 다공 SiC 막(43)의 표리 양면에 대하여 대략 수직하게 되어, 형상을 조정한 제 2 관통 구멍(44)을 형성할 수 있다.
본 실시형태에 따른 기판 처리 장치용의 다공판의 제조 방법에 의해 제조되는 다공판(45)은, 두께가 예컨대 5㎜의 SiC 막으로 이루어지고, 막의 두께 방향으로 관통하는 다수의 관통 구멍(44)(제 2 관통 구멍)을 갖는 것이며, 제 2 관통 구멍(44)의 벽면은 CVD법에 의해 증착된 SiC에 의해 성막되어 있다. 따라서, 이 다공판(45)을 기판 처리 장치의 챔버 내에, 예컨대 상부 전극판으로서 적용했을 경우, 관통 구멍을 기계 연삭에 의해 형성한 종래의 다공판에 비하여, 파티클의 발생, 오염 등을 회피할 수 있다. 또한, 다공판(45)은 표리 양면과 제 2 관통 구멍(44)의 벽면의 연결이 매끄럽게 되어 면성상차(面性狀差)가 없고, 구성 재료가 균질하다는 이점도 있다. 또한, 제품으로서의 다공판(45)의 판 두께는, 예컨대 5㎜ 이하, 제 2 관통 구멍(44)의 구경은, 예컨대 0.5㎜ 내지 1.0㎜이며, 어스펙트비는 10 이하인 것이 바람직하다.
본 실시형태의 기판 처리 장치용의 다공판의 제조 방법을 하부 구멍 뚫기용으로서 적용하는 것도 가능하다.
즉, 본 실시형태에 의해 제조된 다공판(45)에 있어서의 제 2 관통 구멍(44)에 대하여, 예컨대 드릴날을 이용하여 내벽면의 마무리 가공을 실시하도록 해도 좋다. 이에 의해, 제 2 관통 구멍(44)의 구경 치수 정밀도를 향상시킬 수 있다. 이 경우라도, 작업 개시 당초로부터 드릴날을 이용해서 공작하는 종래 기술에 비해 작업 공수를 현저히 저감하여 작업 시간을 단축하고 비용을 삭감할 수 있다.
본 실시형태에서, 기판 처리 장치의 상부 전극판으로서 적용되는 다공판의 제조 방법에 대하여 설명했지만, 본 발명의 기판 처리 장치용의 다공판의 제조 방법으로 제조되는 다공판은, 판 두께가 얇고, 비교적 대면적이며, 작은 관통 구멍이 다수 형성된 다공판으로서, 상부 전극판 이외에 예컨대 배플판, 배기 플레이트 등으로서 적용하는 것이 가능하다.
10 : 기판 처리 장치 30 : 샤워 헤드
31 : 상부 전극판 34 : 관통 구멍
41 : 천공 기대 42 : 제 1 관통 구멍
43 : 다공 SiC 막 44 : 제 2 관통 구멍
50 : CVD 장치

Claims (10)

  1. 기판 처리 장치용 다공판의 제조 방법에 있어서,
    표리 양면에 있어서의 표층일수록 구경이 큰 테이퍼 형상을 갖는 다수의 제 1 관통 구멍이 미리 형성된 카본 기대의 표면에, 화학 증착(CVD)법에 의해 소정 두께의 SiC 막을 형성시킨 후, 상기 제 1 관통 구멍에 대응하는 제 2 관통 구멍이 다수 마련된 표층의 다공 SiC 막을 절출하는 것을 특징으로 하는
    기판 처리 장치용 다공판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 카본 기대의 표리 양면에 상기 다공 SiC 막을 형성하고, 상기 카본 기대의 표리 양면에 형성된 다공 SiC 막을 각각 절출하는 것을 특징으로 하는
    기판 처리 장치용 다공판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 절출된 다공 SiC 막에 부착되어 있는 카본을 연소 및 제거하는 것을 특징으로 하는
    기판 처리 장치용 다공판의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 관통 구멍에 있어서의 어스펙트비는 10 이하인 것을 특징으로 하는
    기판 처리 장치용 다공판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 다공 SiC 막의 막 두께는 5㎜ 이하이며, 상기 제 2 관통 구멍의 구경은 각각 0.5㎜φ 내지 1.0㎜φ인 것을 특징으로 하는
    기판 처리 장치용 다공판의 제조 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 절출된 다공 SiC 막에 있어서의 상기 제 2 관통 구멍의 내벽면에 대하여 마무리 가공을 실시하는 것을 특징으로 하는
    기판 처리 장치용 다공판의 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020110025701A 2010-03-24 2011-03-23 기판 처리 장치용 다공판 제조 방법 및 기판 처리 장치용 다공판 KR101763946B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-068352 2010-03-24
JP2010068352A JP5615576B2 (ja) 2010-03-24 2010-03-24 基板処理装置用の多孔板の製造方法及び多孔板

Publications (2)

Publication Number Publication Date
KR20110107286A KR20110107286A (ko) 2011-09-30
KR101763946B1 true KR101763946B1 (ko) 2017-08-01

Family

ID=44881147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110025701A KR101763946B1 (ko) 2010-03-24 2011-03-23 기판 처리 장치용 다공판 제조 방법 및 기판 처리 장치용 다공판

Country Status (2)

Country Link
JP (1) JP5615576B2 (ko)
KR (1) KR101763946B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03162593A (ja) * 1989-11-21 1991-07-12 Hitachi Chem Co Ltd プラズマエツチング用電極板及びその製造法
JP3478703B2 (ja) * 1997-05-15 2003-12-15 信越化学工業株式会社 炭化けい素電極板の製造方法

Also Published As

Publication number Publication date
JP5615576B2 (ja) 2014-10-29
JP2011204763A (ja) 2011-10-13
KR20110107286A (ko) 2011-09-30

Similar Documents

Publication Publication Date Title
CN101920256B (zh) 等离子体处理装置用的消耗部件的再利用方法
JP2018046185A (ja) 酸化シリコン及び窒化シリコンを互いに選択的にエッチングする方法
WO2011100109A2 (en) Gas distribution showerhead with coating material for semiconductor processing
US9580806B2 (en) Method of processing a substrate support assembly
US8715782B2 (en) Surface processing method
JP2011119654A (ja) 静電チャック用基板及び静電チャック
CN101005727B (zh) 等离子体发生用电极和等离子体处理装置
US20160076129A1 (en) Component for plasma processing apparatus, and manufacturing method therefor
US20090242133A1 (en) Electrode structure and substrate processing apparatus
US8982529B2 (en) Substrate mounting and demounting method
JP2017022356A (ja) プラズマ処理装置及びシャワーヘッド
JP2009043969A (ja) 半導体ウエハ外周部の加工方法及びその装置
KR101763946B1 (ko) 기판 처리 장치용 다공판 제조 방법 및 기판 처리 장치용 다공판
US20160056059A1 (en) Component for semiconductor process chamber having surface treatment to reduce particle emission
JP2008311297A (ja) プラズマ処理装置用電極板、その製造方法及びプラズマ処理装置
KR100806097B1 (ko) 예비 처리된 가스 분배판
US8343372B2 (en) Surface processing method for mounting stage
JP6814672B2 (ja) 加工方法
JP2012516056A (ja) ガス配送システム用粒子削減処理
JP2021077662A (ja) ウエハ、クリーニング方法、基板処理装置およびプラズマ処理システム
TW202133214A (zh) 單晶金屬氧化物電漿腔室元件
WO2020028256A1 (en) Honeycomb injector with dielectric window for substrate processing systems
JPH0835081A (ja) プラズマエッチング用電極板

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant