JP5612873B2 - 光半導体素子および光半導体装置 - Google Patents

光半導体素子および光半導体装置 Download PDF

Info

Publication number
JP5612873B2
JP5612873B2 JP2010046563A JP2010046563A JP5612873B2 JP 5612873 B2 JP5612873 B2 JP 5612873B2 JP 2010046563 A JP2010046563 A JP 2010046563A JP 2010046563 A JP2010046563 A JP 2010046563A JP 5612873 B2 JP5612873 B2 JP 5612873B2
Authority
JP
Japan
Prior art keywords
optical semiconductor
conductive support
conductive
semiconductor device
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010046563A
Other languages
English (en)
Other versions
JP2011181819A (ja
Inventor
竜舞 斎藤
竜舞 斎藤
裕介 横林
裕介 横林
田中　聡
聡 田中
紀子 二瓶
紀子 二瓶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2010046563A priority Critical patent/JP5612873B2/ja
Publication of JP2011181819A publication Critical patent/JP2011181819A/ja
Application granted granted Critical
Publication of JP5612873B2 publication Critical patent/JP5612873B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、ＬＥＤ（発光ダイオード）等の光半導体素子および光半導体素子を搭載した光半導体装置に関し、特に発光効率を改善する技術に関する。
従来技術
近年、ＬＥＤ等の光半導体素子は効率化の進展により、その用途が液晶ディスプレイ用バックライト等の表示機器用の光源のみならず、一般照明や車両用灯具等の照明機器分野にまで広がっている。例えば、光半導体素子を携帯電話用液晶バックライトの光源として使用する場合、２０ｍＡ程度の駆動電流で足りるが、照明機器に使用する場合１Ａ程度の駆動電流が必要となる。駆動電流が増加すると、これに伴って光半導体素子からの発熱量も増加する。このため高出力光半導体素子およびこれを用いた光半導体装置では様々な放熱対策を講じている。
放熱性を向上させた光半導体素子の一例として、特開２００９−０５４６９３号公報（特許文献１)には、サファイア基板上に半導体膜を形成し、半導体膜上に金属支持体（銅メッキ層）を形成した後、結晶成長に使用したサファイア基板を除去することにより得られる光半導体素子が記載されている。かかる構成によれば、発光層から発せられた熱は、熱伝導性が良好な金属支持体を介して効率的に放熱部材へ放熱させることが可能となる。
このような金属支持体を有する光半導体素子においては、光半導体素子を搭載するパッケージの放熱性が重要となる。すなわち、金属支持体は、熱伝導性に優れる一方熱容量が小さいため、パッケージの放熱性が不十分な場合、却って光半導体素子の温度上昇を起こし易くなる。
特開２００３−１７４２００号公報（特許文献２）には、本出願人によって提案されたパッケージ側の放熱性を改善した光半導体装置の構成が開示されている。すなわち、光半導体素子を搭載するカップ部の裏面が封止樹脂から露出している。カップ部裏面をプリント基板やヒートシンクとの接合面とすることにより、光半導体素子で発生した熱をカップ部裏面を介してプリント基板やヒートシンクへと素早く放熱させることが可能となっている。
図１に、従来の光半導体装置の概略の構成を示す。半導体膜１１０は、ｎ型半導体層１１１、発光層１１２、ｐ型半導体層１１３により構成される。半導体膜１１０は、ｐ型半導体層１１３上に設けられた接合層１２０を介して金属支持体１３０と接合され、これにより光半導体素子１００が構成される。光半導体素子１００は、導電性支持体１２０の裏面を接合面として基台２００上にはんだ１５０を用いて接合される。ｎ型半導体層１１１の表面には、ｎ側電極１４０が形成される。ｎ側電極１４０は、ボンディングパッドを構成し、ボンディングワイヤ２１０が接続される。基台２００は、プリント基板やヒートシンク等の放熱体３００上に接合される。
特開２００９−０５４６９３号公報 特開２００３−１７４２００号公報
図１に示す構成の光半導体装置においては、駆動電流は、図１において実線の矢印で示されるように、基台２００から金属支持体１３０を経由してｎ側電極１５０に向かう方向に流れる。一方、発光層１１２において発生した熱は、図１において破線の矢印で示されるように、金属支持体１３０を経由して放熱体３００に向けて拡散する。すなわち、光半導体素子１００の内部では、駆動電流が流れる方向と、熱拡散の方向が互いに逆向きとなっている。
一般的に、金属や半導体等の導電性材料の端部を加熱、もう一方の端部を冷却して温度勾配を与えると、材料内のキャリアが冷却側に流れるため、内部電場（電位差）が生じることが知られている（熱電効果）。例えば金属の場合、キャリアは電子であるから冷却側の端部に電子が溜まるため加熱部から冷却部に向かう内部電場が発生する。加熱部と冷却部との電位差は温度勾配（温度差）に比例する。
図１に示す構成の光半導体装置においては、駆動時に図中破線の矢印で示した熱拡散の方向と同じ方向、すなわち、電流の方向とは逆方向の内部電場が発生する。この場合、内部電場は、駆動電流の流れを妨げる抵抗として作用し、これが順方向電圧Ｖｆを上昇させる要因となり、発光効率の低下を招く。特に放熱性に優れた金属支持体を有する光半導体素子においては、素子内部の温度勾配が大きくなるため、内部電場も大きくなり、発光効率の低下が顕著となる。
この問題を解決するには、電流の向きと内部電場の向きを同じ向きにする方法が考えられる。具体的には、ｎ型半導体層の側に金属支持体を形成すればよい。しかしながら、この場合、以下に示すように、製造プロセスが複雑となり好ましくない。すなわち、III族窒化物半導体を主材料とする光半導体素子においては、成長用基板上にはｎ型半導体層、発光層、ｐ型半導体層の順で結晶成長を行うのが一般的である。これはIII族窒化物半導体の結晶成長においては、成長用基板上に結晶性が良好なｐ型半導体層をエピタキシャル成長させるのが困難なためである。従って、ｎ型半導体層上に金属支持体を形成するためには、機械的強度を補う支持体を一旦ｐ型半導体層上に形成した後、成長用基板を除去し、成長用基板を除去することにより表出したｎ型半導体層の表面に金属支持体を形成し、その後、ｐ型半導体層上の支持体を除去するといった複雑な製造プロセスとなる。
本発明は、上記した点に鑑みてなされたものであり、製造プロセスを複雑化することなく、温度勾配に起因して生じる駆動電流を妨げる向きの内部電場を低減させることにより発光効率を向上させた光半導体素子およびこれを搭載する光半導体装置を提供することを目的とする。
本発明の光半導体装置は、ｎ型半導体層、ｐ型半導体層及び前記ｎ型半導体層と前記ｐ型半導体層の間に設けられた発光層を含む半導体膜と、前記半導体膜の前記ｐ型半導体層の側に設けられた電子をキャリアとする導電性支持体と、を含む光半導体素子と、前記光半導体素子と電気的および熱的に接続された基台と、を含む光半導体装置であって、前記導電性支持体は、前記基台に設けられた凹部内に収容され、前記凹部の底面および側面と前記導電性支持体の底面および側面との間を充たす導電性接合材によって前記基台に接合され、前記光半導体装置は、前記導電性支持体の側面から前記基台への熱拡散を許容しつつ前記導電性支持体の側面からの前記光半導体素子への電流の流入を制限する伝熱性高抵抗部と、前記導電性支持体の底面からの前記光半導体素子への電流の流入を許容する導電部と、を有することを特徴としている。
本発明の光半導体素子は、ｎ型半導体層と、ｐ型半導体層と、前記ｎ型半導体層と前記ｐ型半導体層の間に設けられた発光層と、を含む半導体膜と、前記半導体膜の前記ｐ型半導体層の側に設けられた電子をキャリアとする導電性支持体と、を含む光半導体素子であって、前記導電性支持体は、側面において前記導電性支持体の電気抵抗よりも高い電気抵抗を有する伝熱性高抵抗膜が設けられていることを特徴としている。
本発明の光半導体素子の製造方法は、成長用基板上にｎ型半導体層、発光層、ｐ型半導体層を順次積層して半導体膜を形成する工程と、前記ｐ型半導体層上に電子をキャリアとする導電性支持体を形成する工程と、前記半導体膜から前記成長用基板を除去する工程と、所定の素子分割ラインに沿って前記半導体膜を部分的に除去して光半導体素子の個片を区画する素子分割溝を形成する工程と、前記素子分割溝に沿って前記導電性支持体を切断する工程と、前記導電性支持体の切断面に伝熱性高抵抗膜を形成する工程と、を含むことを特徴としている。
本発明に係る光半導体素子および光半導体装置によれば、製造プロセスを複雑化することなく、内部電場が電流に及ぼす影響を低減させることができ、高効率化を図ることができる。
従来の光半導体装置の構成を示す断面図である。 本発明の実施例に係る光半導体素子の構成を示す断面図である。 本発明の実施例１に係る光半導体装置の構成を示す断面図である。 本発明の実施例に係る光半導体装置の構成を示す斜視図である。 （ａ）および（ｂ）は、本発明の実施例に係る光半導体装置の電流経路、放熱経路および内部電場の方向を示す断面図である。 （ａ）〜（ｆ）は、本発明の実施例に係る光半導体素子の製造方法示す断面図である。 （ａ）〜（ｃ）は、本発明の実施例に係る光半導体装置の製造方法を示す断面図である。 本発明の実施例２に係る光半導体装置の構成を示す断面図である。 本発明の実施例３に係る光半導体装置の構成を示す断面図である。 本発明の実施例４に係る光半導体装置の構成を示す断面図である。 本発明の実施例５に係る光半導体装置の構成を示す断面図である。
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素および部分には同一の参照符を付している。以下の説明では、AlxInyGazN（0≦x≦1、0≦y≦１、0≦z≦1、x+y+z=1）からなる半導体膜を含む光半導体素子および光半導体装置に本発明を適用した場合を例に説明するが、半導体膜は、他の材料により構成されていてもよい。
（実施例１）
（光半導体素子の構成）
図２は、本発明の実施例に係る光半導体素子１の構成を示す断面図である。光半導体素子１は、導電性支持体３０と、導電性支持体３０上に金属下地層２０を介して設けられた半導体膜１０と、を含んでいる。
半導体膜１０は、ｎ型の導電型を有するＧａＮからなる厚さ７μｍのｎ型半導体層１１と、厚さ２．２ｎｍのＩｎＧａＮ井戸層および厚さ１５ｎｍのＧａＮ障壁層を５周期分繰り返して積層した多重量子井戸構造を有する発光層１２と、ｐ型の導電型を有するＧａＮからなる厚さ１５０ｎｍのｐ型半導体層１３とを含んでいる。ｎ型半導体層１１の表面には、例えばＴｉ／Ｐｔ／Ａｕを順次積層して構成されるｎ側電極１５が設けられている。
金属下地層２０は、ｐ型半導体層１３の表面に例えばＰｔ／Ａｇ／Ｔｉ／Ｐｔ／Ａｕを積層することにより形成され、ｐ型半導体層１３との間でオーミック性接触を形成するとともに、導電性支持体３０を電界めっき法により形成するためのシード層として機能する。
導電性支持体３０は、電子をキャリアとする導電膜により構成され、例えば電界めっき法により形成される厚さ１５０μｍのＣｕめっき膜からなり、金属下地層２０を介して半導体膜１０のｐ型半導体層１３側に接合されている。尚、導電性支持体３０は、導電性を有する他の材料、例えば不純物をドープすることにより導電性が付与されたＳｉ基板、Ｇｅ基板やＣｕＷ等の合金により構成されていてもよい。
導電性支持体３０の側面には、熱伝導性を有し且つ高抵抗の伝熱性高抵抗膜３１が形成されている。伝熱性高抵抗膜３１は、導電性支持体３０よりも高い電気抵抗を有する半導体または絶縁体により構成される。例えば、導電性支持体３０がＣｕめっき膜からなる場合、伝熱性高抵抗膜３１は導電性支持体３０の表面を酸化させることにより形成される酸化銅（II）（ＣｕＯ）であってもよい。伝熱性高抵抗膜３１は、光半導体素子１を後述する光半導体装置２に搭載したときに、導電性支持体３０の側面からの電流の流入を阻止するとともに導電性支持体３０の側面からの放熱を許容する。つまり、導電性支持体３０の側面は、電気的に絶縁であるが、熱的には良好な伝導性を有している。伝熱性高抵抗膜３１の厚さは１０ｎｍ以上１．０μｍ以下であることが好ましい。伝熱性高抵抗膜３１の厚さが上記範囲よりも薄い場合、導電性支持体３０が部分的に表出したり、導電性異物が付着した場合に電流リークが生じ、また、トンネル効果などにより導電性支持体３０の側面における絶縁性の確保が困難となる。一方、伝熱性高抵抗膜３１の厚さが上記範囲よりも厚い場合、導電性支持体３０の側面からの放熱が阻害され、その結果、従来構造の光半導体素子と同様、電流の方向と内部電場の方向が正反対となり、発光効率の低下を招く。また、導電性支持体３０の側面の面積は、底面の面積よりも大きいことが望ましい。これは、導電性支持体３０の底面よりも側面からの放熱を促進させるためである。
尚、伝熱性高抵抗膜３１は、酸化銅（II）に限らず絶縁性を有する他の材料により構成されていてもよい。更に、伝熱性高抵抗膜３１は、導電性支持体３０よりも熱伝導性が良好な材料により構成されていることが好ましい。例えば、導電性支持体３０の側面をダイヤモンドコーティングすることにより伝熱性高抵抗膜３１を形成してもよい。
（光半導体装置の構成）
図３および図４は、それぞれ、上記した光半導体素子１を搭載した光半導体装置２の構成を示す断面図および斜視図である。光半導体装置２は、互いに電気的に分離されたｐ側端子５０ａおよびｎ側端子５０ｂからなる基台５０と、ｐ側端子５０ａおよびｎ側端子５０ｂの周囲に延在する樹脂５４と、ｐ型端子５０ａ上に搭載された半導体発光素子１と、光半導体素子１のｎ側電極１５とｎ側端子５０ｂとを電気的に接続するＡｕワイヤ５６と、光半導体素子１およびＡｕワイヤ５６を封止する封止樹脂６０と、を含んでいる。
基台５０は、例えばＣｕ又はＣｕ合金など導電性および熱伝導性が良好な材料からなり、はんだ接合部には適宜めっき処理が施されている。ｐ側端子５０ａは、光半導体素子１の搭載部である装置中央部において光半導体素子１の外形寸法よりもひとまわり大きい矩形状の凹部５１を有している。光半導体素子１は、導電性支持体３０が凹部５１内に収容される態様でｐ側端子５０ａ上に固定される。導電性支持体３０の底面および側面と、凹部５１の底面および側面との間には、導電性接合材としてのはんだ５２が充填されている。すなわち、半導体膜１０は導電性支持体３０およびはんだ５２を介してｐ側端子５０ａに電気的および熱的に接続されている。はんだ５２は、例えば電気伝導性および熱伝導性が良好なＡｕＳｎ共晶材（Ａｕ８０ｗｔ％）からなる。
凹部５１の深さは、導電性支持体３０の厚さと同程度（例えばプラスマイナス５μｍ）であることが好ましい。凹部５１の深さが導電性支持体３０の厚さよりも深い場合、半導体膜１０の側面にはんだ５２が付着して電流リークやショートの原因となる。また、発光層１２から発せられた光が凹部５１の内壁に遮られ光出力低下の原因となる。一方、導電性支持体３０の底面と凹部５１の底面との間には、厚さ８μｍ程度のはんだ５２が介在するため、凹部５１の深さを導電性支持体３０の厚さと同程度とすれば、導電性支持体３０が凹部５１内に完全に埋まることはない。はんだ５２が導電性支持体３０の側面と接触する部分の面積が、導電性支持体３０の底面と接触する部分の面積よりも大きくなるように凹部５１の深さを設定する。
凹部５１の下方における熱容量は、凹部５１の側方における熱容量よりも小さくなるように構成されている。具体的には、基台５０の凹部５１の底面直下における板厚ｄ２は、凹部５１の深さｄ１よりも薄くなっており、凹部５１の側方部分に、少なくともｄ２以上の十分な幅Ｗ１を確保することで光半導体素子１の下方よりも側方に延在するｐ側端子５０ａの体積を大きくする。すなわち、光半導体素子１は側方に延在する一時的なヒートシンクに接続されたような構成となる。従って、光半導体素子１を駆動した時に凹部５１の下方部分は側方部分よりも先に熱飽和し、凹部５１の下方よりも側方への放熱が促進される。
ｎ側端子５０ｂは、ｐ側端子５０ａと電気的に分離されている。ｎ側端子５０ｂは、Ａｕワイヤ５６によって光半導体素子１のｎ側電極１５に接続されている。ｎ側端子５０ｂとｐ側端子５０ａとの間およびこれらの周囲は、エポキシ樹脂等からなる樹脂５４で覆われており、両端子の相対位置が保持されている。樹脂５４は、ｐ側端子５０ａの凹部５１の下方を覆っている。凹部５１の下方を熱伝導率の低い樹脂５４で覆うことにより、凹部５１の下方への熱拡散が抑制され、凹部５１の側方への熱拡散が促進される。また、樹脂５４の下面は、光半導体装置２をプリント基板等に搭載するときの搭載面となるｐ端子５０ａおよびｎ端子５０ｂの最下面よりも上方に位置している。すなわち、光半導体装置２をプリント基板等に搭載したときに、樹脂５４とプリント基板等との間には空間が形成されるようになっている。これにより、凹部５１の下方への熱拡散を更に抑制することができる。
基台５０の上面はエポキシ樹脂などからなる封止樹脂６０で覆われている。光半導体素子１およびＡｕワイヤ５６は、封止樹脂６０の内部に埋設される。
図５（ａ）および（ｂ）に、駆動時における光半導体装置２の電流経路、放熱経路および内部電場の向きを示す。駆動電流は、基台５０のｐ側端子５０ａから光半導体素子１およびＡｕワイヤ５６を経由してｎ側端子５０ｂに向けて流れる。光半導体素子１の導電性支持体３０の側面には、伝熱性高抵抗膜３１が形成されているため、導電性支持基板３０の側面からは電流は流入しない。電流は、導電性支持体３０の底面のみから流入するため、電流の方向は、導電性支持体３０の内部において半導体膜１０の厚さ方向に揃う。一方、発光層１２から発せられた熱は、導電性支持体３０および基台５０を経由してプリント基板やヒートシンク等の放熱体３００に拡散する。このとき、導電性支持体３０の底面よりも側面からの熱拡散が支配的となり、導電性支持体３０内部における主な放熱経路は、導電性支持体３０の側面に向かう方向となる。
導電性支持体３０の側面からの放熱は、上記したように、（１）凹部５１内に導電性支持体３０を埋設し、（２）導電性支持体３０の側面の面積を底面の面積よりも大きくし、（３）凹部５１の底部における基台５０の板厚を凹部５１の深さよりも薄くし、（４）凹部５１の底部を樹脂５４で覆い、（５）光半導体装置２の実装したとき樹脂５４の最下面を放熱体３００から離間させることにより促進される。尚、導電性支持体３０の側面からの放熱を促進させるために上記（１）〜（５）の事項を全て適用する必要はなく、いずれか１つまたは２つ以上を組み合わせて適用すればよい。
導電性支持体３０内部に生じる内部電場の向きは、放熱経路の方向と同じであり、図１に示す従来構造と比較して導電性支持体３０の側面に向かう成分が支配的となる。つまり、温度勾配に起因して生じる内部電場の向きは、電流の方向と対抗しない方向となる。従って、駆動電流を妨げるような駆動電流の方向と対向する内部電場を減少させることができ、電流の方向と内部電場の方向が正反対となっていた従来構造と比較して順方向電圧Ｖｆの上昇を抑えることができ、光半導体装置の発光効率を向上させることが可能となる。
導電性支持体３０の側面における放熱性を更に向上させるために、導電性支持体３０の側面に粗面化処理を施して微細な凹凸を形成してもよい。これにより、導電性支持体３０の側面の表面積が増加するため、導電性支持体３０の側面における放熱性を更に向上させることができ、内部電場が駆動電流に及ぼす影響を更に低減することができる。また、導電性支持体３０とはんだ５２との密着性を向上させる効果も期待できる。
また、導電性支持体３０と伝熱性高抵抗膜３１との界面は、半導体膜１０の側面（半導体膜１０の主面と交差する面）よりも内側に位置していることが好ましい。これにより、導電性支持体３０の金属部分の幅、すなわち電流の流れる領域が狭くなるため導電性支持体３０の内部を流れる電流の向きが半導体膜１０の厚さ方向に揃いやすくなるため、内部電場が電流に及ぼす影響をより小さくすることが可能となる。
（光半導体発光素子の製造方法）
以下に、本発明の実施例に係る光半導体素子１の製造方法について図６を参照しつつ説明する。
＜半導体膜形成工程＞
半導体膜１０の結晶成長に用いる成長用基板を用意する。本実施例では、ＭＯＣＶＤ法（有機金属気相成長法）によりAlxInyGazN（0≦x≦１、0≦y≦１、0≦z≦１、x+y+z=１）からなる半導体膜を形成することができるＣ面サファイア基板８０を成長用基板として用いた。
はじめに、サファイア基板８０のサーマルクリーニングを行う。サファイア基板８０をＭＯＣＶＤ装置に搬入し、約１０００℃の水素雰囲気中で１０分程度の加熱処理を行う。続いて、基板温度を５００℃とし、ＴＭＧ（トリメチルガリウム）（流量10.4μmol/min）およびＮＨ３（流量3.3LM）を約３分間供給してＧａＮからなる低温バッファー層（図示せず）を形成する。その後、基板温度を１０００℃まで昇温し、約３０秒間保持することで低温バッファー層を結晶化させる。
続いて基板温度を１０００℃に保持したままＴＭＧ（流量45μmol/min）およびＮＨ３（流量4.4LM）を約２０分間供給し、厚さ１μｍ程度の下地ＧａＮ層（図示せず）を形成する。次に、基板温度１０００℃にてＴＭＧ（流量45μmol/min）、ＮＨ３（流量4.4LM）およびドーパントガスとしてＳｉＨ４（流量2.7×10-9mol/min）を約１２０分間供給し、厚さ７μｍ程度のｎ型のＧａＮからなるｎ型半導体層１１を形成する。
続いて、ｎ型半導体層１１の上に発光層１２を形成する。発光層１２は、ＩｎＧａＮ井戸層/ＧａＮ障壁層からなる多重量子井戸構造とした。すなわち、ＩｎＧａＮ井戸層/ＧａＮ障壁層を１周期として５周期分の成長を行う。具体的には、基板温度７００℃にてＴＭＧ（流量3.6μmol/min）、ＴＭＩ（トリメチルインジウム）（流量10μmol/min）、ＮＨ３（流量4.4LM）を約３３秒間供給し、厚さ約２．２ｎｍのＩｎＧａＮ井戸層を形成し、続いてＴＭＧ（流量3.6μmol/min）、ＮＨ３（流量4.4LM）を約３２０秒間供給して厚さ約１５ｎｍのＧａＮ障壁層を形成する。かかる処理を５周期分繰り返すことにより発光層２２が形成される。
次に、基板温度を８７０℃まで昇温し、ＴＭＧ（流量8.1μmol/min）、ＴＭＡ（トリメチルアルミニウム）（流量7.5μmol/min）、ＮＨ３（流量4.4LM）およびドーパントとしてＣＰ２Ｍｇ（bis-cyclopentadienyl Mg）（流量2.9×10-7μmol/min）を約５分間供給し、厚さ約４０ｎｍのｐ型ＡｌＧａＮクラッド層（図示せず）を形成する。続いて、雰囲気温度を保持したまま、ＴＭＧ（流量18μmol/min）、ＮＨ３（流量4.4LM）およびドーパントとしてＣＰ２Ｍｇ（流量2.9×10-7μmol/min）を約７分間供給し、厚さ約１５０ｎｍのｐ型のＧａＮからなるｐ型半導体層１３を形成する（図６（ａ））。
＜金属支持体形成工程＞
次に、ｐ型半導体層１３上に導電性支持体３０を形成する。本実施例では、熱伝導性（放熱性）、電気伝導性、製造容易性（歩留まり）の観点から導電性支持体３０をＣｕめっき膜により構成した。導電性支持体３０をＣｕめっき膜で構成することにより、後の工程において伝熱性高抵抗膜３１を比較的容易に形成することができる利点もある。
はじめに、電子ビーム蒸着法などによりｐ型半導体層１３上にＰｔ／Ａｇ／Ｔｉ／Ｐｔ／Ａｕを順次堆積させ、金属下地層２０を形成する。次に、ウエハを希硫酸溶液に浸し、めっき開始面となる金属下地層２０のＡｕ面を酸活性する。続いて、硫酸ニッケルと塩化ニッケルの混合浴にウエハを浸漬して金属下地層２０上に厚さ２μｍのニッケルめっき膜（図示せず）を形成する。ニッケルめっき膜は、半導体膜１０内へのＣｕの拡散を防止する役割を担う。続いてウエハを硫酸銅めっき浴に浸漬し、ニッケルめっき膜上に導電性支持体３０を構成するＣｕめっき膜を形成する。このとき、めっきの剛性や平坦性等の機械的特性を調整するための添加剤として有機物ベースの平滑剤・光沢剤を用いても良い。Ｃｕめっき膜を成膜する際の電流密度は３〜８Ａ／ｄｍ２とする。ただし、めっき平坦性と均一な分布のために、電流密度を４〜６Ａ／ｄｍ２とすることが好ましい。続いて、最表面に厚さ３００ｎｍの金めっき膜（図示せず）を形成する。金めっき膜は、導電性支持体３０を構成するＣｕめっき膜表面の酸化防止膜として機能する。
尚、導電性支持体３０は、導電性を有する他の材料、例えばドープされたＳｉウエハ若しくはＧｅウエハ又はＣｕＷ等の合金板を用いることができる。また、導電性支持体３０の形成方法としては、めっき法に限らず、導電性支持体を構成するウエハや合金板と半導体膜１０とを熱圧着により張り合わせてもよい（図６（ｂ））。
＜成長用基板除去工程＞
半導体膜１０の結晶成長に使用したサファイア基板８０を半導体膜１０から剥離する。サファイア基板８０の剥離には、例えば波長２６６ｎｍのエキシマレーザを用いたＬＬＯ（レーザリフトオフ）法等の公知の手法を用いることができる。ＬＬＯ法においては、サファイア基板８０側からレーザを照射し、サファイア基板８０との界面近傍における半導体膜１０（ｎ型半導体層１１）を金属ＧａとＮ２ガスに分解する。サファイア基板８０を剥離することにより、ｎ型半導体層１１が表出する。尚、サファイア基板８０の除去方法としてＬＬＯ法以外にも研削・研磨やＲＩＥ等の物理的な手法を用いることができる。また、成長用基板としてＳｉやＳｉＣ等の特定の溶液に溶解するものを用いた場合、化学的な処理により成長用基板を除去することができる（図６（ｃ））。
＜電極形成工程＞
フォトリソグラフィおよび電子ビーム蒸着法などにより、サファイア基板８０を剥離することによって表出したｎ型半導体層１１の表面にＴｉ（１ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（１５００ｎｍ）を順次堆積させｎ側電極１５を形成する（図６（ｄ））。
＜チップ化工程＞
ウエハ面内に形成された複数の光半導体素子を個々の光半導体素子ごとに分割（チップ化）する。具体的には所定の素子分割ラインに沿って半導体膜１０を除去することにより、半導体膜１０に光半導体素子の個片領域を画定する素子分割溝（ストリート）９０を形成する。素子分割溝９０の形成には、ＫＯＨやＮａＯＨ等のアルカリ溶液を用いたウェットエッチング又はＲＩＥ（反応性イオンエッチング）等のドライエッチングのいずれか又は両方を組み合わせて用いることができる。次に、素子分割溝９０を形成することにより露出した金属下地層２０または導電性支持体３０の表面にＹＡＧレーザを照射して導電性支持体３０を切断し、個々の光半導体素子に分割する。尚、レーザスクライブの条件は、例えば以下のように設定する。レーザ波長３５５ｎｍ、パルス幅３０ｎｓｅｃ、周波数５０ｋＨｚ、走査速度１０〜４０ｍｍ／ｓｅｃ、レーザ出力３Ｗに設定する（図６（ｅ））。
ここで、導電性支持体３０の分割断面を粗面化してもよい。これにより、光半導体素子１を基台５０に搭載したときに、導電性支持体３０の側面とはんだ５２との接触面積が増加して、導電性支持体３０の側面からの熱拡散をより促進させることが可能となる。導電性支持体３０の分割断面を粗面化するには、例えば、上記したレーザスクライブ条件を変更すればよい。具体的には、レーザ波長３５５ｎｍ、パルス幅３０ｎｓｅｃ、周波数８０〜１００ｋＨｚ、走査速度２０ｍｍ／ｓｅｃ、レーザ出力５Ｗに設定する。かかる条件とすることにより、高い出力と単位距離あたりのパルス数の増加により、導電性支持体３０の分割断面が粗くなり、複数の微細な凹凸を形成することができる。導電性支持体３０の側面を粗面化する他の方法として、分割後に半導体膜１０の表面をマスクで保護して、導電性支持体３０を酸及びアンモニアを含むアルカリ性溶液に浸漬させ、エッチングする方法がある。
＜伝熱性高抵抗膜形成工程＞
個片化された光半導体素子１の導電性支持体３０の側面に伝熱性高抵抗膜３１を熱酸化処理により形成する。具体的には、光半導体素子１を３００℃の大気中に曝し、導電性支持体３０を構成するＣｕめっき膜の側面に厚さ２０〜１００ｎｍの酸化銅（II）（ＣｕＯ）を形成する。導電性支持体３０を構成するＣｕめっき膜は、大気中の酸素と結合することによって側部表面が酸化銅（II）となり、伝熱性高抵抗膜３１が形成される。伝熱性高抵抗膜３１は、２０〜１００ｎｍの薄膜として形成されているために、銅由来の熱伝導性が大きく失われることはない。つまり、導電性支持体３０の側面は、電気的に絶縁であるが、熱的には良好な伝導性を有する。導電性支持体３０の裏面は金めっき膜で覆われているため、本工程における熱酸化処理によってほとんど酸化されず、導電性支持体３０の底面側からは電流が流入できるようになっている。このように、導電性支持体３０の材料としてＣｕを用いることにより、容易に導電性支持体３０の側面にのみ伝熱性高抵抗膜３１を形成することができる。尚、伝熱性高抵抗膜３１を形成する他の方法としては、反応性スパッタリングや反応性イオンプレーティング又は酸化性アルカリ溶液を用いる手法も適用できる。しかしながら、これらの手法によれば、導電性支持体３０の側面を除く光半導体素子の表面をマスクで保護をするなどの処置が必要となり、工数が増加し、製造コストの増加を招くため好ましくない。
以上の工程を経ることで、光半導体素子１が完成する（図６（ｆ））。
（光半導体装置の製造方法）
以下に、上記各工程を経て製造された光半導体素子１を搭載した本発明の実施例に係る光半導体装置２の製造方法について図７を参照しつつ説明する。
＜ダイボンディング工程＞
光半導体素子１を基台５０のｐ側端子５０ａ上に固定する。凹部５１の内壁面にはんだ５２を構成するＡｕＳｎペーストをディスペンサー等で塗布する。尚、凹部５１の内壁面にＡｕ膜を形成してもよい。これにより、はんだ濡れ性が向上し、導電性支持体３０と凹部５１との間隙に、はんだ５２を均一に広げることが可能となる。ＡｕＳｎペーストは、Ａｕ組成が８０ｗｔ％のものを使用し、塗布量は支持体３０と凹部５１との間隙の容量に応じて適宜塗布量を調整する。
その後、チップボンダを用いて、導電性支持体３０が凹部５１内に収まるように光半導体素子１をｐ側端子５０ａ上にマウントする。具体的には、基台５０をチップボンダ内のステージ上で２００℃に加熱しておき、光半導体素子１をツールヘッドに吸着させた状態で２００℃に加熱しておく。次にＡｕＳｎペーストと光半導体素子１の中心位置が重なるように位置調整を行い、中心位置が重なったところで、ツールヘッドを下降させ、光半導体素子１をマウントする。ツールヘッドにはロードセルが設置されており、光半導体素子１を保持したまま３５０ｍＮの荷重を与え、同時にツールヘッド及びステージ部を３２０℃まで昇温し（昇温速度：１００℃/ｓｅｃ）、４秒間保持する。その後、窒素雰囲気下にて１５０℃になるまで冷却する（降温速度：１０℃/ｓｅｃ）。これにより、ＡｕＳｎペーストが光半導体素子１と凹部５１との間隙に均一に広がり光半導体素子１と基台５０を強固に接着する事ができる（図７（ａ））。
＜ワイヤボンディング工程＞
光半導体素子１を基台５０に搭載した後、ワイヤボンダを用いて基台５０のｎ側端子５０ｂと光半導体素子１のｎ側電極１５とをＡｕワイヤ５６で接続する（図７（ｂ））。
＜樹脂封止工程＞
Ａｕワイヤ５６、光半導体素子１および基台５０の一部を封止樹脂６０で封止する。具体的には樹脂封止用の金型にＡｕワイヤ５６、光半導体素子１が搭載された基台５０をセットして、金型のキャビティ内に封止樹脂６０を構成するエポキシ樹脂の前駆体を充填する。その後、１５０℃に設定された電気炉にて３５分間の熱処理を行って、エポキシ樹脂を熱硬化させる（図７（ｃ））。尚、封止樹脂６０としてエポキシ樹脂以外にアクリル樹脂、シリコーン樹脂などを用いてもよい。
以上の工程を経ることで、本発明の実施例１に係る光半導体素子２が完成する。
（実施例２）
図８は、本発明の実施例２に係る光半導体装置２ａの構成を示す断面図である。実施例２に係る光半導体装置２ａは、導電性支持体３０の底面に導電性および断熱性を兼ね備えた断熱性導電膜３２が設けられている点が実施例１に係る光半導体装置２と異なる。他の構成部分は、実施例１に係る光半導体装置２と同様である。断熱性導電膜３２の材料としては、例えば炭素が含有されたポリテトラフルオロエチレン、銀等の金属フィラーが含有されたエポキシ樹脂、中空構造のシリカ球を含有した樹脂といった断熱効果を有する材料を含有する導電性ペースト等を用いることができる。断熱性導電膜３２の形成方法としては、例えば、導電性支持体３０の裏面に銀フィラーが含有されたエポキシ樹脂を塗布・ポッティングし、１２０〜１５０℃の高温炉にて硬化する。
このように、導電性支持体３０の底面に断熱性導電膜３２を形成することにより、導電性支持体３０の底面からの電流の流入を許容しつつ導電性支持体３０の下方への熱拡散を更に抑制することが可能となる。導電性支持体３０の下方への放熱経路が遮断されることにより、導電性支持体３０の側方への熱拡散を更に促進させることが可能となり、導電性支持体３０内部における温度勾配および内部電場の向きを、駆動電流の方向に対して略垂直とすることができる。これにより、内部電場が電流に及ぼす影響を更に低減させることが可能となり、発光効率の更なる向上を図ることができる。
断熱性導電膜３２として、導電性金属酸化物を用いることもできる。具体的にはＩｎ、Ｚｎ、Ｓｎの酸化物や、これらに他の金属を添加して導電性を持たせたものを用いることができる。また、断熱性導電膜３２を伝熱性高抵抗膜３１よりも厚く形成することが好ましい。これにより、発光層１２から発せられた熱は、導電性支持体３０の側面から優先的に放熱される。より好ましくは、断熱性導電膜３２の厚さを伝熱性高抵抗膜３１の厚さの２倍以上とする。これにより、導電性支持体３０の側面からの放熱が支配的になる。
（実施例３）
図９は、本発明の実施例３に係る光半導体装置２ｂの構成を示す断面図である。第３実施例に係る光半導体装置２ｂは、導電性支持体３０の側面ではなく、ｐ側端子５０ａの凹部５１の内側の側面に伝熱性高抵抗膜５８が形成されている点が実施例１に係る光半導体装置２と異なる。他の構成部分は実施例１に係る光半導体装置２と同様である。伝熱性高抵抗膜５８は、実施例１に係る伝熱性高抵抗膜３１と同様の機能を有する。すなわち、伝熱性高抵抗膜５８は、導電性支持体３０の側方への熱拡散を許容しつつ導電性支持体３０の側面からの電流の流入を阻止する。
伝熱性高抵抗膜５８の材料として、例えばＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮ、ＡｌＮ、ダイヤモンド等を用いることができる。伝熱性高抵抗膜５８は、熱伝導性を著しく損なわないように、絶縁性を確保し得る膜厚を有していればよく、可能な限り薄い方が好ましい。伝熱性高抵抗膜５８は、光半導体素子１を基台５０に搭載する前に、例えばフォトリソグラフィおよびスパッタ法を用いて凹部５１の側面に膜厚約３００ｎｍのＳｉＯ２薄膜を成膜することにより形成することができる。このとき、凹部５１の底面には、ＳｉＯ２薄膜を形成しないようにマスクしておく。
凹部５１の側面と導電性支持体３０の側面との間隔は、例えば１０μｍ以下と狭いため、本実施例のように、凹部５１の側面に伝熱性高抵抗膜５８を形成する形態であっても、実施例１に係る光半導体装置２と同様、電流の方向と温度勾配に起因する内部電場の方向を異ならしめることができ、内部電場が駆動電流に及ぼす影響を小さくすることができる。すなわち、実施例３に係る光半導体装置２ｂは、実施例１に係る光半導体装置２における導電性支持体３０が一回り大きくなったものとみなすことができる。
また、本実施例に係る光半導体装置２ｂの構成によれば、導電性支持体３０の側面に伝熱性高抵抗膜が形成されていない従来の光半導体素子を用いて本発明の効果を得ることができる。
（実施例４）
図１０は、本発明の実施例４に係る光半導体装置２ｃの構成を示す断面図である。実施例４に係る光半導体装置２ｃは、基台５０のｐ側端子５０ａが熱伝導率の異なる２種類以上の部材から構成されている点が実施例１に係る光半導体装置２と異なる。すなわち、ｐ側端子５０ａは、凹部５１の側方に延在する部分が熱伝導率が高く且つ高抵抗の伝熱性高抵抗材５９ａによって構成され、凹部５１の底面よりも下方に延在する部分が電気伝導率が高い導電材５９ｂにより構成される。伝熱性絶縁材５９ａとしては、例えばＢＮ（窒化ホウ素）粉末にＣｕ、Ａｇ、Ａｌ等の高熱伝導材料の粉末を含有させた焼結体を用いることができる。また、このような複合材に限らず、ダイヤモンドを用いることも可能である。導電材５９ｂとしては、一般的なリードフレームに用いられるＣｕなどの金属を用いることができる。
ｐ型端子５０ａの凹部５１の側方部分が伝熱性絶縁材５９ａで構成されることにより、導電性支持体３０の側方へ向かう放熱経路を確保しつつ、導電性支持基板３０の側面からの電流の流入は制限される。一方、凹部５１の下方部分が導電材５９ｂで構成されることにより、導電性支持体３０の底面を通過する電流経路が確保される。これにより、本実施例に係る光半導体装置２ｃにおいても実施例１に係る光半導体装置２と同様、電流の方向と内部電場の方向を異ならしめることができ、内部電場が駆動電流に及ぼす影響を小さくすることができる。伝熱性絶縁材５９ａの熱伝導率を導電材５９ｂの熱伝導率よりも高くすることで、導電性支持体３０の側方への熱拡散を促進させることができ、内部電場が駆動電流に及ぼす影響を更に低減することができる。また、本実施例に係る光半導体装置２ｃの構成によれば、導電性支持体３０の側面に伝熱性高抵抗膜が形成されていない従来の光半導体素子を用いて本発明の効果を得ることができる。
（実施例５）
図１１は、本発明の実施例５に係る光半導体装置２ｄの構成を示す断面図である。実施例５に係る光半導体装置２ｄは、基台５０上において光半導体素子１の周囲を囲む光反射面を有する環状のランプハウス７０を含んでいる点が実施例１に係る光半導体装置２と異なる。
ランプハウス７０は、光反射性を有する材料、例えば、アルミナ（Ａｌ２Ｏ３）等のファインセラミックスからなり、シリコーン樹脂系接着剤などによって基台５０の表面に接着される。ランプハウス７０は、光半導体素子１に面する内壁面が傾斜しており、光半導体素子１から放射された光を効率よく上方に向けて反射するようになっている。封止樹脂６０は、ランプハウスの内側に充填され、光半導体素子１およびＡｕワイヤ５６を封止する。このように、ランプハウス７０を設けることで、光半導体装置の光取り出し効率を向上させることができる。
以上の説明から明らかなように、本発明の光半導体装置は、導電性支持体の側面から基台への熱拡散を許容しつつ導電性支持体の側面からの電流の流入を制限する伝熱性高抵抗部と、導電性支持体の底面からの電流の流入を許容する導電部とを有している。これにより、導電性支持体内部において、温度勾配に起因して生じる内部電場の方向を駆動電流の方向に対して交差する方向（対向しない方向）とすることができ、駆動電流を妨げる向きの内部電場を低減させることができるので、従来構造と比較して発光効率を向上させることができる。尚、上記各実施例おいて示した種々の構成は、適宜組み合わせることが可能である。
１０ 半導体膜
１１ ｎ型半導体層
１２ 発光層
１３ ｐ型半導体層
３０ 導電性支持基板
３１ 伝熱性高抵抗膜
３２ 断熱性導電膜
５０ 基台
５０ａ ｐ側端子
５０ｂ ｎ側端子
５１ 凹部
５２ はんだ
５４ 樹脂
５８ 伝熱性高抵抗膜
５９ａ 伝熱性高抵抗材
５９ｂ 導電材
６０ 封止樹脂
７０ ランプハウス

Claims (10)

  1. ｎ型半導体層、ｐ型半導体層及び前記ｎ型半導体層と前記ｐ型半導体層の間に設けられた発光層を含む半導体膜と、前記半導体膜の前記ｐ型半導体層の側に設けられた電子をキャリアとする導電性支持体と、を含む光半導体素子と、
    前記光半導体素子と電気的および熱的に接続された基台と、
    を含む光半導体装置であって、
    前記導電性支持体は、前記基台に設けられた凹部内に収容され、前記凹部の底面および側面と前記導電性支持体の底面および側面との間を充たす導電性接合材によって前記基台に接合され、
    前記光半導体装置は、
    前記導電性支持体の側面から前記基台への熱拡散を許容しつつ前記導電性支持体の側面からの前記光半導体素子への電流の流入を制限する伝熱性高抵抗部と、
    前記導電性支持体の底面からの前記光半導体素子への電流の流入を許容する導電部と、を有することを特徴とする光半導体装置。
  2. 前記伝熱性高抵抗部は、前記導電性支持体の側面に設けられて且つ前記導電性支持体の電気抵抗よりも高い電気抵抗を有する伝熱性高抵抗膜であることを特徴とする請求項１に記載の光半導体装置。
  3. 前記導電性支持体は金属からなり、前記伝熱性高抵抗膜は前記導電性支持体を構成する金属の酸化物であることを特徴とする請求項２に記載の光半導体装置。
  4. 前記導電性支持体は銅からなり、前記伝熱性高抵抗膜は酸化銅からなることを特徴とする請求項３に記載の光半導体装置。
  5. 前記導電性支持体と前記伝熱性高抵抗膜との界面は、前記半導体膜の側面の内側に位置していることを特徴とする請求項２乃至４のいずれか１つに記載の光半導体装置。
  6. 前記伝熱性高抵抗部は、前記基台の前記凹部の内側の側面に設けられた伝熱性高抵抗膜であることを特徴とする請求項１に記載の光半導体装置。
  7. 前記基台は、前記凹部の側方に延在する部分が伝熱性高抵抗材で構成され、前記凹部の底面よりも下方に延在する部分が導電材により構成されていることを特徴とする請求項１に記載の光半導体装置。
  8. 前記基台の前記凹部の底面直下における板厚は、前記凹部の深さよりも薄いことを特徴とする請求項１乃至７のいずれか１つに記載の光半導体装置。
  9. 前記基台の前記凹部の下方は樹脂で覆われており、前記樹脂の下面は、前記基台の最下面よりも上方に位置していることを特徴とする請求項８に記載の光半導体装置。
  10. 前記導電性支持体は、側面において複数の凹凸を有していることを特徴とする請求項１乃至９のいずれか１つに記載の光半導体装置。
JP2010046563A 2010-03-03 2010-03-03 光半導体素子および光半導体装置 Expired - Fee Related JP5612873B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010046563A JP5612873B2 (ja) 2010-03-03 2010-03-03 光半導体素子および光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010046563A JP5612873B2 (ja) 2010-03-03 2010-03-03 光半導体素子および光半導体装置

Publications (2)

Publication Number Publication Date
JP2011181819A JP2011181819A (ja) 2011-09-15
JP5612873B2 true JP5612873B2 (ja) 2014-10-22

Family

ID=44693004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010046563A Expired - Fee Related JP5612873B2 (ja) 2010-03-03 2010-03-03 光半導体素子および光半導体装置

Country Status (1)

Country Link
JP (1) JP5612873B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6027027B2 (ja) * 2011-12-21 2016-11-16 ビービーエスエイ リミテッドＢＢＳＡ Ｌｉｍｉｔｅｄ 半導体素子およびその製造方法ならびに半導体素子結合体
JP2013172012A (ja) * 2012-02-21 2013-09-02 Sumitomo Electric Ind Ltd 半導体装置、及び、半導体装置の作製方法
JP2015005687A (ja) * 2013-06-24 2015-01-08 パナソニック株式会社 樹脂パッケージとこの樹脂パッケージを用いた電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3227295B2 (ja) * 1993-12-28 2001-11-12 松下電工株式会社 発光ダイオードの製造方法
JP2003303998A (ja) * 2002-04-02 2003-10-24 Korai Kagi Kofun Yugenkoshi 視覚均一度を高めた発光ダイオード
JP2004140150A (ja) * 2002-08-20 2004-05-13 Tanaka Kikinzoku Kogyo Kk 発光ダイオードデバイス用の基板
JP2006093672A (ja) * 2004-08-26 2006-04-06 Toshiba Corp 半導体発光装置
DE102005028748A1 (de) * 2004-10-25 2006-05-04 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierendes Halbleiterbauelement und Bauelementgehäuse
JP4791119B2 (ja) * 2005-09-16 2011-10-12 昭和電工株式会社 窒化物系半導体発光素子の製造方法
JP4479809B2 (ja) * 2008-02-21 2010-06-09 ソニー株式会社 発光素子、電子機器及び発光素子の製造方法
JP5232975B2 (ja) * 2008-07-01 2013-07-10 豊田合成株式会社 発光ダイオードの製造方法及び発光ダイオード、並びにランプ

Also Published As

Publication number Publication date
JP2011181819A (ja) 2011-09-15

Similar Documents

Publication Publication Date Title
KR102086365B1 (ko) 반도체 발광소자
JP4857310B2 (ja) 半導体発光素子及びその製造方法
TWI351773B (en) Light emitting device
US9583681B2 (en) Light emitter device packages, modules and methods
JP2013102240A (ja) 二重ヘテロ構造の発光領域を有するｉｉｉ族窒化物発光デバイス
TW200411955A (en) Vertical GaN light emitting diode and method for manufacturing the same
US9331453B2 (en) Laser diode device
JP2011040425A (ja) 半導体発光装置及び半導体発光装置の製造方法
JP2007311682A (ja) 半導体装置
JP2013546200A (ja) 接近可能な電極を具備する固体照明装置および製造方法
JP4366810B2 (ja) 発光ダイオードの形成方法
JP4789716B2 (ja) 垂直型構造の発光ダイオード及びその製造方法
US20120037930A1 (en) Method for producing an optoelectronic component, optoelectronic component, and component arrangement having a plurality of optoelectronic components
Wei et al. Improving light output of vertical-stand-type InGaN light-emitting diodes grown on a free-standing GaN substrate with self-assembled conical arrays
JP5612873B2 (ja) 光半導体素子および光半導体装置
KR20110039639A (ko) 발광다이오드용 서브 마운트
JP2009289983A (ja) 窒化物半導体発光ダイオード
US9236304B2 (en) Semiconductor light emitting device and method of manufacturing the same
US9331235B2 (en) Semiconductor device and method for manufacturing the same
JP5735245B2 (ja) 光半導体素子、発光ダイオード、およびそれらの製造方法
JP5207944B2 (ja) 半導体発光素子の製造方法
KR100762093B1 (ko) 수직형 발광 소자 및 그 패키지 제조방법
KR100726966B1 (ko) 동종기판의 표면 형상을 이용한 질화갈륨계 반도체발광소자 및 그 제조방법
JP4699811B2 (ja) 半導体発光装置の製造方法
KR20090032212A (ko) 플립칩용 질화물계 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140603

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140905

R150 Certificate of patent or registration of utility model

Ref document number: 5612873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees