JP5604504B2 - 撮像検出器アレイの検出器タイルおよび方法 - Google Patents

Description

下記は概括的にはデータ取得に関し、計算機断層撮影（CT）に格別な用途を見出すものであるが、他の医療撮像用途および非医療撮像用途にもなじむものである。

計算機断層撮影（CT）スキャナは、長手軸またはz軸のまわりに検査領域をめぐって回転する回転可能なガントリー上に取り付けられたX線管を含む。検出器アレイが、X線管から検査領域をはさんで反対側の角度弧を張る。検出器アレイは、検査領域およびその中の被験体またはオブジェクトを透過した放射線を検出し、それを示す信号を生成する。再構成器がその信号を再構成し、体積画像データを生成する。体積画像データは、一つまたは複数の画像を生成するよう処理されることができる。

検出器アレイは一般に、シンチレータ・アレイを含む。該シンチレータ・アレイは光学的に光センサー・アレイに結合され、該光センサー・アレイは電気的に処理電子回路に結合される。シンチレータ・アレイは入射した放射線を示す光を生成し、光センサー・アレイはその光を示す電気信号を生成し、処理電子回路はその電気信号に基づいて検出された放射線を示すデジタル・データを生成するアナログ‐デジタル（A/D）変換器を含む。デジタル・データは再構成器によって再構成された信号を生成するために処理される。

残念ながら、検出技術がより多くのスライス、より小さなスライス幅、より低い信号およびより速い回転時間へと進化を続けるにつれ、ノイズおよび／または空間解像度の制約が撮像性能を制限することがある。

米国特許第6,510,195号 米国特許第6,671,345号 米国特許第4,052,620号

Luhta et al.、"A New 2D-Tiled Detector for Multislice CT"、Medical Imaging 2006: Physics of Medical Imaging、Vol.6142、pp.275-286、2006年

本願の諸側面は、上述した問題その他に対処する。

ある側面によれば、撮像検出器アレイの検出器タイルがシンチレータ・アレイと、複数の光感応性ピクセルを含み、前記シンチレータ・アレイに光学的に結合された光センサー・アレイと、電流‐周波数（I/F）変換器とを含む。I/F変換器は、積分期間の間に光感応性ピクセルによって出力された電荷を積分し、それを示す信号を生成する積分器と、前記積分期間の間、生成された信号が所定の基準を満たすときにパルスを生成する比較器とを含む。比較器がパルスを生成するのに応答して、リセット装置が積分器をリセットする。回路が、積分期間の始まりおよび／または積分期間の終わりにおいて、生成された信号をサンプリングし、それを示す量子化されたデジタル・データを生成する。論理が、生成されたデジタル・データに基づいて、積分器の入力における電荷を推定する。

もう一つの実施形態では、方法が、積分期間の間、電流‐周波数変換器の積分器を介して、入力電荷を積分することを含む。入力電荷は撮像システムの検出器タイルによって検出された放射線を示す。本方法はさらに、積分期間の間に、積分された電荷が所定の閾値を超えるときに、電流‐周波数変換器の比較器によりパルスを生成することを含む。本方法はさらに、積分期間の始まりおよび／または積分期間の終わりにおいて積分された電荷をサンプリングすることを含む。本方法はさらに、サンプリングされた積分電荷をデジタル信号に変換することを含む。本方法はさらに、積分期間の間に生成されるパルスが所定数未満である場合に、サンプリングされた積分電荷に基づいてその積分期間についての入力電荷を推定することを含む。

もう一つの実施形態では、撮像システムは、検査領域を通過する放射線を生成する放射線源と、検査領域を通過する放射線を検出する検出器アレイと、検査領域を示す体積画像データを生成するために検出器アレイの出力を再構成する再構成器とを含む。検出器アレイは複数の検出器タイルを含み、検出器タイルはシンチレータ・アレイおよび該シンチレータ・アレイに光学的に結合された光センサー・アレイを含む。光センサー・アレイは複数の光感応性ピクセルを含む。タイルは、積分期間の間、光感応性ピクセルによって出力された電荷を積分し、それを示す信号を生成する積分器と、積分期間の間に生成された信号が所定の閾値を超えるとパルスを生成する比較器とを有する電流‐周波数（I/F）変換器も含む。回路が、積分期間の始まりおよび／または積分期間の終わりにおいて生成された信号をサンプリングし、それを示すデジタル・データを生成する。積分期間中に比較器が生成するパルスが所定数より少ない場合は生成されたデジタル・データに基づいて、比較器が積分期間中に少なくとも前記所定数のパルスを生成する場合は比較器によって生成されたパルスに基づいて、論理が、積分器の入力における電荷を推定する。比較器がパルスを生成するのに応答して、リセット装置が積分器をリセットする。回路が、積分期間の始まりおよび／または積分期間の終わりにおいて生成された信号をサンプリングし、それを示す量子化されたデジタル・データを生成する。論理が、生成されたデジタル・データに基づいて積分器の入力における電荷を推定する。

もう一つの実施形態では、方法が、電流‐周波数変換器の積分器を介して積分期間の間、入力電荷を積分することを含む。入力電荷は、撮像システムの検出器タイルによって検出された放射を示す。本方法はさらに、積分期間の間に積分された電荷が所定の閾値を超えるときに、電流‐周波数変換器の比較器によりパルスを生成することを含む。本方法はさらに、積分期間の始まりおよび／または積分期間の終わりにおいて、積分された電荷をサンプリングすることを含む。本方法はさらに、サンプリングされた積分された電荷をデジタル信号に変換することを含む。本方法はさらに、積分期間中に生成されたパルスが所定数未満の場合、サンプリングされた積分された電荷に基づいて積分期間についての入力電荷を推定することを含む。

もう一つの実施形態では、撮像システムが、検査領域を通過する放射線を生成する放射線源と、検査領域を通過する放射線を検出する検出器アレイと、検出器アレイの出力を再構成して検査領域を示す体積画像データを生成する再構成器とを含む。検出器アレイは複数の検出器タイルを含み、検出器タイルはシンチレータ・アレイおよび該シンチレータ・アレイに光学的に結合された光センサー・アレイを含む。光センサー・アレイは複数の光感応性ピクセルを含む。タイルはまた、積分期間の間、光感応性ピクセルによって出力される電荷を積分し、それを示す信号を生成する電流‐周波数（I/F）変換器と、積分期間の間に生成される信号が所定の閾値を超えるときにパルスを生成する比較器とを含む。回路が、積分期間の始まりおよび／または積分期間の終わりにおいて、生成された信号をサンプリングし、それを示すデジタル・データを生成する。論理が、積分期間中に比較器が生成するパルスが所定数より少ない場合は生成されたデジタル・データに基づいて、比較器が積分期間中に少なくとも前記所定数のパルスを生成する場合は比較器によって生成されたパルスに基づいて、積分器の入力における電荷を推定する。

本発明は、さまざまな構成要素および構成要素の配列ならびにさまざまなステップおよびステップの配列の形を取ることができる。図面は単に好ましい実施形態を例示する目的のためであって、本発明を限定するものと解釈すべきではない。

例示的な撮像システムを示す図である。 例示的な検出器タイルを示す図である。 例示的な検出器電子回路を示す図である。 パルスが生成されない例示的な積分期間を示す図である。 一つのパルスが生成される例示的な積分期間を示す図である。 例示的な方法を示す図である。

図１は、計算機断層撮影（CT）スキャナのような撮像システム１００を示している。撮像システム１００は一般に静止しているガントリー１０２と回転するガントリー１０４とを含む。回転ガントリー１０４は、静止ガントリー１０２によって回転可能に支持され、長手軸またはz軸のまわりに検査領域１０６をめぐって回転する。X線管のような放射線源１０８が回転ガントリー１０４によって支持されており、検査領域１０６を通る放射線を放出する。

放射線感応検出器アレイ１１２は、検査領域１０６をはさんで放射線源１０８の反対側の角度弧を張り、検査領域１０６を通過してくる放射線を検出する。図示した実施形態では、放射線感応検出器アレイ１１２は、z軸に垂直な方向に沿って互いに配列された複数の検出器モジュール１１４を含む。検出器モジュール１１４は、z軸に沿って互いに配列された複数の検出器モザイクまたはタイル１１６を含む。ある限定しない例では、検出器アレイ１１２は、2001年7月18日に出願され、「Solid State X-Radiation Detector Modules and Mosaics thereof, and an Imaging Method and Apparatus Employing the Same」という名称の米国特許第6,510,195号に記載される検出器アレイと実質的に同様のものおよび／またはこれに基づくものである。この文献はその全体においてここに参照によって組み込まれる。本願では他の検出器アレイ構成も考えられている。

図２に目を転じると、図１の線A-Aに沿った検出器タイル１１６の断面図が示されている。図示したタイル１１６はシンチレータ・アレイ２０２を含んでおり、該シンチレータ・アレイ２０２は光センサー・アレイ２０４に物理的かつ光学的に結合されており、該光センサー・アレイ２０４は基板２０６を通じて電子回路２０８に電気的に結合されている。コネクタ・ピンまたは他の電気経路といった電気経路２１２は供給電力およびデジタルI/O信号を搬送する。そのようなタイルの例は非特許文献１に記載されている。本願では他の電子回路も考えられている。

図３は、タイル１１６の第Nピクセル３００_Nの例示的な電子回路を示している。アナログ‐デジタル（A/D）変換器３０２は積分器３０４（増幅器３０６および積分コンデンサ３０８）と、比較器または弁別器３１０とを含む。ある実施形態では、A/D変換器３０２は電流‐周波数（I/F）変換器として用いられる。そのような変換器の例は、2001年11月7日に出願された、「Data Acquisition for Computed Tomography」という名称の米国特許第6,671,345号に記載されている。この文献はその全体においてここに参照によって組み込まれる。もう一つの好適な変換器は、1975年11月28日に出願された、「Data Acquisition for Computed Tomography」という名称の米国特許第4,052,620号に記載されている。両文献はその全体においてここに参照によって組み込まれる。本願では他の変換器も考えられている。

A/D変換器３０２がI/F変換器として構成されるとき、積分器３０４は、積分期間の間、光センサー・アレイ２０４によって出力される電荷３０１とバイアス電流３１２の和を積分する。弁別器３１０は、増幅器３０６の出力が所定の基準を満たす場合にデジタル・パルスを生成する。ある限定しない例では、弁別器は、積分期間の間、増幅器３０６の出力を閾値と比較し、増幅器３０６の出力が閾値３１４より上に上昇する（または下に低下する）ときに（入力電流の極性と積分器実装の極性に依存して；以下では、積分器は、フォトダイオードが電流を生じる場合に増加する出力電圧を生成するとする）デジタル・パルスを生成する。チャージ・ポンプ３１６のような積分器「リセット器」が、デジタル・パルスの生成に応答して、積分期間中に積分器３０４をリセットする。チャージ・ポンプ３１６は、積分期間と積分期間の間にも積分器３０４をリセットしてもよい。積分器３０４の利得は、チャージ・ポンプ３１６のリセット容量に基づいて構成されてもよい。積分器３０４をリセットすることは、積分器３０４の入力における電荷を打ち消す電荷を、積分器３０４の入力中に注入することを含んでいてもよい。

サンプル・ホールド回路３２０は、積分期間の始まりおよび終わりにおいて積分器３０４の出力をサンプリングし、A/D変換器３２４がそのサンプリングされた出力を、それを示す量子化されたデジタル・データに変換する。下記でより詳細に述べるように、論理３２２はA/D変換器３２４を選択的に呼び出すまたはアクティブ化する。たとえば、ある限定しない実施形態では、論理３２２は、弁別器３１０が積分期間中に少なくとも二つのパルスを生成しなかったと論理３２２が判定する場合にのみ、A/D変換器３２４をアクティブ化する。それ以外の場合には、A/D変換器３２４はアイドルまたはスリープ状態に遷移するか維持されうる。マルチプレクサ３２６は、検出器タイル１１６の複数の異なるピクセル３００、…、３００_Nについてのサンプル・ホールド回路３２０の出力を、A/D変換器３２４にルーティングするために使用できる。

論理３２２は、弁別器３１０の出力およびA/D変換器３２４の出力をも処理する。限定しない例として、積分期間の間に弁別器３１０によって少なくとも二つのパルスが生成された場合、論理３２２は前記少なくとも二つのパルスを処理する。ある例では、そのような処理は、積分期間中のパルスの数を数えることおよび積分期間の最初のパルスから積分期間の最後のパルスまでの時間を判別することを含む。このデータから、論理３２２は、入力電荷を示す周波数をもつ出力信号を生成できる。ある例では、論理３２２は、該周波数を、積分期間中のパルス数と積分期間中の最初と最後のパルスの間の時間との比の関数として決定する。積分期間中に弁別器３１０によって生成されるパルスが二つ未満である場合、論理３２２は、入力電荷を推定するためにA/D変換器３２４の出力を処理する。論理３２２は、パルスの数およびA/D変換器３２４の出力の両方に基づいて電荷を推定するよう構成されることもできる。これは、弁別器３１０によって少なくとも二つまたは別の数のパルスが生成されるときになされることができる。他の実施形態では、パルスを処理するか、A/D変換器３０４の出力を処理するか、あるいは両方を処理するかを決定するのを容易にするため、異なるパルス数閾値を使ってもよい。

図１に戻ると、再構成器１１８は、検出器アレイ１１２からの信号を再構成し、それを示す体積画像データを生成する。画像プロセッサなどは、画像データに基づいて一つまたは複数の画像を生成できる。汎用コンピューティング・システムはオペレーター・コンソール１２０のはたらきをする。コンソール１２０上に存在するソフトウェアは、オペレーターがシステム１００の動作を制御できるようにする。台などの患者支持部１２２は、人間の患者などのオブジェクトまたは被験体を、検査領域１０６中に支持する。

図４は、積分期間中にパルスが生成されない例を示しており、図５は、積分期間中に一つのパルスが生成される例を示している。いずれの図でも、y軸は（電圧で表した）積分器３０４の出力を表し、x軸は時間を表す。図４では、積分期間４０２の間に蓄積される電荷は、積分期間４０２の始まり４０６からの電荷４０４から、積分期間４０２の終わり４１０における電荷４０８までのものに対応する。この例では、蓄積した電荷は、積分期間４０２中には閾値３１４に達しない。直前および直後の積分期間４１６および４１８には蓄積された電荷４１２および４１４が閾値３１４に達していることを注意しておく。

サンプル・ホールド回路３２０は、積分期間４０２の始まり４０６における蓄積された電荷４０４および終わり４１０における電荷４０８をサンプリングし、A/D変換器３２４は、電荷４０４および４０８をデジタル信号に、あるいは電荷４０８と電荷４０４の間の差をデジタル信号に変換する。この例では、積分期間４０２の始まり４０６における電荷４０４は、参照値またはゼロ・レベルとして使われる。これにより、A/D変換器３２４の範囲を縮小することができ、その結果、より細かい量子化となる。論理３２２は、入力電荷を推定するためにA/D変換器３２４の出力を処理する。

図５では、積分期間５０２の間に蓄積される電荷は、閾値電荷５０４から積分期間５０２の始まり５０８における電荷５０６を引いたものと、積分期間５０２の終わり５１２における電荷５１０に対応する。サンプル・ホールド回路３２０は、積分期間５０２の始まり５０８における電荷５０６および終わり５１２における電荷５１０をサンプリングし、A/D変換器３２４はサンプリングされたデータをデジタル信号に変換する。論理３２２は、デジタル信号および閾値電荷に基づいて入力電荷を推定する。

以下は、積分期間中に弁別器３１０によって生成されるパルスの数に基づいてA/D変換器３２４を選択的にアクティブ化する限定しない例を与える。この例については、A/D変換器３２４は最初、アイドルまたはスリープ状態にあるとする。A/D変換器３２４は、積分期間（IP: integration period）の前半（0＜t≦t_IP/2）の間に、二つ未満（なしまたは一個）または他の数のパルスなど、所定数のパルスがあるときに覚醒させられる。この例では、A/D変換器３２４は、積分期間の後半（3/4t_IP＜t≦t_IP）の間にパルスがないまたは積分期間の後半の間に一つのパルスがありかつ積分期間の前半の間にパルスがなかった場合、覚醒されたままである。他の実施形態では、パルスの所定の数は二つより少なかったり多かったりしてもよい。

A/D変換器３２４は、その部分集合または全部を含め複数のピクセル３００〜３００_Nとともに用いられることができるので、A/D変換器３２４は最初はアイドルであり、積分期間内において、少なくとも一つのピクセルについて弁別器３１０の出力が上で論じたアクティブ化基準または他のアクティブ化基準を満たすときに、覚醒させられることができる。

所定数のパルス（今の例では二つ未満）が積分期間中に生成される場合、論理３２２はA/D変換器３２４を呼び出して、サンプル・ホールド回路３２０によってサンプリングされたデータを変換させる。積分期間中に生成された少なくとも二つのパルスまたは他の数のパルスなど、異なる所定数のパルスがあるときは、A/D変換器３２４はその代わりにアイドル状態に戻る遷移をする。他の実施形態では、パルスの異なる所定数は、二つより少ないまたは多い。そのようなA/D変換器３２４の選択的なアクティブ化は、A/D変換器３２４が常にオンである構成に比べて電力消費を減らす。

繰り返すが、積分期間の始まりおよび／または終わりにおいて残留信号をデジタル化するためにA/D変換器３２４が使用される（またはされない）パルス数の上記の範囲は、説明のために与えられているのであって、限定するものではない。本願では、より多いおよび／または少ないパルスを含め、他の範囲も考えられている。

A/D変換器３２４が検出器タイル１１６の一つとともに用いられるかどうかによらず、A/D変換器３２４のサイズは、検出器タイル１１６の特性に基づいて決定できる。たとえば、少なくとも二つのパルスを生じない信号のようなより小さな信号を受け取る可能性が高い256チャネル・タイル、たとえば検出器アレイ１１２の中央または中央付近にあるタイルについては、256チャネルのサンプル・ホールド回路３０２の出力を処理するために、10ビット、12ビットまたは他のビットのA/D変換器で十分でありうる。

好適な10ビットのA/D変換器の限定しない例は、75 MS/sのサンプリング・レート、0.36平方ミリメートル（mm²）のチップ面積および163ミリワット（mW）未満の電力消費をもつ。好適な12ビットのA/D変換器の限定しない例は、80 MS/sのサンプリング・レート、約0.5平方ミリメートル（mm²）のチップ面積および150ミリワット（mW）未満の電力消費をもつ。そのような変換器は、十分高いサンプル・レートを許容し、比較的小さなフットプリントを費やし、低い電力消費をもつ。

本願では他のA/D変換器も考えられている。少なくとも二つのパルスを生じる信号のようなより大きな信号を受け取る可能性がより高い256チャネルのタイル１１６、たとえば検出器アレイ１１２の端または端近くにあるタイルについては、A/D変換器３０４は省略されてもよい。

一つの256チャネル・タイルで、アイドルまたはスリープ状態から覚醒またはアクティブ状態への回復時間は約100ナノ秒（ns）に、50をサンプリング・レート（Fs）で割ったものを加えたものである。サンプリング・レート20MS/sについては、回復時間は約2.6マイクロ秒（μs）であり、これは一般にはt_IP/2の後にA/D変換器３２４をオンに切り換えるのに十分短い。100μsの積分期間では、たとえ256チャネルのどれもt_IP/2の前にパルスを生じなかったとしても、A/D変換器３２４を覚醒させるのに十分な時間がある。約20MS/sのサンプル・レートについては、電力消費は、12ビットADCについて約17mWである。そのような低電力消費では、A/D変換器３２４は、本稿における例で論じた基準またはA/D変換器３２４のデューティーサイクル短縮する他の基準に基づいてではなく、積分期間全体にわたってアクティブ化されてもよい。

図６は方法を示している。

６０２では、積分期間の始まりにおける積分器３０４の入力における電荷が積分され、サンプリングされる。

６０４では、積分期間中に電荷が積分されている間、蓄積された電荷が所定の閾値と比較される。

６０６では、積分期間中に、蓄積された電荷が所定の電荷閾値を超える（または下回る）場合、パルスが生成される。

６０８では、積分期間中に、蓄積された電荷が所定の電荷閾値を超える（または下回る）場合、積分器３０４がリセットされる。

６１０では、積分期間の終わりにおける積分器３０４の入力における電荷がやはり積分され、サンプリングされる。

６１２では、積分期間について少なくとも二つの（または別の所定の数の）パルスが生成される場合、入力電荷は、積分期間中のパルスの数に基づいて推定される。

６１４では、積分期間について二つ未満の（または別の所定数の）パルスが生成される場合、入力電荷は、積分期間の始まりおよび終わりにおいてサンプリングされた電荷に基づいて推定される。

６０２ないし６１４の動作は、一つまたは複数の積分期間について繰り返される。

本発明について本稿ではさまざまな実施形態を参照して記述してきた。本稿の記述を読めば、他の者にも修正や変更が思いつくことがありうる。本発明は、付属の請求項およびその等価物の範囲にはいる限り、そのようなすべての修正および変更も含むものと解釈されることが意図されている。

Claims (14)

1. 撮像検出器アレイの検出器タイルであって：
   シンチレータ・アレイと；
   前記シンチレータ・アレイに光学的に結合された、複数の光感応性ピクセルを含む光センサー・アレイと；
   積分期間の間、光感応性ピクセルによって出力された電荷を積分し、それを示す信号を生成する積分器；および
   前記積分期間の間に、生成された信号が所定の基準を満たすときにパルスを生成する比較器を含む電流‐周波数（I/F）変換器と；
   前記比較器がパルスを生成するのに応答して、前記積分器をリセットするリセット装置と；
   前記積分期間の始まりおよび前記積分期間の終わりにおいて、生成された信号をサンプリングし、それを示す量子化されたデジタル・データを生成する回路と；
   前記比較器が前記積分期間中に生成するパルスが第一の所定数未満である場合に、生成されたデジタル・データに基づいて、前記積分器の入力における電荷を推定する手段とを有する、
   検出器タイル。
2. 前記手段は、前記生成されたデジタル・データおよび前記比較器によって生成されるパルスに基づいて前記入力における電荷を推定する、請求項１記載の検出器タイル。
3. 前記手段は、前記比較器が前記積分期間中に少なくとも第二の所定数のパルスを生成する場合、それらのパルスに基づいて入力電荷を推定する、請求項２記載の検出器タイル。
4. 前記回路が：
   前記積分器によって生成された信号をサンプリングするサンプル・ホールド回路と；
   前記サンプル・ホールド回路の出力を前記デジタル・データに変換するA/D変換器とを含む、
   請求項１ないし３のうちいずれか一項記載の検出器タイル。
5. 前記A/D変換器が、前記積分期間の始まりにおいて、アイドル状態に遷移するまたはアイドル状態に維持される、請求項４記載の検出器タイル。
6. 前記積分期間中に少なくとも第三の所定数のパルスが生成される可能性が低いと前記手段が判断する場合、前記手段は、前記積分期間中に前記A/D変換器を覚醒状態に遷移させる、請求項４または５記載の検出器タイル。
7. 前記積分期間中に少なくとも前記第三の所定数のパルスが生成されるとき、前記手段は、前記積分期間中に前記A/D変換器をアイドル状態に遷移させる、請求項６記載の検出器タイル。
8. 前記手段は、前記積分期間中に生成されるパルスが第四の所定数未満であるとき、前記A/D変換器に、前記積分期間の終わりにおいて前記積分期間によって生成される信号をサンプリングさせる、請求項４ないし７のうちいずれか一項記載の検出器タイル。
9. 前記サンプリングされた信号を前記A/D変換器にルーティングするマルチプレクサをさらに有する、請求項４ないし８のうちいずれか一項記載の検出器タイル。
10. 請求項９記載の検出器タイルであって、さらに：
    前記積分期間の間、第二の光感応性ピクセルによって出力される電荷を積分し、それを示す第二の信号を生成する第二の積分器と；
    前記積分期間の間に、生成された第二の信号が第二の所定の閾値を超えるときに第二のパルスを生成する第二の比較器と；
    前記第二の信号をサンプリングする第二のサンプル・ホールド回路とを有し、前記マルチプレクサが、前記サンプリングされた信号および前記第二のサンプリングされた信号の両方を前記A/D変換器にルーティングする、
    検出器タイル。
11. どちらかの比較器が前記積分期間中に生成するパルスが第五の所定数未満である可能性が高い場合、前記A/D変換器がアクティブ化される、請求項１０記載の検出器タイル。
12. 積分期間の間、電流‐周波数変換器の積分器を介して、入力電荷を積分する段階であって、前記入力電荷は撮像システムの検出器タイルによって検出された放射線を示す、段階と；
    前記積分期間の間に、積分された電荷が所定の閾値を超えるときに、前記電流‐周波数変換器の比較器によりパルスを生成する段階と；
    前記積分期間の始まりおよび前記積分期間の終わりにおいて積分された電荷をサンプリングする段階と；
    サンプリングされた積分電荷をデジタル信号に変換する段階と；
    前記積分期間の間に生成されるパルスが所定数未満である場合に、サンプリングされた積分電荷に基づいて前記積分期間についての入力電荷を推定する段階とを含む、
    方法。
13. 前記積分期間中に少なくとも前記所定数のパルスが生成されるとき、生成されるパルスに基づいて前記積分期間についての入力電荷を推定することをさらに含む、請求項１２記載の方法。
14. 前記パルスを生成するのに応答して、前記積分期間中に前記積分器をリセットする段階をさらに含む、請求項１２または１３記載の方法。

Images