JP5602312B2 - 誤り訂正復号装置 - Google Patents
誤り訂正復号装置 Download PDFInfo
- Publication number
- JP5602312B2 JP5602312B2 JP2013529921A JP2013529921A JP5602312B2 JP 5602312 B2 JP5602312 B2 JP 5602312B2 JP 2013529921 A JP2013529921 A JP 2013529921A JP 2013529921 A JP2013529921 A JP 2013529921A JP 5602312 B2 JP5602312 B2 JP 5602312B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- syndrome
- error pattern
- information
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/159—Remainder calculation, e.g. for encoding and syndrome calculation
Description
この発明は、デジタルデータ伝送における受信データの符号の誤りを訂正し復号する誤り訂正復号装置に関するものである。
従来の誤り訂正復号装置では、符号の最小距離によって定まる誤り訂正可能ビット数を超える場合の訂正について、受信系列から計算されるシンドロームに対してROM(Read-Only Memory )にあらかじめ一意に特定可能な誤りパターンを記憶させることにより、誤りベクトルを導き出し誤り訂正を行っていた(例えば特許文献1)。
また、符号の最小距離によって定まる誤り訂正可能ビット数を超える場合の訂正を行う他の方法の場合、受信系列から計算されるシンドロームから硬判定復号を行った結果と尤度情報を利用して軟判定復号を行った結果から、符号の最小距離によって定まる誤り訂正可能ビット数を超える場合の誤り訂正を行っていた(例えば特許文献2)。
また、符号の最小距離によって定まる誤り訂正可能ビット数を超える場合の訂正を行う他の方法の場合、受信系列から計算されるシンドロームから硬判定復号を行った結果と尤度情報を利用して軟判定復号を行った結果から、符号の最小距離によって定まる誤り訂正可能ビット数を超える場合の誤り訂正を行っていた(例えば特許文献2)。
従来の特許文献1に示されているような誤り訂正復号装置では、シンドロームに対して、誤りパターンを出力するためのROMが必要となり、誤り訂正能力を高くするために誤り訂正符号のチェックビット数を大きく取った符号を用いた場合には、シンドロームのビット幅が大きくなるためにROMの容量が大きくなってしまう問題があった。
この発明は、上記の課題を解決するためになされたもので、チェックビット長が大きい場合に、メモリを用いずに符号の最小距離によって定まる誤り訂正可能ビット数を超える場合の訂正を行えるようにしたものである。
この発明は、上記の課題を解決するためになされたもので、チェックビット長が大きい場合に、メモリを用いずに符号の最小距離によって定まる誤り訂正可能ビット数を超える場合の訂正を行えるようにしたものである。
また、従来の特許文献2に示されているような誤り訂正復号装置では、受信状態から軟判定情報を生成する軟判定生成回路と軟判定復号装置が必要となり回路規模が大きくなる問題がある。
この発明は、上記の課題を解決するためになされたもので、硬判定情報のみの復号を行なうことにより、回路規模を削減し、符号の最小距離によって定まる誤り訂正可能ビット数を超える場合の訂正を行えるようにしたものである。
この発明は、上記の課題を解決するためになされたもので、硬判定情報のみの復号を行なうことにより、回路規模を削減し、符号の最小距離によって定まる誤り訂正可能ビット数を超える場合の訂正を行えるようにしたものである。
この発明に係る誤り訂正復号装置は、受信データから生成多項式で除算を行った剰余多項式の係数をシンドロームとして計算するシンドローム生成部と、情報ビットのすべてのエラーパターンを生成する情報ビットエラーパターン生成手段と、チェックビット部分は、すべて0とし、情報ビット部分は、上記情報ビットエラーパターン生成部からの各情報ビットのエラーパターンを受信系列としたときのシンドロームの生成を行い、このシンドロームとシンドローム生成部からのシンドロームとからチェックビットのエラーパターンを計算するチェックビットエラーパターン生成部と、情報ビットとチェックビットのエラーパターンの重みがあらかじめ定められた値よりも小さい符号の組み合わせに対して、生成されたエラーパターンを訂正する誤り訂正部を備える。
この発明に係る誤り訂正復号装置によれば、情報ビット部のすべてのエラーパターンに対して、生成されたシンドローム値からチェックビット部分のエラーパターンを生成し、全体のエラービット数があらかじめ定めた閾値よりも小さい場合に誤り訂正を行うようにしたため、閾値の値を符号の最小距離により定まる誤りビット数よりも大きなビット数を取ることにより、シンドロームから直接誤りパターンを出力するようなROMを持つことをしなくてもエラーパターンを発生させることができ、閾値の値を符号の最小距離によって定まる誤り訂正可能ビット数よりも大きな値をとることにより、誤り訂正能力を向上できる効果がある。
実施の形態1.
図1は、この発明の実施の形態1による誤り訂正復号装置を示したブロック図である。図1において1はnビットの受信語入力に対して、シンドロームを生成するシンドローム生成部、2はnビットの受信されたデータを保持するための受信語保持部、3はkビットの情報ビットのエラーパターンに対して2k通りのすべてのエラーパターンを生成する情報ビットエラーパターン生成部、4は情報ビットエラーパターン生成部3で生成された情報ビットエラーパターンとシンドローム生成部1で生成されたシンドロームから(n−k)ビットのチェックビット部のエラーパターンを生成するチェックビットエラーパターン生成部、5は情報ビットエラーパターン生成部3で生成された情報ビットエラーパターンとチェックビットエラーパターン生成部4で生成されたチェックビット部のエラーパターンから受信語全体のエラービット数をカウントするエラーカウント部である。
図1は、この発明の実施の形態1による誤り訂正復号装置を示したブロック図である。図1において1はnビットの受信語入力に対して、シンドロームを生成するシンドローム生成部、2はnビットの受信されたデータを保持するための受信語保持部、3はkビットの情報ビットのエラーパターンに対して2k通りのすべてのエラーパターンを生成する情報ビットエラーパターン生成部、4は情報ビットエラーパターン生成部3で生成された情報ビットエラーパターンとシンドローム生成部1で生成されたシンドロームから(n−k)ビットのチェックビット部のエラーパターンを生成するチェックビットエラーパターン生成部、5は情報ビットエラーパターン生成部3で生成された情報ビットエラーパターンとチェックビットエラーパターン生成部4で生成されたチェックビット部のエラーパターンから受信語全体のエラービット数をカウントするエラーカウント部である。
6はエラーカウント部5から出力されるエラービット数と、あらかじめ定められた誤り訂正閾値との比較を行う比較部、7は比較部6で閾値よりも小さいエラービット数であるエラーパターンとなる組み合わせの個数をカウントするカウンタ、8は比較部6において、エラービット数が閾値よりも小さい状態でカウンタ7の値が0のときに生成されたエラーパターンを記憶するエラーパターン保持部、9は受信語保持部2に保持されている受信語にエラーパターン保持部8に保持されているエラーパターンを加算して誤り訂正を行う誤り訂正部である。また、点線で囲まれている100−1は実施の形態1におけるエラーベクトル計算部を表し、上述の情報ビットエラーパターン生成部3、チェックビットエラーパターン生成部4、エラーカウント部5、比較部6、カウンタ7、エラーパターン保持部8で構成される。
次に、動作について説明する。(n,k)巡回符号において、nビットの受信語の入力を行い、シンドローム生成部1において、(n−k)ビットのシンドロームの計算を行う。シンドロームの計算はnビットの受信系列を多項式表現してr(x)(r(x)は(n−1)次)であらわしたとき、生成多項式g(x)(g(x)は(n−k)次)で除算を行ったときの剰余多項式の係数を線形帰還シフトレジスタにより計算し、シンドロームとする。また、nビットの受信語系列は受信語保持部2に記憶させる。
次に、情報ビットエラーパターン生成部3ではkビットの情報ビットに対して2k通りのすべてのエラーパターンを生成する。
チェックビットエラーパターン生成部4においては、まず、チェックビットがすべて0であるものとして情報ビットエラーパターン生成部3からのそれぞれの情報ビットのエラーパターンを受信系列とし、シンドロームの生成を行う。このシンドロームの計算については情報ビットエラーパターンの組み合わせ論理回路により構成できる。ここで、情報ビットのエラーパターンから生成されたシンドロームとシンドローム生成部1で計算されたシンドロームとを加算して、チェックビットのエラーパターンを生成する。
チェックビットエラーパターン生成部4においては、まず、チェックビットがすべて0であるものとして情報ビットエラーパターン生成部3からのそれぞれの情報ビットのエラーパターンを受信系列とし、シンドロームの生成を行う。このシンドロームの計算については情報ビットエラーパターンの組み合わせ論理回路により構成できる。ここで、情報ビットのエラーパターンから生成されたシンドロームとシンドローム生成部1で計算されたシンドロームとを加算して、チェックビットのエラーパターンを生成する。
次に、エラーカウント部5において、情報ビットエラーパターン生成部3で生成された情報ビットのエラーパターンとチェックビットエラーパターン生成部4で生成されたチェックビットのエラーパターンに対して、1のたっているビット数、すなわち誤りビット数eを計算(カウント)する。比較部6において、エラーカウント部5でカウントされた誤りビット数eとあらかじめ定めておいた訂正ビット閾値uとを比較し、誤りビット数eの値が訂正ビット閾値u以下のときは、カウンタ7をカウントアップさせる。また、誤りビット数eの値が訂正ビット閾値u以下でカウンタ7の値をインクリメントする前の値が0のときは、エラーパターンをエラーパターン保持部8に保持する。誤りビット数eの値が訂正ビット閾値u以下でカウンタ7の値をインクリメントする前の値が0以外のときは、エラーパターン保持部8に保持しているエラーの値をクリアする。
誤り訂正部9において、すべての情報ビット系列のエラーパターンに対して、上記の処理を行った後に、受信語保持部2に保持されている受信語系列にエラーパターン保持部8に記憶しているエラーパターンを加算して、復号結果を出力する。
上記の実施の形態では、誤りビット数eの値が訂正ビット閾値u以下となる組み合わせが1通りの場合に対してのみ誤り訂正を行っていたが、上記の組み合わせが2組以上ある場合に最初に検出された誤りパターンを復号するようにしてもよい。
上記の実施の形態では、誤りビット数eの値が訂正ビット閾値u以下となる組み合わせが1通りの場合に対してのみ誤り訂正を行っていたが、上記の組み合わせが2組以上ある場合に最初に検出された誤りパターンを復号するようにしてもよい。
上記実施の形態では、情報ビット部のすべてのエラーパターンに対して、生成されたシンドローム値からチェックビット部分のエラーパターンを生成し、全体のエラービット数があらかじめ定めた閾値よりも小さい場合に誤り訂正を行うようにしたため、閾値の値を符号の最小距離により定まる誤りビット数よりも大きなビット数を取ることにより、シンドロームから直接誤りパターンを出力するようなROMを持つことをしなくてもエラーパターンを発生させることができ、閾値の値を符号の最小距離によって定まる誤り訂正可能ビット数よりも大きな値をとることにより、誤り訂正能力を向上できる効果がある。
実施の形態2.
図2は、この発明の実施の形態2による誤り訂正復号装置を示したブロック図である。図において、10は1受信語の誤り訂正操作における一連の操作において、最小のエラービット数の値を保持するエラービット数保持部、11は比較部6で出力される誤りビット数とエラービット数保持部10に記憶されている値とを比較する第2の比較部である。その他の記号は実施の形態1と同じ内容である。また、点線で囲まれている100−2は実施の形態2におけるエラーベクトル計算部を表し、情報ビットエラーパターン生成部3、チェックビットエラーパターン生成部4、エラーカウント部5、比較部6、エラーパターン保持部8、エラービット数保持部10、第2の比較部11で構成される。
図2は、この発明の実施の形態2による誤り訂正復号装置を示したブロック図である。図において、10は1受信語の誤り訂正操作における一連の操作において、最小のエラービット数の値を保持するエラービット数保持部、11は比較部6で出力される誤りビット数とエラービット数保持部10に記憶されている値とを比較する第2の比較部である。その他の記号は実施の形態1と同じ内容である。また、点線で囲まれている100−2は実施の形態2におけるエラーベクトル計算部を表し、情報ビットエラーパターン生成部3、チェックビットエラーパターン生成部4、エラーカウント部5、比較部6、エラーパターン保持部8、エラービット数保持部10、第2の比較部11で構成される。
次に、動作について説明する。シンドローム生成部1において、受信語からシンドロームを生成し、情報ビットエラーパターン生成部3で生成された情報ビットのエラーパターンとシンドローム生成部1からのシンドロームとからチェックビットエラーパターン生成部4でチェックビットのエラーパターンを生成し、情報ビットのエラーパターンとチェックビットのエラーパターンに対して1のたっているビット数、すなわち誤りビット数eをエラーカウント部5で計算(カウント)する。比較部6において、エラーカウント部5でカウントされた誤りビット数eとあらかじめ定められた訂正ビット閾値uとを比較するところまでは、実施の形態1と同じ動作をする。
比較部6において、誤りビット数eの値が訂正ビット閾値u以下のときは、この誤りビット数eとエラービット数保持部10に保持されている最小誤りビット数eminとの比較を第2の比較部11で行なう。最小誤りビット数eminは最初、符号長nを保持している。誤りビット数eが最小誤りビット数eminよりも小さいときには、エラービット数保持部10に誤りビット数eの値を保持し、情報ビットエラーパターン生成部3およびチェックビットエラーパターン生成部4で生成されたエラーパターンをエラーパターン保持部8に保持する。
誤りビット数eが最小誤りビット数eminと同じ値の場合には、エラーパターン保持部8の値はクリアする。誤りビット数eが最小誤りビット数eminよりも大きな値の場合には、エラーパターン保持部8およびエラービット数保持部10の値はそのままにして更新は行わない。
誤り訂正部9において、すべての情報ビット系列のエラーパターンに対して、上記の処理を行った後に、受信語保持部2に保持されている受信語系列にエラーパターン保持部8に記憶しているエラーパターンを加算して、復号結果を出力する。
誤り訂正部9において、すべての情報ビット系列のエラーパターンに対して、上記の処理を行った後に、受信語保持部2に保持されている受信語系列にエラーパターン保持部8に記憶しているエラーパターンを加算して、復号結果を出力する。
上記の実施の形態では、最小エラービット数eminの値が同数のものが2つある場合は訂正を行っていないが、1つの誤りパターンを選択して、復号するようにしてもよい。
上記実施の形態では、情報ビット部のすべてのエラーパターンに対して、生成されたシンドローム値からチェックビット部分のエラーパターンを生成し、全体のエラービット数があらかじめ定めた閾値よりも小さく、その中で最も誤りビット数の少ない符号が1通りしかない場合に誤り訂正を行うようにしたため、実施の形態1で複数の復号結果の候補が出現するような場合に対しても復号できる場合が生じて、誤り訂正能力を向上できる効果がある。
上記実施の形態では、情報ビット部のすべてのエラーパターンに対して、生成されたシンドローム値からチェックビット部分のエラーパターンを生成し、全体のエラービット数があらかじめ定めた閾値よりも小さく、その中で最も誤りビット数の少ない符号が1通りしかない場合に誤り訂正を行うようにしたため、実施の形態1で複数の復号結果の候補が出現するような場合に対しても復号できる場合が生じて、誤り訂正能力を向上できる効果がある。
実施の形態3.
図3は、この発明の実施の形態3による誤り訂正復号装置を示したブロック図である。図において、12はあらかじめ誤り検出ができるm個のブロックについて誤り訂正部9で誤り訂正が行われ、復号されたm符号分の複数の復号結果を記憶する復号結果メモリ、13は復号結果メモリ12に記憶されているm符号分の復号結果につき、すべての組み合わせについて誤りのチェックを行って、誤りのない組み合わせを選択する復号結果選択部である。その他の記号は実施の形態1の同じ記号に相当する内容である。
また、点線で囲まれている100−3は実施の形態3におけるエラーベクトル計算部を表し、情報ビットエラーパターン生成部3、チェックビットエラーパターン生成部4、エラーカウント部5、比較部6、エラーパターン保持部8で構成される。
図3は、この発明の実施の形態3による誤り訂正復号装置を示したブロック図である。図において、12はあらかじめ誤り検出ができるm個のブロックについて誤り訂正部9で誤り訂正が行われ、復号されたm符号分の複数の復号結果を記憶する復号結果メモリ、13は復号結果メモリ12に記憶されているm符号分の復号結果につき、すべての組み合わせについて誤りのチェックを行って、誤りのない組み合わせを選択する復号結果選択部である。その他の記号は実施の形態1の同じ記号に相当する内容である。
また、点線で囲まれている100−3は実施の形態3におけるエラーベクトル計算部を表し、情報ビットエラーパターン生成部3、チェックビットエラーパターン生成部4、エラーカウント部5、比較部6、エラーパターン保持部8で構成される。
次に、動作について説明する。
シンドローム生成部1において、受信語からシンドロームを生成し、情報ビットエラーパターン生成部3で生成された情報ビットのエラーパターンとシンドローム生成部1からのシンドロームとからチェックビットエラーパターン生成部4でチェックビットのエラーパターンを生成し、情報ビットのエラーパターンとチェックビットのエラーパターンに対して1のたっているビット数、すなわち誤りビット数eをエラーカウント部5で計算(カウント)する。比較部6において、エラーカウント部5でカウントされた誤りビット数eとあらかじめ定められた訂正ビット閾値uとを比較するところまでは、実施の形態1あるいは実施の形態2と同一の動作をする。比較部6の比較結果により誤りビット数eの値が訂正ビット閾値u以下のときは、エラーパターン保持部8に情報ビットのエラーパターンとチェックビットのエラーパターンを保持する。
シンドローム生成部1において、受信語からシンドロームを生成し、情報ビットエラーパターン生成部3で生成された情報ビットのエラーパターンとシンドローム生成部1からのシンドロームとからチェックビットエラーパターン生成部4でチェックビットのエラーパターンを生成し、情報ビットのエラーパターンとチェックビットのエラーパターンに対して1のたっているビット数、すなわち誤りビット数eをエラーカウント部5で計算(カウント)する。比較部6において、エラーカウント部5でカウントされた誤りビット数eとあらかじめ定められた訂正ビット閾値uとを比較するところまでは、実施の形態1あるいは実施の形態2と同一の動作をする。比較部6の比較結果により誤りビット数eの値が訂正ビット閾値u以下のときは、エラーパターン保持部8に情報ビットのエラーパターンとチェックビットのエラーパターンを保持する。
誤り訂正部9において、すべての情報ビット系列のエラーパターンに対して、上記の処理を行った後に、受信語保持部2に保持されているすべての受信語系列にエラーパターン保持部8に記憶されているエラーパターンを加算して、1つあるいは複数の復号結果を出力し、復号結果メモリ12に記憶させる。
上記の操作をあらかじめ誤り検出ができるm個のブロックについて行ない、m個の符号の復号結果をすべて復号結果メモリ12に保持する。復号結果選択部13において、復号結果メモリ12に記憶しているm個の符号の復号結果について、各符号について1個復号結果を選択して、誤り検出を行い、誤り検出されなかった組み合わせを最終的な復号結果として出力する。
上記の実施の形態では、実施の形態1および実施の形態2では誤り訂正を行った結果、複数の候補が出力される場合には誤り検出をおこなっているが、複数得られた復号結果を出力し、その中で誤りが検出されなかった組み合わせを選択し出力することにより、実施の形態1あるいは実施の形態2では訂正されていなかった結果が訂正できるようになるため復号性能がより向上する効果がある。
実施の形態4.
図4は、この発明の誤り訂正復号装置を利用したものとして、例えば、回路の遅延特性やグリッチによる信号の形状などの機器固有情報から秘密鍵情報を生成する秘密鍵生成装置を示したブロック図であり、機器固有情報については温度変化や電圧の変動などで誤りが生じやすい状態になっている。
図4において、14は1回目に読み出された機器固有情報から生成されたシンドロームを公開情報として記憶する公開情報記憶部、15は公開情報記憶部14に記憶された公開情報と2回目以降に読み出された機器固有情報から生成されたシンドロームとを加算する加算部、100はエラーベクトル計算部であり、実施の形態1から実施の形態3における100−1から100−3に相当する。16は誤り訂正部9から出力されるm個の符号語の復号結果から秘密鍵を生成する秘密鍵生成部である。その他の記号は実施の形態1の同じ記号に相当する内容である。
図4は、この発明の誤り訂正復号装置を利用したものとして、例えば、回路の遅延特性やグリッチによる信号の形状などの機器固有情報から秘密鍵情報を生成する秘密鍵生成装置を示したブロック図であり、機器固有情報については温度変化や電圧の変動などで誤りが生じやすい状態になっている。
図4において、14は1回目に読み出された機器固有情報から生成されたシンドロームを公開情報として記憶する公開情報記憶部、15は公開情報記憶部14に記憶された公開情報と2回目以降に読み出された機器固有情報から生成されたシンドロームとを加算する加算部、100はエラーベクトル計算部であり、実施の形態1から実施の形態3における100−1から100−3に相当する。16は誤り訂正部9から出力されるm個の符号語の復号結果から秘密鍵を生成する秘密鍵生成部である。その他の記号は実施の形態1の同じ記号に相当する内容である。
次に、動作について説明する。まず、最初に(n・m)ビットの機器固有情報を読み出して、nビットごとに分割を行って、シンドローム生成部1において、それぞれシンドロームを計算し、計算した結果を公開情報として公開情報記憶部14に記憶させる。公開情報記憶部14に公開情報を記憶した後に、秘密鍵を生成するために再度(n・m)ビットの機器固有情報を読み出してシンドローム生成部1においてシンドロームの計算を行う。また、読み出した機器固有データは受信語保持部2に記憶させる。
次に、加算部15において公開情報記憶部14に記憶している1回目のシンドローム情報と2回目に読み出された機器固有情報からシンドローム生成部1で生成されたシンドロームとの加算を行う。次に、加算部15で加算された値をシンドロームとしてエラーベクトル計算部100において、nビットのエラーベクトルをm組生成する。なお、エラーベクトル計算部100は実施の形態1,2,3において記載したエラーベクトル計算部100−1,100−2,100−3に相当する。エラーベクトル計算部100で生成されたエラーベクトル情報は、誤り訂正部9において受信語保持部2に保持されている内容と加算されて訂正復号され、秘密鍵生成部16において、機器固有の秘密鍵情報の生成を行う。
上記の実施の形態では、読み出し時にエラーが頻繁に生じる状態の機器固有情報からその機器固有の秘密鍵情報を生成することが可能になり、誤り訂正能力が向上しているために、秘密鍵情報生成にかかる時間を削減することが可能になる。
実施の形態5.
図5は図4で示した実施の形態4とは別の実施の形態による機器固有情報から秘密鍵情報を生成する秘密鍵生成装置を示したブロック図である。機器固有情報については温度変化や電圧の変動などで誤りが生じやすい状態になっていることは実施の形態4と同様である。
図5において、17は乱数で発生させた符号語情報を生成する乱数符号語生成部、18は1回目に読み出された機器固有情報に乱数符号語生成部17で生成された符号語情報を加算する第2の加算部、19は第2の加算部18で加算された結果を公開情報として記憶する公開情報記憶部、20は公開情報と2回目以降に生成された機器固有情報とを加算する加算部である。その他の記号は実施の形態4と同じ内容である。
図5は図4で示した実施の形態4とは別の実施の形態による機器固有情報から秘密鍵情報を生成する秘密鍵生成装置を示したブロック図である。機器固有情報については温度変化や電圧の変動などで誤りが生じやすい状態になっていることは実施の形態4と同様である。
図5において、17は乱数で発生させた符号語情報を生成する乱数符号語生成部、18は1回目に読み出された機器固有情報に乱数符号語生成部17で生成された符号語情報を加算する第2の加算部、19は第2の加算部18で加算された結果を公開情報として記憶する公開情報記憶部、20は公開情報と2回目以降に生成された機器固有情報とを加算する加算部である。その他の記号は実施の形態4と同じ内容である。
次に、動作について説明する。まず、最初に(n・m)ビットの機器固有情報を読み出す。次に、乱数符号語生成部17においてm個の符号について、符号語をランダムに生成し、第2の加算部18において読み出した機器固有情報と加算させて、公開情報記憶部19に記憶させる。公開情報記憶部19に公開情報を記憶した後に、秘密鍵を生成するために再度(n・m)ビットの機器固有情報を読み出して、加算部20により公開情報と加算を行なう。その結果をシンドローム生成部1に入力してシンドロームの計算を行う。また、読み出した機器固有情報は受信語保持部2に記憶させる。次に、シンドローム生成部1で生成されたシンドロームに対して、エラーベクトル計算部100において、nビットのエラーベクトルをm組生成する。エラーベクトル計算部100で生成されたエラーベクトル情報は、誤り訂正部9において受信語保持部2に保持されている内容と加算されて訂正復号され、秘密鍵生成部16において、機器固有の秘密鍵情報の生成を行う。
上記の実施の形態についても、読み出し時にエラーが頻繁に生じる状態の機器固有情報からその機器固有の秘密鍵情報を生成することが可能になり、誤り訂正能力が向上しているために、秘密鍵情報生成にかかる時間を削減することが可能になる。
この発明は、デジタルデータ伝送における受信側において、受信データの符号の誤りを訂正し、復号する装置や、機器固有の秘密鍵情報の生成を行う誤り訂正装置に適用可能である。
Claims (3)
- 受信データから生成多項式で除算を行った剰余多項式の係数をシンドロームとして計算するシンドローム生成部と、
情報ビットのすべてのエラーパターンを生成する情報ビットエラーパターン生成手段と、
この情報ビットエラーパターン生成部からの各情報ビットのエラーパターンを受信系列として、シンドロームの生成を行い、このシンドロームとシンドローム生成部からのシンドロームとからチェックビットのエラーパターンを計算するチェックビットエラーパターン生成部と、
情報ビットとチェックビットのエラーパターンの重みがあらかじめ定められた値よりも小さい符号の組み合わせに対して、生成されたエラーパターンを訂正する誤り訂正部を備えたことを特徴とする誤り訂正復号装置。 - 受信データから生成多項式で除算を行った剰余多項式の係数をシンドロームとして計算するシンドローム生成部と、
情報ビットのすべてのエラーパターンを生成する情報ビットエラーパターン生成手段と、
チェックビット部分を0として、この情報ビットエラーパターン生成部からの各情報ビットのエラーパターンを受信系列として、シンドロームの生成を行い、このシンドロームとシンドローム生成部からのシンドロームとからチェックビットのエラーパターンを計算するチェックビットエラーパターン生成部と、
情報ビットとチェックビットのエラーパターンの重みがあらかじめ定められた値よりも小さい符号の組み合わせのエラーパターンを生成し、上記エラーパターンが複数あった場合には、誤り訂正ビット数の最も小さなエラーパターンを選択し、選択されたエラーパターンを訂正する誤り訂正部を備えたことを特徴とする誤り訂正復号装置。 - 受信データから生成多項式で除算を行った剰余多項式の係数をシンドロームとして計算するシンドローム生成部と、
情報ビットのすべてのエラーパターンを生成する情報ビットエラーパターン生成手段と、
チェックビット部分を0として、この情報ビットエラーパターン生成部からの各情報ビットのエラーパターンを受信系列として、シンドロームの生成を行い、このシンドロームとシンドローム生成部からのシンドロームとからチェックビットのエラーパターンを計算するチェックビットエラーパターン生成部と、
情報ビットとチェックビットのエラーパターンの重みがあらかじめ定められた値よりも小さい符号の組み合わせのエラーパターンを生成し、これらのエラーパターンについて、すべて訂正を行う誤り訂正部と、
誤り訂正部が訂正を行った結果をすべて保持する復号結果メモリと、
複数の受信語の復号結果に対して誤り検出処理を行い、誤り検出されなかった復号結果の組み合わせを最終的な復号結果として出力する復号結果選択部を備えたことを特徴とする誤り訂正復号装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013529921A JP5602312B2 (ja) | 2011-08-24 | 2012-06-26 | 誤り訂正復号装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011182585 | 2011-08-24 | ||
JP2011182585 | 2011-08-24 | ||
PCT/JP2012/066231 WO2013027483A1 (ja) | 2011-08-24 | 2012-06-26 | 誤り訂正復号装置 |
JP2013529921A JP5602312B2 (ja) | 2011-08-24 | 2012-06-26 | 誤り訂正復号装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5602312B2 true JP5602312B2 (ja) | 2014-10-08 |
JPWO2013027483A1 JPWO2013027483A1 (ja) | 2015-03-19 |
Family
ID=47746238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013529921A Expired - Fee Related JP5602312B2 (ja) | 2011-08-24 | 2012-06-26 | 誤り訂正復号装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20140136931A1 (ja) |
JP (1) | JP5602312B2 (ja) |
KR (1) | KR101583165B1 (ja) |
CN (1) | CN103733521A (ja) |
DE (1) | DE112012003493T5 (ja) |
TW (1) | TWI466450B (ja) |
WO (1) | WO2013027483A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9685979B2 (en) * | 2015-05-22 | 2017-06-20 | Texas Instruments Incorporated | Circuitry and method for generating cyclic redundancy check signatures |
US11750223B2 (en) * | 2018-03-28 | 2023-09-05 | Maxlinear, Inc. | Low-power block code forward error correction decoder |
WO2020237377A1 (en) | 2019-05-27 | 2020-12-03 | École De Technologie Supérieure | Methods and systems for bit error determination and correction |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0488725A (ja) * | 1990-07-31 | 1992-03-23 | Yamaha Corp | Bch符号訂正器 |
JPH08111647A (ja) * | 1994-10-20 | 1996-04-30 | Hiroichi Okano | 単一誤り訂正および多重誤り検出bch符号の復号装置 |
JP2000132412A (ja) * | 1998-10-26 | 2000-05-12 | Mitsubishi Electric Corp | Bch符号の誤り訂正装置及び誤り訂正方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4937831A (en) * | 1986-03-05 | 1990-06-26 | Canon Kabushiki Kaisha | Data processing apparatus for a camera |
US5457702A (en) * | 1993-11-05 | 1995-10-10 | The United States Of America As Represented By The Secretary Of The Navy | Check bit code circuit for simultaneous single bit error correction and burst error detection |
EP1150435A1 (en) * | 1996-06-27 | 2001-10-31 | Matsushita Electric Industrial Co., Ltd. | Apparatus for performing Euclid's algorithm depending on the coefficients of the syndrome polynomial |
US5961658A (en) * | 1997-05-23 | 1999-10-05 | Cirrus Logic, Inc. | PR4 equalization and an EPR4 remod/demod sequence detector in a sampled amplitude read channel |
US6119186A (en) * | 1997-05-30 | 2000-09-12 | Texas Instruments Incorporated | Computer system with environmental manager for detecting and responding to changing environmental conditions |
US6532565B1 (en) * | 1999-11-15 | 2003-03-11 | Hewlett-Packard Company | Burst error and additional random bit error correction in a memory |
JP3565798B2 (ja) * | 2001-06-14 | 2004-09-15 | 英二 藤原 | バースト誤りパターン生成方法及びバーストおよびバイト誤り検出・訂正装置 |
US7051264B2 (en) * | 2001-11-14 | 2006-05-23 | Monolithic System Technology, Inc. | Error correcting memory and method of operating same |
US7246294B2 (en) * | 2002-04-01 | 2007-07-17 | Intel Corporation | Method for iterative hard-decision forward error correction decoding |
JP2005025827A (ja) * | 2003-06-30 | 2005-01-27 | Toshiba Corp | 半導体集積回路装置およびそのエラー検知訂正方法 |
JP2005086683A (ja) * | 2003-09-10 | 2005-03-31 | Fanuc Ltd | 誤り復号回路、データバス制御方法、及びデータバスシステム |
US9092361B2 (en) * | 2005-07-15 | 2015-07-28 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile storage device, memory controller, and defective region detection method |
JP4619931B2 (ja) * | 2005-11-22 | 2011-01-26 | 株式会社東芝 | 復号装置、記憶装置および復号方法 |
US7890841B2 (en) * | 2006-11-14 | 2011-02-15 | Samsung Electronics Co., Ltd. | Post-viterbi error correction method and apparatus |
US7949927B2 (en) * | 2006-11-14 | 2011-05-24 | Samsung Electronics Co., Ltd. | Error correction method and apparatus for predetermined error patterns |
KR100856129B1 (ko) * | 2006-12-29 | 2008-09-03 | 삼성전자주식회사 | 오정정 확률을 줄이는 에러 정정 회로, 그 방법 및 상기회로를 구비하는 반도체 메모리 장치 |
US20100100797A1 (en) * | 2008-10-16 | 2010-04-22 | Genesys Logic, Inc. | Dual mode error correction code (ecc) apparatus for flash memory and method thereof |
US8276047B2 (en) * | 2008-11-13 | 2012-09-25 | Vitesse Semiconductor Corporation | Continuously interleaved error correction |
JP5134569B2 (ja) * | 2009-02-23 | 2013-01-30 | ラピスセミコンダクタ株式会社 | メモリ装置 |
KR101800445B1 (ko) * | 2011-05-09 | 2017-12-21 | 삼성전자주식회사 | 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법 |
-
2012
- 2012-06-26 JP JP2013529921A patent/JP5602312B2/ja not_active Expired - Fee Related
- 2012-06-26 DE DE112012003493.7T patent/DE112012003493T5/de not_active Withdrawn
- 2012-06-26 KR KR1020147002006A patent/KR101583165B1/ko not_active IP Right Cessation
- 2012-06-26 WO PCT/JP2012/066231 patent/WO2013027483A1/ja active Application Filing
- 2012-06-26 CN CN201280040174.XA patent/CN103733521A/zh active Pending
- 2012-06-26 US US14/129,220 patent/US20140136931A1/en not_active Abandoned
- 2012-07-31 TW TW101127559A patent/TWI466450B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0488725A (ja) * | 1990-07-31 | 1992-03-23 | Yamaha Corp | Bch符号訂正器 |
JPH08111647A (ja) * | 1994-10-20 | 1996-04-30 | Hiroichi Okano | 単一誤り訂正および多重誤り検出bch符号の復号装置 |
JP2000132412A (ja) * | 1998-10-26 | 2000-05-12 | Mitsubishi Electric Corp | Bch符号の誤り訂正装置及び誤り訂正方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140136931A1 (en) | 2014-05-15 |
WO2013027483A1 (ja) | 2013-02-28 |
TW201328198A (zh) | 2013-07-01 |
KR101583165B1 (ko) | 2016-01-06 |
TWI466450B (zh) | 2014-12-21 |
DE112012003493T5 (de) | 2014-05-08 |
CN103733521A (zh) | 2014-04-16 |
KR20140031980A (ko) | 2014-03-13 |
JPWO2013027483A1 (ja) | 2015-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4036338B2 (ja) | 誤りバイト数を制限したバイト内複数スポッティバイト誤り訂正・検出方法及び装置 | |
JP5113074B2 (ja) | 情報セキュリティ装置 | |
KR100833600B1 (ko) | 에러 정정 회로, 그 방법 및 상기 회로를 구비하는 반도체메모리 장치 | |
JP4602406B2 (ja) | データをエンコード及びデコードするための方法並びに装置 | |
EP2773061B1 (en) | A method and an apparatus for deriving secret information from a series of response values and a method and an apparatus for providing helper data allowing to derive a secret information | |
JPWO2011142133A1 (ja) | 誤り訂正符号処理方法及びその装置 | |
US20100299575A1 (en) | Method and system for detection and correction of phased-burst errors, erasures, symbol errors, and bit errors in a received symbol string | |
US20090110109A1 (en) | Apparatus and method for generating a transmit signal and apparatus and method for extracting an original message from a received signal | |
JP2009070356A5 (ja) | ||
JP5602312B2 (ja) | 誤り訂正復号装置 | |
JP2012050008A (ja) | 誤り検出訂正方法および半導体メモリ装置 | |
US8201060B2 (en) | Methods and systems for rapid error correction of Reed-Solomon codes | |
US20170257120A1 (en) | Processing a data word | |
US20180219560A1 (en) | List decode circuits | |
Badack et al. | Modified DEC BCH codes for parallel correction of 3-bit errors comprising a pair of adjacent errors | |
US8645803B2 (en) | Methods and systems for rapid error correction by forward and reverse determination of coding states | |
JP4662367B2 (ja) | 情報シンボルの符号化方法及びその装置並びに情報シンボルの復号化方法及び復号化装置 | |
US11362679B2 (en) | Method and apparatus for generating redundant bits for error detection | |
TWI523437B (zh) | Bch碼編碼與癥狀計算共用設計電路及決定該共用設計電路的方法 | |
JPS6150416B2 (ja) | ||
WO2008069465A1 (en) | Method and apparatus for checking correction errors using cyclic redundancy check | |
JP3595271B2 (ja) | 誤り訂正復号方法および装置 | |
KR102118605B1 (ko) | 블록 코드에 대하여 저복잡도로 고차 신드롬을 계산하는 고차 신드롬 계산기 및 고차 신드롬 계산 방법 | |
JPH06303150A (ja) | 誤り訂正処理方法 | |
JP4854686B2 (ja) | 復号装置及び通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5602312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |