TW201328198A - 錯誤訂正解碼裝置 - Google Patents

Abstract

本發明係包括：將從受訊資料利用生成多項式進行除算之剩餘多項式的係數作為校正子之校正子生成部；產生資訊位元的所有錯誤圖案之資訊位元錯誤圖案生成手段；對於各資訊位元的錯誤圖案從校正子值計算出核對位元的錯誤圖案之核對位元錯誤圖案生成部；及對於資訊位元與核對位元之錯誤圖案的重疊為比臨界值更小符號的組合，訂正已產生的錯誤圖案之錯誤訂正部。

Description

錯誤訂正解碼裝置

本發明係為有關一種訂正數位資料傳送之受訊資料的符號錯誤並進行解碼之錯誤訂正解碼裝置者。

在習知之錯誤訂正解碼裝置中，對於進行超過利用符號的最小距離決定之可錯誤訂正位元數時之訂正，對於從受訊系列所計算的校正子，藉由預先將可特定的錯誤圖案獨特記憶在ROM(唯讀記憶體)，導出錯誤向量進行錯誤訂正(例如專利文獻1)。

又，對於進行超過利用符號的最小距離決定之可錯誤訂正位元數時之訂正的其他方法的情況，從受訊系列所計算的校正子進行硬判定解碼的結果、及利用似然資訊進行軟判定解碼的結果，進行超過利用符號的最小距離決定之可錯誤訂正位元數時之錯誤訂正(例如專利文獻2)。

先前技術文獻

專利文獻

專利文獻1：日本特開平4-88725號公報

專利文獻2：日本特開平10-256919號公報

在如習知之專利文獻1所示之錯誤訂正解碼裝置中， 對於校正子必須有用以輸出錯誤圖案之ROM，為了提高錯誤訂正能力而在使用將錯誤訂正符號的核對位元數變大之符號的情況下，為了使校正子的位元寬幅變大而有ROM的容量變大之問題。

本發明係為用以解決上述課題而開發出來者，在核對位元長度為大的情況下，不必使用記憶體就可以進行超過利用符號的最小距離決定之可錯誤訂正位元數時之訂正。

又在如習知之專利文獻2所示之錯誤訂正解碼裝置中，必須具有從受訊狀態產生軟判定資訊之軟判定生成電路及軟判定解碼裝置而有電路規模變大的問題。

本發明係為用以解決上述課題而開發出來者，藉由只要進行硬判定資訊的解碼，可以削減電路規模，並且進行超過利用符號的最小距離決定之可錯誤訂正位元數時之訂正。

關於本發明之錯誤訂正解碼裝置，其係包括：將從受訊資料利用生成多項式進行除算之剩餘多項式的係數作為校正子進行計算之校正子生成部；產生資訊位元的所有錯誤圖案之資訊位元錯誤圖案生成手段；核對位元部份全都為0，資訊位元部份係進行在將來自上述資訊位元錯誤圖案生成部之各資訊位元的錯誤圖案作為受訊系列時之校正子的生成，並且從該校正子及來自校正子生成部的校正子計算核對位元的錯誤圖案之核對位元錯誤圖案生成部；及對於資訊位元與校對位元之錯誤圖案的重疊為比預先決定 的值更小符號的組合，訂正已產生的錯誤圖案之錯誤訂正部。

根據關於本發明之錯誤訂正解碼裝置，由於對於資訊位元部的所有錯誤圖案，從已產生的校正子值產生校對位元部份的錯誤圖案，在整體的錯誤位元數比預先決定的臨界值更小的情況下進行錯誤訂正，因此藉由取得比利用符號的最小距離決定臨界值的值之錯誤位元數更大的位元數，即使不具有從校正子直接輸出錯誤圖案之ROM也可以發生錯誤圖案，藉由成為比利用符號的最小距離決定臨界值的值之可錯誤訂正位元數更大的值，具有提升錯誤訂正能力。

實施形態1.

第1圖係為顯示根據本發明之實施形態1之錯誤訂正解碼裝置的方塊圖。在第1圖中1為對於n位元的受訊語輸入產生校正子之校正子生成部；2為用以保持n位元之已受訊的資料之受訊語保持部；3為對於k位元之資訊位元的錯誤圖案產生2^k的所有錯誤圖案之資訊位元錯誤圖案生成部；4為從利用資訊位元錯誤圖案生成部3所產生的資訊位元錯誤圖案與利用校正子生成部1所產生的校正子產生(n-k)位元之核對位元部的錯誤圖案之核對位元錯誤圖案生成部；5為從利用資訊位元錯誤圖案生成部3所產 生的資訊位元錯誤圖案與利用核對位元錯誤圖案生成部4所產生的核對位元部的錯誤圖案計算出受訊語整體的錯誤位元數之錯誤計算部。

6為將從錯誤計算部5所輸出的錯誤位元數與預先決定的錯誤訂正臨界值進行比較之比較部；7為計算在比較部6構成比臨界值更小的錯誤位元數之錯誤圖案的組合個數之計數器；8為在比較部6中當錯誤位元數比臨界值更小的狀態下記憶在計數器7的值為0時產生的錯誤圖案之錯誤圖案保持部；9為將錯誤圖案保持部8所保持的錯誤圖案加算到保持在受訊語保持部2的受訊語並進行錯誤訂正之錯誤訂正部。又，利用點線所包圍之100-1係顯示實施形態1中之錯誤向量計算部，並且利用上述之資訊位元錯誤圖案生成部3、核對位元錯誤圖案生成部4、錯誤計算部5、比較部6、計數器7、及錯誤圖案保持部8予以構成。

其次，針對動作進行說明。在(n,k)巡回符號中進行n位元的受訊語輸入，在校正子生成部1中進行(n-k)位元之校正子的計算。校正子的計算係多項式表現n位元的受訊系列並且以r(x)(r(x)為(n-1)次方)表示時，利用線形歸還移位暫存器計算以生成多項式g(x)(g(x)為(n-k)次方)進行除算時之剩餘多項式的係數，形成校正子。又n位元的受訊語系列係記憶在受訊語保持部2。

其次，在資訊位元錯誤圖案生成部3中，對於k位元的資訊位元產生2^k的所有錯誤圖案。

在核對位元錯誤圖案生成部4中，首先形成核對位元 全都為0並且將來自資訊位元錯誤圖案生成部3之各個資訊位元的錯誤圖案作為受訊系列，進行校正子的生成。對於該校正子的計算係可以利用資訊位元圖案的組合論理電路予以構成。其中，將從資訊位元錯誤圖案所產生的校正子與利用校正子生成部1所計算的校正子進行加算，產生核對位元的錯誤圖案。

其次，在錯誤計算部5中，對於資訊位元錯誤圖案生成部3所產生之資訊位元的錯誤圖案及利用核對位元錯誤圖案生成部4所產生之核對位元的錯誤圖案，計算(count)1的進位位元數，也就是錯誤位元數e。在比較部6中，將利用錯誤計算部5所計算的錯誤位元數e及預先決定的訂正位元臨界值u進行比較，在錯誤位元數e的值為訂正位元臨界值u以下時，使計數器7進行正數。又在錯誤位元數e的值為訂正位元臨界值u以下且在增加計數器7的值之前的值為0時，將錯誤圖案保持在錯誤圖案保持部8。在錯誤位元數e的值為訂正位元臨界值u以下且在增加計數器7的值前之值為0以外時，將保持在錯誤圖案保持部8的錯誤之值清除。

在錯誤訂正部9中，對於所有資訊位元系列的錯誤圖案，在進行上述的處理後，將記憶在錯誤圖案保持部8的錯誤圖案加算到保持在受訊語保持部2的受訊語系列，輸出解碼結果。

在上述的實施形態中，只對於錯誤位元數e之值成為訂正位元臨界值u以下的組合為1種的情況進行錯誤訂 正，但是在上述的組合為2組以上的情況下，將最初檢測的錯誤圖案進行解碼亦可。

在上述實施形態中，由於對於資訊位元的所有錯誤圖案，從已產生的校正子值產生核對位元部份的錯誤圖案，在整體的錯誤位元數比預定決定的臨界值更小的情況下進行錯誤訂正，藉由取得比利用符號的最小距離決定臨界值的值之錯誤位元數更大的位元數，因此即使不包括可以直接從校正子輸出錯誤圖案之ROM，也可以發生錯誤圖案，藉由成為比利用符號的最小距離決定臨界值的值之可錯誤訂正位元數更大的值，具有提升錯誤訂正能力的效果。

實施形態2.

第2圖係為顯示關於本發明之實施形態2之錯誤訂正解碼裝置的方塊圖。在圖面中，10為在1受訊語的錯誤訂正操作之一連串的操作中，保持最小的錯誤位元數之值之錯誤位元數保持部；11為將利用比較部6所輸出的錯誤位元數及記憶在錯誤位元數保持部10之值進行比較之第2比較部。其他符號係為與實施形態1相同的內容。又利用點線所包圍之100-2係顯示實施形態2之錯誤向量計算部，並且利用資訊位元錯誤圖案生成部3、核對位元錯誤圖案生成部4、錯誤計算部5、比較部6、錯誤圖案保持部8、錯誤位元數保持部10、及第2比較部11予以構成。

其次，針對動作進行說明。在校正子生成部1中，從受訊語產生校正子，從利用資訊位元錯誤圖案生成部3所產生之資訊位元的錯誤圖案及來自校正子生成部1的校正 子利用核對位元錯誤圖案生成部4產生核對位元的錯誤圖案，對於資訊位元的錯誤圖案及核對位元的錯誤圖案利用錯誤計算部5計算(count)1的進位位元數，也就是錯誤位元數e。在比較部6中，直到將利用錯誤計算部5所計算的錯誤位元數e與預先決定的訂正位元臨界值u進行比較之前，都是與實施形態1相同的動作。

在比較部6中，在錯誤位元數e的值為訂正位元臨界值u以下時，利用第2比較部11進行該錯誤位元數e與保持在錯誤位元數保持部10之最小錯誤位元數emin的比較。最小錯誤位元數emin係最初保持符號長n。在錯誤位元數e比最小錯誤位元數emin更小時，將錯誤位元數e保持在錯誤位元數保持部10，並且將利用資訊位元錯誤圖案生成部3及核對位元錯誤圖案生成部4所產生的錯誤圖案保持在錯誤圖案保持部8。

在錯誤位元數e與最小錯誤位元數emin為相同值的情況，清除錯誤圖案保持部8之值。在錯誤位元數e比最小錯誤位元數emin更大的值之情況，將錯誤圖案保持部8及錯誤位元數保持部10之值維持原狀不進行更新。

在錯誤訂正部9中，對於所有資訊位元系列的錯誤圖案，在進行上述的處理後，將記憶在錯誤圖案保持部8的錯誤圖案加算到保持在受訊語保持部2的受訊語系列，輸出解碼結果。

在上述實施形態中，雖然在最小錯誤位元數emin的值為同數者有2個的情況係不進行訂正，但是選擇1個錯誤 圖案進行解碼亦可。

在上述實施形態中，由於對於資訊位元部的所有錯誤圖案，從已產生的校正子值產生核對位元部份的錯誤圖案，並且在整體的錯誤位元數比預先決定的臨界值更小，且其中最少錯誤位元數的符號為只有1種的情況下進行錯誤訂正，因此發生即使對於在實施形態1中出現複數個解碼結果的候補之情況也可以進行解碼的情況，有可以提升錯誤訂正能力的效果。

實施形態3.

第3圖係為顯示根據本發明之實施形態3之錯誤訂正解碼裝置的方塊圖。在圖面中，12為對於可以預先檢測錯誤之m個方塊利用錯誤訂正部9進行錯誤訂正，並且記憶已解碼的m符號分之複數個解碼結果之解碼結果記憶體；13為對於記憶在解碼結果記憶體12的m符號分的解碼結果，針對所有的組合進行錯誤核對，並且選擇沒有錯誤的組合之解碼結果選擇部。其他符號係相當於與實施形態1相同符號的內容。

又點線所包圍之100-3係顯示實施形態3之錯誤向量計算部，並且利用資訊位元錯誤圖案生成部3、核對位元錯誤圖案生成部4、錯誤計算部5、比較部6、錯誤圖案保持部8予以構成。

其次，針對動作進行說明。

在校正子生成部1中，從受訊語產生校正子，並且從利用資訊位元錯誤圖案生成部3所產生之資訊位元的錯誤 圖案及來自校正子生成部1的校正子，利用核對位元錯誤圖案生成部4產生核對位元的錯誤圖案，對於資訊位元的錯誤圖案及核對位元的錯誤圖案，利用錯誤計算部5計算(count)1的進位位元數，也就是錯誤位元數e。在比較部6中，直到將利用錯誤計算部5所計算出的錯誤位元數e與預先決定的訂正位元臨界值u進行比較之前，採取與實施形態1或者實施形態2相同的動作。根據比較部6的比較結果在錯誤位元數e的值為訂正位元臨界值u以下時，將資訊位元的錯誤圖案及核對位元的錯誤圖案保持在錯誤圖案保持部8。

在錯誤訂正部9中，對於所有的資訊位元系列的錯誤圖案，在進行上述處理後，將記憶在錯誤圖案保持部8的錯誤圖案加算到保持在受訊語保持部2之所有受訊語系列，輸出1個或複數個解碼結果，並且記憶在解碼結果記憶體12。

對於可以預先錯誤檢測之m個方塊進行上述操作，並且將m個符號的解碼結果全部保持在解碼結果記憶體12。在解碼結果選擇部13中，對於記憶在解碼結果記憶體12之m個符號的解碼結果，針對各符號選擇1個解碼結果，進行錯誤檢測，並且將沒有檢測出錯誤的組合作為最終的解碼結果予以輸出。

在上述的實施形態中，於實施形態1及實施形態2中係在已進行錯誤訂正的結果，輸出複數個候補的情況下進行錯誤檢測，但是藉由輸出複數個得到的解碼結果，並且 選擇其中沒有檢測出錯誤的組合予以輸出，由於可以訂正在實施形態1或實施形態2中沒被訂正的結果而具有更提升解碼性能的效果。

實施形態4.

第4圖係作為利用本發明之錯誤訂正解碼裝置者，其係為顯示從根據例如電路的延遲特性或假訊號之訊號形狀等的機器固有資訊產生秘密金鑰資訊之秘密金鑰生成裝置的方塊圖，就機器固有資訊而言係由於溫度變化或電壓變動等造成易於產生錯誤的狀態。

在第4圖中，14為將從第1次讀出的機器固有資訊所產生之校正子作為公開資訊予以記憶之公開資訊記憶部；15為將記憶在公開資訊記憶部14之公開資訊及從第2次以後讀出的機器固有資訊所產生的校正子進行加算之加算部；100為錯誤向量計算部，相當於實施形態1至實施形態3之100-1至100-3。16為從錯誤訂正部9所輸出之m個符號語的解碼結果產生秘密金鑰之秘密金鑰生成部。其他符號係相當於與實施形態1相同符號的內容。

其次，針對動作進行說明。首先，最初讀出(n,m)位元的機器固有資訊，並且依照每n位元進行分割，在校正子生成部1中，各自計算校正子，並且將計算的結果作為公開資訊記憶在公開資訊記憶部14。在將公開資訊記憶在公開資訊記憶部14後，為了產生秘密金鑰再次讀出(n,m)位元的機器固有資訊並且在校正子生成部1中進行校正子的計算。又讀出的機器固有資料係記憶在受訊語保持部2。

其次，在加算部15中進行記憶在公開資訊記憶部14之第1次的校正子資訊、及從第2次讀出的機器固有資訊利用校正子生成部1所產生的校正子之加算。其次，將利用加算部15所加算的值作為校正子，並且在錯誤向量計算部100中，產生m組n位元的錯誤向量。又，錯誤向量計算部100係相當於在實施形態1、2、3中所記載之錯誤向量計算部100-1、100-2、100-3。利用錯誤向量計算部100所產生的錯誤向量資訊係在錯誤訂正部9與保持在受訊語保持部2的內容進行加算並訂正解碼，在秘密金鑰生成部16中進行機器固有之秘密金鑰資訊的生成。

在上述實施形態中，可以從在讀出時頻繁發生錯誤狀態的機器固有資訊產生該機器固有的秘密金鑰資訊，並且為了提升錯誤訂正能力，可以削減秘密金鑰資訊生成所耗費的時間。

實施形態5.

第5圖係為顯示根據與第4圖所示之實施形態4有所不同的實施形態之從機器固有資訊產生秘密金鑰資訊之秘密金鑰生成裝置的方塊圖。對於機器固有資訊而言係由於溫度變化或電壓變動等造成易於產生錯誤的狀態乙事係與實施形態4相同。

在第5圖中，17為產生利用亂數所發生的符號語資訊之亂數符號語生成部；18為將利用亂數符號語生成部17所產生的符號語資訊加算到第1次讀出的機器固有資訊之第2加算部；19為將利用第2加算部18所加算的結果作 為公開資訊予以記憶之公開資訊記憶部；20為將公開資訊、及第2次以後產生的機器固有資訊進行加算之加算部。其他符號係為與實施形態4相同的內容。

其次，針對動作進行說明。首先，最初讀出(n,m)位元的機器固有資訊。其次，在亂數符號語生成部17中對於m個符號隨機產生符號語，並且在第2加算部18中與讀出的機器固有資訊進行加算，記憶在公開資訊記憶部19。在將公開資訊記憶在公開資訊記憶部19後，為了產生秘密金鑰再次讀出(n,m)位元的機器固有資訊，並且利用加算部20與公開資訊進行加算。將其結果輸入到校正子生成部1進行校正子的計算。又將讀出的機器固有資訊記憶在受訊語保持部2。其次，對於利用校正子生成部1所產生的校正子，在錯誤向量計算部100中，產生m組n位元的錯誤向量。錯誤向量計算部100所產生的錯誤向量資訊係在錯誤計算部9中與保持在受訊語保持部2的內容進行加算並訂正解碼，在秘密金鑰生成部16中進行機器固有之秘密金鑰資訊的生成。

對於上述實施形態，也可以從在讀出時頻繁發生錯誤狀態的機器固有資訊產生該機器固有的秘密金鑰資訊，並且為了提升錯誤訂正能力，可以削減秘密金鑰資訊生成所耗費的時間。

產業上的可利用性

本發明係可以適用在數位資料傳送之受訊側中，訂正受訊資料的符號錯誤並進行解碼的裝置、或是進行機器固 有的秘密金鑰資訊生成之錯誤訂正裝置。

1‧‧‧校正子生成部

2‧‧‧受訊語保持部

3‧‧‧資訊位元錯誤圖案生成部

4‧‧‧核對位元錯誤圖案生成部

5‧‧‧錯誤計算部

6‧‧‧比較部

7‧‧‧計數器

8‧‧‧錯誤圖案保持部

9‧‧‧錯誤訂正部

10‧‧‧錯誤位元數保持部

11‧‧‧第2比較部

12‧‧‧解碼結果記憶體

13‧‧‧解碼結果選擇部

14‧‧‧公開資訊記憶部

15‧‧‧加算部

16‧‧‧秘密金鑰生成部

17‧‧‧亂數符號語生成部

18‧‧‧第2加算部

19‧‧‧公開資訊記憶部

20‧‧‧加算部

100、100-1、100-2、100-3‧‧‧錯誤向量計算部

第1圖係為根據本發明之實施形態1之錯誤訂正解碼裝置的方塊圖。

第2圖係為根據本發明之實施形態2之錯誤訂正解碼裝置的方塊圖。

第3圖係為根據本發明之實施形態3之錯誤訂正解碼裝置的方塊圖。

第4圖係為利用本發明之錯誤訂正解碼裝置產生秘密金鑰資訊之秘密金鑰生成裝置的方塊圖。

第5圖係為利用本發明之錯誤訂正解碼裝置產生秘密金鑰資訊之其他秘密金鑰生成裝置的方塊圖。

1‧‧‧校正子生成部

2‧‧‧受訊語保持部

3‧‧‧資訊位元錯誤圖案生成部

4‧‧‧核對位元錯誤圖案生成部

5‧‧‧錯誤計算部

6‧‧‧比較部

7‧‧‧計數器

8‧‧‧錯誤圖案保持部

9‧‧‧錯誤訂正部

100-1‧‧‧錯誤向量計算部

Claims (3)

1. 一種錯誤訂正解碼裝置，其特徵在於包括：校正子生成部，將從受訊資料利用生成多項式進行除算之剩餘多項式的係數作為校正子進行計算；資訊位元錯誤圖案生成手段，產生資訊位元的所有錯誤圖案；核對位元錯誤圖案生成部，將來自該資訊位元錯誤圖案生成部之各資訊位元的錯誤圖案作為受訊系列，進行校正子的生成，並且從該校正子及來自校正子生成部的校正子計算核對位元的錯誤圖案；及錯誤訂正部，對於資訊位元與校對位元之錯誤圖案的重疊為比預先決定的值更小符號之組合，訂正已產生的錯誤圖案。
2. 一種錯誤訂正解碼裝置，其特徵在於包括：校正子生成部，將從受訊資料利用生成多項式進行除算之剩餘多項式的係數作為校正子進行計算；資訊位元錯誤圖案生成手段，產生資訊位元的所有錯誤圖案；核對位元錯誤圖案生成部，將核對位元部份成為0，並且將來自該資訊位元錯誤圖案生成部之各資訊位元的錯誤圖案作為受訊系列，進行校正子的生成，從該校正子及來自校正子生成部的校正子計算核對位元的錯誤圖案；及錯誤訂正部，產生資訊位元與校對位元之錯誤圖案的重疊為比預先決定的值更小符號之組合的錯誤圖案，在上 述錯誤圖案為複數的情況下，選擇錯誤訂正位元數為最小的錯誤圖案，訂正已選擇的錯誤圖案。
3. 一種錯誤訂正解碼裝置，其特徵在於包括：校正子生成部，將從受訊資料利用生成多項式進行除算之剩餘多項式的係數作為校正子進行計算；資訊位元錯誤圖案生成手段，產生資訊位元的所有錯誤圖案；核對位元錯誤圖案生成部，將核對位元部份成為0，並且將來自該資訊位元錯誤圖案生成部的各資訊位元之錯誤圖案作為受訊系列，進行校正子的生成，從該校正子及來自校正子生成部的校正子計算核對位元的錯誤圖案；錯誤訂正部，產生資訊位元與校對位元之錯誤圖案的重疊為比預先決定的值更小符號之組合的錯誤圖案，針對此等錯誤圖案全部進行訂正；解碼結果記憶體，保持所有錯誤訂正部進行訂正的結果；及解碼結果選擇部，對於複數個受訊語的解碼結果進行錯誤檢測處理，將沒有檢測到錯誤之解碼結果的組合作為最終的解碼結果予以輸出。