JP2002111511A - 誤り訂正方法及び装置 - Google Patents
誤り訂正方法及び装置Info
- Publication number
- JP2002111511A JP2002111511A JP2000292829A JP2000292829A JP2002111511A JP 2002111511 A JP2002111511 A JP 2002111511A JP 2000292829 A JP2000292829 A JP 2000292829A JP 2000292829 A JP2000292829 A JP 2000292829A JP 2002111511 A JP2002111511 A JP 2002111511A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- parallel
- serial
- syndrome
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】 小さな回路規模により誤り訂正を行うこと。
【解決手段】 パラレルデータをシリアルデータに変換
して２元ＢＣＨ符号化を行い、これをパラレルデータに
変換してＳＤＲＡＭ１０６に書き込む。ＳＤＲＡＭ１０
６より読み出したパラレルデータをシリアルデータに変
換した後にシンドロームを計算し、得られたシンドロー
ムにより読み出したシリアルデータの誤り位置を見つけ
し、その誤り位置データをビット反転により訂正し、該
訂正が終了したシリアルデータをパラレルデータに変換
する。
して２元ＢＣＨ符号化を行い、これをパラレルデータに
変換してＳＤＲＡＭ１０６に書き込む。ＳＤＲＡＭ１０
６より読み出したパラレルデータをシリアルデータに変
換した後にシンドロームを計算し、得られたシンドロー
ムにより読み出したシリアルデータの誤り位置を見つけ
し、その誤り位置データをビット反転により訂正し、該
訂正が終了したシリアルデータをパラレルデータに変換
する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＲＡＭ等の外部
記憶装置に対してデータの書き込み／読み出しを行う際
の符号化（パリティ付加）と復号化（誤り訂正）を行う
誤り訂正方法及び装置に関するものである。
記憶装置に対してデータの書き込み／読み出しを行う際
の符号化（パリティ付加）と復号化（誤り訂正）を行う
誤り訂正方法及び装置に関するものである。
【０００２】
【従来の技術】パーソナルコンピュータのマイクロプロ
セッサやＭＰＥＧ復号化のシステムでは、ＤＲＡＭ等の
外部記憶装置に対してデータを読み書きすることが多く
行われている。このときＤＲＡＭへのアクセスは高速に
なってきている。そのため、データの信頼性を確保する
ためにそのデータを書き込む際に誤り訂正用の符号化を
行い、読み出し時にそれを復号化して誤り訂正してい
る。
セッサやＭＰＥＧ復号化のシステムでは、ＤＲＡＭ等の
外部記憶装置に対してデータを読み書きすることが多く
行われている。このときＤＲＡＭへのアクセスは高速に
なってきている。そのため、データの信頼性を確保する
ためにそのデータを書き込む際に誤り訂正用の符号化を
行い、読み出し時にそれを復号化して誤り訂正してい
る。
【０００３】誤り訂正符号の代表的なものとして線形ブ
ロック符号があり、特にハミング符号が代表的で、実際
に使用されてきた。しかし、このハミング符号は誤り訂
正能力が低いところから、同じ線形ブロック符号である
ＢＣＨ（Bose-Chaudhuri-Hocquenghem)符号やその特別
な場合であるリード・ソロモン（Reed-Solomon）符号の
ような代数的符号をＤＲＡＭのアクセスに用いることが
求められている。
ロック符号があり、特にハミング符号が代表的で、実際
に使用されてきた。しかし、このハミング符号は誤り訂
正能力が低いところから、同じ線形ブロック符号である
ＢＣＨ（Bose-Chaudhuri-Hocquenghem)符号やその特別
な場合であるリード・ソロモン（Reed-Solomon）符号の
ような代数的符号をＤＲＡＭのアクセスに用いることが
求められている。
【０００４】ＢＣＨ符号やリード・ソロモン符号を代表
とするブロック誤り訂正符号は強力で、歴史もあり古く
から広く応用されている。ここでは装置に関して問題と
なるデータの復号部について、図４，図５を用いて２ビ
ット以上のデータに対してのＢＣＨ符号の復号について
説明する。
とするブロック誤り訂正符号は強力で、歴史もあり古く
から広く応用されている。ここでは装置に関して問題と
なるデータの復号部について、図４，図５を用いて２ビ
ット以上のデータに対してのＢＣＨ符号の復号について
説明する。
【０００５】図４において、４０１は訂正すべきデータ
を格納したデータバッファ装置、４０２は誤り訂正を行
うデータのシンドロームを計算するシンドローム計算装
置、４０３は得られたシンドロームから誤り位置多項式
と誤り評価多項式をピーターソン法、バーレンカンプ・
マッシイ法、あるいはユークリッド法等により導出する
誤り位置多項式／誤り評価多項式導出装置、４０４は得
られた誤り位置多項式から誤り位置をチェン（Chien)検
索法で検索する誤り位置検索装置、４０５は得られた誤
り位置多項式、誤り評価多項式、および誤り位置からガ
ロア演算逆数ＲＯＭテーブルを用いて誤りの大きさをフ
ォニー（Forney)法により計算する誤り大きさ計算装
置、４０６は得られた誤り位置のデータをバッファ装置
４０１から読み出し誤り訂正する誤り訂正装置である。
を格納したデータバッファ装置、４０２は誤り訂正を行
うデータのシンドロームを計算するシンドローム計算装
置、４０３は得られたシンドロームから誤り位置多項式
と誤り評価多項式をピーターソン法、バーレンカンプ・
マッシイ法、あるいはユークリッド法等により導出する
誤り位置多項式／誤り評価多項式導出装置、４０４は得
られた誤り位置多項式から誤り位置をチェン（Chien)検
索法で検索する誤り位置検索装置、４０５は得られた誤
り位置多項式、誤り評価多項式、および誤り位置からガ
ロア演算逆数ＲＯＭテーブルを用いて誤りの大きさをフ
ォニー（Forney)法により計算する誤り大きさ計算装
置、４０６は得られた誤り位置のデータをバッファ装置
４０１から読み出し誤り訂正する誤り訂正装置である。
【０００６】次に図５のフローチャートを用いて動作を
説明する。バッファ装置４０１からデータを読み出しな
がら、シンドローム計算装置４０２においてそのシンド
ロームを計算し、得られたシンドロームが０のときは誤
り無しとして処理を終了する。
説明する。バッファ装置４０１からデータを読み出しな
がら、シンドローム計算装置４０２においてそのシンド
ロームを計算し、得られたシンドロームが０のときは誤
り無しとして処理を終了する。
【０００７】一方、得られたシンドロームが０でないと
きは、誤り有りとして誤り位置多項式と誤り評価多項式
を装置４０３により導出する。このとき、それらの導出
過程あるいは導出結果において矛盾が生じたときは、誤
り訂正不可能で誤り検出のみを行い処理を終了する。
きは、誤り有りとして誤り位置多項式と誤り評価多項式
を装置４０３により導出する。このとき、それらの導出
過程あるいは導出結果において矛盾が生じたときは、誤
り訂正不可能で誤り検出のみを行い処理を終了する。
【０００８】このとき、矛盾が生じていないときは、誤
り位置多項式により誤り位置の検索を行う。この過程あ
るいは誤り位置の結果で矛盾が生じているときは、誤り
訂正不可能で誤り検出のみとして処理を終了する。
り位置多項式により誤り位置の検索を行う。この過程あ
るいは誤り位置の結果で矛盾が生じているときは、誤り
訂正不可能で誤り検出のみとして処理を終了する。
【０００９】そうでないときは、得られた誤り評価多項
式と誤り位置多項式と誤り位置とから装置４０５におい
て誤りの大きさを求める。そして、装置４０６において
それぞれの誤りの位置データをバッファ装置４０１より
読み出し、そのデータと誤りの大きさのＸＯＲ（排他的
論理和）をとり、データの訂正を行って、再度バッファ
装置４０１に書き込む。
式と誤り位置多項式と誤り位置とから装置４０５におい
て誤りの大きさを求める。そして、装置４０６において
それぞれの誤りの位置データをバッファ装置４０１より
読み出し、そのデータと誤りの大きさのＸＯＲ（排他的
論理和）をとり、データの訂正を行って、再度バッファ
装置４０１に書き込む。
【００１０】
【発明が解決しようとする課題】このように、データバ
ッファ装置４０１のデータに信頼性を持たせるために、
ＢＣＨ符号やリード・ソロモン符号による符号化と復号
化を行う装置を検討してみると、復号化の部分において
ガロア体演算の乗算器や逆数テーブルが必要である。ま
た、ＢＣＨ符号やリード・ソロモン符号は強力な誤り訂
正手法であるが、特に復号時にガロア体演算の積計算の
多用を伴うため、ハードウエアの増大を招く。特に高速
に処理するために並列処理を行うときは、ハードウエア
の増大は指数関数的であり、誤りの大きさを求める装置
４０５の回路規模も大きくなる問題がある。
ッファ装置４０１のデータに信頼性を持たせるために、
ＢＣＨ符号やリード・ソロモン符号による符号化と復号
化を行う装置を検討してみると、復号化の部分において
ガロア体演算の乗算器や逆数テーブルが必要である。ま
た、ＢＣＨ符号やリード・ソロモン符号は強力な誤り訂
正手法であるが、特に復号時にガロア体演算の積計算の
多用を伴うため、ハードウエアの増大を招く。特に高速
に処理するために並列処理を行うときは、ハードウエア
の増大は指数関数的であり、誤りの大きさを求める装置
４０５の回路規模も大きくなる問題がある。
【００１１】本発明の目的は、誤りの大きさを求める計
算の回路規模の増大を抑制した誤り訂正方法及び装置を
提供することである。
算の回路規模の増大を抑制した誤り訂正方法及び装置を
提供することである。
【００１２】
【課題を解決するための手段】上記課題を解決するため
の第１の発明の誤り訂正方法は、パラレルデータをシリ
アルデータに変換し該シリアルデータに２元ＢＣＨ符号
化を行う第１ステップと、該２元ＢＣＨ符号化を行った
シリアルデータをパラレルデータに変換して外部記憶装
置に書き込む第２ステップと、該外部記憶装置より読み
出したパラレルデータをシリアルデータに変換した後に
シンドロームを計算する第３ステップと、得られたシン
ドロームにより読み出したシリアルデータの誤り位置を
見つけ出す第４ステップと、得られた誤り位置データを
ビット反転により訂正する第５ステップと、該訂正が終
了したシリアルデータをパラレルデータに変換する第６
ステップと、を具備するよう構成した。
の第１の発明の誤り訂正方法は、パラレルデータをシリ
アルデータに変換し該シリアルデータに２元ＢＣＨ符号
化を行う第１ステップと、該２元ＢＣＨ符号化を行った
シリアルデータをパラレルデータに変換して外部記憶装
置に書き込む第２ステップと、該外部記憶装置より読み
出したパラレルデータをシリアルデータに変換した後に
シンドロームを計算する第３ステップと、得られたシン
ドロームにより読み出したシリアルデータの誤り位置を
見つけ出す第４ステップと、得られた誤り位置データを
ビット反転により訂正する第５ステップと、該訂正が終
了したシリアルデータをパラレルデータに変換する第６
ステップと、を具備するよう構成した。
【００１３】第２の発明は、第１の発明において、前記
第４ステップが、前記シンドロームにより誤り位置多項
式を算出し、得られた誤り位置多項式により誤り位置を
検索して誤り位置を得る処理を行うよう構成した。
第４ステップが、前記シンドロームにより誤り位置多項
式を算出し、得られた誤り位置多項式により誤り位置を
検索して誤り位置を得る処理を行うよう構成した。
【００１４】第３の発明の誤り訂正装置は、外部記憶装
置に対してデータの書き込み／読み出しを制御する制御
装置と、パラレルデータをシリアル変換する第１のパラ
レル−シリアル変換器と、該第１のパラレル−シリアル
変換器の出力データに２元ＢＣＨ符号化によりパリティ
を付加するパリティ付加装置と、該パリティ付加装置の
出力データをパラレル変換して前記制御装置に送る第１
のシリアル−パラレル変換器と、前記制御装置により出
力するパラレルデータをシリアル変換する第２のパラレ
ル−シリアル変換器と、該第２のパラレル−シリアル変
換器の出力データを一時保持するデータバッファと、前
記第２のパラレル−シリアル変換器の出力データのシン
ドロームを計算するシンドローム計算装置と、該シンド
ローム計算装置で得られたシンドロームから誤り位置多
項式を算出する誤り位置多項式導出装置と、得られた誤
り位置多項式から誤り位置を検索する誤り位置検索装置
と、得られた誤り位置に応じて前記データバッファに格
納されているシリアルデータの当該ビットを反転すると
共にパラレル変換する第２のシリアル−パラレル変換装
置と、を具備するよう構成した。
置に対してデータの書き込み／読み出しを制御する制御
装置と、パラレルデータをシリアル変換する第１のパラ
レル−シリアル変換器と、該第１のパラレル−シリアル
変換器の出力データに２元ＢＣＨ符号化によりパリティ
を付加するパリティ付加装置と、該パリティ付加装置の
出力データをパラレル変換して前記制御装置に送る第１
のシリアル−パラレル変換器と、前記制御装置により出
力するパラレルデータをシリアル変換する第２のパラレ
ル−シリアル変換器と、該第２のパラレル−シリアル変
換器の出力データを一時保持するデータバッファと、前
記第２のパラレル−シリアル変換器の出力データのシン
ドロームを計算するシンドローム計算装置と、該シンド
ローム計算装置で得られたシンドロームから誤り位置多
項式を算出する誤り位置多項式導出装置と、得られた誤
り位置多項式から誤り位置を検索する誤り位置検索装置
と、得られた誤り位置に応じて前記データバッファに格
納されているシリアルデータの当該ビットを反転すると
共にパラレル変換する第２のシリアル−パラレル変換装
置と、を具備するよう構成した。
【００１５】
【発明の実施の形態】次に本発明の１つの実施形態を説
明する。ここでは、ＬＳＩ内部の９２ビットのパラレル
データを外部記憶装置としての同期式ランダムアクセス
メモリ装置（ＳＤＲＡＭ）に保持させる例を説明する。
ＳＤＲＡＭとしては、容量が１６Ｍビット（１６ビット
*１Ｍワード）のものを用いる。ＢＣＨ符号としては２
元（１２７，９２，１１）−ＢＣＨ符号（符号データ長
１２７ビット、情報記号数９２ビット、設計距離１１
（訂正能力５ビット））を用いる。
明する。ここでは、ＬＳＩ内部の９２ビットのパラレル
データを外部記憶装置としての同期式ランダムアクセス
メモリ装置（ＳＤＲＡＭ）に保持させる例を説明する。
ＳＤＲＡＭとしては、容量が１６Ｍビット（１６ビット
*１Ｍワード）のものを用いる。ＢＣＨ符号としては２
元（１２７，９２，１１）−ＢＣＨ符号（符号データ長
１２７ビット、情報記号数９２ビット、設計距離１１
（訂正能力５ビット））を用いる。
【００１６】この符号を簡単に説明する。この符号はガ
ロア体ＧＦ［２7，ｘ7＋ｘ1＋１］の原始２7−１乗根を
αとすれば、生成多項式が ｛α1，α2，α3，α4，α5，α6，α7，α8，α9，α
10｝ を根に持つ原始ＢＣＨ符号であり、５重誤り訂正が可能
である。この符号の生成多項式は、 ｇ(x)＝ｘ35＋ｘ34＋ｘ33＋ｘ28＋ｘ24＋ｘ23＋ｘ22＋ｘ19＋ｘ17＋ｘ15＋ ｘ12＋ｘ11＋ｘ9＋ｘ8＋ｘ6＋ｘ4＋ｘ2＋ｘ1＋１ (1) である。この符号は、９２ビットのデータに３５ビット
のパリティを付加した１２７ビットの符号である。復号
化では、この１２７ビットのシリアルデータのシンドロ
ームを計算し、誤りの位置を見つけて当該誤りビットを
反転することで誤り訂正をおこなう。
ロア体ＧＦ［２7，ｘ7＋ｘ1＋１］の原始２7−１乗根を
αとすれば、生成多項式が ｛α1，α2，α3，α4，α5，α6，α7，α8，α9，α
10｝ を根に持つ原始ＢＣＨ符号であり、５重誤り訂正が可能
である。この符号の生成多項式は、 ｇ(x)＝ｘ35＋ｘ34＋ｘ33＋ｘ28＋ｘ24＋ｘ23＋ｘ22＋ｘ19＋ｘ17＋ｘ15＋ ｘ12＋ｘ11＋ｘ9＋ｘ8＋ｘ6＋ｘ4＋ｘ2＋ｘ1＋１ (1) である。この符号は、９２ビットのデータに３５ビット
のパリティを付加した１２７ビットの符号である。復号
化では、この１２７ビットのシリアルデータのシンドロ
ームを計算し、誤りの位置を見つけて当該誤りビットを
反転することで誤り訂正をおこなう。
【００１７】図１は本発明の１つの実施形態の誤り訂正
装置のブロック図である。図１において、１０１はデー
タ制御装置、１０２は第１のパラレル−シリアル変換装
置、１０３はパリティ付加装置、１０４は第１のシリア
ル−パラレル変換装置、１０５はＳＤＲＡＭ制御装置
（制御装置）、１０６は外付けＳＤＲＡＭ（外部記憶装
置）、１０７は第２のパラレル−シリアル変換装置、１
０８はデータバッファ、１０９はシンドローム計算装
置、１１０は誤り位置多項式導出装置、１１１は誤り位
置検索装置、１１２は第２のシリアル−パラレル変換装
置である。この第２のシリアル−パラレル変換装置１１
２は誤り位置のビット反転も行う。
装置のブロック図である。図１において、１０１はデー
タ制御装置、１０２は第１のパラレル−シリアル変換装
置、１０３はパリティ付加装置、１０４は第１のシリア
ル−パラレル変換装置、１０５はＳＤＲＡＭ制御装置
（制御装置）、１０６は外付けＳＤＲＡＭ（外部記憶装
置）、１０７は第２のパラレル−シリアル変換装置、１
０８はデータバッファ、１０９はシンドローム計算装
置、１１０は誤り位置多項式導出装置、１１１は誤り位
置検索装置、１１２は第２のシリアル−パラレル変換装
置である。この第２のシリアル−パラレル変換装置１１
２は誤り位置のビット反転も行う。
【００１８】次に動作について説明する。初めにデータ
を書き込む動作について説明する。データ制御装置１０
１から９２ビットのパラレルデータが送り出され、シリ
アル−パラレル変換装置１０２により９２ビットのシリ
アルデータに変換される。そのデータを Ａ＝｛ａ91，ａ90，・・・・，ａ1，ａ0｝ (2) とする。
を書き込む動作について説明する。データ制御装置１０
１から９２ビットのパラレルデータが送り出され、シリ
アル−パラレル変換装置１０２により９２ビットのシリ
アルデータに変換される。そのデータを Ａ＝｛ａ91，ａ90，・・・・，ａ1，ａ0｝ (2) とする。
【００１９】次に、このシリアルデータについてパリテ
ィ付加装置１０３によりパリティが計算され、ここで３
５ビットのパリティが付加されて、１２７ビットのシリ
アルデータになる。そのデータはシリアル−パラレル変
換装置１０４により１６ビットのパラレルデータに変換
され、そのデータがＳＤＲＡＭ制御装置１０５に送ら
れ、外付けのＳＤＲＡＭ１０６に記憶される。
ィ付加装置１０３によりパリティが計算され、ここで３
５ビットのパリティが付加されて、１２７ビットのシリ
アルデータになる。そのデータはシリアル−パラレル変
換装置１０４により１６ビットのパラレルデータに変換
され、そのデータがＳＤＲＡＭ制御装置１０５に送ら
れ、外付けのＳＤＲＡＭ１０６に記憶される。
【００２０】次にデータをＳＤＲＡＭ１０６から読み込
む動作について図２のフローチャートを参照して説明す
る。ＳＤＲＡＭ制御装置１０５が外付けＳＤＲＡＭ１０
６から１６ビットのデータを読み出して、パラレル−シ
リアル変換装置１０７に送り、そこで１２７ビットのシ
リアルデータに変換し、そのデータをデータバッファ１
０８とシンドローム計算装置１０９に送る。
む動作について図２のフローチャートを参照して説明す
る。ＳＤＲＡＭ制御装置１０５が外付けＳＤＲＡＭ１０
６から１６ビットのデータを読み出して、パラレル−シ
リアル変換装置１０７に送り、そこで１２７ビットのシ
リアルデータに変換し、そのデータをデータバッファ１
０８とシンドローム計算装置１０９に送る。
【００２１】シンドローム計算装置１０９におけるシン
ドロームの計算結果が０のときは、すなわち、シンドロ
ーム多項式の係数がすべて０のときは、誤りが無いと判
断して、データバッファ１０８のデータをシリアル−パ
ラレル変換装置１１２に送り、そこでパリティを除く９
２ビットのデータと誤り無しタグを付加して、データ制
御装置１０１に送る。
ドロームの計算結果が０のときは、すなわち、シンドロ
ーム多項式の係数がすべて０のときは、誤りが無いと判
断して、データバッファ１０８のデータをシリアル−パ
ラレル変換装置１１２に送り、そこでパリティを除く９
２ビットのデータと誤り無しタグを付加して、データ制
御装置１０１に送る。
【００２２】シンドローム計算装置１０９におけるシン
ドロームの計算結果が０でない場合は、すなわち、シン
ドローム多項式のどこかの係数が０でない場合は、誤り
位置多項式導出装置１１０にシンドローム計算装置１０
９の計算結果のシンドロームを送る。
ドロームの計算結果が０でない場合は、すなわち、シン
ドローム多項式のどこかの係数が０でない場合は、誤り
位置多項式導出装置１１０にシンドローム計算装置１０
９の計算結果のシンドロームを送る。
【００２３】誤り位置多項式導出装置１１０は、そのシ
ンドロームより誤り位置多項式を計算し、その計算結果
でその多項式の定数項が０になったら、誤り訂正不可能
と判断し、データバッファ１０８のデータをシリアル−
パラレル変換装置１１２に送り、そこでパリティを除く
９２ビットのデータと誤り有りのタグを付加して、デー
タ制御装置１０１に送る。
ンドロームより誤り位置多項式を計算し、その計算結果
でその多項式の定数項が０になったら、誤り訂正不可能
と判断し、データバッファ１０８のデータをシリアル−
パラレル変換装置１１２に送り、そこでパリティを除く
９２ビットのデータと誤り有りのタグを付加して、デー
タ制御装置１０１に送る。
【００２４】誤り位置多項式の計算に上記の結果が生じ
なかったら、誤り位置多項式を誤り位置検索装置１１１
に送り誤り位置の検索を行う。
なかったら、誤り位置多項式を誤り位置検索装置１１１
に送り誤り位置の検索を行う。
【００２５】このとき、誤り位置がうまく見つからない
場合、すなわち誤り位置多項式の次数と誤りの数（解の
個数）が一致していない場合は、誤り訂正不可能と判断
し、データバッファ１０８のデータをシリアル−パラレ
ル変換装置１１２に送り、そこでパリティを除く９２ビ
ットのデータと誤り有りのタグを付加して、データ制御
装置１０１に送る。
場合、すなわち誤り位置多項式の次数と誤りの数（解の
個数）が一致していない場合は、誤り訂正不可能と判断
し、データバッファ１０８のデータをシリアル−パラレ
ル変換装置１１２に送り、そこでパリティを除く９２ビ
ットのデータと誤り有りのタグを付加して、データ制御
装置１０１に送る。
【００２６】誤り位置がうまく見つかった場合は、シリ
アル−パラレル変換装置１１２において、データバッフ
ァ１０８のその誤り位置のデータビットを反転すると共
に、パラレル−データに変換し、データ制御部１０１に
９２ビットのデータと誤り無しタグを送る。
アル−パラレル変換装置１１２において、データバッフ
ァ１０８のその誤り位置のデータビットを反転すると共
に、パラレル−データに変換し、データ制御部１０１に
９２ビットのデータと誤り無しタグを送る。
【００２７】このように、本実施形態では９２ビットパ
ラレルデータをシリアルデータに変換して符号化（パリ
ティ付加）するので、２ビット以上のＢＣＨ符号のよう
に誤り位置多項式と誤り大きさ多項式の両方をシンドロ
ームから求めることなく、誤り位置多項式のみを求め
て、復号化（誤り訂正）を行うことができる。また、誤
り訂正時には、誤りの大きさを求める必要がないので、
読み出したデータの誤り位置のビットを反転するのみで
済み、誤り訂正回路の規模を大幅に削減することができ
る。
ラレルデータをシリアルデータに変換して符号化（パリ
ティ付加）するので、２ビット以上のＢＣＨ符号のよう
に誤り位置多項式と誤り大きさ多項式の両方をシンドロ
ームから求めることなく、誤り位置多項式のみを求め
て、復号化（誤り訂正）を行うことができる。また、誤
り訂正時には、誤りの大きさを求める必要がないので、
読み出したデータの誤り位置のビットを反転するのみで
済み、誤り訂正回路の規模を大幅に削減することができ
る。
【００２８】次に、この（１２７，９２，１１）−ＢＣ
Ｈ符号の符号化方法と復号化方法について詳しく説明す
る。まず、符号化方法について説明する。符号化する９
２ビットのデータを前記のように、 Ａ＝｛ａ91，ａ90，・・・・，ａ1，ａ0｝ とすると、これの符号化は、多項式 ａ(x)＝ａ91ｘ126＋ａ90ｘ125＋・・・＋ａ1ｘ36＋ａ0ｘ35 (3) を(1)式のｇ(x)で割った余りｒ(x)を求めることで求め
られる。なお、この(3)式ではａ91ｘ126のａ91はデータ
を、ｘ126はそのデータのビット位置を表す。また、こ
の(3)式では、ビット位置を表すｘ34〜ｘ0は係数０であ
り、この部分は省略されている。この(3)式は、 ａ(x)＝ｑ(x)・ｇ(x)＋ｒ(x) (4) で表される。この(4)式内のｑ(x)はａ(x)をｇ(x)で割っ
た商である。また、(4)式内のｒ(x)は、 ｒ(x)＝ｒ34ｘ34＋ｒ33ｘ33＋・・・＋ｒ1ｘ1＋ｒ0ｘ0 (5) であり、その係数 Ｒ＝｛ｒ34，ｒ33，・・・，ｒ1，ｒ0｝ (6) が付加するパリティになる。
Ｈ符号の符号化方法と復号化方法について詳しく説明す
る。まず、符号化方法について説明する。符号化する９
２ビットのデータを前記のように、 Ａ＝｛ａ91，ａ90，・・・・，ａ1，ａ0｝ とすると、これの符号化は、多項式 ａ(x)＝ａ91ｘ126＋ａ90ｘ125＋・・・＋ａ1ｘ36＋ａ0ｘ35 (3) を(1)式のｇ(x)で割った余りｒ(x)を求めることで求め
られる。なお、この(3)式ではａ91ｘ126のａ91はデータ
を、ｘ126はそのデータのビット位置を表す。また、こ
の(3)式では、ビット位置を表すｘ34〜ｘ0は係数０であ
り、この部分は省略されている。この(3)式は、 ａ(x)＝ｑ(x)・ｇ(x)＋ｒ(x) (4) で表される。この(4)式内のｑ(x)はａ(x)をｇ(x)で割っ
た商である。また、(4)式内のｒ(x)は、 ｒ(x)＝ｒ34ｘ34＋ｒ33ｘ33＋・・・＋ｒ1ｘ1＋ｒ0ｘ0 (5) であり、その係数 Ｒ＝｛ｒ34，ｒ33，・・・，ｒ1，ｒ0｝ (6) が付加するパリティになる。
【００２９】これを実現する回路を図３に示す。この回
路は、クロックに同期して動作する３５個のフリップフ
ロップ３０１と１８個のＸＯＲ回路３０２により構成さ
れているフィードバックループ付きシフトレジスタであ
る。実際の割り算の動作はデータＡをａ91，ａ90，・・
・の順番で入力（シフト）していき、ａ0を入力したと
きフリップフロップに残ったデータが剰余Ｒであり、パ
リティである。
路は、クロックに同期して動作する３５個のフリップフ
ロップ３０１と１８個のＸＯＲ回路３０２により構成さ
れているフィードバックループ付きシフトレジスタであ
る。実際の割り算の動作はデータＡをａ91，ａ90，・・
・の順番で入力（シフト）していき、ａ0を入力したと
きフリップフロップに残ったデータが剰余Ｒであり、パ
リティである。
【００３０】次に、復号化方法について説明する。すで
に若干説明したように図２が復号化方法のフロチャート
である。復号化方法は大きく分けて、受信したデータ
のシンドロームの計算、シンドロームから誤り位置多
項式の計算、誤り位置多項式から誤りの位置の計算の
３つに分かれる。このとき、ここで用いる符号が２元Ｂ
ＣＨ符号なので誤り評価多項式を求めることと、誤りの
大きさを求めることは必要がない。もし誤りがあったと
したら、その誤りの位置が分かればそのビットを反転す
ることにより誤り訂正ができる。
に若干説明したように図２が復号化方法のフロチャート
である。復号化方法は大きく分けて、受信したデータ
のシンドロームの計算、シンドロームから誤り位置多
項式の計算、誤り位置多項式から誤りの位置の計算の
３つに分かれる。このとき、ここで用いる符号が２元Ｂ
ＣＨ符号なので誤り評価多項式を求めることと、誤りの
大きさを求めることは必要がない。もし誤りがあったと
したら、その誤りの位置が分かればそのビットを反転す
ることにより誤り訂正ができる。
【００３１】のシンドロームの計算は、受信される１
２７ビットのシリアルデータを、 Ｙ＝｛ｙ126，ｙ125，・・・・，ｙ1，ｙ0｝ (7) とすると、受信多項式は、 ｙ(x)＝ｙ126ｘ126＋ａ125ｘ125＋・・・・＋ｙ1ｘ1＋ｙ0 (8) となり、これを 各ｉ＝１，２，３，・・・・，１０に対して ｓｉ＝ｙ（αｉ） を計算すると、 ｓ(x)＝ｓ10ｘ9＋ｓ9ｘ8＋ｓ8ｘ7＋ｓ7ｘ6＋ｓ6ｘ5＋ｓ5ｘ4＋ｓ4ｘ3＋ｓ3 ｘ2＋ｓ2ｘ1＋ｓ1ｘ0 (9) がシンドローム多項式になる。
２７ビットのシリアルデータを、 Ｙ＝｛ｙ126，ｙ125，・・・・，ｙ1，ｙ0｝ (7) とすると、受信多項式は、 ｙ(x)＝ｙ126ｘ126＋ａ125ｘ125＋・・・・＋ｙ1ｘ1＋ｙ0 (8) となり、これを 各ｉ＝１，２，３，・・・・，１０に対して ｓｉ＝ｙ（αｉ） を計算すると、 ｓ(x)＝ｓ10ｘ9＋ｓ9ｘ8＋ｓ8ｘ7＋ｓ7ｘ6＋ｓ6ｘ5＋ｓ5ｘ4＋ｓ4ｘ3＋ｓ3 ｘ2＋ｓ2ｘ1＋ｓ1ｘ0 (9) がシンドローム多項式になる。
【００３２】このとき、すべてのｓｉが０のときは、受
け取った受信データには誤りがないと判断する。
け取った受信データには誤りがないと判断する。
【００３３】の誤り位置多項式を求める方法はいろい
ろあるが、ここでは訂正できる誤り数が多いほうなの
で、ユークリッド法を用いる。誤りの位置を｛ｉI：Ｉ
≦５｝とすると、これは誤り位置多項式 elp(x)＝（１−αi1*ｘ）*（１−αi2*ｘ）*（１−αi3*ｘ）*・・・・*（ １−αiI*ｘ）（Ｉ≦５） (10) を求めるものである。*は乗算を表す。
ろあるが、ここでは訂正できる誤り数が多いほうなの
で、ユークリッド法を用いる。誤りの位置を｛ｉI：Ｉ
≦５｝とすると、これは誤り位置多項式 elp(x)＝（１−αi1*ｘ）*（１−αi2*ｘ）*（１−αi3*ｘ）*・・・・*（ １−αiI*ｘ）（Ｉ≦５） (10) を求めるものである。*は乗算を表す。
【００３４】実際の誤り多項式は誤りの個数をＩとする
と、 elp(x)＝elpI*ｘI＋elpI-1*ｘI-1＋・・・・＋elp1*ｘ1＋elp0 (11) の形で求められるものは、係数｛elpI，elpI-1，・・
・，elp1，elp0｝である。
と、 elp(x)＝elpI*ｘI＋elpI-1*ｘI-1＋・・・・＋elp1*ｘ1＋elp0 (11) の形で求められるものは、係数｛elpI，elpI-1，・・
・，elp1，elp0｝である。
【００３５】このときに elp の定数項が０のときは、
誤り位置多項式の定義から外れるので誤り訂正不可能と
して訂正を止め、誤り有りのフラグをあげる。
誤り位置多項式の定義から外れるので誤り訂正不可能と
して訂正を止め、誤り有りのフラグをあげる。
【００３６】の誤り位置の検索は、チェーンサーチア
ルゴリズムを使って、elp(x)の解｛α-ij：ｊ≦５｝を
求める。ただしこのとき、チェーンサーチアルゴリズム
が終了したとき解の個数がelp(x)の次数より小さいとき
は訂正不可能と判断する。
ルゴリズムを使って、elp(x)の解｛α-ij：ｊ≦５｝を
求める。ただしこのとき、チェーンサーチアルゴリズム
が終了したとき解の個数がelp(x)の次数より小さいとき
は訂正不可能と判断する。
【００３７】本発明では、シリアル−パラレル変換して
いるが、これを採用する理由は次の通りである。(a)．
誤り訂正のとき、誤りの大きさを求める必要が無く、元
のデータのビットを反転するだけでよい。(b)．多元Ｂ
ＣＨ−符号、ＲＳ−符号などで誤り訂正する場合、例え
ば８ビット（１バイト）データを１ワードとし、その１
１ワードのデータ列に２ワードのパリティを付加し１ワ
ードの誤り訂正を行う場合を考察すると、訂正能力は１
ワードであるので実質８ビットの訂正能力があるが、２
ワードにそれぞれ１ビットの誤りが有った場合は、誤り
検出のみで誤り訂正が不可能である。しかしこれをシリ
アルに展開すると、誤り訂正も可能である。(c)．(a)，
(b)から誤り訂正回路の回路規模を大幅に削減でき実質
的な誤り訂正能力の向上が図れる。
いるが、これを採用する理由は次の通りである。(a)．
誤り訂正のとき、誤りの大きさを求める必要が無く、元
のデータのビットを反転するだけでよい。(b)．多元Ｂ
ＣＨ−符号、ＲＳ−符号などで誤り訂正する場合、例え
ば８ビット（１バイト）データを１ワードとし、その１
１ワードのデータ列に２ワードのパリティを付加し１ワ
ードの誤り訂正を行う場合を考察すると、訂正能力は１
ワードであるので実質８ビットの訂正能力があるが、２
ワードにそれぞれ１ビットの誤りが有った場合は、誤り
検出のみで誤り訂正が不可能である。しかしこれをシリ
アルに展開すると、誤り訂正も可能である。(c)．(a)，
(b)から誤り訂正回路の回路規模を大幅に削減でき実質
的な誤り訂正能力の向上が図れる。
【００３８】
【発明の効果】以上から本発明によれば、小さな回路規
模により誤り訂正を行うことが可能となるという利点が
ある。
模により誤り訂正を行うことが可能となるという利点が
ある。
【図１】 本発明の誤り訂正回路の回路図である。
【図２】 図１の誤り訂正回路の復号動作のフローチャ
ートである。
ートである。
【図３】 パリティ付加装置の回路図である。
【図４】 従来の誤り訂正回路の回路図である。
【図５】 図４の誤り訂正回路の復号動作のフローチャ
ートである。
ートである。
１０１：データ制御装置、１０２：パラレル／シリアル
変換装置、１０３：パリティ付加装置、１０４：シリア
ル／パラレル変換装置、１０５：ＳＤＲＡＭ制御装置、
１０６：ＳＤＲＡＭ、１０７：パラレル／シリアル変換
装置、１０８：データバッファ装置、１０９：シンドロ
ーム計算装置、１１０：誤り位置多項式導出装置、１１
１：誤り位置検索装置、１１２：シリアル／パラレル変
換・ビット反転装置 ３０１：フリップフロップ、３０２：ＸＯＲ回路 ４０１：データバッファ装置、４０２：シンドローム計
算装置、４０３：誤り位置多項式・誤り評価多項式導出
装置、４０４：誤り位置検索装置、４０５：誤り大きさ
計算装置、４０６：誤り訂正装置
変換装置、１０３：パリティ付加装置、１０４：シリア
ル／パラレル変換装置、１０５：ＳＤＲＡＭ制御装置、
１０６：ＳＤＲＡＭ、１０７：パラレル／シリアル変換
装置、１０８：データバッファ装置、１０９：シンドロ
ーム計算装置、１１０：誤り位置多項式導出装置、１１
１：誤り位置検索装置、１１２：シリアル／パラレル変
換・ビット反転装置 ３０１：フリップフロップ、３０２：ＸＯＲ回路 ４０１：データバッファ装置、４０２：シンドローム計
算装置、４０３：誤り位置多項式・誤り評価多項式導出
装置、４０４：誤り位置検索装置、４０５：誤り大きさ
計算装置、４０６：誤り訂正装置
Claims (3)
- 【請求項１】パラレルデータをシリアルデータに変換し
該シリアルデータに２元ＢＣＨ符号化を行う第１ステッ
プと、該２元ＢＣＨ符号化を行ったシリアルデータをパ
ラレルデータに変換して外部記憶装置に書き込む第２ス
テップと、該外部記憶装置より読み出したパラレルデー
タをシリアルデータに変換した後にシンドロームを計算
する第３ステップと、得られたシンドロームにより読み
出したシリアルデータの誤り位置を見つけ出す第４ステ
ップと、得られた誤り位置データをビット反転により訂
正する第５ステップと、該訂正が終了したシリアルデー
タをパラレルデータに変換する第６ステップと、を具備
することを特徴とする誤り訂正方法。 - 【請求項２】請求項１に記載の誤り訂正方法において、 前記第４ステップが、前記シンドロームにより誤り位置
多項式を算出し、得られた誤り位置多項式により誤り位
置を検索して誤り位置を得る処理を行うことを特徴とす
る誤り訂正方法。 - 【請求項３】外部記憶装置に対してデータの書き込み／
読み出しを制御する制御装置と、パラレルデータをシリ
アル変換する第１のパラレル−シリアル変換器と、該第
１のパラレル−シリアル変換器の出力データに２元ＢＣ
Ｈ符号化によりパリティを付加するパリティ付加装置
と、該パリティ付加装置の出力データをパラレル変換し
て前記制御装置に送る第１のシリアル−パラレル変換器
と、前記制御装置により出力するパラレルデータをシリ
アル変換する第２のパラレル−シリアル変換器と、該第
２のパラレル−シリアル変換器の出力データを一時保持
するデータバッファと、前記第２のパラレル−シリアル
変換器の出力データのシンドロームを計算するシンドロ
ーム計算装置と、該シンドローム計算装置で得られたシ
ンドロームから誤り位置多項式を算出する誤り位置多項
式導出装置と、得られた誤り位置多項式から誤り位置を
検索する誤り位置検索装置と、得られた誤り位置に応じ
て前記データバッファに格納されているシリアルデータ
の当該ビットを反転すると共にパラレル変換する第２の
シリアル−パラレル変換装置と、を具備することを特徴
とする誤り訂正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292829A JP2002111511A (ja) | 2000-09-26 | 2000-09-26 | 誤り訂正方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292829A JP2002111511A (ja) | 2000-09-26 | 2000-09-26 | 誤り訂正方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002111511A true JP2002111511A (ja) | 2002-04-12 |
Family
ID=18775710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000292829A Withdrawn JP2002111511A (ja) | 2000-09-26 | 2000-09-26 | 誤り訂正方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002111511A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100909963B1 (ko) * | 2006-11-14 | 2009-07-29 | 삼성전자주식회사 | 포스트 비터비 에러 정정 방법, 이에 적합한 기록 매체그리고 이에 적합한 장치 |
-
2000
- 2000-09-26 JP JP2000292829A patent/JP2002111511A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100909963B1 (ko) * | 2006-11-14 | 2009-07-29 | 삼성전자주식회사 | 포스트 비터비 에러 정정 방법, 이에 적합한 기록 매체그리고 이에 적합한 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10243589B2 (en) | Multi-bit error correction method and apparatus based on a BCH code and memory system | |
| US10187085B2 (en) | Decoding method, decoding apparatus and decoder | |
| JP5043562B2 (ja) | エラー訂正回路、その方法及び前記回路を備える半導体メモリ装置 | |
| US20050188292A1 (en) | Method and apparatus for encoding special uncorrectable errors in an error correction code | |
| US20080244362A1 (en) | Bose-chaudhuri-hocquenghem error correction method and circuit for checking error using error correction encoder | |
| CN111628780B (zh) | 数据编码、解码方法及数据处理系统 | |
| JP2001175542A (ja) | 記録再生装置および半導体メモリ | |
| JP2008165808A (ja) | 誤り訂正確率を減らすエラー訂正回路、その方法及び前記回路を備える半導体メモリ装置 | |
| US4473902A (en) | Error correcting code processing system | |
| JP2007274239A (ja) | 誤り訂正装置 | |
| US20050149834A1 (en) | (18, 9) Error correction code for double error correction and triple error detection | |
| US5905740A (en) | Apparatus and method for error correction | |
| US5541937A (en) | Apparatus for uniformly correcting erasure and error of received word by using a common polynomial | |
| EP1102406A2 (en) | Apparatus and method for decoding digital data | |
| TWI664636B (zh) | 錯誤檢查和糾正解碼器 | |
| KR100594002B1 (ko) | 가변 처리가 가능한 파이프라인 구조의 리드 솔로몬 복호기 | |
| JP2002111511A (ja) | 誤り訂正方法及び装置 | |
| JPH1117557A (ja) | 誤り訂正方法及び誤り訂正装置 | |
| JPS6217256B2 (ja) | ||
| JP2752510B2 (ja) | 誤り訂正復号器 | |
| WO2023202176A1 (zh) | 一种数据处理方法及装置 | |
| US8296632B1 (en) | Encoding and decoding of generalized Reed-Solomon codes using parallel processing techniques | |
| JP3595271B2 (ja) | 誤り訂正復号方法および装置 | |
| JPS638984Y2 (ja) | ||
| JPH11177440A (ja) | 誤訂正検証方法および装置、エラー訂正装置、再生装置、記録再生装置、通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |