KR100909963B1 - 포스트 비터비 에러 정정 방법, 이에 적합한 기록 매체그리고 이에 적합한 장치 - Google Patents

포스트 비터비 에러 정정 방법, 이에 적합한 기록 매체그리고 이에 적합한 장치 Download PDF

Info

Publication number
KR100909963B1
KR100909963B1 KR1020070041585A KR20070041585A KR100909963B1 KR 100909963 B1 KR100909963 B1 KR 100909963B1 KR 1020070041585 A KR1020070041585 A KR 1020070041585A KR 20070041585 A KR20070041585 A KR 20070041585A KR 100909963 B1 KR100909963 B1 KR 100909963B1
Authority
KR
South Korea
Prior art keywords
error
event
codeword
start positions
error event
Prior art date
Application number
KR1020070041585A
Other languages
English (en)
Other versions
KR20080043680A (ko
Inventor
이준
박지훈
문재균
Original Assignee
삼성전자주식회사
리전츠 오브 더 유니버스티 오브 미네소타
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 리전츠 오브 더 유니버스티 오브 미네소타 filed Critical 삼성전자주식회사
Publication of KR20080043680A publication Critical patent/KR20080043680A/ko
Application granted granted Critical
Publication of KR100909963B1 publication Critical patent/KR100909963B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1836—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1863—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information wherein the Viterbi algorithm is used for decoding the error correcting code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Abstract

본 발명은 포스트 비터비(post-Viterbi) 에러 정정 방법에 관한 것으로서, 더욱 상세하게는 오정정이 발생할 수 있는 확률을 줄이는 포스트 비터비 에러 정정 방법, 이에 적합한 기록 매체 그리고 장치에 관한 것이다.
본 발명에 따른 포스트 비터비 에러 정정 방법은 코드워드에 에러 검출 코드를 적용하여 신드롬을 산출하는 과정; 신드롬 값이 0이 아니라면, 신드롬 값을 기반으로 각각의 에러 이벤트에 대하여 에러 시작 위치들을 획득하는 과정; 에러 이벤트 패턴 및 상기 에러 시작 위치들에서의 상기 코드워드의 비트 극성(polarity)을 참조하여, 상기 에러 이벤트 패턴이 발생할 가능성이 없는 에러 시작 위치들을 제외시켜서 각각의 에러 이벤트에 대하여 발생 가능한 에러 시작 위치들을 획득하는 과정; 상기 발생 가능한 에러 시작 위치들에서의 상기 코드워드의 비트 패턴들에 대하여 에러 이벤트와의 신뢰치들을 검출하는 과정; 및 가장 큰 신뢰치를 가지는 에러 이벤트의 종류(에러 종류) 및 에러 시작 위치를 선택하여 발생된 에러 이벤트를 정정하는 과정을 포함하는 것을 특징으로 한다.
본 발명에 따른 에러 정정 방법은 에러 이벤트에 대한 신드롬 값의 주기성 및 코드워드의 비트 극성을 이용하여 에러 발생 가능성이 높은 에러 시작 위치들을 탐색한 후 이들에 대해서만 에러 이벤트와의 신뢰치를 산출함에 의해 포스트 에러 정정을 위한 연산을 간단하게 하고 또한 잘못된 에러 종류 선택 및 잘못된 에러 위치 지정에 의한 오정정을 효과적으로 방지하는 이점을 가진다.

Description

포스트 비터비 에러 정정 방법, 이에 적합한 기록 매체 그리고 이에 적합한 장치{Post-Viterbi error correction method, recording medium and apparatus therefor}
도 1은 포스트 비터비 처리기를 보이는 것이다.
도 2는 종래의 포스트 비터비 에러 정정 방법을 보이는 흐름도이다.
도 3은 포스트 비터비 처리기에 의한 오정정의 예를 보이는 것이다.
도 4는 본 발명에 따른 포스트 비터비 에러 정정 방법의 바람직한 실시예를 보이는 흐름도이다.
도 5는 본 발명에 따른 포스트 비터비 에러 정정 방법을 시뮬레이션한 결과를 보이는 것이다.
도 6은 신드롬 값과 코드워드 내의 에러 위치들과의 관계를 설명하기 위해 도시된 것이다.
도 7은 본 발명에 있어서 신드롬 값을 참조하여 발생 가능한 에러 시작 위치들을 획득하는 방법을 도식적으로 보이는 것이다.
도 8은 본 발명의 예시적인 실시예에 따른 포스트 비터비 처리기를 보이는 블록도이다.
도 9는 본 발명에 따른 포스트 비터비 에러 정정 방법을 적용하여 시뮬레이 션한 결과를 보이는 그래프이다.
도 10은 본 발명에 따른 포스트 비터비 에러 정정 방법을 적용하여 시뮬레이션한 결과를 보이는 다른 그래프이다.
본 발명은 포스트 비터비(post-Viterbi) 에러 정정 방법에 관한 것으로서 더욱 상세하게는 오정정이 발생할 수 있는 확률을 줄이는 포스트 비터비 에러 정정 방법, 이에 적합한 기록 매체 그리고 장치에 관한 것이다.
코드워드에서 발생된 에러 이벤트를 검출하기 위하여, 신드롬(syndrome) 산출에 기반한 순회 용장 검사(Cyclic Redundancy Check; CRC) 부호가 일반적으로 이용되고 있다.
포스트 비터비 처리기의 기본 개념은 알려진 형태의 주요 에러 이벤트들과 발생한 에러 신호와의 신뢰치를 산출함에 의해 코드워드 내에서 가장 가능성이 있는 에러 이벤트의 종류(에러 종류) 및 에러 시작 위치를 확인하는 것이다.
여기서, 에러 신호는 등화기의 출력 신호와 비터비 디코더의 출력 및 부분 응답 다항식(partial response polynomial)의 컨벌루션에 의해 생성된 신호 즉, 잡음이 존재하지 않는 부분 응답 신호와의 차이에 의해 얻어진다.
도 1은 포스트 비터비 처리기를 보이는 것이다.
도 1을 참조하면, 데이터는 에러 검출 코드 엔코더 (Error Detection Code(EDC) encoder, 미도시)에 의해 부호화된 후에 잡음을 포함하는 채널(channel)을 통하여 전송된다.
등화기(equalizer, 106)는 채널을 통하여 전송된 신호를 등화하고, 최대 유사 복호기(Maximum Likelihood (ML) decoder, 108)는 비터비 알고리즘에 근거하여 등화된 신호로부터 부호화된 데이터를 검출한다. 그렇지만, 최대 유사 복호기(108)에 의해 검출된 데이터에는 채널 상의 잡음에 의한 에러가 포함되어 있을 수 있다.
에러 검출 코드 디코더(EDC decoder; 112)는 최대 유사 복호기(108)에 의해 검출된 데이터에 에러 검출 코드를 적용하여 에러 이벤트의 발생 여부를 판단한다. 에러 검출 코드를 적용하여 산출된 신드롬의 값이 0이라면 에러 이벤트가 발생하지 않은 것으로 판단된다.
한편, 에러 검출 코드를 적용하여 산출된 신드롬의 값이 0이 아니라면 에러 이벤트가 발생한 것으로 판단하여 발생된 에러 이벤트에 대한 정정이 수행된다.
발생된 에러 이벤트에 대한 정정은 에러 이벤트 매치 필터 뱅크(114)와 선택기(116)에 의해 산출된 에러 종류 및 에러 시작 위치를 참조하여 에러 이벤트 정정기(118)에서 수행된다.
a가 기록 데이터이고, a'가 최대 유사 복호기(108)에 의해 검출된 데이터이고, P(D)가 부분 응답 다항식이라고 가정하면 등화기(106)의 출력 신호 y와 에러 신호 e는 각각 y = a*p + n 및 e = (a-a')*p + n으로 표현될 수 있다. 여기서, n은 잡음을 나타내고 *는 컨볼루션(convolution) 연산을 나타낸다.
즉, 에러 신호(e)는 등화기(106)의 출력(y=a*p + n)에서 부분 응답 다항식 P(D)(예를 들면, P(D)=1+6D+7D2+2D3)과 컨볼루션 연산된 최대 유사 복호기(108)의 출력(y'= a'*p + n)을 감산함으로써 생성된다.
에러 이벤트 매치 필터 뱅크(matched filters, 114)는 복수의 에러 이벤트 매치 필터들로 구성되며, 각각의 에러 이벤트 매치 필터는 주요 에러 이벤트(dominant error event)들 중의 하나와 관련된다. 따라서, 각 에러 이벤트 매치 필터들은 관련된 에러 이벤트에 대한 유사치(likelihood value) 혹은 신뢰치(confidence value)를 산출하기 위해 사용된다.
에러 이벤트 매치 필터에 의해 산출되는 신뢰치는 P-1(D)*E-1(D)로 나타내어진다. 여기서 P- 1(D)는 부분응답 다항식 P(D)의 시간 반전(time reversal)을 나타내고, E-1(D)은 에러 신호 e의 시간 반전을 나타내며 그리고 *는 컨볼루션 연산을 나타낸다.
구체적으로 에러 이벤트 매치 필터는 에러 신호 e를 사용하여 코드워드의 모든 위치들에 대하여 에러 이벤트의 발생 확률 즉, 신뢰치를 산출하기 위해 이용된다.
선택기(116)는 에러 이벤트 매치 필터 뱅크(114)의 출력들 중에서 가장 큰 신뢰치를 참조하여 에러 종류 및 에러 시작 위치를 산출한다. 에러 이벤트 정정기(correction, 120)는 선택기(116)에서 출력되는 에러 종류 및 에러 위치를 참조하여 발생된 에러 이벤트를 정정한다.
도 2는 종래의 포스트 비터비 에러 정정 방법을 보이는 흐름도이다.
먼저, S202과정에서 에러 검출 코드를 적용하여 에러 이벤트의 발생 여부를 판단한다. 에러 이벤트의 발생 여부는 신드롬(syndrome)에 의해 판단된다. 즉, 신드롬의 값이 0이라면 에러 이벤트가 발생되지 않은 것으로서 판단되며, 신드롬의 값이 0이 아니라면 에러 이벤트가 발생된 것으로 판단된다.
S202과정에서 에러 이벤트가 발생되지 않은 것으로 판단되면 즉, 신드롬의 값이 0이라면 S206과정으로 진행하여 데이터 복구를 수행한다. 여기서, 데이터 복구란 코드워드에 존재하며 에러 검출 코드 부호기(EDC encoder)에 의해 부가된 부가 비트들을 제거하는 것을 말한다.
S202과정에서 에러 이벤트가 발생된 것으로 판단되면 즉, 신드롬의 값이 0이 아니라면, S204과정에서 발생된 에러 이벤트에 대한 정정을 수행한다.
S204과정은 K=1인 것을 가정하여 수행된다. 여기서, K는 코드워드 내에서 발생할 수 있다고 가정한 에러 이벤트의 최대 개수를 나타낸다. K=E의 관계를 만족하며, 여기서 E는 포스트 비터비 처리기에서 사용되는 에러 이벤트 매치 필터들의 개수이다. 즉, S204과정은 코드워드 내에서 최대 1개의 에러 이벤트만이 발생한다는 가정 하에서 수행된다.
구체적으로, 에러 이벤트들에 상응하는 에러 이벤트 매치 필터들을 사용하여 코드워드의 모든 비트들에 대하여 각 에러 이벤트 별로 신뢰치(confidence value)들을 얻고, 이들 중에서 가장 큰 신뢰치를 선택한다. 에러 이벤트 매치 필터들은 주요 에러 이벤트들(dominant error event)을 고려하여 설정된다.
선택된 신뢰치에 상응하는 에러 종류 및 에러 시작 위치를 참조하여 발생된 에러 이벤트를 정정한다.
그렇지만, 도 2에 도시된 바와 같은 종래의 포스트 비터비 에러 정정 방법은 오정정의 확률이 높다는 문제점이 있다. 포스트 비터비 처리기에서 발생하는 오정정은, 채널의 잡음 등에 의해, 에러 종류를 잘못 선택하는 잘못된 에러 종류 선택(miss-type selection) 및 에러 시작 위치를 잘못 지정하는 잘못된 에러 위치 지정(miss-position designation)으로 구분될 수 있다.
잘못된 에러 종류 선택의 예로서, 수직 기록 장치에서 가장 빈도가 많은 주요 에러 이벤트인 ±[2,-2]는 자주 ±[2,-2,2] 혹은 ±[2,-2,0,2,-2]로 판단되며, 다른 주요 에러 이벤트인 ±[2,-2,2]는 종종 ±[2,-2] 혹은 ±[2,-2,2,-2,2,-2]로 판단되는 것을 들 수 있다. 마찬가지로 ±[2,-2,2,-2,2]와 ±[2,-2,2,-2,2,-2]도 가끔 잘못 판단된다.
한편, 빈도가 높은 잘못된 에러 위치 지정의 예로서 주요 에러 이벤트들 ±[2,-2]와 ±[2,-2,2]는 종종 각각 ±[2,0,2] 및 ±[2,0,0,2]로 정정되는 것을 들 수 있다.
도 3은 포스트 비터비 처리기에 의한 오정정의 예를 보이는 것이다.
도 3은 실제의 에러 이벤트가 [2,-2]이고, 실제의 에러 위치가 [137,138]이며 그리고 신드롬의 값이 2인 예를 보이는 것이다. 즉, 코드워드 내에서 [2,-2]의 에러 이벤트가 137 및 138 번째 위치에서 발생한 예를 보이는 것이다.
여기서, 포스트 비터비 처리기에서 사용되는 주요 에러 이벤트들로서 [2,- 2], [2,-2,2], [2,-2,2,-2], [2,-2,0,2,-2], [2,-2,2,-2,2] 그리고 [2,-2.2,-2,2,-2]의 6가지가 고려되고 있다.
도 3을 참조하면, 가장 큰 신뢰치를 가지는 에러 이벤트는 [2,-2]이고, 이에 대한 에러 위치는 [83, 84]이다.
이에 따라 코드워드 내의 83 ~ 84번째 비트들에 대하여 에러 이벤트 [2,-2]에 상응하는 정정이 수행된다.
그렇지만, 실제의 에러 위치는 [137, 138]이므로, 잘못된 에러 위치 지정으로 인하여, 도 3에 도시된 바와 같은 정정은 잘못된 정정이 된다.
본 발명의 목적은 에러 검출 코드에 의해 산출된 신드롬 값의 각 에러 이벤트에 대한 주기성 및 코드워드의 비트 극성(polarity)을 이용하여 잘못된 정정이 발생할 확률을 줄이는 개선된 포스트 비터비 에러 정정 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 상기 포스트 비터비 에러 정정 방법을 수행하는 프로그램을 기록한 컴퓨터로 읽어들일 수 있는 기록 매체를 제공하는 것에 있다.
본 발명의 또 다른 목적은 상기 포스트 비터비 에러 정정 방법에 적합한 포스트 비터비 처리기를 제공하는 것에 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 일 측면에 따른 에러 정정 방법은, 상기 코드워드에 에러 검출 코드를 적용하여 신드롬을 산출하는 과정, 신드롬 값이 0이 아니라면, 신드롬 값을 기반으로 각각의 에러 이벤트에 대하여 에러 시작 위치들을 획득하는 과정, 에러 이벤트 패턴 및 상기 발생 가능한 에러 시작 위치들에서의 상기 코드워드의 비트 극성(porality)을 참조하여, 상기 에러 이벤트 패턴이 발생할 가능성이 없는 에러 시작 위치들을 제외시켜서 각각의 에러 이벤트에 대하여 발생 가능한 에러 시작 위치들을 획득하는 과정, 상기 보다 발생 가능한 에러 시작 위치들에서의 상기 코드워드의 비트 패턴들에 대하여 에러 이벤트와의 신뢰치들을 검출하는 과정, 및 가장 큰 신뢰치를 가지는 에러 이벤트의 종류(에러 종류) 및 에러 시작 위치를 선택하여 발생된 에러 이벤트를 정정하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 기록 매체는, 채널을 통하여 전송된 코드워드에서 발생한 에러를 상기 채널에서 발생할 수 있는 에러 이벤트들과의 상관 관계를 이용하여 정정하는 에러 정정 방법이 기록된 컴퓨터로 읽어들일 수 있는 기록 매체에 있어서, 상기 방법은, 상기 코드워드에 에러 검출 코드를 적용하여 신드롬을 산출하는 과정, 신드롬 값이 0이 아니라면, 신드롬 값을 기반으로 각각의 에러 이벤트에 대하여 에러 시작 위치들을 획득하는 과정, 에러 이벤트 패턴 및 상기 발생 가능한 에러 시작 위치들에서의 상기 코드워드의 비트 극성(polarity)을 참조하여, 상기 에러 이벤트 패턴이 발생할 가능성이 없는 에러 시작 위치들을 제외시켜서 각각의 에러 이벤트에 대하여 발생 가능한 에러 시작 위치들을 획득하는 과정, 상기 발생 가능한 에러 시작 위치들에서의 상기 코드워드의 비트 패턴들에 대하여 에러 이벤트와의 신뢰치들을 검출하는 과정, 및 가장 큰 신뢰치를 가지는 에러 이벤트의 종류(에러 종류) 및 에러 시작 위치를 선택하여 발생된 에러 이벤트를 정정하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 측면에 따른 포스트 비터비 처리기는, 전송된 코드워드를 비터비 복호하여 비터비 복호된 코드워드를 출력하는 최대 유사 복호기, 상기 최대 유사 복호기에서 출력되는 비터비 복호된 코드워드에 대하여 에러검출 코드를 적용하여 신드롬을 산출하는 에러 검출 코드 디코더, 신드롬 값에 기반하여 각각의 에러 이벤트에 대해 발생 가능한 에러 위치들을 생성하는 에러 위치 생성부, 복수의 에러 이벤트 매치 필터들을 구비하며 상기 에러 및 상기 에러 이벤트들을 참조하여 상기 발생 가능한 에러 위치들에 대한 신뢰치들을 산출하는 에러 이벤트 매치 필터 뱅크, 상기 에러 이벤트 매치 필터 뱅크에서 산출된 신뢰치들 중에서 가장 큰 신뢰치를 선택하고 이에 상응하는 에러 이벤트의 종류(에러 종류) 및 에러 시작 위치를 출력하는 선택기, 및 상기 선택기에서 출력되는 에러 종류 및 에러 시작 위치를 참조하여 상기 비터비 복호된 데이터에 대하여 에러 이벤트 정정을 수행하는 에러 이벤트 정정기를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 특징 및 효과를 상세히 설명하기로 한다.
도 4는 본 발명에 따른 포스트 비터비 에러 정정 방법의 바람직한 실시예를 보이는 흐름도이다. 도 4에 있어서, S402과정 및 S408과정은 도 2을 참조하여 설명된 S202과정 및 S204과정과 유사하다.
먼저, S402과정에서 에러 검출 코드를 적용하여 에러 이벤트의 발생 여부를 판단한다.
S402과정에서 에러 이벤트가 발생되지 않은 것으로 판단되면 즉, 신드롬의 값이 0이라면 S410과정으로 진행하여 데이터 복구를 수행한다. S410과정에서는 에러 검출 코드 부호기에 의해 코드워드에 부가된 부가 비트를 분리함에 의해 원래의 데이터를 복구한다.
S402과정에서 에러 이벤트가 발생된 것으로 판단되면 즉, 신드롬의 값이 0이 아니라면, S404과정에서 신드롬 값을 참조하여 에러 이벤트마다의 발생 가능한 에러 시작 위치들을 획득한다.
S406과정에서는 에러 이벤트 패턴 및 발생 가능한 에러 시작 위치들에서의 코드워드의 비트 극성(polarity)들을 참조하여, 발생 가능한 에러 시작 위치들로부터 에러 이벤트 패턴이 발생할 가능성이 없는 에러 시작 위치들을 제외시켜서 각각의 에러 이벤트마다 보다 발생 가능한 에러 시작 위치들을 획득한다.
S408과정에서는 가장 큰 신뢰치에 해당하는 에러 이벤트의 종류(에러 종류) 및 에러 시작 위치를 참조하여 발생된 에러 이벤트에 대한 정정을 수행한다.
S408과정은 각각의 에러 이벤트들에 상응하는 에러 이벤트 매치 필터들을 사용하여 각각의 에러 이벤트마다 보다 발생 가능한 에러 시작 위치들에 대한 신뢰치(confidence value)들을 얻고, 이들 중에서 가장 큰 신뢰치에 상응하는 에러 이벤트의 종류(에러 종류) 및 에러 시작 위치를 선택하여 발생된 에러 이벤트를 정정한다.
S410과정으로 진행하여 데이터 복구를 수행한다.
도 5는 본 발명에 따른 포스트 비터비 에러 정정 방법을 시뮬레이션한 결과를 보이는 것이다.
도 5는 도 3에 도시된 바와 동일하게 실제의 에러 이벤트가 [2,-2]이고, 실제의 에러 위치가 [137, 138]이며 그리고 신드롬의 값이 2인 조건에서 수행한 결과를 보이는 것이다.
신드롬 값 및 에러 이벤트 패턴을 참조하여 얻어지는 [2,-2]의 에러 이벤트에 대한 발생 가능한 에러 시작 위치들의 조합은 [4, 11, 18, 25, 32, 39, 46, 60, 74, 81, 95, 102, 109, 137, 158, 179]이다.
이를 도 3에 도시된 바와 비교해보면, 종래의 방법에서는 코드워드의 모든 비트마다 [2,-2]의 에러 이벤트에 대한 신뢰치를 산출하게 되지만 본 발명에서는 코드워드 내의 [4, 11, 18, 25, 32, 39, 46, 60, 74, 81, 95, 102, 109, 137, 158, 179]의 위치들에서만 신뢰치를 산출하면 되는 것을 알 수 있다.
신드롬 값 및 에러 이벤트 패턴을 참조하여 얻어지는 [2,-2,2]의 에러 이벤트에 대한 가능한 에러 시작 위치들의 조합은 [26, 82, 89, 131, 159, 173, 180, 201]이다.
이를 도 3에 도시된 바와 비교해보면, 종래의 방법에서는 코드워드의 모든 비트마다 [2,-2,2]의 에러 이벤트에 대한 신뢰치들을 산출하게 되지만 본 발명에서는 코드워드 내의 [26, 82, 89, 131, 159, 173, 180, 201]의 위치들에서만 신뢰치들을 산출하면 되는 것을 알 수 있다.
신드롬 값 및 에러 이벤트 패턴을 참조하여 얻어지는 [2,-2,2,-2]의 에러 이 벤트에 대한 가능한 에러 시작 위치들의 조합은 [29, 106, 148]이다.
이를 도 3에 도시된 바와 비교해보면, 종래의 방법에서는 코드워드의 모든 비트마다 [2,-2,2,-2]의 에러 이벤트에 대한 신뢰치들을 산출하게 되지만 본 발명에서는 코드워드 내의 [29, 106, 148]의 위치들에서만 신뢰치들을 산출하면 되는 것을 알 수 있다.
신드롬 값 및 에러 이벤트 패턴을 참조하여 얻어지는 [2,-2,2,-2,2]의 에러 이벤트에 대한 가능한 에러 시작 위치들의 조합은 [27]이다.
이를 도 3에 도시된 바와 비교해보면, 종래의 방법에서는 코드워드의 모든 비트마다 [2,-2,2,-2,2]의 에러 이벤트에 대한 신뢰치들을 산출하게 되지만 본 발명에서는 코드워드 내의 [27]의 위치에서만 신뢰치를 산출하면 되는 것을 알 수 있다.
신드롬 값 및 에러 이벤트 패턴을 참조하여 얻어지는 [2,-2,0,2,-2]의 에러 이벤트에 대한 가능한 에러 시작 위치들의 조합은 [23, 37, 51, 177]이다.
이를 도 3에 도시된 바와 비교해보면, 종래의 방법에서는 코드워드의 모든 비트마다 [2,-2,0,2,-2]의 에러 이벤트에 대한 신뢰치들을 산출하게 되지만 본 발명에서는 코드워드 내의 [23, 37, 51, 177]의 위치들에서만 신뢰치들을 산출하면 되는 것을 알 수 있다.
그리고, 신드롬 값 및 에러 이벤트 패턴을 참조하여 얻어지는 [2,-2,2,-2,2,-2]의 에러 이벤트에 대한 가능한 에러 시작 위치들의 조합은 [80]이다.
이를 도 3에 도시된 바와 비교해보면, 종래의 방법에서는 코드워드의 모든 비트마다 [2,-2,2,-2,2,-2]의 에러 이벤트에 대한 신뢰치들을 산출하게 되지만 본 발명에서는 코드워드 내의 [80]의 위치에서만 신뢰치를 산출하면 되는 것을 알 수 있다.
한편, 도 5에 도시된 바와 같이, 에러 이벤트별로 발생 가능한 에러 시작 위치들 중에서 가장 큰 신뢰치를 가지는 에러 시작 위치를 선택하고, 모든 에러 이벤트에 대하여 이들을 다시 비교함에 의해 올바른 에러 종류 및 에러 시작 위치를 얻을 수 있다.
상술한 바와 같이 본 발명에 의하면 코드워드의 모든 위치가 가능한 에러 시작 위치라고 가정하는 종래의 포스트 비터비 에러 정정 방법에 비해 고려되는 발생 가능한 에러 시작 위치의 개수가 현저하게 줄어듦을 확인할 수 있다.
결과적으로 포스트 비터비 처리기에 의한 오정정의 가능성이 줄어들 수 있음을 추정할 수 있다. 이러한 사실은 종래의 포스트 비터비 에러 정정 방법이 오정정을 유발하는 것을 보이는 도 3과 본 발명이 올바른 정정을 수행함을 보이는 도 5를 비교함에 의해 확인될 수 있다.
도 6은 신드롬 값과 코드워드 내의 에러 위치들과의 관계를 설명하기 위해 도시된 것이다.
여기서, 에러 검출 코드를 발생하기 위한 생성 다항식은 G(x) = 1 + X2 + X3이고, 에러 이벤트들은 1+x, 1+x+x2, 1+x+x2+x3, 1+x+x2+x3+x4, 1+x+x3+x4, 그리고 1+x+x2+x3+x4+x5이다. 도 6에 있어서 코드워드들의 각 비트들에 대한 신드롬 값들이 도시되고 있다.
도 6을 참조하면, 각각의 에러 이벤트들에 대하여 신드롬 값은 0이 아니며 또한 코드워드내의 비트열에 대하여 신드롬 값이 일정한 순서로 반복되는 것을 알 수 있다.
신드롬 값이 0이 아니라는 것은 어떤 종류의 에러 이벤트인지는 모르지만 여하튼 에러 이벤트가 발생한 것을 나타내며, 에러 검출 코드에 의해 산출된 신드롬의 값과 같은 값을 가지는 위치에서 에러가 발생하였음을 나타낸다.
따라서, 본 발명은 원시 다항식(primitive polynomial) 및 비원시 다항식(non-primitive polynomial)에 의해 설계된 에러 검출 코드를 사용함으로써 구현될 수 있다.
도 6에 도시된 예는 본 출원인에 의해 출원된 대한민국 특허출원 04-101117(2004. 12. 03, 수직 자기 기록매체가 재생하는 코드워드의 에러 이벤트 발생 유무 검출 방법 및 장치)에 상세히 개시되고 있다.
도 7은 본 발명에 있어서 신드롬 값을 참조하여 발생 가능한 에러 시작 위치들을 획득하는 방법을 도식적으로 보이는 것이다.
여기서, 에러 검출 코드를 발생하기 위한 생성 다항식(generation polynomial)은 G(x) = 1 + X2 + X3이고, [2,-2]의 에러 이벤트가 코드워드의 3번째 및 네 번째 비트들에서 발생하였으며 그리고 신드롬 값은 4인 예를 들고 있다.
신드롬 값을 참조하면, [2,-2]의 에러 이벤트에 대한 발생 가능한 에러 위치 들의 조합 t=[{3,4},{9,10},{15,16},{21,22},{27,28},{33,34}]이다.
한편, [2,-2]의 에러 이벤트 및 발생 가능한 에러 위치들에서의 코드워드의 비트 극성(polarity)을 참조할 때, [{15,16}, {27,28}, {33,34}]에서는 [2,-2]의 에러 이벤트 패턴이 발생할 수 없으므로 이들을 제외하면, 보다 발생 가능한 에러 위치들의 조합 s=[{3,4},{9,10},{21,22}]이 얻어진다.
도 8은 본 발명의 예시적인 실시예에 따른 포스트 비터비 처리기를 보이는 블록도이다.
도 8에 있어서 블록들(802 ~818)은 도 1에 도시된 블록들(102~118)과 유사한 동작을 수행하므로 그것들의 상세한 설명을 생략하기로 한다. 도 8에 도시된 장치는 도 1에 도시된 장치에 비해 에러 위치 생성부(820)를 더 구비한다.
에러 위치 생성부(820)는 에러 검출 코드 디코더(806)에서 산출된 신드롬 값을 참조하여 발생 가능한 에러 시작 위치들을 생성한다.
구체적으로 에러 위치 생성부(820)는 도 4 내지 도 7을 참조하여 설명된 바와 같이 신드롬 값의 주기성을 기반으로 1차적으로 발생 가능한 에러 시작 위치들을 생성하고, 이 발생 가능한 에러 시작 위치들을 참조하여 2차적으로 보다 발생 가능한 에러 시작 위치들을 생성한다.
에러 이벤트 매치 필터 뱅크(814)는 에러 위치 생성부(820)에서 발생된 가능한 에러 시작 위치들에 대한 신뢰치들을 산출한다.
도 1에 도시된 에러 이벤트 매치 필터 뱅크(114)는 코드워드의 모든 비트마다 신뢰치를 산출하는 것에 비해 도 8에 도시된 에러 이벤트 매치 필터 뱅크(814) 는 에러 위치 생성부(820)에서 생성된 가능한 에러 시작 위치들에 대해서만 신뢰치를 산출한다.
선택부(816)은 에러 이벤트 매치 필터 뱅크(814)에서 출력되는 신뢰치들 중에서 가장 큰 신뢰치를 선택하고, 이에 상응하는 에러 종류 및 에러 시작 위치를 출력한다.
에러 정정기(818)는 선택부(810)에서 제공되는 에러 종류 및 에러 시작 위치를 참조하여 코드워드에서 발생된 에러 이벤트를 정정한다.
도 9는 본 발명에 따른 포스트 비터비 에러 정정 방법을 적용하여 시뮬레이션한 결과를 보이는 그래프이다. 도 9에 있어서 종축은 BER(Bit Error Rate)을 나타내고 횡축은 SNR(signal to Noise Ratio)를 나타낸다.
도 9에 있어서 902는 포스트 비터비 처리기가 최적의 성능을 발휘할 경우의 BER을 보이는 것이고, 904는 본 발명에 따른 포스트 비터비 에러 정정 방법에 의한 BER을 보이는 것이고, 906은 도 2에 도시된 바와 같은 종래의 포스트 비터비 에러 정정 방법에 의한 BER을 보이는 것이고 그리고 908은 포스트 비터비 에러 정정을 수행하지 않은 경우의 BER을 보이는 것이다.
도 9를 참조하면, 본 발명에 따른 포스트 비터비 에러 정정 방법을 적용함에 의해 도 2에 도시된 종래의 포스트 비터비 에러 정정 방법을 적용한 것에 비해 우수한 BER 성능이 얻어짐을 확인할 수 있다.
도 10은 본 발명에 따른 포스트 비터비 에러 정정 방법을 적용하여 시뮬레이션한 결과를 보이는 다른 그래프이다. 도 10에 있어서 종축은 SER(Sector Error Rate)을 나타내고 횡축은 SNR(signal to noise ratio)를 나타낸다.
도 10에 있어서 1002는 포스트 비터비 처리기가 최적의 성능을 발휘할 때의 SER를 보이는 것이고, 1004는 본 발명에 따른 포스트 비터비 에러 정정 방법에 의한 SER을 보이는 것이고, 그리고 1006은 도 2에 도시된 바와 같은 종래의 포스트 비터비 에러 정정 방법에 의한 SER을 보이는 것이고, 1008은 포스트 비터비 에러 정정을 적용하지 않는 경우의 SER을 보이는 것이다.
도 10에 의해, 본 발명에 따른 포스트 비터비 에러 정정 방법에 의해 종래의 포스트 비터비 에러 정정 방법보다 SER이 개선되는 것을 알 수 있다.
상술한 바와 같이 본 발명에 따른 에러 정정 방법은 에러 이벤트에 대한 신드롬 값의 주기성 및 코드워드의 비트 극성(polarity)을 이용하여 에러 발생 가능성이 높은 에러 시작 위치들을 탐색한 후 이들에 대해서만 에러 이벤트와의 신뢰치를 산출함에 의해 포스트 에러 정정을 위한 연산을 간단하게 하고 또한 잘못된 에러 종류 선택 및 잘못된 에러 위치 지정에 의한 오정정을 효과적으로 방지하는 이점을 가진다.

Claims (13)

  1. 채널을 통하여 전송된 코드워드에서 발생한 에러를 상기 채널에서 발생할 수 있는 에러 이벤트들과의 상관 관계를 이용하여 정정하는 에러 정정 방법에 있어서,
    상기 코드워드에 에러 검출 코드를 적용하여 신드롬을 산출하는 과정;
    신드롬 값이 0이 아니라면, 신드롬 값을 기반으로 각각의 에러 이벤트에 대하여 에러 시작 위치들을 획득하는 과정;
    에러 이벤트 패턴 및 상기 에러 시작 위치들에서의 상기 코드워드의 비트 극성(polarity)을 참조하여, 상기 에러 이벤트 패턴이 발생할 가능성이 없는 에러 시작 위치들을 제외시켜서 각각의 에러 이벤트에 대하여 발생 가능한 에러 시작 위치들을 획득하는 과정;
    상기 발생 가능한 에러 시작 위치들 각각에서 상기 코드워드의 비트 패턴들에 대하여 에러 이벤트와의 신뢰치들을 검출하는 과정; 및
    가장 큰 신뢰치를 가지는 에러 이벤트의 종류 및 에러 시작 위치를 선택하여 발생된 에러 이벤트를 정정하는 과정을 포함하는 포스트 비터비 에러 정정 방법.
  2. 제1항에 있어서,
    상기 에러 검출 코드는 순환 코드(cyclic code)에 근거하는 것임을 특징으로 하는 포스트 비터비 에러 정정 방법.
  3. 채널을 통하여 전송된 코드워드에서 발생한 에러를 상기 채널에서 발생할 수 있는 에러 이벤트의 상관 관계를 이용하여 정정하는 에러 정정 방법에 있어서,
    상기 코드워드에 에러 검출 코드를 적용하여 신드롬을 산출하는 과정;
    신드롬 값 및 비트 극성(polarity)을 기반으로 에러 이벤트에 대한 발생 가능한 에러 시작 위치들을 획득하는 과정;
    상기 발생 가능한 에러 시작 위치들에서의 상기 코드워드의 비트 패턴들에 대하여 상기 에러 이벤트와의 신뢰치들을 검출하는 과정; 및
    가장 큰 신뢰치를 가지는 에러 시작 위치를 참조하여 발생된 에러 이벤트를 정정하는 과정을 포함하는 포스트 비터비 에러 정정 방법.
  4. 제3항에 있어서, 상기 에러 이벤트에 대한 발생 가능한 에러 시작 위치들을 획득하는 과정은
    상기 신드롬 값을 기반으로 상기 에러 이벤트에 대한 에러 시작 위치들을 획득하는 과정; 및
    에러 이벤트 패턴 및 상기 에러 시작 위치들에서의 상기 코드워드의 비트 극성을 참조하여, 상기 에러 이벤트 패턴이 발생할 가능성이 없는 에러 시작 위치들을 제외시켜서 발생 가능한 에러 시작 위치들을 획득하는 과정을 포함하는 것을 특징으로 하는 포스트 비터비 에러 정정 방법.
  5. 제3항에 있어서, 상기 에러 검출 코드는 순환 코드(cyclic code)에 근거하는 것임을 특징으로 하는 포스트 비터비 에러 정정 방법.
  6. 채널을 통하여 전송된 코드워드에서 발생한 에러를 상기 채널에서 발생할 수 있는 에러 이벤트들과의 상관 관계를 이용하여 정정하는 에러 정정 방법이 기록된 컴퓨터로 읽어들일 수 있는 기록 매체에 있어서, 상기 방법은
    상기 코드워드에 에러 검출 코드를 적용하여 신드롬을 산출하는 과정;
    신드롬 값이 0이 아니라면, 신드롬 값을 기반으로 각각의 에러 이벤트에 대하여 에러 시작 위치들을 획득하는 과정;
    에러 이벤트 패턴 및 상기 에러 시작 위치들에서의 상기 코드워드의 비트 극성을 참조하여, 상기 에러 이벤트 패턴이 발생할 가능성이 없는 에러 시작 위치들을 제외시켜서 각각의 에러 이벤트에 대하여 발생 가능한 에러 시작 위치들을 획득하는 과정;
    상기 발생 가능한 에러 시작 위치들에서의 상기 코드워드의 비트 패턴들에 대하여 에러 이벤트와의 신뢰치들을 검출하는 과정; 및
    가장 큰 신뢰치를 가지는 에러 이벤트의 종류(에러 종류) 및 에러 시작 위치를 선택하여 발생된 에러 이벤트를 정정하는 과정을 포함하는 것을 특징으로 하는 기록 매체.
  7. 제6항에 있어서, 상기 에러 검출 코드는 순환 코드(cyclic code)에 근거하는 것임을 특징으로 하는 기록 매체.
  8. 채널을 통하여 전송된 코드워드에서 발생한 에러를 상기 채널에서 발생할 수 있는 에러 이벤트의 상관 관계를 이용하여 정정하는 에러 정정 방법을 수행하는 프로그램을 기록한 컴퓨터로 읽어들일 수 있는 기록 매체에 있어서, 상기 방법은
    상기 코드워드에 에러 검출 코드를 적용하여 신드롬을 산출하는 과정;
    신드롬 값을 기반으로 에러 이벤트에 대한 발생 가능한 에러 시작 위치들을 획득하는 과정;
    상기 발생 가능한 에러 시작 위치들에서의 상기 코드워드의 비트 패턴들에 대하여 상기 에러 이벤트와의 신뢰치들을 검출하는 과정; 및
    가장 큰 신뢰치를 가지는 에러 시작 위치를 참조하여 상기 에러를 보정하는 과정을 포함하는 것을 특징으로 하는 기록 매체.
  9. 제8항에 있어서, 상기 에러 이벤트에 대한 발생 가능한 에러 시작 위치들을 획득하는 과정은
    상기 신드롬 값을 기반으로 상기 에러 이벤트에 대한 에러 시작 위치들을 획득하는 과정; 및
    에러 이벤트 패턴 및 상기 발생 가능한 에러 시작 위치들에서의 상기 코드워드의 비트 극성을 참조하여, 상기 에러 이벤트 패턴이 발생할 가능성이 없는 에러 시작 위치들을 제외시켜서 발생 가능한 에러 시작 위치들을 획득하는 과정을 포함하는 것을 특징으로 하는 기록 매체.
  10. 제8항에 있어서, 상기 에러 검출 코드는 순환 코드(cyclic code)에 근거하는 것임을 특징으로 하는 기록 매체.
  11. 채널을 통하여 전송된 코드워드에서 발생한 에러를 상기 채널에서 발생할 수 있는 에러 이벤트들과의 상관 관계를 이용하여 정정하는 포스트 비터비 처리기에 있어서,
    상기 전송된 코드워드를 비터비 복호하여 비터비 복호된 코드워드를 출력하는 최대 유사 복호기;
    상기 최대 유사 복호기에서 출력되는 비터비 복호된 코드워드에 대하여 에러검출 코드를 적용하여 신드롬을 산출하는 에러 검출 코드 디코더;
    신드롬 값에 기반하여 각각의 에러 이벤트에 대해 발생 가능한 에러 위치들을 생성하는 에러 위치 생성부;
    복수의 에러 이벤트 매치 필터들을 구비하며 상기 에러 및 상기 에러 이벤트들을 참조하여 상기 발생 가능한 에러 위치들에 대한 신뢰치들을 산출하는 에러 이벤트 매치 필터 뱅크;
    상기 에러 이벤트 매치 필터 뱅크에서 산출된 신뢰치들 중에서 가장 큰 신뢰치를 선택하고 이에 상응하는 에러 이벤트의 종류(에러 종류) 및 에러 시작 위치를 출력하는 선택기; 및
    상기 선택기에서 출력되는 에러 종류 및 에러 시작 위치를 참조하여 상기 비터비 복호된 코드워드에 대하여 에러 이벤트 정정을 수행하는 에러 이벤트 정정기를 포함하는 포스트 비터비 처리기.
  12. 제11항에 있어서, 상기 에러 위치 생성부는
    상기 신드롬 값을 참조하여 각각의 에러 이벤트에 대하여 에러 시작 위치들을 획득하고, 에러 이벤트 패턴 및 상기 에러 시작 위치들에서의 상기 코드워드의 비트 패턴을 참조하여 상기 에러 이벤트 패턴이 발생할 가능성이 없는 에러 시작 위치들을 제외시켜서 발생 가능한 에러 시작 위치들을 생성하는 것을 특징으로 하는 포스트 비터비 처리기.
  13. 제11항에 있어서, 상기 에러 검출 코드는 순환 코드(cyclic code)에 근거하는 것임을 특징으로 하는 포스트 비터비 처리기.
KR1020070041585A 2006-11-14 2007-04-27 포스트 비터비 에러 정정 방법, 이에 적합한 기록 매체그리고 이에 적합한 장치 KR100909963B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/598,806 US7890841B2 (en) 2006-11-14 2006-11-14 Post-viterbi error correction method and apparatus
US11/598,806 2006-11-14

Publications (2)

Publication Number Publication Date
KR20080043680A KR20080043680A (ko) 2008-05-19
KR100909963B1 true KR100909963B1 (ko) 2009-07-29

Family

ID=39370607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041585A KR100909963B1 (ko) 2006-11-14 2007-04-27 포스트 비터비 에러 정정 방법, 이에 적합한 기록 매체그리고 이에 적합한 장치

Country Status (4)

Country Link
US (1) US7890841B2 (ko)
JP (1) JP5196420B2 (ko)
KR (1) KR100909963B1 (ko)
CN (1) CN101227192B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8108759B2 (en) * 2006-12-14 2012-01-31 Regents Of The University Of Minnesota Error detection and correction using error pattern correcting codes
KR101583165B1 (ko) * 2011-08-24 2016-01-06 미쓰비시덴키 가부시키가이샤 오류 정정 복호 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039252A (ko) * 1997-11-11 1999-06-05 윤종용 이레이저 정정방법 및 그 장치
KR100207492B1 (ko) * 1996-08-21 1999-07-15 윤종용 에러 정정 검사 방법 및 장치
JP2002111511A (ja) * 2000-09-26 2002-04-12 New Japan Radio Co Ltd 誤り訂正方法及び装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833679A (en) * 1987-08-31 1989-05-23 International Business Machines Corporation Method and apparatus with improved error correction and error information availability
US4849975A (en) * 1987-11-10 1989-07-18 International Business Machines Corporation Error correction method and apparatus
JPH04315332A (ja) * 1991-04-15 1992-11-06 Hitachi Ltd 誤り訂正装置
US5521945A (en) * 1995-06-30 1996-05-28 Quantum Corporation Reduced complexity EPR4 post-processor for sampled data detection
US5926490A (en) * 1997-05-23 1999-07-20 Cirrus Logic, Inc. Sampled amplitude read channel employing a remod/demod sequence detector guided by an error syndrome
US5961658A (en) * 1997-05-23 1999-10-05 Cirrus Logic, Inc. PR4 equalization and an EPR4 remod/demod sequence detector in a sampled amplitude read channel
US6052248A (en) * 1998-01-30 2000-04-18 Cirrus Logic, Inc. Parity channel code for enhancing the operation of a remod/demod sequence detector in a d=1 sampled amplitude read channel
US6185173B1 (en) * 1998-07-31 2001-02-06 Cirrus Logic, Inc. Sampled amplitude read channel employing a trellis sequence detector matched to a channel code constraint and a post processor for correcting errors in the detected binary sequence using the signal samples and an error syndrome
US6185175B1 (en) * 1998-12-02 2001-02-06 Cirrus Logic, Inc. Sampled amplitude read channel employing noise whitening in a remod/demod sequence detector
US6732328B1 (en) * 1999-07-12 2004-05-04 Maxtor Corporation Two stage detector having viterbi detector matched to a channel and post processor matched to a channel code
US6427220B1 (en) * 1999-11-04 2002-07-30 Marvell International, Ltd. Method and apparatus for prml detection incorporating a cyclic code
US6530060B1 (en) * 2000-02-08 2003-03-04 Cirrus Logic, Inc. Sampled amplitude read channel employing a post processor with a boundary error compensator which compensates for boundary error events in a split-field data sector
US6516443B1 (en) * 2000-02-08 2003-02-04 Cirrus Logic, Incorporated Error detection convolution code and post processor for correcting dominant error events of a trellis sequence detector in a sampled amplitude read channel for disk storage systems
US6694477B1 (en) * 2000-09-28 2004-02-17 Western Digital Technologies, Inc. Communication channel employing an ECC decoder enhanced by likely error events of a trellis sequence detector
US6543023B2 (en) * 2001-02-05 2003-04-01 Agere Systems Inc. Parity-check coding for efficient processing of decoder error events in data storage, communication and other systems
EP1300955A1 (en) * 2001-10-03 2003-04-09 STMicroelectronics S.r.l. A process for decoding signals, system and computer program product therefor
US6823487B1 (en) * 2001-11-15 2004-11-23 Lsi Logic Corporation Method and apparatus for enhancing correction power of reverse order error correction codes
JP4681415B2 (ja) * 2004-10-05 2011-05-11 リージェンツ オブ ザ ユニバーシティ オブ ミネソタ エラーイベント検出方法およびエラーイベント検出装置
US7454690B1 (en) * 2004-10-27 2008-11-18 Marvell International Ltd. Architecture and control of reed-solomon list decoding
KR100688534B1 (ko) * 2005-01-26 2007-03-02 삼성전자주식회사 변조 코드의 부호화 및 복호화방법 및 장치
US7644338B2 (en) * 2005-09-13 2010-01-05 Samsung Electronics Co., Ltd. Method of detecting and correcting a prescribed set of error events based on error detecting code
US7620879B2 (en) * 2005-09-13 2009-11-17 Samsung Electronics Co., Ltd. Method of detecting occurrence of error event in data and apparatus for the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100207492B1 (ko) * 1996-08-21 1999-07-15 윤종용 에러 정정 검사 방법 및 장치
KR19990039252A (ko) * 1997-11-11 1999-06-05 윤종용 이레이저 정정방법 및 그 장치
JP2002111511A (ja) * 2000-09-26 2002-04-12 New Japan Radio Co Ltd 誤り訂正方法及び装置

Also Published As

Publication number Publication date
CN101227192B (zh) 2013-07-31
JP5196420B2 (ja) 2013-05-15
CN101227192A (zh) 2008-07-23
KR20080043680A (ko) 2008-05-19
JP2008123670A (ja) 2008-05-29
US7890841B2 (en) 2011-02-15
US20080115035A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
JP5127189B2 (ja) エラー検出コードに基づくエラーの検出と訂正方法、及びそれに適した装置
US9397698B1 (en) Methods and apparatus for error recovery in memory systems employing iterative codes
US8423873B2 (en) Decoding techniques for correcting errors using soft information
KR101337736B1 (ko) 에러 정정 성능 조정 시스템, 디스크 드라이브 테스트 방법 및 디스크 드라이브 테스트 시스템
EP1931034A2 (en) Error correction method and apparatus for predetermined error patterns
US20120284588A1 (en) Architecture and control of reed-solomon error-correction decoding
US20070061687A1 (en) Soft decoding method and apparatus, error correction method and apparatus, and soft output method and apparatus
KR100734307B1 (ko) 포스트 비터비 에러 정정 방법 및 이에 적합한 장치
JP2002008325A (ja) 情報記録再生方法およびこれを用いた情報記録再生回路装置
US6823487B1 (en) Method and apparatus for enhancing correction power of reverse order error correction codes
US8910009B1 (en) Method and apparatus for enhancing error detection in data transmission
KR100909963B1 (ko) 포스트 비터비 에러 정정 방법, 이에 적합한 기록 매체그리고 이에 적합한 장치
US20030101410A1 (en) Method and apparatus for detecting and correcting errors in a magnetic recording channel of a mass storage system
JPH0799503B2 (ja) 符号化されたデータの誤り訂正方法
US20070079209A1 (en) Method of detecting occurrence of error event in data and apparatus for the same
US7827470B2 (en) Method of detecting error event in codeword reproduced by perpendicular magnetic recording medium and apparatus using the same
US6856660B1 (en) Signal processing method and apparatus and disk device using the method and apparatus
JP2010152960A (ja) エラー訂正回路及び記憶装置
KR100780958B1 (ko) 에러 검출 코드에 기반한 에러 검출 및 정정 방법 및 장치
JP3537722B2 (ja) 記録再生装置
US20060150065A1 (en) Data detection and decoding system and a method of detecting and decoding data
Demirkan et al. Multilevel Reed–Solomon codes for PMR channels
WO2010037644A2 (en) Method for encoding, method for decoding, and method for generating a parity check matrix
Lee et al. Advanced signal processing technique for storage systems
Motwani et al. Reduced-complexity soft-output Viterbi algorithm for channels characterized by dominant error events

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130708

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140709

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190523

Year of fee payment: 11