CN103733521A - 纠错解码装置 - Google Patents

纠错解码装置 Download PDF

Info

Publication number
CN103733521A
CN103733521A CN201280040174.XA CN201280040174A CN103733521A CN 103733521 A CN103733521 A CN 103733521A CN 201280040174 A CN201280040174 A CN 201280040174A CN 103733521 A CN103733521 A CN 103733521A
Authority
CN
China
Prior art keywords
error
bit
syndrome
error pattern
generating unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280040174.XA
Other languages
English (en)
Inventor
中村隆彦
松本涉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103733521A publication Critical patent/CN103733521A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/159—Remainder calculation, e.g. for encoding and syndrome calculation

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

包括：校验子生成部，将接收数据除以生成多项式而得到的余数多项式的系数作为校验子；信息比特错误模式生成单元，生成信息比特的所有错误模式；校验比特错误模式生成部，对于各信息比特的错误模式，根据校验子值计算校验比特的错误模式；以及纠错部，对于信息比特与校验比特的错误模式的权重为比阈值更小的码的组合，纠正已生成的错误模式。

Description

纠错解码装置
技术领域
本发明涉及一种纠正数字数据传送中的接收数据的符号错误并进行解码的纠错解码装置。
背景技术
在以往的纠错解码装置中，关于超过利用符号的最小距离而决定的可纠错比特数时的纠正，对于根据接收序列所计算的校验子，预先将可唯一地确定的错误模式（error pattern）存储于ROM（只读存储器），从而导出错误向量进行纠错（例如专利文献1）。
另外，对于进行超过利用符号的最小距离而决定的可纠错比特数时的纠正的其它方法的情况，根据从接收序列所计算的校验子进行硬判决解码的结果、以及利用似然信息进行软判决解码的结果，进行超过通过符号的最小距离而决定的可纠错比特数时的纠错（例如专利文献2）。
现有技术文献
专利文献
专利文献1：日本特开平4-88725号公报
专利文献2：日本特开平10-256919号公报
发明内容
发明所要解决的技术问题
在如以往的专利文献1所示的纠错解码装置中，对于校验子需要用于输出错误模式的ROM，在为了提高纠错能力而使用将纠错码的校验比特数取得较大的符号的情况下，存在如下问题：为了使校验子的比特宽度变大而ROM的容量变大。
本发明是为了解决上述技术问题而作出的，所以在校验比特长度大的情况下，不必使用存储器就能够进行超过通过符号的最小距离而决定的可纠错比特数时的纠正。
另外，在如以往的专利文献2所示的纠错解码装置中，需要根据接收状态来生成软判决信息的软判决生成电路和软判决解码装置，而有电路规模变大的问题。
本发明是为了解决上述技术问题而作出的，所以通过只进行硬判决信息的解码，就能够削减电路规模，并且进行超过通过符号的最小距离而决定的可纠错比特数时的纠正。
用于解决技术问题的技术方案
本发明的纠错解码装置，包括：校验子生成部，将接收数据除以生成多项式而得到的余数多项式的系数计算为校验子；信息比特错误模式生成单元，生成信息比特的所有错误模式；校验比特错误模式生成部，将校验比特部分全设为0，对于信息比特部分，进行在将来自所述信息比特错误模式生成部的各信息比特的错误模式作为接收序列时的校验子的生成，并且根据该校验子和来自校验子生成部的校验子计算校验比特的错误模式；以及纠错部，对于信息比特与校验比特的错误模式的权重为比预先决定的值更小的码的组合，纠正已生成的错误模式。
发明效果
根据本发明的纠错解码装置，由于对于信息比特部的所有错误模式，根据生成的校验子值生成校验比特部分的错误模式，在整体的错误比特数比预先决定的阈值更小的情况下进行纠错，因此具有如下效果：通过将阈值的值取为比通过符号的最小距离而决定的错误比特数更大的比特数，即使不具有从校验子直接输出错误模式的ROM也能够产生错误模式，通过将阈值的值取为比通过符号的最小距离而决定的可纠错比特数更大的值，能够提高纠错能力。
附图说明
图1为本发明的实施方式1的纠错解码装置的框图。
图2为本发明的实施方式2的纠错解码装置的框图。
图3为本发明的实施方式3的纠错解码装置的框图。
图4为利用本发明的纠错解码装置生成秘钥信息的秘钥生成装置的框图。
图5为利用本发明的纠错解码装置生成秘钥信息的另一秘钥生成装置的框图。
具体实施方式
实施方式1.
图1为示出本发明的实施方式1的纠错解码装置的框图。在图1中，1为对于n比特的接收字输入生成校验子的校验子生成部；2为用于保持n比特的己接收的数据的接收字保持部；3为对于k比特的信息比特的错误模式生成2k种的所有错误模式的信息比特错误模式生成部；4为根据由信息比特错误模式生成部3所生成的信息比特错误模式和由校验子生成部1所生成的校验子生成（n-k）比特的校验比特部的错误模式的校验比特错误模式生成部；5为根据由信息比特错误模式生成部3所生成的信息比特错误模式和由校验比特错误模式生成部4所生成的校验比特部的错误模式来对接收字整体的错误比特数进行计数的错误计数部。
6为将从错误计数部5所输出的错误比特数与预先决定的纠错阈值进行比较的比较部；7为对在比较部6成为作为比阈值更小的错误比特数的错误模式的组合个数进行计数的计数器；8为在比较部6中在错误比特数比阈值更小的状态下存储在计数器7的值为0时生成的错误模式的错误模式保持部；9为将错误模式保持部8所保持的错误模式加到保持在接收字保持部2的接收字而进行纠错的纠错部。另外，虚线所包围的100-1表示实施方式1中的错误向量计算部，包括上述的信息比特错误模式生成部3、校验比特错误模式生成部4、错误计数部5、比较部6、计数器7和错误模式保持部8。
接下来，对动作进行说明。在（n，k）循环码中，进行n比特的接收字输入，在校验子生成部1中，进行（n-k）比特的校验子的计算。关于校验子的计算，当用多项式表达n比特的接收序列并且以r（x）（r（x）为（n-1）次方）表示时，利用线性反馈移位寄存器计算将r（x）除以生成多项式g（x）（g（x）为（n-k）次方）时的余数多项式的系数，成为校验子。另外，n比特的接收字序列被存储于接收字保持部2。
接下来，由信息比特错误模式生成部3对于k比特的信息比特生成2k种的所有错误模式。
在校验比特错误模式生成部4中，首先，设为校验比特全都为0，将来自信息比特错误模式生成部3的各个信息比特的错误模式作为接收序列，进行校验子的生成。关于该校验子的计算，可以利用信息比特错误模式的组合逻辑电路来构成。此处，将根据信息比特错误模式所生成的校验子与利用校验子生成部1所计算的校验子相加，生成校验比特的错误模式。
接下来，在错误计数部5中，对于由信息比特错误模式生成部3所生成的信息比特的错误模式和由校验比特错误模式生成部4所生成的校验比特的错误模式，对其值是1的比特数、即错误比特数e进行计算（计数）。在比较部6中，将由错误计数部5所计数的错误比特数e和预先决定的纠正比特阈值u进行比较，在错误比特数e的值为纠正比特阈值u以下时，使计数器7向上计数。另外，在错误比特数e的值为纠正比特阈值u以下且在对计数器7的值进行增量之前的值为0时，将错误模式保持于错误模式保持部8。在错误比特数e的值为纠正比特阈值u以下且对计数器7的值进行增量之前的值为0以外时，将保持于错误模式保持部8的错误的值清除。
在纠错部9中，对于所有的信息比特序列的错误模式，在进行了上述的处理后，将存储于错误模式保持部8的错误模式加到保持于接收字保持部2的接收字序列，输出解码结果。
在上述的实施方式中，只对于错误比特数e的值成为纠正比特阈值u以下的组合为1种的情况进行纠错，但是也可以在上述的组合为2组以上的情况下，将最初检测的错误模式进行解码。
在上述实施方式中，由于对于信息比特的所有错误模式，根据已生成的校验子值生成校验比特部分的错误模式，在整体的错误比特数比预定决定的阈值更小的情况下进行纠错，所以具有如下效果：通过将阈值的值取为比通过符号的最小距离而决定的错误比特数更大的比特数，即使没有直接根据校验子输出错误模式的ROM，也能够产生错误模式，通过将阈值的值取为比通过符号的最小距离而决定的可纠错比特数更大的值，能够提高纠错能力。
实施方式2.
图2为示出本发明的实施方式2的纠错解码装置的框图。在图中，10为在1接收字的纠错操作的一系列的操作中，保持最小的错误比特数的值的错误比特数保持部；11为将由比较部6所输出的错误比特数与存储于错误比特数保持部10的值进行比较的第2比较部。其它符号为与实施方式1相同的内容。另外，虚线所包围的100-2表示实施方式2的错误向量计算部，包括信息比特错误模式生成部3、校验比特错误模式生成部4、错误计数部5、比较部6、错误模式保持部8、错误比特数保持部10和第2比较部11。
接下来，对动作进行说明。在校验子生成部1中，根据接收字生成校验子，根据由信息比特错误模式生成部3所生成的信息比特的错误模式和来自校验子生成部1的校验子，由校验比特错误模式生成部4生成校验比特的错误模式，对于信息比特的错误模式和校验比特的错误模式，利用错误计数部5对其值是1的比特数、即错误比特数e进行计算（计数）。在比较部6中，直到将由错误计数部5所计数的错误比特数e与预先决定的纠正比特阈值u进行比较之前，都进行与实施方式1相同的动作。
在比较部6中，在错误比特数e的值为纠正比特阈值u以下时，由第2比较部11进行该错误比特数e与保持于错误比特数保持部10的最小错误比特数emin的比较。最小错误比特数emin最初保持符号长n。在错误比特数e比最小错误比特数emin更小时，将错误比特数e保持于错误比特数保持部10，并且将利用信息比特错误模式生成部3和校验比特错误模式生成部4所生成的错误模式保持于错误模式保持部8。
在错误比特数e与最小错误比特数emin为相同值的情况下，清除错误模式保持部8的值。在错误比特数e为比最小错误比特数emin更大的值的情况下，将错误模式保持部8和错误比特数保持部10的值维持原状而不进行更新。
在纠错部9中，对于所有的信息比特序列的错误模式，在进行上述的处理后，将存储于错误模式保持部8的错误模式加到保持于接收字保持部2的接收字序列，输出解码结果。
在上述实施方式中，虽然在最小错误比特数emin的值为相同的错误模式有2个的情况下不进行纠正，但是也可以选择1个错误模式进行解码。
在上述实施方式中，由于对于信息比特部的所有错误模式，根据已生成的校验子值生成校验比特部分的错误模式，并且在整体的错误比特数比预先决定的阈值更小，且其中错误比特数最少的符号只有1种的情况下进行纠错，因此具有如下效果：出现即使对于在实施方式1中出现多个解码结果的候选的情况也能够进行解码的情况，能够提升纠错能力。
实施方式3.
图3为示出本发明的实施方式3的纠错解码装置的框图。在图中，12为解码结果存储器，对于能够预先检测错误的m个块，存储由纠错部9进行纠错、已解码的m个符号量的多个解码结果；13为解码结果选择部，对于存储于解码结果存储器12的m个符号量的解码结果，针对所有的组合进行错误校验，并且选择没有错误的组合。其它符号为相当于与实施方式1相同符号的内容。
另外，虚线所包围的100-3表示实施方式3的错误向量计算部，包括信息比特错误模式生成部3、校验比特错误模式生成部4、错误计数部5、比较部6和错误模式保持部8。
接下来，对动作进行说明。
在校验子生成部1中，根据接收字生成校验子，并且根据由信息比特错误模式生成部3所生成的信息比特的错误模式和来自校验子生成部1的校验子，由校验比特错误模式生成部4生成校验比特的错误模式，对于信息比特的错误模式和校验比特的错误模式，利用错误计数部5对其值是1的比特数、即错误比特数e进行计算（计数）。在比较部6中，直到将利用错误计数部5所计数出的错误比特数e与预先决定的纠正比特阈值u进行比较之前，进行与实施方式1或者实施方式2相同的动作。根据比较部6的比较结果在错误比特数e的值为纠正比特阈值u以下时，将信息比特的错误模式和校验比特的错误模式保持于错误模式保持部8。
在纠错部9中，对于所有的信息比特序列的错误模式，在进行上述处理后，将存储于错误模式保持部8的错误模式加到保持于接收字保持部2的所有接收字序列，输出1个或多个解码结果，并且存储于解码结果存储器12。
对于能够预先检错的m个块进行上述操作，并且将m个符号的解码结果全部保持于解码结果存储器12。在解码结果选择部13中，对于存储于解码结果存储器12的m个符号的解码结果，针对各符号选择1个解码结果，进行检错，并且将没有检测出错误的组合作为最终的解码结果进行输出。
在上述的实施方式中，虽然在实施方式1和实施方式2中，在当进行纠错的结果是输出多个候选的情况下进行检错，但是通过输出多个获得的解码结果，并且选择其中没有检测出错误的组合来输出，从而能够纠正在实施方式1或实施方式2中没被纠正的结果，因而具有解码性能进一步提高的效果。
实施方式4.
图4作为利用本发明的纠错解码装置的例子，为示出根据基于例如电路的延迟特性或毛刺的信号形状等设备固有信息而生成秘钥信息的秘钥生成装置的框图，就设备固有信息而言，由于温度变化或电压变动等成为易于产生错误的状态。
在图4中，14为公开信息存储部，将根据第1次读出的设备固有信息所生成的校验子作为公开信息进行存储；15为加法部，将存储于公开信息存储部14的公开信息和根据第2次以后读出的设备固有信息所生成的校验子相加；100为错误向量计算部，相当于实施方式1至实施方式3的100-1至100-3。16为秘钥生成部，根据从纠错部9所输出的m个码字的解码结果生成秘钥。其它符号为相当于与实施方式1相同符号的内容。
接下来，对动作进行说明。首先，读出（n·m）比特的设备固有信息，并且依照每n比特进行分割，在校验子生成部1中，分别计算校验子，并且将计算的结果作为公开信息存储于公开信息存储部14。在将公开信息存储于公开信息存储部14后，为了生成秘钥，再次读出（n·m）比特的设备固有信息，并且在校验子生成部1中进行校验子的计算。另外，读出的设备固有数据存储于接收字保持部2。
接下来，在加法部15中，进行存储于公开信息存储部14的第1次的校验子信息、和根据第2次读出的设备固有信息由校验子生成部1所生成的校验子的相加。接下来，将由加法部15相加的值作为校验子，在错误向量计算部100中，生成m组n比特的错误向量。另外，错误向量计算部100相当于在实施方式1、2、3中所记载的错误向量计算部100-1、100-2、100-3。由错误向量计算部100所生成的错误向量信息在纠错部9与保持于接收字保持部2的内容相加而被纠正解码，在秘钥生成部16中进行设备固有的秘钥信息的生成。
在上述实施方式中，可以根据在读出时频繁发生错误的状态的设备固有信息生成该设备固有的秘钥信息，并且为了提高纠错能力，可以削减生成秘钥信息所耗费的时间。
实施方式5.
图5为示出与图4所示的实施方式4不同的实施方式的根据设备固有信息生成秘钥信息的秘钥生成装置的框图。对于设备固有信息而言，由于温度变化或电压变动等而成为易于产生错误的状态的情况与实施方式4相同。
在图5中，17为生成利用随机数所产生的码字信息的随机数码字生成部；18为将利用随机数码字生成部17所生成的码字信息加到第1次读出的设备固有信息的第2加法部；19为将由第2加法部18相加的结果作为公开信息进行存储的公开信息存储部；20为将公开信息、和第2次以后生成的设备固有信息相加的加法部。其它符号为与实施方式4相同的内容。
接下来，对动作进行说明。首先，读出（n·m）比特的设备固有信息。接下来，在随机数码字生成部17中对于m个符号随机生成码字，在第2加法部18中与读出的设备固有信息相加，存储于公开信息存储部19。在将公开信息存储于公开信息存储部19后，为了生成秘钥再次读出（n·m）比特的设备固有信息，利用加法部20与公开信息进行相加。将其结果输入到校验子生成部1进行校验子的计算。另外，将读出的设备固有信息存储于接收字保持部2。接下来，对于由校验子生成部1所生成的校验子，在错误向量计算部100中，生成m组n比特的错误向量。错误向量计算部100所生成的错误向量信息在错误计数部9中与保持于接收字保持部2的内容相加而被纠正解码，在秘钥生成部16中进行设备固有的秘钥信息的生成。
对于上述实施方式，也可以根据在读出时频繁发生错误的状态的设备固有信息生成该设备固有的秘钥信息，并且为了提升纠错能力，可以削减生成秘钥信息所耗费的时间。
产业上的可利用性
本发明可以适用于在数字数据传送的接收侧，纠正接收数据的符号错误并进行解码的装置、进行设备固有的秘钥信息生成的纠错装置。

Claims (3)

1.一种纠错解码装置，其特征在于，包括：
校验子生成部，将接收数据除以生成多项式而得到的余数多项式的系数计算为校验子；
信息比特错误模式生成单元，生成信息比特的所有错误模式；
校验比特错误模式生成部，将来自该信息比特错误模式生成部的各信息比特的错误模式作为接收序列，进行校验子的生成，并且根据该校验子和来自校验子生成部的校验子，计算校验比特的错误模式；以及
纠错部，对于信息比特与校验比特的错误模式的权重为比预先决定的值更小的码的组合，纠正已生成的错误模式。
2.一种纠错解码装置，其特征在于，包括：
校验子生成部，将接收数据除以生成多项式而得到的余数多项式的系数计算为校验子；
信息比特错误模式生成单元，生成信息比特的所有错误模式；
校验比特错误模式生成部，将校验比特部分设为0，将来自该信息比特错误模式生成部的各信息比特的错误模式作为接收序列，进行校验子的生成，并且根据该校验子和来自校验子生成部的校验子，计算校验比特的错误模式；以及
纠错部，生成信息比特与校验比特的错误模式的权重为比预先决定的值更小的码的组合的错误模式，在所述错误模式有多个的情况下，选择纠错比特数最小的错误模式，纠正被选择的错误模式。
3.一种纠错解码装置，其特征在于，包括：
校验子生成部，将接收数据除以生成多项式而得到的余数多项式的系数计算为校验子；
信息比特错误模式生成单元，生成信息比特的所有错误模式；
校验比特错误模式生成部，将校验比特部分设为0，将来自该信息比特错误模式生成部的各信息比特的错误模式作为接收序列，进行校验子的生成，并且根据该校验子和来自校验子生成部的校验子，计算校验比特的错误模式；
纠错部，生成信息比特与校验比特的错误模式的权重为比预先决定的值更小的码的组合的错误模式，针对这些错误模式全部进行纠正；
解码结果存储器，保持纠错部进行了纠正的所有结果；以及
解码结果选择部，对于多个接收字的解码结果进行检错处理，将没有检测到错误的解码结果的组合作为最终的解码结果进行输出。
CN201280040174.XA 2011-08-24 2012-06-26 纠错解码装置 Pending CN103733521A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011182585 2011-08-24
JP2011-182585 2011-08-24
PCT/JP2012/066231 WO2013027483A1 (ja) 2011-08-24 2012-06-26 誤り訂正復号装置

Publications (1)

Publication Number Publication Date
CN103733521A true CN103733521A (zh) 2014-04-16

Family

ID=47746238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280040174.XA Pending CN103733521A (zh) 2011-08-24 2012-06-26 纠错解码装置

Country Status (7)

Country Link
US (1) US20140136931A1 (zh)
JP (1) JP5602312B2 (zh)
KR (1) KR101583165B1 (zh)
CN (1) CN103733521A (zh)
DE (1) DE112012003493T5 (zh)
TW (1) TWI466450B (zh)
WO (1) WO2013027483A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685979B2 (en) * 2015-05-22 2017-06-20 Texas Instruments Incorporated Circuitry and method for generating cyclic redundancy check signatures
US11750223B2 (en) * 2018-03-28 2023-09-05 Maxlinear, Inc. Low-power block code forward error correction decoder
WO2020237377A1 (en) * 2019-05-27 2020-12-03 École De Technologie Supérieure Methods and systems for bit error determination and correction
US11722152B1 (en) 2020-11-25 2023-08-08 Astera Labs, Inc. Capacity-expanding memory control component
US12061793B1 (en) * 2020-11-25 2024-08-13 Astera Labs, Inc. Capacity-expanding memory control component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030023930A1 (en) * 2001-06-14 2003-01-30 Eiji Fujiwara Burst error pattern generation method, and burst and byte error detection and correction apparatus
CN1656693A (zh) * 2002-04-01 2005-08-17 英特尔公司 迭代硬输入前向纠错的方法
US20080163033A1 (en) * 2006-12-29 2008-07-03 Samsung Electronics Co., Ltd. Error correction circuit and method for reducing miscorrection probability and semiconductor memory device including the circuit
US20100100797A1 (en) * 2008-10-16 2010-04-22 Genesys Logic, Inc. Dual mode error correction code (ecc) apparatus for flash memory and method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937831A (en) * 1986-03-05 1990-06-26 Canon Kabushiki Kaisha Data processing apparatus for a camera
JPH0488725A (ja) * 1990-07-31 1992-03-23 Yamaha Corp Ｂｃｈ符号訂正器
US5457702A (en) * 1993-11-05 1995-10-10 The United States Of America As Represented By The Secretary Of The Navy Check bit code circuit for simultaneous single bit error correction and burst error detection
JP2691973B2 (ja) * 1994-10-20 1997-12-17 博一 岡野 単一誤り訂正および多重誤り検出ｂｃｈ符号の復号装置
US6374384B1 (en) * 1996-06-27 2002-04-16 Matsushita Electric Industrial Co., Ltd. Reed Solomon error correcting circuit and method and device for Euclidean mutual division
US5961658A (en) * 1997-05-23 1999-10-05 Cirrus Logic, Inc. PR4 equalization and an EPR4 remod/demod sequence detector in a sampled amplitude read channel
US6119186A (en) * 1997-05-30 2000-09-12 Texas Instruments Incorporated Computer system with environmental manager for detecting and responding to changing environmental conditions
JP2000132412A (ja) * 1998-10-26 2000-05-12 Mitsubishi Electric Corp Ｂｃｈ符号の誤り訂正装置及び誤り訂正方法
US6532565B1 (en) * 1999-11-15 2003-03-11 Hewlett-Packard Company Burst error and additional random bit error correction in a memory
US7051264B2 (en) * 2001-11-14 2006-05-23 Monolithic System Technology, Inc. Error correcting memory and method of operating same
JP2005025827A (ja) * 2003-06-30 2005-01-27 Toshiba Corp 半導体集積回路装置およびそのエラー検知訂正方法
JP2005086683A (ja) * 2003-09-10 2005-03-31 Fanuc Ltd 誤り復号回路、データバス制御方法、及びデータバスシステム
JP4950886B2 (ja) * 2005-07-15 2012-06-13 パナソニック株式会社 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法
JP4619931B2 (ja) * 2005-11-22 2011-01-26 株式会社東芝 復号装置、記憶装置および復号方法
US7949927B2 (en) * 2006-11-14 2011-05-24 Samsung Electronics Co., Ltd. Error correction method and apparatus for predetermined error patterns
US7890841B2 (en) * 2006-11-14 2011-02-15 Samsung Electronics Co., Ltd. Post-viterbi error correction method and apparatus
US8276047B2 (en) * 2008-11-13 2012-09-25 Vitesse Semiconductor Corporation Continuously interleaved error correction
JP5134569B2 (ja) * 2009-02-23 2013-01-30 ラピスセミコンダクタ株式会社 メモリ装置
KR101800445B1 (ko) * 2011-05-09 2017-12-21 삼성전자주식회사 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030023930A1 (en) * 2001-06-14 2003-01-30 Eiji Fujiwara Burst error pattern generation method, and burst and byte error detection and correction apparatus
CN1656693A (zh) * 2002-04-01 2005-08-17 英特尔公司 迭代硬输入前向纠错的方法
US20080163033A1 (en) * 2006-12-29 2008-07-03 Samsung Electronics Co., Ltd. Error correction circuit and method for reducing miscorrection probability and semiconductor memory device including the circuit
US20100100797A1 (en) * 2008-10-16 2010-04-22 Genesys Logic, Inc. Dual mode error correction code (ecc) apparatus for flash memory and method thereof

Also Published As

Publication number Publication date
KR20140031980A (ko) 2014-03-13
US20140136931A1 (en) 2014-05-15
JP5602312B2 (ja) 2014-10-08
JPWO2013027483A1 (ja) 2015-03-19
WO2013027483A1 (ja) 2013-02-28
TWI466450B (zh) 2014-12-21
KR101583165B1 (ko) 2016-01-06
TW201328198A (zh) 2013-07-01
DE112012003493T5 (de) 2014-05-08

Similar Documents

Publication Publication Date Title
US7447970B2 (en) Soft-decision decoding using selective bit flipping
JP5127189B2 (ja) エラー検出コードに基づくエラーの検出と訂正方法、及びそれに適した装置
JP3234130B2 (ja) 誤り訂正符号復号化方法およびこの方法を用いる回路
KR100881192B1 (ko) 에러 패턴 검출 방법, 에러 정정 장치, 및 데이터 부호화 방법
US8127216B2 (en) Reduced state soft output processing
US7392461B2 (en) Decoding for algebraic geometric code associated with a fiber product
JPH08149018A (ja) エラー訂正装置
CN103733521A (zh) 纠错解码装置
CN101405944B (zh) 一种ldpc码的纠删译码方法及系统
CN106708654A (zh) 一种用于NANDflash的BCH纠错码的电路结构
CN106506011B (zh) 电力线工频通信编码纠错方法
CN101060341B (zh) 后维特比纠错装置及其相关方法
CN102545914B (zh) Bch编译码方法及装置
CN101697490B (zh) 一种应用在基于理德-所罗门码的ecc模块上的解码方法
JP2008118327A (ja) ビタビ復号方法
CN107565981A (zh) 一种基于fpga的rs编译码器实现方法
JP4286274B2 (ja) 誤り訂正装置
RU2485683C1 (ru) Устройство декодирования с мягкими решениями для двухступенчатого каскадного кода
US8762818B1 (en) System and methods for performing decoding error detection in a storage device
CN103346805A (zh) 一种长bch码的译码系统及方法
US7308190B2 (en) Device for decoding disc read signal and method thereof
RU2611235C1 (ru) Способ обнаружения и исправления стираний при приеме дискретной информации
RU2428801C1 (ru) Устройство кодовой цикловой синхронизации с мягкими решениями
CN101227192B (zh) 后维特比纠错方法和装置
JP3492559B2 (ja) 誤り訂正符号化装置、方法及び媒体、並びに誤り訂正符号復号装置、方法及び媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140416