JPH08149018A - エラー訂正装置 - Google Patents

エラー訂正装置

Info

Publication number
JPH08149018A
JPH08149018A JP7041941A JP4194195A JPH08149018A JP H08149018 A JPH08149018 A JP H08149018A JP 7041941 A JP7041941 A JP 7041941A JP 4194195 A JP4194195 A JP 4194195A JP H08149018 A JPH08149018 A JP H08149018A
Authority
JP
Japan
Prior art keywords
error
code
correction
decoding
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7041941A
Other languages
English (en)
Other versions
JP3328093B2 (ja
Inventor
Toru Inoue
井上  徹
Takeshi Onishi
健 大西
Yoshiyuki Inoue
禎之 井上
Mitsuru Matsui
充 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP04194195A priority Critical patent/JP3328093B2/ja
Priority to US08/501,322 priority patent/US5712861A/en
Publication of JPH08149018A publication Critical patent/JPH08149018A/ja
Application granted granted Critical
Publication of JP3328093B2 publication Critical patent/JP3328093B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 【目的】 復号器が訂正した訂正シンボルパターンが確
率的に生起しにくいエラーパターンであることを検出し
て、それを消失として復号に利用する。 【構成】 復号器が求めたエラーパターンのシンボル内
のビットパターンを蓄積するメモリ(22)を有して、
そのビットパターンがC1復号で求めた誤りパターンの
少なくとも1つとアドレス、パターン共に一致したなら
ば訂正を実行し、一致しないならば誤訂正が起こってい
ると判断して消失フラグを付加し、C2復号で消失訂正
を行う。更にC2復号では入力される消失個数がC2の
最大消失訂正個数(d2−1)を越えた時は、メモリ
(22)に最小個数(通常は1)を残して、メモリ(2
2)に蓄えられていたパターンで訂正を行い、消失の数
を(d2−1)以下にしてC2復号での訂正を実行す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、ディジタル情報を伝
送する通信路、あるいは記録する媒体において生じる誤
りを訂正するエラー訂正装置に関する。
【0002】
【従来の技術】従来のエラー訂正方式に、リードソロモ
ン符号(以下、RS符号と略記する。)などのパリティ
符号を検査符号として、二重に符号化された積符号によ
って情報の誤りを訂正し、或いは検査する技術があっ
た。例えば、今井秀樹、矢代光彦「2重符号化RS符号
の復号法とその誤り率」(信学論、83/9,VOL.J66-A,no.
9.,pp.828-835、昭58−論404[A−97])によ
れば、RS符号を第1の符号による符号化(以下、C1
符号化という。)と、第2の符号による符号化(以下、
2 符号化という。)により二重に符号化して、積符号
などの二重符号として伝送し、C1復号時の情報をC2
復号時に消失として利用することができ、これによって
2 符号の持っている誤り訂正能力を2倍まで拡大でき
る。このエラー訂正技術は、積符号以外に、例えばCD
プレーヤ等に用いられているCIRC符号等にも適用可
能である。
【0003】たとえば、C2 符号の最小距離をd2 とす
るとき、C1 復号が終了した段階で、s個のC1 復号語
が訂正できない誤りを検出したことによって消失とさ
れ、e個のC1 復号語が復号誤りとして検出されない誤
り(以下、誤訂正という。)となった場合に、 2e+s<d2 (1) なる不等式が成立する範囲で、C2 復号器はe個の誤り
とs個の消失を訂正することができる。
【0004】また、特開昭62−272727号公報に
は、従来の復号器のハードウェアが開示されている。こ
の公報には、最小距離17の1シンボル8ビットのRS
符号により、8個までの誤りを訂正する場合が記載され
ている。
【0005】次に、従来のユークリッド復号器の一例を
図37乃至図43に基づいて説明する。図37は、従来
の誤り訂正装置に用いられるユークリッド復号器を示す
ブロック図である。同図において、40はプログラム
部、50は算術演算部、80はガロア演算部である。図
38には、図37のプログラム部40の詳細を示す。ま
た図39には、算術演算部50の詳細を、図40には、
ガロア演算部80の詳細を示している。以下では、最小
距離17のGF(28)上のRS符号を用いて復号する
動作を説明する。
【0006】図38において、41はジャンプアドレス
設定回路であり、ジャンプ先のアドレスを設定する。4
2はプログラムカウンタであり、例えば0番地から10
23番地までを取ることができ、ジャンプ命令による割
り込みが可能である。43はプログラムROMであり、
実行制御プログラムが搭載されている。44は命令を記
憶する命令ラッチ回路である。
【0007】図39および図40において、55、56
はカウンタであり、例えば0から31までの数値を取る
アップ/ダウンカウンタである。57、58はアドレス
データ用のラッチ回路であり、アドレスは例えばインデ
ックス方式をとる。59、60はアドレス用加算器であ
り、例えば6ビット構成とする。61、62はカウンタ
55、56の状態フラグF3,F4を記憶するフラグレ
ジスタ、63は算術演算ユニット(ALU)である。6
4はレジスタファイルであり、例えば5ビット×6ワー
ドの容量を持ち、AD1,AD2,AD3 ,AD4 ,AD
4 をそのアドレスとする。65は次数ラッチ回路であ
り、ここに特定のフラグが立ったときはレジスタファイ
ル64にデータを書き込む。66はセレクタであり、レ
ジスタファイル64に入力するデータ線(Ca,A,
P,Cb)を選択する。67、68はレジスタであり、
算術演算ユニット63に入力するデータ線(R,A,
P)を選択してラッチする。51、52は算術演算ユニ
ット63の出力フラグF6,F7を記憶するフラグレジ
スタである。ここでAは算術演算ユニット63のデータ
を、Pはプリセットデータを、Caはカウンタ55の数
値を、Cbはカウンタ56の数値を、Rはレジスタファ
イル64の数値をそれぞれ選択するデータ線であること
を示す。
【0008】81および82はRAMであり、これらは
ともにワーキングRAMとして使用されている。84、
85、86はフラグレジスタであり、演算中かどうかを
示すフラグ(St)、バスからの読み込み要求フラグ
(EXR)、バスへのデータ出力要求フラグ(EXW)
をそれぞれ記憶するものである。制御系のシーケンスコ
ントローラは図からは省かれているが、その状態フラグ
F1を記憶する汎用の受信フラグレジスタ87、状態フ
ラグF2を記憶する汎用の出力フラグレジスタ88は図
示されている。
【0009】89はガロア演算ユニット(GLU)であ
り、90はその演算プロセッサである。演算プロセッサ
90では、ガロア体(GF)上での演算X+Z,X/
Y,X・Y+Z,X2・Y+Zなどを行う。91は逆元
ROMであり、ガロア体の除算に用いられる。逆元RO
M91は、本実施例では256バイトである。92、9
3、94はレジスタであり、ガロア演算ユニット89に
入力するデータ線(P,A,B)より選択してラッチす
る。ここでPはプリセットデータを選択する端子であ
り、AおよびBはRAM81、82を選択する端子であ
る。また、95、96はセレクタであり、外部からのデ
ータ、例えばシンドローム、チエン(Chien)サーチ回路
からのデータを入力するための入力端子I、ガロア演算
ユニット89の演算結果を入力する場合の端子Vを備え
ている。97はバスへの出力データ線(V,A,B,
R)のセレクタ、99はガロア演算ユニット89からの
状態フラグF5を記憶するフラグレジスタである。
【0010】まずシンドローム多項式S(z)の係数デ
ータをRAM81へ入力し、同時にS(z)の最大次数
を求める。レジスタ92、93、94をクリアする。シ
ンドローム計算によって求めたシンドロームデータをT
3端子よりS(z)の係数としてレジスタ94へ入力す
る。ガロア演算ユニット89はS(z)の係数を調べ
る。係数S15,S14,…S0が0の場合を除きフラ
グレジスタ99にF5=“1”を出力する。レジスタフ
ァイル64のアドレスAD2にz16の最高次数1が入
る。レジスタファイル64のAD1には最初のフラグF
5=“1”により次数ラッチ回路65が働き、S(z)
の最高次数が入る。係数S15,S14,…S0をラッ
チしてRAM81へ入力する。この時レジスタファイル
64のAD1にはカウンタ55の値が入る。カウンタ5
5はRAM81のアドレスを示すと同時に、そこには次
に説明するように、S(z)の次数が入る。
【0011】例えばシンドローム多項式S(z)の係数
データS15,S14,…S0の入力により、最初に非
零のデータが入った時フラグF5が“1”になり、端子
T5を通してレジスタファイル64への書き込み禁止命
令が次数ラッチ回路65から入力され、シンドローム多
項式の次数データは次数ラッチ回路65の書き込み禁止
命令が解除されるまでレジスタファイル64のAD1
に保存される。
【0012】これをさらに詳しく説明しよう。ガロア演
算ユニット89の端子G0からの演算出力は、セレクタ
95、96の端子Vを介してRAM81または82に記
憶される。カウンタ55、56の数値はガロア演算ユニ
ット89より出力されるシンドローム多項式S(z)の
次数と一致する。この多項式演算は高次から始めるもの
とする。ガロア演算ユニット89から次数ラッチ回路6
5に状態フラグF5が入力されると、レジスタファイル
64のAD1にカウンタの数値を演算ステップ毎にラッ
チする。ガロア演算ユニット89が最初に零でない数
値、即ち演算結果の多項式の最大次数の係数を出力した
とき、フラグF5が“0”から“1”に変わる。従って
レジスタファイル64に多項式の最大次数としてその係
数が蓄積される。フラグF1が“1”の間、次数ラッチ
回路65はラッチ禁止命令をだし、それ以後カウンタの
数値をラッチさせない。演算終了時には多項式の最大次
数がレジスタファイル64に保存される。
【0013】このようにしてシンドローム多項式S
(z)の次数がラッチされ、レジスタファイル64に入
力される。演算終了時にはガロア演算ユニット89の出
力の多項式の最大次数がレジスタファイル64のアドレ
ス1に保持されているので、シンドローム多項式の各係
数は次の次数ラッチ回路65の命令が解除されるまで保
持される。
【0014】図41は、ユークリッド復号を実行するフ
ローチャートである。図42および図43には、図39
および図40のRAM81、82およびレジスタファイ
ル64の内容を時間経過の順に、(a),(b),
(c),…(j)として示している。
【0015】次に、図41のフローチャート、図42お
よび図43のRAM81,82とレジスタファイル64
の状態図により、受信データに含まれる誤りと消失を訂
正するための復号アルゴリズムを説明する。
【0016】レジスタ94には、除算を実行するために
16の最大次数の係数“1”が入る。次にレジスタ93
にS(z)の最大次数の値(8から16のあいだの数
値)が入り、z16/S(z)=Q(z)の除算を実行す
る。
【0017】図42および図43では、RAMAはRA
M81の内容を、RAMBはRAM82の内容を、RF
64はレジスタファイル64の内容を示している。たと
えば、図42(a)は図41のフローチャートにおける
0 点での状態図である。すなわち、M2(z)にS
(z)が、U’1(z)に“1”が、それぞれRAM8
1の内容として入っている。レジスタファイル64のア
ドレス1、即ちAD1にはS(z)の次数がdeg M
2(z)として、アドレス2にはz16の次数“1”がdeg
1(z)として入っている。
【0018】まずQ(z)の次数を求める。アドレス2
のデータ(z16の次数)がレジスタ68へ、アドレス1
のデータ(S(z)の次数)がレジスタ67へ入り、算
術演算ユニット63で演算式{(レジスタ68の内容)
−(レジスタ67の内容)}を計算して、その結果をレ
ジスタファイル64のAD4 に入力する。次にQ(z)
を求めてS(z)と乗算し、その積をz16と減算する次
の式からその剰余R(z)を求める。 R(z)=z16−Q(z)・S(z) (2)
【0019】次に、剰余R(z)をRAM82へ入力す
ると同時にR(z)の次数チェックを行う。求めた演算
結果の次数はレジスタファイル64のアドレス2へ入力
される。すなわち、z16と入れ替わる。図42に示すよ
うにRAM81にはS(z)が残っている。図42
(b)は図41のフローチャートにおけるj点での状態
を示している。
【0020】次に、次式で定義されるU1(z)を求め
る。 U1(z)=Q(z)・U’1(z)+U2(z) (3)
【0021】これをガロア演算プロセッサ90で演算す
ると同時に、その次数をチェックする。初期値U
2(z)=0、U’1(z)=1だから、最初の演算では
Q(z)がU1(z)へ移るだけとなる。図42(b)
に示すようにレジスタファイル64のアドレス2にR
(z)の次数を入力する。同時に値が8(=t)未満か
どうか算術演算ユニット63で検査する。8未満ならル
ープを抜け出し誤り位置を求めるチエンサーチを行い、
誤り数値を計算して誤りの訂正を行う。8以上であれ
ば、RAM82とRAM81を逆にみてRAM81を被
除数M1(z)に、RAM82を除数M2(z)に見立て
て、次の除算に備える。
【0022】第1回の除算が終った時点で、図41のフ
ローチャートにおけるh点での状態は図42(c)に示
すようになる。その後に、2度目の除算(2nd Div.)を
行う。最初の除算と同じことを繰り返して、図42
(d)のように新しい剰余R(z)を求めRAM81に
新しいU1(z)が入る。RAM82の内容は変化しな
い。同様にしてR(z)の次数判定を行い、8未満なら
ループを抜け出す。同図(e)では、8以上の場合に再
びRAM81が除数M2(z)を示し、RAM82が被
除数M1(z)を示しており、さらに演算が続けられ
る。このようにして、図43(f)に示すように偶数回
目のステップでRAM81には除算前に被除数M
1(z)が入り、RAM82には除数M2(z)が入る。
また、図43(h)に示すように奇数回目のステップで
はRAM81に除数M2(z)が、RAM82に被除数
1(z)が入る。
【0023】演算が終了したときにはU1(z)はσ
(z)になって、R(z)はη(z)となっている。こ
こで、σ(z)は位置多項式、η(z)は数値多項式で
ある。U1(z)は、式(3)に示すQ(z)U1’・
(z)+U2(z)であるから、{(U1’(z)の次
数)+(Q(z)の次数)}よりU1(z)の次数を求
める。U2(z)はU1(z)より必ず次数が低いから、
Q(z)とU1’(z)の次数の和がU1(z)の次数と
なる。これら次数の演算は多項式演算と並列に行われ
る。レジスタファイル64のアドレスAD3 には位置多
項式σ(z)の最高次数が入っている。図43(j)に
示す最終ステップの状態は、R(z)の次数が8未満に
なったときが偶数ステップの場合を示している。もし奇
数ステップが最終ステップとなった時には、RAM81
とRAM82の内容を入れ換える。すなわち、次のチエ
ンサーチに備えて常にη(z)、σ(z)がRAM81
に入っているように演算するのである。
【0024】このようにして求めた位置多項式σ(z)
と数値多項式η(z)は、次式に示すように、 σ(z)=U1(z)=K・σ0(z) (4) η(z)=R(z)=K・η0(z) (5) となる。ここでσ0(z)、η0(z)は最高次の係数を
1に正規化した式である。即ちσ0(z)、η0(z)を
求める前段階から直接誤り位置および誤り数値を得る。 σ(z)=K・σ0(z) =K・Π(z−α1)(z−α2)…(z−αt) (6)
【0025】次にσ(z)の形式微分σ’(z)を行
う。これはσ(z)の奇数次の項より構成される。 ei=η(αi)/σ’(αi) (7) より誤り数値eiを求め誤り位置αiを位置iに変換して
誤りを訂正する。
【0026】また、従来誤りと消失を訂正する復号アル
ゴリズムとして、杉山康雄、笠原正雄、平沢茂一、滑川
敏彦“誤りと消失を訂正する復号アルゴリズム”、アイ
トリープリー、インフォーメーション理論(Y.SUGIYAM
A,M.KASAHARA,S.HIRASAWA andT.NAMEKAWA,”An Erasure
s-and-Errors decoding Algorithm for Goppa Codes",
IEEE Trans. on Inform. Theory, pp.238-241, March,
1976)があった。以下にそれを説明しよう。
【0027】ゴッパ(Goppa)多項式g(z)をも
つGF(q)上の符号を考える。i番目の受信信号が消
失である時、そのi番目の受信語riに0を割り当て
る。そのとき、 εi=ri−ai=−ai (8) を消失数値と呼ぶ。i番目の受信信号が消失でなくGF
(q)の元であれば、そのまま受信語のi番目riに割
り当てられる。その時、 ei=ri−ai≠0 (9) であれば、i番目の受信信号に誤りが発生しているとい
い、eiを誤り数値と呼ぶ。このときシンドローム多項
式S(z)は、次の式で与えられる。
【0028】
【数1】
【0029】誤りが発生している位置iの集合をEe,
消失が発生している位置の集合をEεとすると、誤り位
置多項式σe(z)、誤り数値多項式ηe(z)および
φe(z)、消失位置多項式σε(z)、消失数値多項
式ηε(z)およびφε(z)は、
【0030】
【数2】
【0031】で与えられる。式(10)から既知の多項
式S(z),σε(z)と未知の多項式σe(z),η
e(z),φe(z),ηε(z),φε(z)との間
に次式の関係が成り立つ。
【0032】
【数3】
【0033】σe(z),ηe(z),ηε(z)が既
知であると、誤り位置iはσe(z)に対してチエンサ
ーチを適用して得られる。また、誤り数値eiと消失数
値εiは、
【0034】
【数4】
【0035】によって与えられる。ここで、σe’
(z),σε’(z)は多項式σe(z),σε(z)
に対してzに関してそれぞれ形式微分を施した多項式で
ある。誤りと消失を訂正する復号は、式(17)を解く
ことで与えられる。式(17)を基本方程式と呼ぶ。
【0036】3つの多項式σ(z),η(z),φ
(z)を定義する。 σ(z)=σe(z)σε(z) (20) η(z)=ηe(z)σε(z)+ηε(z)σe(z) (21) φ(z)=φe(z)σε(z)+φε(z)σe(z) (22)
【0037】σ(z)を誤り−消失位置多項式、η
(z),φ(z)を誤り−消失数値多項式と呼ぶ。この
とき上記基本方程式(17)は、 η(z)=σ(z)S(z)+φ(z)g(z) (23) と書き表すことができる。消失位置多項式σε(z)は
既知であるので、 Sε(z)=σε(z)S(z)−φε(z)g(z) (24) deg Sε(z)<deg g=d−1 (25) を満足する多項式Sε(z)とφε(z)とを計算する
ことができる。このSε(z)を修正シンドローム多項
式と呼ぶ。
【0038】従って式(23)は、 η(z) (26) =σe(z)Sε(z)+[σe(z)φε(z)+φ(z)]g(z) (27) と表わされる。この式(27)を、消失と誤りを訂正す
るユークリッド復号法における修正基本方程式と呼ぶ。
各多項式の次数は、 deg σe(z)=Ne≦t−(NR /2) (28) deg η≦Ne+NR −1<t+NR /2 (29) deg(σe・φε+φ)=deg(Sε・σε)−deg g ≦Ne−1<t−NR /2 (30) gcd(σe,σe・φε+φ)=1 (31) なる関係を満足する。但し、Neは誤りの個数、NR
消失の個数である。
【0039】定理1:修正基本方程式(27)を満足す
る多項式の組{η(z)、σe(z)、σe(z)・φ
ε(z)+φ(z)}は唯一存在する。 定理2:修正シンドローム多項式Sε(z)の次数が消
失の個数NR より小さいならば、かつその時に限り、誤
りの個数Neは0である。 定理3:g(z)とSε(z)の最大公約数(gcd)
をpε(z)とする。そのときpε(z)の次数は、 deg pε(z)<t+NR /2 (32) を満足する。
【0040】C1 復号の結果を消失として、C2 復号に
用いることを考えよう。ユークリッド復号で消失と誤り
を訂正することも可能である。GF(24)上の(1
2,8,5)RS(リードソロモン)符号を考える。原
始多項式は、 g(z)=z4+z+1 (33) とする。
【0041】ガロア体の元とバイナリベクトルの対応表
は、次の表1で与えられる。
【0042】
【表1】
【0043】符号語をv=(100α0000α120α
11α9)とし、受信語を r=(100α9000000
α11α9)とする。ガロア体のアドレスを (address)
=(αー11αー10αー9αー8αー7αー6αー5αー4αー3αー2αー1
α0)とすると、誤りは位置α8に、誤りパターンは元
α3で起こっており、また消失は消失位置αー3に、その
誤りパターンはα12で起こっている。消失位置多項式
は、 σε(z)=z+αー3=z+α12 (34) シンドロームS(z)は、 S(z)=α63+α42+α7z+α12 (35) で与えられるから、 Sε(z)=S(z)σε(z) =α73+α142+α6z+α9 (36) で与えられ、deg Sε(z)=3、(d−1)/2+N
R /2=2.5となるから、NR >deg Sε(z)の関
係を満足しない。したがって、消失のみ復号(Erasures
only decoding)は適用できない。
【0044】また、 (d−1)/2+NR /2≦deg Sε(z) (37) の関係は満足しているので、ユークリッドの互除法によ
ってまず誤り位置多項式σe(z)を求める。ゴッパ多
項式zd-1=z4とSε(z)の間でユークリッドの互除
法を行うと一回目の除算で、 z4=(α8z+1)Sε(z)+α3z+α9 (38) となり、deg r1=1、deg r0=3より、繰り返し回数
k=1でストップする。商q1(z)=α8z+1と剰余
1=α3z+α9を得る。 U1(z)=q1(z)=α8(z+α-8) (39)
【0045】したがって、 σe(z)=z+α-8=z+α7 (40) となる。 η(z)=r1=(α3z+α9)αー8=α10z+α (41) 誤りの位置はαー8となる。 σ(z)=σeσε=(z+α7)(z+α12) (42) だから、 σ’(z)=α7+α12=α2 (43) となり、
【0046】
【数5】
【0047】となるから符号語vは、 v=r+e+ε =(100α0000α120α11α9) (46) となって正しいデータが復元できる。
【0048】このアルゴリズムは、図41の復号フロー
チャートと図42、図43の状態図とによって示される
アルゴリズムを少し修正するだけで実現可能である。
【0049】なお、この消失を訂正するユークリッド復
号器の復号アルゴリズムは、後に図23、図24、図2
5のフローチャートによって説明している。図26、図
27には、消失を訂正するユークリッド復号器における
RAMA、RAMBのデータの動きを示している。
【0050】図44は、従来の積符号の復号パフォーマ
ンス図である。従来の積符号形式の誤り訂正符号の復号
では、上記C1 符号を用いて誤りを訂正し、上記C1
号では訂正しきれない誤りが検出された場合は誤り検出
フラグを該当符号語に付加する。これを、C1 復号とい
う。このC1 復号が終了すると、上記C2 符号を用い
て、上記C1 復号時に検出された誤り検出フラグの付加
されたデータは消失として、上記C1 符号による見逃し
誤りの誤り訂正と同時に上記消失を訂正する。これを、
2 復号という。以上の動作により、C1 復号、および
2 復号を単独で順に行うよりも、よりよい復号パフォ
ーマンスを得ていた。
【0051】
【発明が解決しようとする課題】上述のようにC1 復号
で訂正しきれない誤りが検出された場合に、誤り検出フ
ラグを立てC2 復号で消失訂正を行わせると、通信路ま
たは媒体がシンボル誤り率の悪い系であるとき、上記2
重に符号化された1誤り訂正ブロック内のいたるところ
フラグが立つことになる。そこで、本願の発明者の一人
である大西健は、C2 符号による消失訂正能力以上に上
記誤り検出フラグが検出された場合、上記フラグを無視
して消失訂正を行わず、誤り率がある程度よくなったと
ころで消失訂正を行う発明(特開昭60−218926
号公報)を出願している。この発明によれば、シンボル
誤り率の悪いところでは消失訂正を行わず、誤り率があ
る程度よいところで消失訂正を行わせて、復号器におけ
る誤り訂正能力を向上させることができる。
【0052】ところがフラグ数がC2 符号の訂正能力範
囲内である(d2−1)以下(ここで、d2はC2 符号
の最小距離)になると、消失訂正を行うことから(d2
−1)個のフラグがあり、且つ誤って訂正した見逃し誤
りが存在するとC2 復号で誤訂正を引き起こす。このよ
うな理由により、図44の円Aによって示すような、誤
訂正が急増する誤り率の領域が現れ、復号誤り率がさほ
ど小さくならないという課題があった。
【0053】たとえば、ディジタルVTRの誤り制御の
ための符号構成として、後に図3において示すフォーマ
ットが考えられる。C1 符号の情報シンボル部に1バイ
ト分だけ誤り検査符号を設け、C1 復号で誤訂正された
1 符号語を確実に消失としてC2 復号時に転送して消
失訂正を行えば、C2 復号でより信頼性のある復号がで
きることになる。従来、ここには例えばバイト単位のパ
リティ符号が用いられてきた。
【0054】しかし多くの場合、C1 符号の検査部を構
成する検査シンボルは、C1 符号の最小距離をdとする
時、生成多項式G(X)=(X+α0 )(X+α1 )…
(X+αd-2 )に基づいて作られているので、シンドロ
ームS0,S1,…Sd-2のうちS0は、
【0055】
【数6】
【0056】で与えられる。ここでベクトルrは受信語
(受信ベクトル)、eは誤り語(誤りベクトル)であ
る。すなわち、シンドロームS0 は誤りベクトルeのバ
イト単位の単純加算を示すことになる。このことはパリ
ティ符号Cpがもし単純加算のパリティで構成された場
合、CpのシンドロームSpは、
【0057】
【数7】
【0058】で与えられる。したがって、もし情報部分
に限定して誤りが生起した場合には両者のパターンは一
致してしまい、C1 符号の誤訂正を検出することはでき
ないという問題点もあった。
【0059】すなわち、パリティのシンドロームを他の
根、例えばα1,…,αd-2に基づいて作っても、同様に
該当するシンドロームと両者のパターンは一致してしま
い、誤り検出ができない。
【0060】また、従来の誤り訂正の方式によって誤り
と消失を効率よく訂正できたとしても、その訂正が正し
く行われたかどうかをチェックする機能はない。すなわ
ち誤訂正が起こっている時でも、それをチェックできな
いという問題があった。
【0061】本発明は上記のような問題点を解消するた
めになされたもので、パリティ符号CpによりC1 符号
語が誤った訂正を行った場合に生じる誤訂正を確実に検
出して、復号パフォーマンスを改善し、且つ誤り訂正の
ための除算回路等のハードウェア量を最小にすることが
できるエラー訂正装置を得ることをを目的とする。
【0062】また本発明は、パリティ符号によりC1
号語による誤訂正を確実に検出するとともに、符号化時
に高速動作が可能なエラー訂正装置を得ることを目的と
する。
【0063】さらに本発明は、復号器が訂正パターンを
求めたとき、その誤りパターンが確率的に生起しにくい
パターンであるかないかをチェックし、そのことにより
誤訂正を行った可能性の高い時は該当符号語を誤り検出
としてデータの補正などの次善の策に委ねることによっ
て、信頼性の高いエラー訂正装置を得ることを目的とす
る。
【0064】本発明の別の目的は、積符号の場合に復号
で求めた誤りパターンより誤訂正が生起したと判断され
たときには、該当符号語を消失とし、C2 複号で消失と
誤りをより確実に訂正できるエラー訂正装置を得ること
である。
【0065】
【課題を解決するための手段】本発明の請求項1に記載
のエラー訂正装置は、bビット1シンボル単位で符号化
されたガロア体GF(2b )上のRS(リードソロモ
ン)符号に生じたエラーを検査シンボルによって訂正す
るエラー訂正装置において、前記ガロア体の元α0,
α1,…,αd-2 (dは符号の最小距離)を根とする生
成多項式により符号化されたk個のC1 符号語のうち、
(k−1)個を情報シンボル、1シンボルを前記ガロア
体の元α0,α1,…,αd-2以外を根とする生成多項式
によるパリティ符号として構成したものである。
【0066】本発明の請求項2に記載のエラー訂正装置
は、前記検査シンボルが、GF(2b )上の最小距離2
のRS符号であることを特徴とする。
【0067】本発明の請求項3に記載のエラー訂正装置
は、前記検査シンボルが、α-1 を根とする生成多項式
によるパリティ符号であることを特徴とする。
【0068】本発明の請求項4に記載のエラー訂正装置
は、前記RS符号が、b=8なるパラメータを有するこ
とを特徴とする。
【0069】本発明の請求項5に記載のエラー訂正装置
は、前記ガロア体の元αを生成する原始多項式g(X)
として、g(X)=X8 +X4 +X3 +X2 +1を用い
たことを特徴とする。
【0070】本発明の請求項6に記載のエラー訂正装置
は、前記検査シンボルが、2次元構造をもつ符号に符号
化されており、その生成多項式がG1(X)=(X+α
0)(X+α1 )…(X+αd-2)(dはC1 符号の最小
距離)なるC1 符号語と、前記C1 符号語と交差する方
向のC2 符号語と、前記C1 符号語の情報記号のうちk
個を符号長としてGp(X)=(X+α-1)なる生成多
項式により符号化された第3の符号(Cp符号語)とか
ら構成されている。
【0071】本発明の請求項7に記載のエラー訂正装置
は、前記検査シンボルをC1 符号語で訂正したのち、前
記Cp符号語で復号してC1 符号の誤訂正を検出し、C
2 符号語の復号時に消失訂正を行うことを特徴とする。
【0072】本発明の請求項8に記載のエラー訂正装置
は、前記検査シンボルが積符号であることを特徴とす
る。
【0073】本発明の請求項9に記載のエラー訂正装置
は、前記C1 符号語、C2 符号語およびCp符号語が、
それぞれ8ビット1シンボルのRS符号であって、これ
らRS符号の原始多項式は、g(X)=X8 +X4 +X
3 +X2 +1であることを特徴とする。
【0074】本発明の請求項10に記載のエラー訂正装
置は、前記Cp符号語による誤り検出結果に基づいて前
記C1 符号語の見逃し誤り数を検出しカウントする見逃
し誤りカウント手段と、前記C2 符号語による復号時に
前記カウント手段より出力される見逃し誤り数に基づい
てC2 符号語の復号アルゴリズムを切り換える切換え制
御手段とを有する。
【0075】本発明の請求項11に記載のエラー訂正装
置は、前記C1 符号語が、連続する(d−1)個のガロ
ア体の元αj,αj+1,…,αj+d-2 (但し、jは任意の
整数)を根に持つ生成多項式で符号化されており、前記
パリティ符号が、前記C1 符号語の先頭部分に配置され
た検査シンボルであることを特徴とする。
【0076】本発明の請求項12に記載のエラー訂正装
置は、前記検査シンボルを除いた情報部分を符号化した
1 検査部C1Bと、前記パリティ符号をC1 符号化した
1検査部C1Pとを合成したC1 検査部C1Tによって符
号化された符号語を復号してC1 符号語の誤訂正を検出
し、C2 符号語の復号時に消失訂正を行うことを特徴と
する。
【0077】本発明の請求項13に記載のエラー訂正装
置は、bビット1シンボル単位で符号化されたガロア体
GF(2b )上のRS符号に生じたエラーを検査シンボ
ルによって訂正するエラー訂正装置において、1シンボ
ル中の“1”のビット数の分布を2項分布とみなして符
号の訂正を行った後のシンボル(訂正シンボル)につい
て誤訂正ビットしきい値を設定する設定手段と、前記訂
正シンボルのビット重み(1シンボル中の“1”のビッ
トの数)が、前記誤訂正ビットしきい値を越えているか
否かにより前記訂正シンボルの誤訂正を判定する判定手
段とを有している。
【0078】本発明の請求項14に記載のエラー訂正装
置は、2重符号化された符号のうち、C1 符号の復号時
の情報をC2 符号の復号時に用いて消失誤り訂正を行う
ことを特徴とする。
【0079】本発明の請求項15に記載のエラー訂正装
置は、前記2重符号化された符号が積符号であることを
特徴とする。
【0080】本発明の請求項16に記載のエラー訂正装
置は、C1 符号の訂正能力をt1とし、C1 復号器によ
ってta個(taはta≦t1なる整数)までの誤りを
訂正するとき、前記設定手段では、q個(qは1≦q≦
taなる整数)の訂正シンボルについて誤訂正ビットし
きい値L1 (1≦L1 ≦m,但し、mはシンボルのビッ
ト数)を設定し、前記判定手段では、C1 符号の訂正を
行った後の訂正シンボルのビット重みが前記誤訂正ビッ
トしきい値L1 を越えているときは誤訂正が起こってい
ると判断し、誤訂正と判定された訂正シンボルの該当す
る符号語を消失として、C2 復号時に消失と誤りを訂正
することを特徴とする。
【0081】本発明の請求項17に記載のエラー訂正装
置は、前記C1 復号器がta(1≦ta≦t1)個の誤
りを訂正したとき、その訂正シンボルのビット重みが前
記誤訂正ビットしきい値L1 を越えているときはta個
誤り発生確率に基づいて該当C1 符号語の信頼度情報を
演算する演算手段を有し、前記C1 符号語の信頼度の順
序付けを行って、順序づけされたシンボル{βi}(βi
∈GF(q)、qはq=2m なる正整数)を信頼度の
低い(悪い)順に順序付けて選び出して、C2復号時に
その信頼度の低いものから(d−1)個の消失を訂正す
ることを特徴とする。
【0082】本発明の請求項18に記載のエラー訂正装
置は、前記C1 符号語の信頼度の順序付けを行って、順
序づけされたシンボル{βi}(βi ∈GF(q)、q
はq=2m なる正整数)を信頼度の低い(悪い)順に順
序を付けて選び出して、C2復号時の最初の復号ステッ
プとしては誤りのみ復号を行い、次に最も信頼度の低い
シンボルNR 個(NR は正の整数)について消失訂正
し、順次、次に信頼度の低いシンボルを消失に加えてN
R =NR +B(Bは正の整数)として消失数NRを増加
させて、誤りを訂正して復号し、順次訂正が完了するま
で消失数を増加させて、(d−1)個の消失あるいは誤
りを訂正することを特徴とする。
【0083】本発明の請求項19に記載のエラー訂正装
置は、前記設定手段では、q個(qは1≦q≦taなる
整数)の訂正シンボルについて誤訂正ビットしきい値L
2 (1≦L2 ≦m,但し、mはシンボルのビット数)を
設定し、前記判定手段では、C2 符号の訂正を行った後
の訂正シンボルのビット重みが前記誤訂正ビットしきい
値L2 を越えているときは誤訂正が起こっていると判断
し、誤訂正と判定された訂正シンボルの該当するC2
号語を誤り検出とし、前後のデータより補正を行い、か
つデータを復号出力しないことを特徴とする。
【0084】本発明の請求項20に記載のエラー訂正装
置は、2重符号化された符号のうち、C1 符号復号時の
情報をC2 符号の復号時に用いて消失誤り訂正を行うエ
ラー訂正装置であって、前記判定手段では、C1 符号お
よびC2 符号の訂正を行った後の訂正シンボルのビット
重み(1シンボル中の“1”のビットの数)が、前記誤
訂正ビットしきい値を越えているか否かにより前記訂正
シンボルの誤訂正を判定し、C1 復号では第1の所定値
1 を越えたビット重みのシンボルが存在した時は該当
1 符号語を消失としてC2 復号において消失訂正を行
い、C2 復号で求めた訂正シンボルあるいは訂正消失シ
ンボルのビット重みがビット数で、ある第2の所定値L
2 を越えているときは、該当C2 符号語のデータを出力
せず誤り検出とし、前後のデータより補正するなどの次
善の策を施すことを特徴とする。
【0085】本発明の請求項21に記載のエラー訂正装
置は、C1 復号での訂正シンボルのビット重みにより誤
訂正と判断された訂正シンボルをその符号語内の位置と
ともに一時記録する記憶手段と、C2 復号での訂正シン
ボルのビット重みにより誤訂正と判断された訂正シンボ
ルのパターンと前記記憶手段に記録された訂正シンボル
のパターンとの一致をとる第2の判定手段とを有する。
【0086】本発明の請求項22に記載のエラー訂正装
置は、符号の訂正能力をt1、前記設定手段において誤
訂正ビットしきい値をL1 とするとき、訂正された誤り
パターンがL1 を越えており、かつ、その誤りパターン
の誤り位置のアドレスが特定シンボル数LB(LBは2
より大なる整数)だけ連続する場合に、符号全体の誤り
の数をt1個と比較する比較手段を有し、複数シンボル
で連続して誤りが生起しているかどうかを前記比較手段
で判断して、バースト誤りの訂正を実行することを特徴
とする。
【0087】本発明の請求項23に記載のエラー訂正装
置は、それぞれ最小距離d1,d2を有する検査シンボ
ルであるC1 符号とC2 符号とを連続して復号して、エ
ラーを訂正するエラー訂正装置において、前記C1 符号
の復号により検出したt個の誤りがt≧ xかつt≦t
1(但し、t1=[(d1−1)/2]、ここで、
[x]はxを越えない最大の整数を意味し、xは1から
[(d1−1)/2]までの整数)であるときは、その
訂正すべきシンボルのアドレスとその誤りパターンを記
録し、0<t<xであるときは、それらの誤りを訂正す
るとともに記録しない第2の記憶手段と、前記C2 符号
の復号により求められた誤りパターンを前記第2の記憶
手段の誤りパターンと比較する第2の比較手段とを有
し、前記第2の記憶手段に蓄えられた誤りパターンとそ
のアドレスのいずれかひとつがC2 復号により求められ
た誤りパターンと一致したとき、あるいは前記第2の記
憶手段に誤りパターンが一つも記録されてないときは、
正しい訂正ができたと判断して復号を完了し、前記第2
の記憶手段に蓄えられた誤りパターンと一致しない誤り
パターンがひとつでもC2 復号により求められたとき
は、誤訂正誤りが生起していると判断して、データを補
正を行うようにしたことを特徴とする。
【0088】本発明の請求項24に記載のエラー訂正装
置は、前記検査シンボルが積符号であることを特徴とす
る。
【0089】本発明の請求項25に記載のエラー訂正装
置は、前記C1 符号の誤りパターンの最大訂正個数をt
1=[(d1−1)/2]、前記C2 符号の誤りパター
ンの最大訂正個数をt2=[(d2−1)/2]とする
とき、前記第2の記憶手段が、少なくともt1×t2の
記憶容量を有している。
【0090】本発明の請求項26に記載のエラー訂正装
置は、前記C1 符号の復号により検出したt個の誤りが
t≧ xかつt≦t1であるとき、出力される符号語に
消失フラグを付加して、C2 符号の復号に際して消失お
よび誤りを訂正することを特徴とする。
【0091】本発明の請求項27に記載のエラー訂正装
置は、前記第2の記憶手段の記憶容量を(d2−1)×
t1としたことを特徴とする。
【0092】本発明の請求項28に記載のエラー訂正装
置は、前記C1 符号の復号により検出したt個の誤りに
2 個(s2 >d2−1)の消失が含まれている場合
に、前記第2の記憶手段は、(d2−1)×t1より大
きな記憶容量を有し、前記C2 符号の復号毎に少なくと
も1つのパターンはそのまま前記第2の記憶手段に残
し、かつ少なくともs2 −(d2−1)個のパターンに
基づいて誤り訂正を実行し、消失の数を減らすようにし
たことを特徴とする。
【0093】
【作用】本発明の請求項1に係るエラー訂正装置におい
ては、ガロア体GF(2b )上のRS符号のうち1シン
ボルを、ガロア体の元α0,α1,…,αd-2 以外を根と
する生成多項式を持つパリティ符号として構成したの
で、このパリティ符号をC1 符号のシンドロームに含ま
れない根で除算することにより、C1 符号に生じた誤訂
正を確実に検出することができる。
【0094】本発明の請求項2に係るエラー訂正装置に
おいては、ガロア体GF(2b )上の最小距離2のRS
符号のうち1シンボルを、ガロア体の元α0,α1,…,
αd-2 以外を根とする生成多項式を持つパリティ符号と
して構成したので、このパリティ符号をC1 符号のシン
ドロームに含まれない根で除算することにより、C1
号に生じた誤訂正を確実に検出することができる。
【0095】本発明の請求項3に係るエラー訂正装置に
おいては、ガロア体GF(2b )上の最小距離2のRS
符号において、Gp(X)=X+α-1なる生成多項式に
よるパリティ符号を構成しているので、C1 符号のシン
ドロームに含まれない根で除算することにより、C1
号に生じた誤訂正を確実に検出することができる。
【0096】本発明の請求項4に係るエラー訂正装置に
おいては、8ビット1シンボルのRS符号においてC1
符号に生じた誤訂正を確実に検出するうえで、8ビット
のパリティ符号を与える除算回路をレジスタ、ガロア体
上のα-1倍の乗算回路、およびパラレルの法2の加算器
で構成する場合に、特にフォーマットを8ビット1シン
ボルに統一でき、バイト構成のRS符号と共通のシンボ
ルで演算を行い、C1符号に生じた誤訂正を検出するた
めのハードウェアサイズをほぼ最適化することができ
る。
【0097】本発明の請求項5に係るエラー訂正装置に
おいては、ガロア体の元を発生する原始多項式に g(X)=X8 +X4 +X3 +X2 +1 を用いたので、α-1倍回路が3個のEXORゲートによ
って構成できる。
【0098】本発明の請求項6に係るエラー訂正装置に
おいては、G1(X)=(X+α0)(X+α1 )…
(X+αd-2)なる生成多項式をもつC1 符号で誤りを
訂正したのち、Gp(X)=(X+α-1)なる生成多項
式をもつパリティ符号でC1 符号の誤訂正を検出し、該
当するC1 符号語を消失としてC2符号に入力してC2
符号による消失訂正を行うことができるので、C2符号
による消失訂正を確実に実行して、復号パフォーマンス
を向上することができる。
【0099】本発明の請求項7に係るエラー訂正装置に
おいては、G1(X)=(X+α0)(X+α1 )…
(X+αd-2)なる生成多項式をもつC1 符号で誤りを
訂正したのち、Gp(X)=(X+α-1)なる生成多項
式をもつパリティ符号でC1 符号の誤訂正を検出し、該
当するC1 符号語を消失としてC2 符号に入力してC2
符号による消失訂正を行うことができるので、C2 符号
による消失訂正を確実に実行して、復号パフォーマンス
を向上することができる。
【0100】本発明の請求項8に係るエラー訂正装置に
おいては、G1(X)=(X+α0)(X+α1 )…
(X+αd-2)なる生成多項式をもつC1 符号で誤りを
訂正したのち、Gp(X)=(X+α-1)なる生成多項
式をもつパリティ符号でC1 符号の誤訂正を検出し、該
当するC1 符号語を消失としてC2 符号に入力してC2
符号による消失訂正を行うことができるので、C2 符号
による消失訂正を確実に実行して、復号パフォーマンス
を向上することができる。
【0101】本発明の請求項9に係るエラー訂正装置に
おいては、C1 符号語、C2 符号語、Cp符号語を全部
各8ビットが1シンボルであり、各符号を復号する際に
用いる演算を同一のガロア体上で行なうように原始多項
式がg(X)=X8 +X4 +X3 +X2 +1であるRS
符号で構成したので、乗算器、加算器、除算器等の演算
回路部を共通化することができ、ハードウェア規模の削
減が図れる。
【0102】本発明の請求項10に係るエラー訂正装置
においては、C1 符号による見逃し誤り数をCp符号語
による誤り検出結果に基づいて検出し、カウントされた
見逃し誤り数に基づきC2 符号の復号アルゴリズムを切
り換えて制御したので、C2符号による見逃し誤りを抑
えることができる。
【0103】本発明の請求項11に係るエラー訂正装置
においては、ガロア体の元αj,αj+1,…,αj+d-2
(但し、jは任意の整数)を根に持つ生成多項式で符号
化したC1 符号語において、そのkシンボルの情報のう
ち(k−1)シンボルを情報シンボルとし、1シンボル
を検査シンボルに符号化するGF(2b )上の最小距離
2のパリティ符号が、ガロア体の元αj,αj+1,…,α
j+d-2 以外の根を生成多項式の根にもつエラー訂正装置
であって、C1 符号語の先頭部分にパリティ符号の検査
シンボルを配置し、誤り訂正復号時にまず始め上記C1
符号語を用いて入力データの誤りを訂正、あるいは検出
した後に、上記パリティ符号により情報シンボルの誤り
の検出を更に行う。
【0104】本発明の請求項12に係るエラー訂正装置
は、上記C1 符号語の先頭部にパリティ検査部を、次に
情報シンボルを、それに続いてC1 検査シンボル部を配
置してC1 符号語が構成され、まず始めに先頭のパリテ
ィ検査シンボル部を除いた情報部を符号化したC1 検査
部C1Bおよびパリティ検査シンボル部を並列して計算す
る。次に、上記パリティ検査符号をC1 符号化した時の
パターンが予め記憶されているROM(リードオンリメ
モリ)等を参照することにより、上記パリティ検査符号
による上記C1 検査部C1Pを合成する。そして、C1
査部C1BおよびC1 検査部C1Pを合成して、C1 検査部
1Tを得る。次に、上記符号化して得られたC1 検査符
号とパリティ検査符号を復号して、エラーの訂正および
検出を行う。
【0105】本発明の請求項13に係るエラー訂正装置
においては、訂正シンボルについての誤訂正ビットしき
い値をしきい値とし、復号時に訂正される訂正シンボル
のパターンのビット重みが、このビットしきい値を越え
ているかどうか判断して、誤訂正を的確に検出するもの
である。
【0106】また、本発明の請求項14に係るエラー訂
正装置においては、積符号などの2重符号化を用いるシ
ステムでC1 符号の復号時に訂正された誤りパターンが
ビットしきい値を越えているかどうかを判断する作用が
あり、該当C1 符号語を消失としてC2 復号に効果的な
消失情報をもたらす。
【0107】また、本発明の請求項15に係るエラー訂
正装置においては、積符号などの2重符号化を用いるシ
ステムでC1 符号の復号時に訂正された誤りパターンが
ビットしきい値を越えているかどうかを判断する作用が
あり、該当C1 符号語を消失としてC2 復号に効果的な
消失情報をもたらす。
【0108】また、本発明の請求項16に係るエラー訂
正装置においては、C1 符号の訂正能力をt1とし、積
符号等においてC1 復号器の訂正個数taまでの誤りを
訂正する時、C1 符号の訂正を行った後の訂正シンボ
ルのビット重みが前記誤訂正ビットしきい値L1 (1≦
1 ≦m,但し、mはシンボルのビット数)を越えてい
るときは誤訂正が起こっていると判断し、誤訂正と判定
された訂正シンボルの該当する符号語を消失として、C
2 復号時に消失と誤りを訂正するようにしたので、効
果的な消失・誤り訂正をC2 復号で実行するものであ
る。
【0109】また、本発明の請求項17に係るエラー訂
正装置においては、積符号等の2重符号においてC1
ta以下の誤りを訂正した時でも、そのうちq個がビッ
トしきい値をこえていることを比較手段により検出した
時は、その誤りパターンの発生確率をもとにした該当C
1 符号語の信頼度を求め、C2 復号時に信頼度の低いも
のより(d−1)個までの適当な個数を消失として訂正
できるので、効果的にC2 復号で誤りと消失を訂正する
ものである。
【0110】また、本発明の請求項18に係るエラー訂
正装置においては、積符号等の2重符号においてC1
号でta以下の誤りを訂正した時でもそのうちq個がビ
ットしきい値をこえていることを比較手段により検出す
る作用がある。その誤りパターンの発生確率をもとにし
た該当C1 符号語の信頼度を求め、C2 復号時に、その
信頼度の低いシンボルを順次消失として最大(d−1)
回まで繰り返すので、効率よく誤りと消失を訂正するも
のである。
【0111】また、本発明の請求項19に係るエラー訂
正装置においては、積符号等の2重符号でC2 復号で求
めた誤りパターンのシンボルのビット重みが、シンボル
における2項分布の誤訂正ビットしきい値をしきい値と
しこのしきい値を越えているかどうか判断する。
【0112】また、本発明の請求項20に係るエラー訂
正装置においては、C1 復号でシンボルにおける2項分
布の誤訂正ビットしきい値をしきい値とし、このビット
重みを越えている訂正パターンは消失とする作用があ
り、C2 復号で消失訂正を行い、C2 復号で得られる訂
正パターンが、シンボルにおける2項分布の誤訂正ビッ
トしきい値をしきい値のビット重みを越えている時は補
正を行って、誤訂正を少なくする。
【0113】また、本発明の請求項21に係るエラー訂
正装置においては、C1 復号の訂正パターンのビット重
みが、シンボルにおける2項分布の誤訂正ビットしきい
値をしきい値とし、このしきい値を越えている時は訂正
せず、計算した誤りパターンをその符号語内の位置とと
もにメモリへ一時記録する作用があり、又、C2 復号で
はC2 復号で計算した誤りパターンでC1 が作ったメモ
リに記録してあった訂正パターンと一致をとる。
【0114】また、本発明の請求項22に係るエラー訂
正装置においては、復号器が訂正動作を行なう時の訂正
シンボルパターンのビット重みが、シンボルにおける2
項分布の誤訂正ビットしきい値を越えているかどうか調
べて、誤りを訂正する。さらに複数シンボル連続して誤
りが生起しているかどうか判断して、バースト誤りを訂
正する。
【0115】さらに、本発明の請求項23に係るエラー
訂正装置においては、メモリPxにC1 が求めた誤りパ
ターンとアドレスを格納してC2 復号時に求めた誤りパ
ターンとアドレスと一致するかどうかを確かめてエラー
を訂正するので、誤訂正を的確に検出して、確実に誤り
を訂正する。
【0116】さらに、本発明の請求項24に係るエラー
訂正装置においては、メモリPxにC1 が求めた誤りパ
ターンとアドレスを格納して、C2 復号時に求めた誤り
パターンとアドレスと一致するかどうかを確かめる作用
がある。
【0117】さらに、本発明の請求項25に係るエラー
訂正装置においては、C1 が求めた誤り訂正候補パター
ンを過不足無く格納して、C2 復号で求めた誤りパター
ンおよびアドレスと一致を確かめる作用がある。
【0118】さらに、本発明の請求項26に係るエラー
訂正装置においては、C1 復号時にメモリPxへ誤りパ
ターンを入力する際に、消失フラグを付加しているの
で、C1 復号で求めた誤訂正候補パターンを、C2 復号
で過不足無く消失訂正を実行する作用がある。また、C
2 復号で消失訂正する場合、過不足無くC2 符号の最大
訂正消失個数(d2−1)までは誤りを訂正できる。
【0119】さらに、本発明の請求項27に係るエラー
訂正装置においては、容量(d2−1)×t1のメモリ
Pxを備えているので、C1 復号でメモリPxへ誤りパ
ターンを入力する際に、C1 符号語は消失としてC2
号により訂正でき、C1 符号によって求めた誤訂正候補
パターンに基づいて、C2 復号で過不足無く消失訂正を
実行する作用がある。
【0120】さらに、本発明の請求項28に係るエラー
訂正装置においては、C2 復号器に(d2ー1)以上の
消失が入力されるとき、メモリPxに入力されている誤
りを少なくとも1つだけ残して、残りの誤りを訂正して
消失を減らし、C2 復号器入力側で(d2−1)以下に
してエラーを訂正できる作用がある。さらに、その訂正
パターンがメモリPxに残しておいた誤りパターンとア
ドレスに合致するかどうかを確認して、的確に誤訂正が
検出でき、信頼性を向上させることが出来る。
【0121】
【実施例】実施例1. 図1は、この発明の実施例1で使用されるパ
リティ発生回路の構成を示すブロック図である。図にお
いて、1は乗算回路、2は帰還形のレジスタ、3は2を
法とするb次のガロア体GF(2b)上で入力データ
(受信語r)と乗算回路1の乗算結果とを加算する加算
器である。乗算回路1では、入力データをガロア体上の
元α-1と乗算する。4は入力データが‘0’であるか否
かを判別する0検出回路、5はパリティ符号Cpの符号
化あるいは復号化を制御する誤り検出制御回路である。
なお、乗算回路1および加算器3はガロア体上の演算を
行なうものとする。
【0122】図2は、図1における乗算回路の構成を示
す図である。この乗算回路は、入力データをガロア体上
の元α-1と乗算するα-1倍乗算回路の具体的な回路構成
例として示される。図2において、6は入力端子、7は
EXOR(排他的論理和)ゲート、8は出力端子であ
る。なお、図2において入出力データであるa0〜a7
よびb0〜b7のうち、a7 およびb7 がMSB、a0
よびb0 がLSBである。
【0123】図3は、誤り訂正符号の構成を示すフォー
マット図である。図において、記録方向のC1 検査符号
(以下、C1 符号と略記する)としてガロア体GF(2
8 )上の(85,77,9)RS(リードソロモン)符
号、C2検査符号(以下、C2 符号と略記する)にはG
F(28 )上の(149,138,12)RS符号を用
いている。ここで、(n,k,d)符号におけるnは符
号長、kは情報記号数、dは最小距離を示している。図
3の構成においてパリティ符号Cpには、記録方向と同
一の方向にGF(28 )上の(77,76,2)RS符
号を用いるものとする。
【0124】なお、本実施例1で用いるC1 符号は、そ
の生成多項式G1(X)が、 G1(X)=(X+α0 )(X+α1 )…(X+αd-2 ) (49) によって定義されるRS符号を用いるものとする。ただ
し、dはC1 符号の最小距離であって、本実施例ではd
=9とする。また、以下の説明では、+記号は法2の加
算を示す。
【0125】符号化時には、76×138の情報シンボ
ル部分をG1(X)で除算して、その剰余(余り)を検
査シンボル(パリティ符号Cp)として付加する。復号
化時には、同じくG1(X)に基づいてシンドロームS
0 ,S1 ,…,Sd-2 を以下のように作る。
【0126】
【数8】
【0127】ここで、ri は従来例と同様にi番目の受
信シンボル(受信語)を示すものとする。また、C1
号に基づく誤り訂正あるいは誤り検出(以下、C1 復号
と略記する)は、上記シンドロームに基づいて行われ
る。同様に、パリティ符号CpおよびC2 符号は、それ
ぞれの生成多項式Gp(X)、G2(X)が、 Gp(X)=(X+αp ) (51) G2(X)=(X+α0 )(X+α1 )…(X+αd’-2) (52) で定義されるRS符号を用いるものとする。ただし、
d’はC2 符号の最小距離であり、本実施例ではd’=
12とする。なお、従来例でも述べたようにパリティ符
号Cpの生成多項式中の根αp には、C1 符号の元α
0 ,α1 ,…,αd-2以外のガロア体上の元を選択する
必要がある。C1 符号の生成多項式G1(X)に用いら
れるα0 ,α1 ,…,αd-2 以外の元を用いれば、C1
符号が見逃した誤り、即ち誤訂正したパターンを検出す
ることができるからである。
【0128】次に、本発明のエラー訂正装置の復号時の
動作について、図1乃至図3を用いて説明する。復号時
には、入力されたディジタルデータはC1 符号による誤
り訂正が施される。C1 符号による誤り訂正はC1 符号
の持つ誤り訂正能力の限界まで行なわれる。すなわち、
最小距離dが9であるので、最大4つの誤り訂正まで施
す。このC1 符号の復号により誤りが検出されたデータ
に対しては、誤り検出フラグFdが付加される。また、
1 符号の復号により誤り訂正が施されたデータは、図
1に示す誤り検出回路においてパリティ符号Cpに基づ
く誤り検出が行なわれる。
【0129】なお、本実施例1ではパリティ符号Cpの
生成多項式Gp(X)の根がαー1の場合、すなわち、G
p(X)=(X+αー1)の場合について説明する。
【0130】図1に示す誤り検出回路の動作を説明する
前に、αーiについて簡単に説明する。αーiとは、αi
対して、 αi ・αーi=1 (53) となるようなαi の逆元をいう。例えば8次の原始多項
式で定義されるガロア体GF(28)上のRS符号の場
合、 α255 =α0 =1 (54) と定義される。したがって、 α1 ・αー1 =α1 ・α254 =α255 =α0 =1 (55) であるから、αー1 とはα254 のことである。
【0131】ここで、原始多項式とはm次の既約多項式
であって、その根αの(2m −2)乗までのべき乗の2
元パターンがすべて異なり、根αの(2m −1)乗が1
になるものをいう。すなわち、上記のガロア体GF(2
8 )上の8次の多項式、 g(X)=X8 +X4 +X3 +X2+1 (56) は、g(x)=0の根をαとすると、αの255乗がα
0 すなわち1になるので、上記g(X)が原始多項式と
なる。したがって、図2のα-1倍乗算回路は、この原始
多項式が上記g(X)=X8 +X4 +X3 +X2 +1で
表わされるガロア体上の乗算回路1(入力データをα-1
と乗算する)を示すものである。
【0132】次に、復号時の誤り検出動作について、図
1および図2を用いて説明する。図1の誤り検出回路に
は、C1 符号の復号により誤り訂正の施された受信ベク
トルr=(rn-1 ,rn-2 ,…,r1 ,r0 )が、その
高次の成分から順次入力される。この誤り検出回路で
は、上記受信語rを用いてシンドロームが生成される。
【0133】このシンドロームの生成動作について説明
する。上記受信語rが入力されると、はじめにレジスタ
2内のデータが‘0’にリセットされるとともに、誤り
検出制御回路5内の符号長カウンタに初期値n(受信語
の符号長n=77)がセットされる。レジスタ2のリセ
ット、および符号長カウンタへの初期値の設定が終了す
ると、誤り検出回路に入力された受信シンボルrn-1
加算器3で乗算回路1の出力(‘0’)と加算され、こ
の加算結果がレジスタ2にラッチされる。レジスタ2で
ラッチされたデータは乗算回路1に入力され、ここでr
n-1 ・αー1の積算が実行される。乗算回路1の出力は、
加算器3で次の受信シンボルrn-2 と加算され、再びレ
ジスタ2にラッチされる。すなわち、 rn-1・α-1+rn-2 (57) がレジスタ2にラッチされる。レジスタ2にラッチされ
たこの値は、乗算回路1において再びα-1と乗算され、
次にそこに入力された受信シンボルrn-3 と加算され
る。すなわち、 (rn-1・α-1+rn-2 )α-1+rn-3 (58) が実行され、レジスタ2にラッチされる。
【0134】このようにして順々に計算が行われ、最終
的にr0 まで入力されることでシンドロームSpは次の
様に計算される。 Sp =(…(rn-1α-1+rn-2 )α-1+rn-3)α-1+…+r1 )α-1+r0 (59) このシンドローム多項式Spは、次のように書き換える
ことができる。
【0135】
【数9】
【0136】シンドロームの生成が終了すると、誤り検
出制御回路5から0検出回路4にシンドローム生成終了
信号が出力される。この0検出回路4では、シンドロー
ム生成終了信号が入力されると求められたシンドローム
が‘0’であるか否かを判断し、‘0’でなかった場合
に誤り検出フラグFdを出力する。
【0137】図4は、C2 符号の復号アルゴリズムを示
すフローチャートである。C2 符号の復号アルゴリズム
について、この図4に示すフローチャートに基づいて説
明する。ここで、C2 符号は、最小距離が12の符号で
あるので、5個の誤りまで訂正できる。また消失(イレ
ージャ:erasures)に関しては、11個の消失まで訂正
を行なうことができる。上記パリティ符号Cpによる誤
り検出が施されたデータは上記誤り検出フラグと共に一
旦メモリに記憶され、図3に示すように1誤り訂正ブロ
ックが構成される。メモリ内に上記1誤り訂正ブロック
が構成されるとメモリからのデータの読みだし方向が垂
直方向に切り換えられ、C2 符号による誤り訂正あるい
は誤り検出(以下、C2 復号と略記する)が施される。
【0138】次に、このC2 復号における誤り訂正の手
順について説明する。C2 復号が開始されると、まずは
じめにC1 符号およびパリティ符号Cpにより誤り検出
されているかどうかを、対応する検出フラグをもとに検
出する(ステップST1,ST2)。C1 符号、あるい
はパリティ符号Cpにより誤りが検出されたデータに対
しては、ステップST3において消失フラグをセットし
てから、以下のステップによってC2 復号を実行する。
【0139】消失フラグのセットが終了すると、受信デ
ータよりシンドロームが生成される(ステップST
4)。シンドロームの生成が終了すると、上記消失フラ
グの個数が所定数以上か否かを判断する(ステップST
5)。消失フラグが所定数(L)未満の場合には、ステ
ップST6に進んで上記消失フラグの位置をもとに修正
シンドロームを生成して消失訂正を行なう。その際、C
1 符号およびパリティ符号Cpによる見逃し誤り(誤訂
正)についても、C2 符号の持つ誤り訂正能力の限界ま
で訂正を行なう。誤り訂正の結果、なお誤りが検出され
た場合にはステップST8からステップST10に進ん
で、誤り検出フラグをセットする。
【0140】一方、消失フラグ数が所定数(L)以上の
場合には、ステップST5からステップST7に進み、
消失フラグを無視して訂正を行なう。すなわち、上記シ
ンドロームを用いた誤り訂正が、C2 符号の持つ誤り訂
正能力の限界まで実行される。誤り訂正の結果、なお誤
りが検出された場合にはステップST9からステップS
T11に進んで、誤り検出フラグをセットする。なお、
本実施例では上記所定数Lを12とする。以下、同様に
して、1誤り訂正ブロックが終了するまで少なくとも情
報シンボル部のすべてについて、このC2 復号を施す
(ステップST12)。
【0141】図5は、本発明の復号パフォーマンスを示
す図である。この図は、上記実施例1のエラー訂正装置
による誤り訂正を行なった際の誤り訂正符号のパフォー
マンスを示すものである。図において、縦軸はその事象
の発生確率、横軸は受信語のシンボル誤り率を示す。こ
の図5においては、特に見逃し誤りに関して、図44の
A部に示す見逃し誤りのピークがなくなっており、また
パリティ符号Cpのないフォーマットにおける従来の復
号パフォーマンスに比べ、特に復号誤りの改善効果が顕
著である。
【0142】上述のように、パリティ符号CpによりC
1 復号が終わった各77バイトの復号結果にCp復号を
施す。すなわち図1のような、X+α-1の除算器によっ
て除算して割り切れるかどうかを調べる。割り切れない
場合は消失フラグを付加する。C2 復号では、C1 復号
が出力する消失とCp復号が出力する消失が入力され、
どちらも消失として扱われる。すなわちどちらかの復号
で消失となった符号語のシンボルは、消失として取り扱
われる。
【0143】積符号においては、C1 符号およびC2
号という互いに交差する符号によって、情報が2次元に
符号化されている。このような符号においてはまず、C
1 符号を復号して誤りを検出し、かつ訂正する。そし
て、訂正ができなかったり、あるいは軽微な誤りは訂正
したが、誤訂正の可能性のあるC1 符号語については、
消失としてフラグを立てるなどして、C2 復号の際に消
失誤りとして訂正する。すなわち、このC1 復号が誤訂
正となっているとしても、C1 復号を行った後でパリテ
ィ符号で誤訂正を検出して消失としておき、先のC1
号時の消失と併せてC2 符号の復号を行えば、C1 符号
での見逃し誤りが減少するから、結果としてC2 復号の
信頼性が向上する。特に、図44のA部に示す見逃し誤
りの主要項を計算機シミュレーションにより解析する
と、11個の消失に対してC1 符号による見逃し誤りが
1個存在する場合であった。本実施例1によれば、C1
符号による誤り訂正能力を落とす事なく見逃し誤りをパ
リティ符号Cpにより検出することができるので、上述
のようにC1 復号の際の誤り検出フラグの信頼度を向上
することができ、C2 復号による見逃し誤りを抑えるこ
とができる。
【0144】図44に示すように、従来方式の見逃し誤
り率はSER(シンボル誤り率)=10ー2の復号誤り確
率は10ー20 であったが、図5に示す本方式では10
ー24 まで改善されている。すなわち、C1 符号の情報k
シンボルのうちk−1までを情報シンボルとし、1シン
ボルをX+αー1で符号化した検査符号とすることにより
確実に信頼度が向上する。なお、図1のパリティ発生回
路は、誤り検出装置としては復号器を構成しているが、
符号化についても同一の回路で実行できる。
【0145】上述のように、図1に示す誤り検出回路、
すなわちパリティ符号Cpの復号化回路は、生成多項式
Gp=(X+α-1)で示されるガロア体上の除算器にな
っており、符号化回路もこのタイプで構成可能である。
図2に示すようなα-1倍の乗算回路には、その回路規模
や、回路の動作速度を考慮に入れると、入出力端子6、
7間に配置されるEXORゲートの数およびEXORゲ
ートの段数がなるべく少ないものを選ぶ必要がある。な
お、図6にはα倍の乗算回路、図7にはα2 倍の乗算回
路の構成を示している。いずれの場合も、原始多項式は
g(X)=X8+X4 +X3 +X2 +1とする。これら
の図に示すように、乗算定数をいくつに選ぶかによっ
て、回路規模およびEXORゲートの段数が異なる。具
体的な例としては、図7に示すα2 倍の乗算回路を構成
するためには最大3入力のEXORゲートが必要とな
る。この3入力のEXORゲートを構成するには、2入
力のEXORゲートを最低でも2段直列に配置する必要
がある。ところがEXORゲートの段数が増えると、ゲ
ート遅延時間が大きくなって回路動作の高速化の妨げに
なる。
【0146】上記原始多項式を採用することによって、
α0 ,α1 ,α2 等の元で構成するガロア体上の乗算回
路は比較的回路規模を小さくでき、EXORゲートの段
数も少なくすることができる。しかし、上述のように、
パリティ符号CpはC1 符号が使っているガロア体の元
α0 ,α1 ,…,αd-2 以外の根を選ぶ必要がある。以
上のことを考慮して計算機シミュレーションを行なった
結果、上記原始多項式がg(X)=X8 +X4 +X3
2 +1の場合には、αi (i=(d−1)〜254)の
なかでα254、 すなわちα-1で構成した乗算回路であれ
ばEXORゲート3個で構成でき、そのゲート規模が最
小となり、しかもEXORゲートの段数も最大で1段
と、最小になることが確認された。
【0147】なお、本実施例1ではGF(28 )上の元
を用いた場合について説明した。この場合、上記ガロア
体上の元は0,1,α1 ,α2 ,…,α254 の256個
存在する。したがって、RS符号の符号長はガロア体上
の元の数まで、すなわち最大256だけ定義することが
できる。また一般に、民生用のディジタル機器(例え
ば、CD、DAT、ミニディスク、ディジタルVTR
等)では、冗長度、即ち誤り訂正符号の符号長をあまり
増加させることなしに、復号時のパフォーマンスを向上
させる必要がある。そこで、誤り訂正符号を図3に示す
ように異なる2方向にC1 符号とC2 符号として配置す
ることにより、冗長度を増加させる事なくパフォーマン
スを向上している。
【0148】ところで、一般に上記誤り訂正符号を構成
する際は、1方向の誤り訂正符号が同一の冗長度の場合
には、パフォーマンス的には符号長をなるべく長くとる
方がよい。しかし、民生用の機器においては記録媒体上
へデータを記録する際に、記録容量、あるいは操作性
(特殊再生等の実現容易性)や回路規模等に応じて、符
号長に対する制限が生じる。また、積符号形式の誤り訂
正符号を採用する場合に、図3に示す1誤り訂正ブロッ
クをメモリに記憶するのであるが、市販のメモリでは、
そのビット幅は1ビット、4ビット、8ビット、16ビ
ットで構成されているものがほとんどである。
【0149】例えば1バイトが9ビットのデータで構成
された誤り訂正符号を復号する際、メモリは9ビットの
ものが必要となる。しかし、市販のメモリでは9ビット
のものが殆どないため、8ビットのものと1ビットのも
のを組み合わせて使用する方式、あるいは16ビットの
ものを使用する方式が考えられる。その際、前者のよう
にメモリを2個使用する方式では、メモリ制御系のハー
ドウェアが複雑になり、また後者のように16ビットの
ものを使用すると、メモリ容量が不必要に増えてしま
う。また、ビット幅を9ビット以上に設定すると、特に
誤り訂正復号回路内の演算回路部(例えば、ガロア体上
の乗算器および除算器部分)におけるEXORゲートの
段数が増えるばかりでなく、リアルタイムで復号しよう
とすれば上記演算回路を複数個配置しなくてはならず、
回路規模が増大してしまう。
【0150】一方、1バイトを8ビット未満に設定する
と、上述のようにRS符号はその符号長が128以下の
長さでしか定義できなくなる。そのため、積符号による
誤り訂正符号を構成しても、誤り訂正符号のパフォーマ
ンスを十分にかせぐことができない。
【0151】以上述べた事情を考慮すると、8ビット1
シンボルの長さでRS符号を構成するように符号化方式
を選ぶことにより、十分なパフォーマンスが得られる誤
り訂正符号を得ることができると同時に、エラー訂正装
置の回路規模を不必要に増加しなくてすむ。更に、原始
多項式g(X)としてX8 +X4 +X3+X2 +1,X8
+X5 +X3 +X2 +1,X8 +X7 +X2 +X1
1などのように、帰還の枝が非常に少ない有力な原始多
項式を選ぶことができる。本実施例1ではg(X)=X
8 +X4 +X3+X2 +1を用いた。これは、上記民生
用機器に採用されている原始多項式であり、この多項式
を用いてパリティ符号Cpを構成すればαー1倍の乗算回
路1をEXORゲート3個で構成することができるとと
もに、C1 復号回路、あるいはC2 復号回路における誤
り訂正能力に余力があれば、上記図2に示す乗算回路1
を構成するだけで加算器3、レジスタ2、0検出回路4
および誤り検出制御回路5を共用することもできる。な
お、乗算回路1を共用しても良いことはいうまでもな
い。
【0152】なお、本実施例1では誤り訂正ブロックと
して図3に示す符号構成を採用した場合について述べた
が、これに限るものではない。他の方法で2重に符号化
された誤り訂正ブロック、あるいは3重に符号化された
誤り訂正ブロックについて用いても、記録方向の誤り訂
正符号での見逃し誤り率を減少できる。したがって、他
の誤り訂正符号を用いた場合でも、誤り訂正を行なう際
に誤訂正を行なう確率を著しく減少できるとともに、誤
り訂正符号の持つパフォーマンスを向上することができ
る。
【0153】実施例2.まず、本発明の実施例2の概念
について簡単に説明する。実施例1ではパリティ符号C
pを用いて情報部分に存在するC1 符号による見逃し誤
り(誤訂正)を検出した。本実施例2では、C1 符号の
見逃し誤り数および上記消失フラグ数による伝送路の誤
り発生確率を推定し、C2 復号時の復号アルゴリズムを
切り換えることにより、C2 符号による見逃し誤りの発
生を抑えるようにした。以下の実施例2の説明では、C
1 復号およびパリティ符号Cpの復号動作は実施例1と
同一であるので、それらの説明は省略する。
【0154】図8は、この発明の実施例2で実行される
2 符号の復号アルゴリズムを示すフローチャートであ
る。この図8を用いて、C2 符号による復号動作を説明
する。なお、C2 符号の構成は実施例1と同一のものと
する(すなわち、最小距離が12の符号)。
【0155】C2 復号が開始されると、C1 符号および
パリティ符号Cpにより検出された誤りに基づいて消失
フラグ数(L)が実施例1の要領でセットされる(ステ
ップST21)。消失フラグ数(L)のセットが終了す
ると、次のステップST22に進み、上記C1 符号によ
る見逃し誤り数(Pe)がパリティ符号Cpによる誤り
検出結果に基づいてカウントされる。具体的には、C1
符号で誤り検出されなかったが、パリティ符号Cpで誤
りが検出されたデータ数をカウントする。見逃し誤り数
(Pe)のカウントが終了すると、ステップST23に
おいてこのカウント数(Pe)が所定数(La)と比較
される。そして、Pe≦Laであれば最大消失訂正数L
がL0 にセットされ(ステップST24)、Pe>La
であればLがL1 にセットされる(ステップST2
5)。すなわち本実施例2では、見逃し誤り数(Pe)
が所定数(La)を超えている場合は、L=L1 にセッ
トされ、La以下の場合にはL=L0 にセットされてい
る。なお、本実施例2では、見逃し誤りが多い場合は最
大消失訂正数L0を小さく設定することにより、消失訂
正時に発生するC2 復号時の見逃し誤りを抑えることが
できる。
【0156】上記動作が終了すると、受信データよりシ
ンドロームが生成される(ステップST26)。シンド
ロームの生成が終了すると、上記消失フラグの数が所定
数(L)以上かを判断し(ステップST27)、その数
がL未満の場合、消失フラグの位置をもとに修正シンド
ロームを生成して消失訂正を行なう(ステップST2
8)。その際、C1 符号およびパリティ符号Cpによる
見逃し誤りもC2 符号の持つ誤り訂正能力の限界まで訂
正を行なう。なお、見逃し誤りに対する誤り訂正能力
は、検出された見逃し誤り数により切り換えてもよい。
誤り訂正の結果、なお誤りが検出された場合には誤り検
出フラグをセットする(ステップST32)。
【0157】一方、消失フラグ数が所定数(L)以上の
場合、上記シンドロームを用いて消失フラグを無視し
て、C2 符号の持つ誤り訂正能力の限界まで誤り訂正を
行なう(ステップST29)。この際、上記見逃し誤り
数により最大誤り訂正数を切り換えて構成してもよい。
誤り訂正の結果、なお誤りが検出された場合には誤り検
出フラグをセットする(ステップST33)。以下、同
様にして、少なくとも情報シンボル部のすべてについて
このC2 復号を施す。また、C2 符号による誤り訂正能
力を誤り検出の方へ若干シフトすることにより、C2
号による見逃し誤りを抑えるようにC2 復号の復号アル
ゴリズムを切り換えても、同様の効果を奏する。
【0158】一般に、C1 符号による見逃し誤りが多々
発生する場合は、その伝送系でのシンボル誤り率が非常
に高い(悪い)ことを意味する。そこで、伝送系のシン
ボル誤り率の悪い系では、誤り訂正符号の持つ誤り訂正
能力(誤り訂正数)を落とすことによりC2 符号による
見逃し誤り数を減らす。これにより、確実に受信信号中
の誤りを検出することができ、例えば、ディジタルVT
R等では誤り修正を確実に行なうことができるようにな
る。
【0159】実施例3.図9は、この発明の実施例3で
生成される誤り訂正符号の構成を示すフォーマト図であ
る。ここでは、C1 符号の情報シンボルの先頭にパリテ
ィ符号Cpを挿入している。
【0160】実施例1、2では、パリティ符号Cpの挿
入位置が図3に示すように記録方向の情報シンボルの一
番後ろに配置されていた。本発明におけるパリティ符号
Cpの挿入位置はこれに限るものではなく、図9に示す
ように配置しても同様の効果を奏する。このパリティ符
号CpはC1 符号と同一の方向に情報シンボルを除算し
て生成してもよいし、或いはC1 符号と反対方向から情
報シンボルを除算しても生成できる。
【0161】実施例4.実施例4のエラー訂正装置で
は、C1 符号語の先頭部分にパリティ符号Pr の検査シ
ンボルを配置し、ID情報を使わない時はそこへパリテ
ィ検査情報を配置してC1 復号での見逃した誤りを検出
し、信頼度を向上せしめるようにしている。ここでは、
実施例3と同様に、情報部分のパリティ検査シンボルを
先頭部分へ配置する(図9参照)。そのため、先頭部分
を除いて2シンボル目からC1 符号化して検査シンボル
1Bを得て、このC1 符号化と同時に2シンボル目から
最小距離(以下、この最小距離をdと略記する)2のR
S符号でPr符号化をしてパリティを求め、求めたシン
ボルPrを先頭データとし、2シンボル目以降のデータ
を0としてC1 符号化してパリティC1Pを求め、上記検
査シンボルC1Bと合成してC1 検査符号を得る。このよ
うに本実施例4は、ID情報を使わない時は上記したP
r 検査符号のパリティシンボルをID情報の入っていた
1 符号語の先頭部分に配置するものである。
【0162】図10は、この発明の実施例4で使用され
る符号化回路の構成を示すブロック図である。図におい
て、9は情報シンボル[a=(0,ak-2,ak-3,…,
1,a0)]の入力端子、10は入力された情報シンボ
ルaに基づいてパリティ符号Pr を生成するパリティ生
成回路、11は入力された情報シンボルaよりC1B符号
を生成するC1 符号化回路、12はパリティ生成回路1
0より出力されるパリティ符号Pr をC1P符号に変換す
るC1 符号化演算ROM、13は2を法とするガロア体
上の加算器である。
【0163】図11は、誤り訂正符号を構成する符号化
プロセスを示す図である。図12は、図10におけるC
1 符号化演算ROM内のデータ構成方法を説明する図で
ある。ここには、上記パリティ符号Pr の値よりC1
査シンボルC1Pを求める際のC1 符号化演算ROM12
の内容を示している。なお、図12では説明を簡単にす
るため、GF(23 )上の原始多項式がG(X)=X3
+X+1の例を示した。
【0164】図13は、図12のデータ構成方法をGF
(28)上のリードソロモン符号に適用して作成された
ROMテーブル(C1 符号化演算ROM12)を示す図
である。また、パリティ生成回路10は、実施例1にお
けるもの(図1参照)と同様に構成される。なお、本実
施例4では情報部分のパリティ符号は、GF(28 )上
の生成多項式(X+α-1)に基づく最小距離2のRS符
号で構成される。
【0165】まず始めに、パリティ符号Pr の復号動作
と符号化動作とを説明する。パリティ生成回路10は入
力された受信シンボル、あるいは情報シンボルを上記生
成多項式(X+α-1)で除算する除算回路である。ここ
で、αー1とはGF(28 )の逆元で、α254のことであ
り、αー1・α1=1すなわちα254・α1=1より明かで
ある。したがって、同一の回路で符号化および復号化が
実行できる。
【0166】以下、復号化時の動作を説明する。復号時
に入力されたディジタルデータはC1 検査符号による誤
り訂正が施される。C1 検査符号による誤り訂正は、C
1 検査符号のもつ誤り訂正能力の限界まで実行される。
なお、C1 検査符号により誤りが検出されたデータに対
しては、誤り検出フラグが付加される。C1 復号により
誤り訂正の施されたデータは、パリティ生成回路10で
パリティ符号Pr による誤り検出が行われる。
【0167】パリティ生成回路10には、C1 検査符号
により誤り訂正の施された受信ベクトルr=(rk-1
k-2,…,r1,r0)が、その高次の成分から順次入
力される。なお、符号化時には情報シンボル(0,a
k-2,ak-3,…,a1,a0)は高次の成分から順次入力
される。パリティ生成回路10では、上記受信語rを用
いてシンドロームが生成される。このパリティ生成回路
10におけるシンドロームの生成動作については、実施
例1(図1)において既に説明したので、省略する。符
号化時も同様の動作が施され、パリティ符号Prが生成
される。
【0168】なお、シンドローム生成の終了は誤り検出
制御回路(図1)で検出される。具体的には、上記巡回
回数を誤り検出制御回路内に設けられたカウンタを用い
てカウントし、巡回回数が受信語の符号長kと一致した
時点でパリティ符号生成の終了を検出する。0検出回路
ではシンドローム生成終了信号が入力されると求められ
たシンドロームが0であるか否かを判断し、0でなかっ
た場合誤り検出フラグを出力する。
【0169】上述のように、図1に示すパリティ生成回
路は上述のように入力受信(あるいは情報)シンボルを
ガロア体上の多項式(X+α-1)で除算する除算回路に
なっており、符号化回路も上記構成と同じであり、その
動作も同様であるので説明は省略する。なお、符号化結
果は除算結果として図中に示す出力Spとして出力され
る。α-1倍の乗算回路1の構成は、例えば図2に示す通
りである。なお、本実施例4で示すGF(28 )で定義
されるRS符号の原始多項式は、X8+X4+X3+X2
1であるとして以下の説明を続ける。回路規模および回
路の高速動作を考慮に入れると入出力間のEXORゲー
トの数やEXORの段数をなるべく少ないものを選ぶ必
要がある。
【0170】上記原始多項式(図2参照)を採用する際
には、α0 ,α1 ,α2 等の元で構成するガロア体上の
乗算回路は比較的回路規模およびEXORゲートの段数
を少なく構成することができる。
【0171】次に、C2 検査符号による復号動作がC2
復号アルゴリズムに基づいて実行される。このC2 復号
アルゴリズムについては、既に実施例1(図4参照)に
おいて説明したので、ここでは省略する。
【0172】なお、C2 検査符号は、最小距離が12の
符号であるとすれば、5個の誤りまで訂正できる。ま
た、消失に関しては11個の消失まで訂正を行なうこと
ができる。また、上記パリティ符号Pr による誤り検出
が施されたデータは、上記誤り検出フラグと共に一旦メ
モリに記憶され、図11に示す1誤り訂正ブロックが構
成される。
【0173】C1 復号が終わった各77バイトの復号結
果にパリティ符号Pr を用いて誤り検出を行う(以下、
Pr 復号と略記する)。図1に示すように、レジスタ2
と乗算回路1と加算器3により(X+α-1)の除算回路
を構成し、(X+α-1)の除算回路で上記C1 復号の施
された受信シンボルの情報シンボル部を除算して、割り
切れるかどうかを調べる。割り切れない場合は消失フラ
グを付加する。C2 復号ではC1 復号が出力する消失と
Pr 復号が出力する消失が入力され、どちらも消失とし
て扱われる。すなわち、どちらかの復号で消失となった
符号語のシンボルは消失として取り扱われる。
【0174】積符号においては、C1 検査符号およびC
2 検査符号という互いに交差する符号によって、情報が
2次元に符号化されている。このような符号において
は、まずC1 検査符号で復号して誤りを検出および訂正
したが、訂正ができなかったり、あるいは軽微な誤りは
訂正したが誤訂正の可能性のあるC1 符号語は、消失と
してフラグを立てるなどしてC2 復号の際、消失誤りと
して訂正する。C1 検査符号の復号を行った時に誤訂正
になったC1 符号語であっても、パリティ符号Pr でこ
の誤訂正を検出して消失とし、C1 復号時の誤り検出さ
れた消失と併せてC2 符号の復号を行うことにより、C
1 検査符号での見逃し誤りが減少し、C2符号の復号の
信頼性を向上できる。
【0175】次に、本実施例4におけるもう一つの特徴
である符号化過程について説明しよう。ここでは、先頭
部分を除いたC1 符号化による検査シンボルC1Bとパリ
ティシンボルPrを符号化したC1Pとを合成して、C1
検査シンボルを作成する。説明の便宜上、最小のガロア
体GF(23 )上の(7,4,4)RS符号を使って説
明する。
【0176】GF(23 )のバイナリベクトルのパター
ンは、次の表2のようになる。
【0177】
【表2】
【0178】GF(23 )の元0,α0,α1,α2
α3,α4,α5,α6,α7と、バイナリパターンとの対
応表は、上の表に示したようになる。ここで、符号長7
シンボルのうち、最初の1シンボルをパリティ、続く3
シンボルを情報シンボル、残り3シンボルをC1 検査符
号に符号化する。すなわち、符号語パターンを(Pr
2,a1,a0,p2,p1,p0)とする。
【0179】まず、一般的な符号化手順について説明す
る。 (1)まず情報部分を(0,a2,a1,a0)としてパ
リティ符号Prを作る。 (2)次に求めたPrを情報と見て、(Pr,a2,a1
0)をC1 符号化して、C10 =(p2,p1,p0)を
作る。パターン(Pr,a2,a1,a0,p2,p1
0)が符号語として生成できる。
【0180】次に、本発明の実施例4における符号化手
順を説明する。 (3)先頭部分を0にした情報語(0,a2,a1
0) をつくり、そのC1 検査シンボルとして、 C1B=(b2,b1,b0) (61) を作る。 (4)先頭部分をPr、他の部分を0にした情報部分
(Pr,0,0,0)をつくり、これをC1 符号化して
検査シンボルC1P=(q2,q1,q0)を作る。 (5)z2=b2+q2 ,z1=b1+q1,z0=b0+q0
を計算して、合成検査ベクトルC1T=(z2,z1
0)を生成する。
【0181】以下、上記(3)〜(5)に記載した手法
によって計算して合成した検査シンボルと、一般的な符
号化手順(1),(2)で符号化したデータとが一致す
ることを示す。そのために、手順(2)で求めた検査ベ
クトルC10=(p2,p1,p0)と、合成検査ベクトル
1T=(z2,z1,z0)との一致を証明する。
【0182】ここで、a2=α2,a1=1,a0=α3
して、パリティ符号Prを作る。
【0183】
【数10】
【0184】次に、手順(2)の(Pr,a2,a1
0)=(α5,α2,α0,α3)より、検査ベクトルC
10=(p2,p1,p0)を作る。ところで、入力情報シ
ンボルaと検査ベクトルC10とは、以下の関係式を満足
する。 a・HT=0 (63) すなわち、
【0185】
【数11】
【0186】となる。そこで、検査ベクトルC10は以下
の連立方程式を解くことにより計算できる。 α5 +α2 +1 +α3 +p2 +p1 +p0=0 (65) α5α6+α2α5+1α4+α3α3+p2α2+p1α +p0=0 (66) α5α5+α2α3+1α +α3α6+p2α4+p1α2+p0=0 (67)
【0187】以下、式(65)乃至式(67)を解くこ
とにより、p2,p1およびp0を求める。式(66)−
式(65)より、 α5α6+α2α5+α4+α3α3+α5+α2+1+α3 +(1+α2)p2+(1+α)p1=α6+α62+α31=0 (68) 式(67)−式(65)より、 α5α5+α2α3+α +α3α6+α5+α2+1+α3 +(α4+1)p2+(α2+1)p1=α3+α52+α61=0 (69) 式(68)×α3−式(69)より、 α9+α3+α92+α52=0 p2=α2
【0188】これを式(69)に代入して、 α3+α5α2+α61=0 p1=α2 となる。これを式(65)に代入してp0を求めると、 α5+α2+α0+α3+α2+α2+p0=0 p0=α0 となる。そこでC10は、 C10=(p2,p1,p0)=(α2,α2,α0) となる。
【0189】次に、本発明の実施例4であるエラー訂正
装置に用いる符号化方法を用いて、同一の情報シンボル
の符号化を行う。上記手順(3)に示すように、まず初
め(0,a2,a1,a0)からC1B=(b2,b1,b0
を作る。なお、定義式は式(63)と同じである。す
なわち、
【0190】
【数12】
【0191】となる。そこで、C1Bは以下の連立方程式
を解くことにより計算できる。 α2 +1 +α3 +b2 +b1 +b0=0 (71) α2α5+1α4+α3α3+b2α2+b1α +b0=0 (72) α2α3+1α +α3α6+b2α4+b1α2+b0=0 (73)
【0192】ここで、式(72)−式(71)より、 α2α5+1α4+α3α3+α2+1+α3+(α2+1)b2+(α+1)b1=0 α2+α62+α31=0 (74) 式(73)−式(71)より、 α2α3+α+α3α6+α2+α0+α3+(α4+1)b2+(α2+1)b1=0 α5+α52+α61=0 (75) 式(74)×α3+式(75)より、 α3α2+α3α62+α5+α52+α61=0 (α2+α5)b2+0=0 b2=0
【0193】そこで、式(75)に代入してb1を求め
ると、 α5+α5×0+α61=0 b1=α6 となる。そこで、b0は式(71)より、 α2 +1 +α3 +0 +α6 +b0=0 b0=α2+1+α3+α6=α3 となる。従ってC1Bは、 C1B=(b2,b1,b0)=(0,α6,α3) となる。
【0194】次に、手順(4)における先頭部分をp
r、他の部分を0にした情報部分(Pr,0,0,0)を
つくり、これをC1 符号化して検査シンボル(q2
1,q0)を作る。すなわち、
【0195】
【数13】
【0196】となる。Pr=α5であるから、 α5 +q2 +q1 +q0=0 (77) α6α5+q2α2+q1α +q0=0 (78) α5α5+q2α4+q1α2+q0=0 (79)
【0197】上式より、q2、q1およびq0を求める
と、式(79)−式(77)より、 (α5+1)×α5+(α4+1)×q2+(α2+1)×q1=0 α2+α5q2+α6q1=0 (80) 式(78)−式(77)より、 (α6+1)×α5+(α2+1)×q2+(α+1)×q1=0 α0+α62+α31=0 (81) 式(81) ×α3−式(80)より、 α3α0+α3α6q2+α3α31+α2+α52+α61
=0 α3+α2+(α2+α5)×q2=0 q2=α2 となる。
【0198】そこで、式(80)より、 α61+α2+α5α2=0 q1=α0 となる。また、式(77)より α5+α2+α0+q0=0 q0=α1 となる。従って、C1Pは、 C1P=(q2,q1,q0)=(α2,α0,α1) となる。
【0199】手順(5)に述べたように合成すると、
【0200】
【数14】
【0201】となって、両手法によって求めたC1 検査
符号は一致する。
【0202】本実施例4では、上記符号化を行う際に、
上記パリティ符号Pr のC1 検査シンボル(qn-L-1
n-L-2,…,q1,q0)をあらかじめ計算しておき、
その値をROM等の記憶素子に予め記憶しておいて符号
化を行う。
【0203】以下、ROMテーブルの作成方法を前述し
たGF(23 )の例で説明する。Prを既知変数とし
て、符号語(Pr,0,0,0,q2,q1,q0)の
2,q1,q0を求めると、式(63)より、 (Pr,0,0,0,q2,q1,q0)×HT = 0 となる。
【0204】従って、既知変数であるPrと、PrのC1
検査シンボルとの関係は、以下のように表される。 Pr +q2 +q1 +q0=0 (83) Prα6+q2α2+q1α +q0=0 (84) Prα5+q2α4+q1α2+q0=0 (85)
【0205】これはクレーマー(Cramer)の公式を適用
すると、
【0206】
【数15】
【0207】ここで、Δはベクトルの行列式(determin
ant)を表す。したがってq0は、 q0 ={Prα6+Prα4+Prα10+Prα5+Prα8
Prα6}/α6=Pr×α2/α6=Pr×α3 となる。同様にq1を求めると、
【0208】
【数16】
【0209】より、 q1 ={Prα6+Prα4+Prα7+Prα10+Prα2
Prα5}/α6=Pr×α/α6=Pr×α2 となる。また、同様にしてq2を求めると、
【0210】
【数17】
【0211】より、 q2 ={Prα+Prα5+Prα8+Prα6+Prα2+Pr
α6}/α6=Pr×α3/α6=Pr×α4 となる。
【0212】以上より、q2=Prα4 ,q1=Prα2
0=Prα3 となる。この関係であれば、パリティ符号
Prのすべての値(0,1,…,α6)に対して一義的に
出力値が決定できるので、ROMに落とすことが可能に
なる。上述の結果に基づいて作成したROMテーブル
を、図12に示す。図12に示すようにPr を入力アド
レスとして、それに対応するC1 符号化した時の検査シ
ンボルがROMに書き込まれているので、Pr のC1
号化した時の検査シンボルは、ROMテーブルを参照す
ることにより求まる。従って、ディジタルVTRやCD
プレーヤ等の民生用機器に採用されているGF(28
上のRS符号で(d−1)シンボルのC1検査シンボル
を持つ符号では、256×(d−1)×8ビットの容量
のROMがあれば実現可能である。図13には、ROM
テーブルの構成を示す。
【0213】具体的に示すと、まず初めに、情報部分
(0,ak-2 ,ak-3 ,…,a0 )よりパリティPrを
計算する。
【0214】
【数18】
【0215】これと同時に、情報部分(0,ak-2 ,a
k-3 ,…,a0 )をC1 符号化して、検査シンボルC1B
=(bn-k-1 ,bn-k-2 ,…,b0 )を算出する。
【0216】そして、上記算出したPrより(Pr,
0,0,…,0)を情報シンボルとしてC1 符号化し
て、検査シンボルC1P=(qn-k-1 ,qn-k-2 ,…,q
0 )を求める(ROMテーブル参照)。以上の結果よ
り、合成検査シンボルC1T=C1P+C1Bを求め、高速に
合成されたC1 検査シンボルを得る。
【0217】次に、本発明の実施例4であるエラー訂正
装置の符号化時の動作を図10、図13を用いて説明す
る。図10において、入力端子9を介して入力された情
報シンボルaはパリティ生成回路10およびC1 符号化
回路11へ入力される。パリティ生成回路10には、上
述のように、パリティ符号Pr 部分を0とした情報シン
ボルa=(0,ak-z,ak-3,…,a1,a0) が高次
の成分から順次入力される。パリティ生成回路10で
は、上記情報シンボルaが入力されると、復号時と同様
にまずはじめにレジスタ2のリセットを行い、次に符号
長カウンタの初期値の設定が終了するとパリティ生成回
路10では、入力された0が加算器3で乗算回路1の出
力(‘0’)と加算され加算結果がレジスタ2でラッチ
される。レジスタ2でラッチされたデータは乗算回路1
に入力され、0・αー1が実行される(図1参照)。
【0218】乗算回路1の出力は、加算器3で次の受信
語ak-2 と加算され再びレジスタ2でラッチされる。レ
ジスタ2にラッチされた値は再びα-1と乗算され、次に
入力されたak-3 と加算され、再びレジスタ2でラッチ
される。このようにして順々に計算が行われ最終的にa
0 まで入力され(具体的には、符号長回だけ演算が行わ
れる。)、パリティ符号Pr が計算される。なお、誤り
検出制御回路5では、上記巡回回数をカウントし、パリ
ティ符号生成の終了を検出する。なお、本実施例4では
情報シンボルの先頭データが0であるので実際の演算は
先頭データの次から符号化を始めてもよい。
【0219】パリティ符号Pr の生成が終了すると、誤
り検出制御回路5より、シンドローム生成終了信号が出
力され、パリティ符号Pr が出力端子より出力される
(図中、Spと記す)。パリティ生成回路10で生成さ
れたパリティ符号Pr は、C1符号化演算ROM12へ
入力される。C1 符号化演算ROM12では、上記要領
で計算されたC1 検査シンボルC1Pが予め記憶されてお
り、パリティ符号Pr のC1 符号化結果が出力される
(図13参照)。
【0220】一方、C1 符号化回路11に入力された情
報シンボルa=(0,ak-2,ak-3,…,a1,a0
は、生成多項式GC1 (X)と除算され、C1 符号化が
施され、C1 検査シンボルC1Bが算出される。なお、本
実施例4では上記C1 符号語の生成多項式を、 GC1(X)=(X+α0)(X+α)…(X+αd-2) で定義されるものとする。具体的な算出方法は、情報シ
ンボルを上記生成多項式GC1(X)で除算することに
より求める。なお、本実施例では情報シンボルの先頭デ
ータが0であるので、実際の演算は先頭データをスキッ
プして次のデータから符号化を始めてもよい。
【0221】上記要領で算出された上記C1 検査シンボ
ルC1Pおよび上記C1 検査シンボルC1Bは、加算器13
で2を法とするガロア体上の加算が施され、C1 検査シ
ンボルC1T(C1 検査符号)が算出される。上記操作の
概念を図11に示す。図11に示すように、まず初めに
パリティ符号Pr を記憶するエリアのデータを0とし
て、パリティ符号Pr およびC1 検査シンボルC1Bを算
出する。そして、算出されたパリティ符号Pr を用いて
1 検査シンボルC1Pを算出する。次に算出されたC1
検査シンボルC1BおよびC1 検査シンボルC1Pを加算す
ることによって、C1 検査シンボルC1Tを算出するとと
もに、各C1 符号語の先頭部分の0データを上記パリテ
ィ符号Pr に書換えて、C1 符号化を終了する。
【0222】なお、上記パリティ符号Pr の生成多項式
の根は、上記GC1(X)で用いたガロア体上の元α0
α1,…,αd-2 以外から選択する必要がある。これ
は、パリティ検査符号を用いて誤り検出を行う際、生成
多項式の根を上記α0,α1,…,αd-2を用いて生成す
ると、パリティ検査符号とC1 検査符号による両者のシ
ンドロームパターンとが一致してしまい、誤り検出でき
ないためである。すなわち、パリティ符号の生成多項式
の元をα0とした場合、C1 検査符号のα0のシンドロー
ムパターンと一致してしまうから、誤り検出が行えな
い。したがって本実施例4では、上記パリティ符号Pr
の生成多項式を、G(X)=(X+αー1)とした。
【0223】以上のようにエラー訂正装置を構成したの
で、復号時C1 符号による誤り訂正時の見逃し誤りの発
生確率を下げることができ、C1 復号結果の信頼度を上
げることができる。また、符号化時にパリティ検査符号
の生成と、C1 検査符号の生成を同時に行うので、高速
に符号化処理を行うことができる。特に積符号形式に符
号化された誤り訂正符号を生成する際は上記情報シンボ
ルをRAM等の記憶素子に一旦記憶し、C2 符号を構成
する。
【0224】本実施例4のように、情報シンボルを用い
て符号化を行わなければならないパリティ生成回路10
とC1 符号化回路11を並列に動作させることにより、
上記RAMと情報シンボルのアクセス回数をパリティ符
号生成回路を設けない場合と同一にできるので、C1
号化回路11等の動作速度をパリティ符号Pr を生成し
ない場合と同一の構成および動作速度で処理することが
でき、回路規模の増加を抑えることができる。
【0225】なお、本実施例4では誤り訂正ブロックと
して図9に示す符号構成を採用した場合について述べた
が、これに限るものではない。他の方法で2重に符号化
された誤り訂正ブロック、あるいは3重に符号化された
誤り訂正ブロックについて用いても、C1 検査符号の復
号時の見逃し誤り率を減少できる。したがって、他の誤
り訂正符号を用いて誤り訂正を行なう際に、誤訂正を行
なう確率を著しく減少できるとともに、誤り訂正符号の
持つパフォーマンスをも向上することができる。
【0226】また、本実施例4ではC1 符号化演算RO
Mを用いて構成したが、RAM等のメモリ素子を用いて
構成してもよく、また、ランダムゲートで構成しても同
様の効果を奏することはいうまでもない。なお、エラー
訂正装置の構成も、図1や図11に示す構成に限るもの
ではない。また、パリティシンボルのC1 符号語内の位
置は、図9に示すようにC1 符号語の先頭である必要は
ない。例えばC1 符号語の前から2番目、あるいは一番
後ろでも、パリティ符号の挿入される位置の情報シンボ
ルを‘0’とし、また、C1 符号化演算ROM12を作
成する際、上記パリティ符号Pr の位置以外のデータを
‘0’として同様の要領でROMテーブルを作成すれ
ば、同様の回路構成で符号化を行うことができる。
【0227】さらに、上記実施例では上記C1 符号語の
生成多項式を、 GC1(X)=(X+α0)(X+α)…(X+αd-2) で定義されるものとしたが、これに限るものではない。
また、一般的にはRS符号の生成多項式は、 GC1(X)=(X+αj)(X+αj+1)…(X+α
j+d-2) で表現される。したがって、上記パリティ符号Pr の生
成多項式は、上記生成多項式に用いられているガロア体
の元αj,αj+1,…,αj+d-2 以外の根を用いて生成す
れば良く、いずれの場合でも上記実施例4と同様の効果
を奏する。
【0228】実施例5.図14は、この発明の実施例5
で使用される復号器の構成を示すブロック図である。図
において、21はデータの入力端子、22はメモリ、2
3は復号器主要部である。復号器主要部23は、シンド
ローム計算部24、誤り位置計算部25、誤り数値計算
部26、誤りの訂正部27から構成される。また、28
は復号制御回路、29はビット重み計算回路、30はビ
ットしきい値(L1)の記憶回路、31は比較回路、3
2は見逃し誤り監視回路、33は消失フラグ(FS)の
出力端子、34は信頼度情報出力端子、37はデータ出
力端子である。
【0229】一般的に、記憶のない離散的な通信路とし
て知られている2元対称通信路(BSC:Binary Symmetric
Channel) では、送信された情報記号が誤って受信され
る確率(ビット誤り率 BER:bit error rate)をPb と
するとき、バイト単位でシンボル(すなわち、8ビット
の情報記号)を構成した時のシンボル誤り率(SER:symb
ol error rate)Ps は、
【0230】
【数19】
【0231】で与えられる。
【0232】ここで、ビット誤り率Pb=10ー3と仮定
すると、1ビット重みシンボルの誤りシンボルの生起確
率は、 Ps181Pb(1−Pb)7 =8×10-3×(0.999)7 =7.94×10-3 と計算できる。また、2ビット重みシンボルの誤りシン
ボルの生起確率は、 Ps282b 2(1−Pb)6 =28×10-6×(0.999)6 =2.78×10−5 となり、さらに3ビット重みシンボルの誤りシンボルの
生起確率は、 Ps83Pb3(1−Pb)5 =56×10-9×(0.999)5 =5.57×10-8 となる。
【0233】しかし、4ビット重みシンボルの誤りシン
ボルの生起確率は、 Ps484Pb4(1−Pb)4〜0 であって、同様に、5ビット重み以上のものを計算する
と、 Ps5=Ps6=Ps7=Ps8〜0 となる。この傾向はビット誤り率Pbが10ー2〜10ー5
の2元対称通信路(BSC)では、同じである。すなわ
ち、BSCで発生する誤りのほとんどは、1ビット重み
シンボルについて生じていることがわかる。
【0234】図15は、記録媒体上での誤りシンボルの
ビット重みの頻度分布を示す図である。ディジタルVT
Rにおけるシンボル誤りを実測して、その誤っているシ
ンボル内の誤りビット数(ビット重み)を横軸に、その
度数を縦軸に示す。変調は24/25変調、すなわちデ
ータ24ビットが25ビットの変調パターンに変調され
る民生用ディジタルVTR用に考えられているもので、
サンプル数220,230バイトで52シンボルの誤りが誤っ
ている。したがって、シンボル誤り率Ps の平均値は、
2.36×10ー4である。しかし52シンボルの誤りの
うち、1ビットの重みの誤りが51シンボルであって、
2ビットの重みの誤りは1シンボルしかない。また、C
Dプレーヤに用いられている光ディスク用のEFM変調
では、2ビット誤りが主体であることが知られている。
このように、実際の通信路や媒体で生じる誤りは、ほと
んどが1シンボルを構成する8ビットの中の1ビットな
いしは2ビット誤りである。
【0235】図16は、誤訂正パターンのシンボル毎の
ビット重みの頻度分布を示す図である。これは、GF
(28 )上の(85,77,9)、すなわち符号長8
5、情報記号数77、最小距離9のRS符号で通信路を
模擬し、そのシンボル誤り率(SER)をPs =10ー2
と仮定した時に、10万個のC1 符号語を復号したデー
タの1符号語中の4シンボルまでの誤りを訂正させた場
合に生じる誤訂正シンボルのビット重み分布(シンボル
中の“1”のビット数の分布)である。図からわかるよ
うに、誤訂正が起こった時、その誤訂正シンボルパター
ンのビット重みの頻度分布は、中央のビット重み4をピ
ークとする2項分布に近い分布を示す。
【0236】また図15によれば、RS復号器が訂正パ
ターンを求めたとき、その訂正が正しい時はビット重み
が1ないし2のパターンがほとんどであり、また図16
によれば、誤訂正となっている時はビット重み4をピー
クにもつ2項分布に近似する分布に従うことがわかる。
したがって、訂正シンボルパターンが求まった段階でシ
ンボル内のビット重みを調べることによって、誤訂正が
起こったのか、あるいは正しく訂正がなされたのかにつ
いての判別が、かなりの確率で可能になる。
【0237】このように誤訂正パターンの重み分布は2
項分布であることに対して通信路のビット誤りの分布は
通信路の特性にのみ依存し、その重み分布は2項分布に
従わない。したがって、ビット重み分布の通信路誤りと
誤訂正誤りとの確率的な分布の差を利用して、両者を識
別することが可能になる。すなわち、通信路の特性には
違いがあるとはいえ、いずれも大同小異なのであるか
ら、通信路の特性自体を測定しなくても、シンボル単位
にビット重み分布を調べ、それが2項分布に従っていれ
ば、そのシンボルが誤訂正されたシンボルなのか、正し
く訂正されたシンボルなのかは、確率的に判定できるこ
とになる。例えば、8ビット1シンボルのRS符号の場
合にその誤訂正シンボルが2項分布に従うとすれば、誤
訂正シンボルならば生起確率が少ないはずの、1ビッ
ト、2ビット或いは3ビットをビットしきい値に選ぶこ
とが可能である。これを、以下では2項分布の誤訂正ビ
ットしきい値と称している。
【0238】次に、上記の原理に基づく復号器による誤
訂正の判別について説明する。図14において、データ
(受信語)は端子21より入力され、メモリ22へ蓄え
られる。次にシンドローム計算部24でシンドロームが
計算され、誤り位置計算部25で誤りの位置が計算さ
れ、誤り数値計算部26で誤りの数値が計算され、誤り
の訂正部27で求めた誤りパターンを法2で加算して誤
りが訂正される。この時、誤りの数値が計算された段階
でビット重み計算回路29において、その訂正パターン
のビット重みが計算される。このビット重みがビットし
きい値L1を越えているかどうかがは、“L1”記憶回
路30より読みだされた数値と比較回路31により比較
される。この比較回路31において求められた誤りシン
ボルパターンのビット重みがビットしきい値“L1 ”よ
り小なる個数がq個以下(1≦q≦ta、ta≦t1,
t1はC1 符号の訂正能力)であれば、誤り訂正を行
い、(q+1)以上の時は見逃し誤り監視回路32へ信
号を送り、消失フラグFSを出力端子33より出力す
る。同時に訂正個数に基づいて消失フラグに対する信頼
度を計算し、信頼度情報を出力端子34より出力する。
【0239】また、図14のシンドローム計算部24、
誤り位置計算部25、誤り数値計算部26、誤りの訂正
部27に代えて、従来のユークリッド復号器により復号
することも可能である。その場合には、図41に示した
フローチャートに従って、図40のガロア演算器90や
図39の算術演算ユニット63、各種フラグレジスタや
RAM、カウンタにより実行される。なお、C1 復号と
してユークリッド復号を用いることもできる。
【0240】図17は、ユークリッド復号器の構成を示
すブロック図である。図において、40はプログラム
部、70は算術演算部、80はガロア演算部である。プ
ログラム部40については、すでに図38によりその構
成は説明した。また、ガロア演算部についても、すでに
図40により詳細に説明した通りである。
【0241】図18は、図17の算術演算部の構成を示
すブロック図である。図において、従来例(図39,図
40)の誤り訂正装置と同一部分または相当部分には同
一の参照番号を付けている。72は消失レジスタ、73
は消失カウンタ、74は消失制御回路、75はアドレス
制御回路である。消失レジスタ72はnビットのレジス
タであり、消失のあるところに“1”が格納され、制御
系の指令によりクロックに同期して消失カウンタ73へ
データを出力する。
【0242】このユークリッド復号器で上記した誤訂正
検出を実行するには、端子36よりビット重み信号Tx
を取り出し、端子35に入力される禁止信号INHIにより
訂正をストップし、消失として出力するための信号を制
御する。このように、同じ消失訂正を行うにしても、正
しく訂正されたシンボルには消失のフラグが付加されな
いので、消失フラグの数を従来方式より大幅に減少でき
る。したがって、訂正できるシンボル数が増え、結果と
して訂正能力が向上する。
【0243】次に、C1 復号器が検出した誤訂正を消失
として利用するC2 復号について説明する。図18にお
いて、消失フラグFSは消失情報として受信語レジスタ
71に入力する。データ入力Dinはデータ入力端子から
受信語レジスタ71に入力する。このC2 復号器は、従
来のエラー訂正装置(図37〜40)と基本的には同じ
であるが、最小距離dで消失個数NR のGF(28 )上
のRS符号を用いて、この実施例5におけるC2 復号器
の復号動作を説明する。
【0244】図19、図20および図21は、消失を訂
正するユークリッド復号を実行するフローチャートであ
る。図20と図21は、図19の一部(ユークリッド/
チエンステップ)を詳細に説明する図である。消失を訂
正するユークリッド復号器におけるRAM81,RAM
82(図40参照)の動作は、図22、図23に示され
ている。ここでは、図41のシンドローム多項式S
(z)が修正シンドローム多項式Sε(z)に代り、ま
た次数判定のステップST57において、 deg Sε(z)<(d−1)/2+NR に代るだけである。ここで、NR は消失の数である。
【0245】まず、消失個数データは消失レジスタ72
に入力され、消失カウンタ73、アドレス制御回路75
および8ビット×(d−1)の消失及び誤り位置レジス
タ77とガロア体の元変換ROM56により、順次入力
された消失情報のうちの消失位置kに対するαk が、ま
ずRAM82に蓄えられる。
【0246】次に、シンドローム多項式S(z)より修
正シンドローム多項式Sε(z)を計算する。すなわ
ち、シンドローム多項式S(z)の各成分がSε(z)
の初期値としてRAM81に蓄えられ、ガロア演算ユニ
ット89により次々に係数が乗算されて、 Sε(z)=S(z)×(z−αj1)×…×(z−
αjJ) (ただし、j=1〜J,J<d−1) の演算が行われて、RAM82が更新される。こうして
RAM82には修正シンドローム多項式Sε(z)の係
数が蓄えられる(ステップST56)。
【0247】次に、修正シンドローム多項式Sε(z)
の係数データをRAM81へ入力し、同時にSε(z)
の最大次数を求める。レジスタ92,93,94をクリ
アする。シンドローム計算によって求めたシンドローム
データを、T3端子よりSε(z)の係数としてレジス
タ94へ入力する。
【0248】ガロア演算ユニット89では修正シンドロ
ーム多項式Sε(z)の係数を調べる。そして、係数S
εd-2 ,Sεd-3 ,…,Sε0 が0の場合を除き、フラ
グレジスタ99にフラグF5=“1”を出力する。レジ
スタファイル64のAD2にZd-1 の最高次数1が入
る。最初のフラグF5=“1”により次数ラッチ回路6
5が働き、レジスタファイル64のAD1にはSε
(z)の最高次数が入る。係数Sεd-2 ,Sεd-3
…,Sε0 をラッチしてRAM81へ入力する。この時
レジスタファイル64のAD1には、エラーカウンタ5
5の値が入る。これ以降は、従来例のエラー訂正装置
(図37乃至図40)で説明したユークリッド復号と同
じであるので、説明を省略する。最終的には図23の
(j)に示す状態になる。
【0249】次に、下記の式に基づいてU1(z)を求
める。 U1(z)=Q(z)・U’1(z)+U2(z)
【0250】これをガロア演算プロセッサ90で演算す
ると同時に次数をチェックする。初期値U2(z)=
0,U’1(z)=1だから最初はQ(z)がU1(z)
へ移るだけとなる。図22に示すようにレジスタファ
イル64のアドレスAD2 にR(z)の次数を入力す
る。同時に値がDε=(d−1)/2+NR /2未満か
どうかを、算術演算ユニット63で検査する。R(z)
の次数がDε未満ならば、ループを抜け出し誤り位置
(αi )を求めるチエンサーチを行い、誤り数値を計算
して誤りの訂正を行う。Dε以上であれば、RAM82
とRAM81を逆にみてRAM81を被除数M1(z)
に、RAM82を除数M2(z)に見立てて、次の除算
に備える。
【0251】この結果、RAM及びレジスタファイルは
図22(c)の状態になる。2度目の除算を行う。同じ
ことを繰り返して、図22(d)のように新しい剰余R
(z)を求めRAM81に新しいU1(z)が入る。R
AM82の内容は変化しない。同様にしてR(z)の次
数判定を行い、Dε未満ならループを抜け出す。Dε以
上なら再びRAM81が除数M2(z)を示し、RAM
82が被除数M1(z)を示しており、さらに演算が続
けられる。このようにして、図23(f)に示すように
偶数回目のステップでRAM81に被除数M1(z)が、
RAM82に除数M2(z)が入る。また、図22
(h)に示すように奇数回目のステップで除数M
2(z)が、RAM82に被除数M1(z)が入る。
【0252】演算が終了したときに、U1(z)とR
(z)を求める。このようにして求めた位置多項式σ
(z)と数値多項式η(z)とを次式に示す。 σ(z)=K・U1(z)・σε(z) η(z)=R(z)=K・η(z)
【0253】さらに、 ei=η(αi )/σ’(αi ) より誤り数値ei を求め、誤り位置αi を位置iに変換
して誤りを訂正する。
【0254】以上、誤訂正を減らしてかつ消失を効率よ
く復号できる復号器および復号方式が明らかになった。
【0255】実施例6.先に述べたように、C1 復号器
の復号結果を消失として用いてC2 復号を消失訂正する
発明として、特開昭60−218926号公報に既に記
載がある。
【0256】本実施例6は、通信路より情報記号を受信
しそれを復調する時に得た情報、あるいは2重符号化さ
れた符号のうち初段を復号して得た受信シンボルの信頼
度情報PMに基づいて、受信シンボルにつき信頼度情報
順(信頼度の悪い順)に(d−1)まで順序付けを行な
って、消失訂正するものである。
【0257】例えば、第1段の符号C1 (C1 は、
(N,K,D) 符号とする。)の復号について[(D−
1)/2]個以下の誤りの訂正をし、第1段の符号C1
の復号結果のシンボルrj を中間的な情報として出力す
る。その時にi個の誤りを訂正したら、その重みをWj
とする。ここで、線形符号のパラメータを(n,k,
d)とするとき、nは符号長、kは情報記号数、dは最
小距離である。また、[x]はガウス記号であり、xを
こえない最大の整数を表す。
【0258】ここで、シンボルrj の重みWjを、
【0259】
【数20】
【0260】で定義される値に設定する。そして、フラ
グ信号などによってC2 の復号時に利用できるよう、こ
の重みWj をレジスタに蓄積しておく。なお、この時に
図14に示す復号器を第1段の復号手段として用いるこ
とによって消失情報を確実に検出して、誤訂正を減らす
ことができれば、C2 の復号で信頼度が向上する。
【0261】図24は、この実施例6で実行されるC2
符号の復号アルゴリズムを示すフローチャートである。
また図25は、図24の復号アルゴリズムを実行する算
術演算部の構成を示すブロック図である。
【0262】図25において、78は信頼度順序付け回
路、79は信頼度順序レジスタである。この信頼度順序
付け回路78は、その中から少なくとも(d−1)のシ
ンボルまでの信頼度の低い(悪い)シンボルに順序付け
を行う。信頼度は重みWj に基づいて決まり、訂正個数
の大きいものほど小さく、誤り検出になった時が一番小
さい。また、同じ重みWj の値を有するシンボルが複数
個入力されたときには、それらは任意に順序付けされ
る。順序付けされたシンボルがC2 復号器へ入力される
と同時に、その消失シンボル情報と信頼度順序情報は、
同期して消失レジスタ72と信頼度順序レジスタ79に
入力され、さらに消失制御回路74によって消失の個数
が0個から最大(d−1)個まで入力されることによっ
て、図24のフローチャートに基づく復号動作が繰り返
される。信頼度順序レジスタ79からは、消失レジスタ
72と同期して信頼度順序付け回路78で設定された順
序が消失制御回路74へ入力され、そのデータによって
消失制御回路74では消失レジスタ72の情報を消失と
して扱うかどうかを決める。そして、消失とするときに
は消失カウンタ73をアップさせ、エラーカウンタ55
のカウント値に基づいて、アドレス制御回路75により
消失と誤りのアドレス位置を作成する。
【0263】図24のルーチンは、図19に示す消失訂
正ユークリッド復号のフローチャートと基本的には同じ
であり、図19のユークリッド復号を多数回、消失の数
を変更して復号するようにしている。
【0264】図24において、まずシンドローム多項式
S(z)を符号語から計算し、シンドロームがすべて0
かどうかを判断する(ステップST41)。それと同時
に、信頼度順序付け回路78では、どのシンボルを消失
シンボルとするかを決めるために、0番目から最大(d
−1)番目までが選ばれる。そのシンボルをβ1 ,β2
,…,βd-1 とする(ステップST42)。ここで、
βi ∈GF(q)(qは、q=2m なる正整数)なるガ
ロア体の元とする。
【0265】最初、消失なしとしてNR =0と置き、消
失位置多項式σε(z)=1とする(ステップST4
3)。この時はSε(z)=S(z)となり、次のステ
ップST56の判定ルーチンでイレージャの数NR とS
(z)の次数とが比較される。ここで、NR が大きい場
合にはイレージャのみ復号(Erasures only decoding)
を実行するルーチンであるステップST61を実行す
る。また、NR ≦deg Sε(z)の場合は、判別ルーチ
ンであるステップST57に進み、Sε(z)の次数と
(d−1)/2+NR との大小が比較される。
【0266】判定がNOであれば、ステップST58に
進んでユークリッドの互除法を実行し、誤り−消失位置
多項式η(z)を求める。また、誤り−消失数値は、ス
テップST62においてei =η(αi )/σ’(α
i )により求めることができる。判別ルーチンでの判定
がYESとなった時には、次に低い信頼度のシンボルを
消失として加える。すなわち、図19の補正処理1(ス
テップST59)の代わりに、図24のステップST4
6が実行される。βi+B (但し、B≧1なる整数)が消
失集合{βi }に加わる。消失位置多項式σε(z)を
再計算してSε(z)を計算し直して、判定ルーチン
(ステップST57)へ入力する。
【0267】このように最大(d−1)回までC2 復号
を実行して、解が見つからない時にはステップST48
の判定ルーチンから補正処理2のステップST49に移
り、次善の策にゆだねる。こうした復号法は、すでに特
公平5−8610号公報に詳述されているので詳細は省
略するが、C2 の符号語r={rj }とC2 の復号語
r’={rj ’}の間には、相関度δ(k) が定義され
る。この相関度δ(k) がδ(k) >n−d(ただし、nは
2 の符号長、dはC2 の最小距離)を満足するC2 復
号語が必ず得られることは、特公平5ー8610号公報
に示されている。
【0268】このようにして信頼度の低いシンボルから
順に復号アルゴリズムへかけて訂正を実行するので、無
駄なく信頼度の高い復号が実行できる。また、訂正能力
限度いっぱいに訂正すると誤訂正が増える。そこで、誤
訂正が増えない程度に訂正できる個数をta(taはt
a≦t1=[(D−1)/2]なる正整数)とすること
により、C1 復号器がta個までの誤りを訂正する復号
動作をするときC1 が丁度ta個の誤りを訂正したとき
に、ビットしきい値を越えた重みのシンボル誤り数がq
(qは1≦q≦taなる数)を越えているならば、バー
スト誤りが起こっているか、あるいは誤訂正が起こって
いると判断でき、該当するC1 符号語を消失としてC2
復号で消失誤り訂正が可能になる。バースト誤りが起こ
っているときは同時に多数の誤りが起こるので、ta個
の訂正を行っても誤訂正になっている場合が多い。ta
をt1より少なくしたのは、ビットしきい値を越える正
しい訂正パターンが確率的に少しあるからである。さら
に、何個誤りがあったかにより該当C1 符号語の信頼度
を計算できるので、適当な個数の消失訂正が実行でき
る。
【0269】実施例7.図26は、この発明の実施例7
で実行されるC1 符号、C2 符号の復号アルゴリズムを
説明する図である。図27は、図26の復号アルゴリズ
ムを実行する復号器の構成を示すブロック図である。
【0270】図27のC1 復号器100はビット重み判
定手段を持つ。C2 復号器200もビット判定手段をも
つが、図27のC2 復号器200には、実施例5の復号
器(図14)のビット重み計算回路29、記憶回路3
0、比較回路31相当のものもそれぞれ含まれている。
但し、記憶回路30の数値はL1 でなくL2 とする。こ
のしきい値L2 は、C2 復号において、訂正パターンの
2項分布の誤訂正ビットしきい値とする。
【0271】図26、図27に概略的に示すように、C
1 復号で訂正パターンがビット重み判定により誤訂正で
あると判定された時は、誤訂正候補シンボルメモリ10
1へそのシンボルパターンとアドレスを記録しておく。
誤訂正候補シンボルメモリ101は、符号C1 ,C2
符号パラメータを(n1,k1,t1),(n2,k
2,t2)とするとき、アドレスと訂正パターンの組だ
けの容量、例えばt2×t1×2あればよい。C1 復号
が完了したとき、復号データと消失シンボルがC2 復号
器200へ転送され、C2 復号では消失・誤り(イレー
ジャ,アンド,エラー)訂正が行われ、端子201から
データ出力が得られる。しかし、このとき誤訂正候補パ
ターンのアドレスにデータがあれば、C2 復号器200
で訂正したシンボルパターンとの一致を確かめ、一致す
ればC1 復号でもC2 復号でも訂正パターンが一致して
いるので確率的には少なくても通信路または記録媒体で
ビット重みの多い誤りパターンが発生したと判断して訂
正を実行する。一致しなければやはり誤訂正していると
判断して、誤り検出にとどめる。
【0272】実施例8.実施例7のC1 復号器100と
同様に、C1 復号器はビット重み判定手段を持つ。C1
復号で誤訂正と判断された時、その誤訂正候補シンボル
メモリ101のアドレスに連続するLB個(LBは2以
上の整数、例えば3とする。)のシンボルがあれば、そ
れは誤訂正でなく、本当にバースト誤りであったことが
判る。そのため、強いてC2 復号において一致を確かめ
なくても、C1 復号の際に誤り訂正が実行できる。この
判断は、ビット重み計算回路29、見逃し誤り監視回路
32の情報と誤訂正候補シンボルメモリ101の情報を
得て、プログラム部40と算術演算部70により行なわ
れ、訂正可能なバースト誤りであれば訂正するようにし
ている。
【0273】実施例9.実施例9では、上記の原理に基
づいて復号器が誤訂正を判別することを可能ならしめた
エラー訂正装置について説明する。
【0274】図28は、この発明の実施例9で使用され
る復号器の構成を示すブロック図である。図28におい
て、21はデータの入力端子、22は受信語を記憶する
メモリ、23は復号器主要部である。また、24はシン
ドローム計算部、25は誤り位置計算部、26は誤り数
値計算部、27は誤りの訂正または検出部、28は復号
制御回路、33は消失フラグFSの出力端子、101は
誤訂正候補シンボルメモリ、37はデータ出力端子であ
る。
【0275】データは入力端子21より入力され、メモ
リ22へ蓄えられる。次にシンドローム計算部24でシ
ンドロームが計算され、誤り位置計算部25で誤りの位
置が計算され、誤り数値計算部26で誤りの数値すなわ
ちパターンが計算され、誤りの訂正または検出部27で
求めた誤りパターンを法2で加算して誤りが訂正され
る。誤りの数値即ちパターンが計算された段階で、誤り
の個数がxを越えてt1以下の時はそのパターンとアド
レスが誤訂正候補シンボルメモリ101へ蓄えられる。
【0276】図29は、図28の復号器をプログラム方
式で実現する場合の概略構成を示すブロック図である。
これは、プログラムによるソフトで実現することが可能
である。C1 復号としてユークリッド復号を用いること
もできる。もしこのプログラム部40で上記した誤訂正
検出を実行するとすれば、端子36より誤りパターンと
アドレスを取り出し、また端子35から供給される禁止
信号により訂正をストップするようにして、消失として
出力するための信号を制御する。
【0277】図29において、40はプログラム部、7
0は算術演算部、80はガロア演算部である。プログラ
ム部40とガロア演算部80とは、それぞれ従来のもの
(図38及び図40)と同様に構成され、算術演算部7
0は実施例5における算術演算部(図18)と同様に構
成できる。なお、この実施例9のエラー訂正装置では、
最小距離dで消失個数NRのGF(28)上のRS符号を
用いたデータが入力する場合を説明する。
【0278】消失を訂正するユークリッド復号器におけ
るRAM81,RAM82(図40参照)の動作は実施
例5の場合と同様であって、図22および図23に示す
通りである。ここでは、図41のシンドローム多項式S
(z)が修正シンドローム多項式Sε(z)に代り、ま
た次数判定のステップST57において、 deg Sε(z)<(d−1)/2+NR に代る。ここで、NR は消失の数である。本発明で取り
扱う消失は図18に示す算術演算部70の消失レジスタ
へ入力される。
【0279】図30は、C1 符号の復号アルゴリズムを
示すフローチャートである。C2 復号で消失を使わない
で復号を実行する場合、C1 復号器側の復号動作は、次
の様に進む。
【0280】ステップST71におけるC1 復号のシン
ドローム計算によって、誤り個数tがt1個(=[(d
1−1)/2])以上であって、訂正できないエラーを
検出した時は、訂正しないで次の符号語の処理へ移る
(ステップST76)。
【0281】C1 復号時の誤り個数tがt1個以下であ
って、しかも、C1 復号で見逃す誤りの生起する確率が
少ない範囲の訂正を行う誤り個数xと等しいか、それ以
下の時には、訂正を実行する(ステップST75)。そ
して、次の符号語の処理に移る。
【0282】C1 復号時の誤り個数tが上記個数xを越
えているが、t1個以下であれば(すなわちx<t≦t
1なる誤り個数t個の時)、誤訂正をしている可能性が
あるので求めた誤りのアドレス(Xアドレス、Yアドレ
ス)とパターンとを誤訂正候補シンボルメモリ101へ
ストアする(ステップST73)。このときには、訂正
は実行せず(ステップST74)、次の符号語の処理へ
移る。
【0283】図31は、C1 符号の復号が実行されてい
るときのメモリの状態を示す図である。今、i番目のC
1 受信語に、eip,…,eiqなるt個(t<x)の誤り
が生起したC1 受信語については訂正が実行され、誤訂
正候補シンボルメモリ101には何も書き込まれない。
次にj番目のC1 受信語については、t1個を越える誤
りが検出されたとする。この時には、訂正は不可能であ
って、誤訂正候補シンボルメモリ101に何も書き込ま
れない。
【0284】しかし、k番目のC1 受信語にはx<t≦
t1なるt個の誤りが、たまたまek1,…,ekp,…,
kq,…,ekzのように生起していたとする。求まった
誤りパターンとアドレスは、各々誤訂正候補シンボルメ
モリ101に(Xアドレス、Yアドレス;誤りパター
ン)の順で、すなわち(k,1;ek1),…,(k,
p;ekp),…,(k,z,ekz)と書き込まれる。
【0285】図32は、C2 硬判定復号の復号動作を説
明する図である。この図には、C2復号時のメモリ22
と誤訂正候補シンボルメモリ101の状態、および復号
結果に基づく動作手順が示されている。
【0286】今、p列目のC2 受信語が復号されている
とする。C2 受信語においては、i番目の受信語に生じ
ていた誤りはC1 復号ですでに訂正され、存在しなくな
っている。j番目、…、k番目にはejp,…,ekpなる
誤りが残留しており、一部は検出されるため誤訂正候補
シンボルメモリ101へはストアされない。しかし、簡
単のためにt2 =[(d2−1)/2]を越える誤りの
パターンとアドレスが誤訂正候補シンボルメモリ101
へ蓄積されているとする。C2 復号器は復号を実行し
て、まず誤りシンボルempがYアドレスのm行目のとこ
ろに求まる。この誤りパターンは、パターン比較ルーチ
ンz1で比較される。一致する場合は、C2 硬判定復号
ルーチンz2で訂正され、さらにデータ出力ルーチンz
3でデータが出力される。この誤りシンボルempは、誤
訂正候補シンボルメモリ101にストアされているej
p,…,ekpのどれともアドレスが一致しない。したが
って、ここではパターンの一致を確かめるまでもなく、
誤訂正が検出される。誤訂正が検出されたデータは、誤
訂正検出ルーチンz5とデータ補正ルーチンz6とで処
理される。
【0287】図33は、C1 符号の消失フラグを出力す
る復号アルゴリズムを示すフローチャートである。この
消失・誤り復号のアルゴリズムは、C1 復号で検出した
消失をC2 復号で利用する軟判定復号である。まずシン
ドローム計算で訂正できない誤りが検出(t1個以上誤
り)されたら(ステップST71)、消失フラグを該当
1 受信語に付加する(ステップST79)。具体的に
は、消失レジスタ72の対応する番地に“1”をストア
して、つぎのC1 受信語の処理へ移る。また、C1 受信
語のシンドローム計算より、誤訂正が生起する可能性が
少ないx個以下の誤りが生起していると判断される場合
は(ステップST72)、フラグをつけずに訂正を実行
して(ステップST78)、次の符号語の処理へ移る。
【0288】ここで、上記xにはたとえばC1 符号の最
小距離が9ならばt1=4であるから、xとして3を選
択する。また、シンドローム計算よりt個の誤りが生起
している場合はステップST73に進み、その誤りパタ
ーンとXアドレスとYアドレスを誤訂正候補シンボルメ
モリ101へストアする。そして、ステップST77に
進んで訂正は行われずに該当C1 受信語に消失フラグが
付加される。C1 符号の符号長n1、C2 符号の符号長
n2であって、積符号が(n2×n1)のシンボルであ
るならば、n2個の全てのC1 符号の復号が終わったと
き、消失レジスタ72には1と0がトータルでn2個ス
トアされる。
【0289】図34は、C1 符号の復号が実行されてい
るときのメモリ及び消失レジスタの状態を示す図であ
る。この図では、軟判定復号時のメモリ22と誤訂正候
補シンボルメモリ101の状態を示しており、ここでは
消失レジスタ72が存在して消失情報を蓄積する点で、
図31の硬判定復号時とは異なる。
【0290】今、i番目のC1 受信語にはeip,…,e
iqなる誤りが生起しているが、これは軽微なあやまりで
あるので誤りが訂正され、消失レジスタには0がストア
され、誤訂正候補シンボルメモリ101へはなにも書か
れない。j番目のC1 受信語には、t1個以上の誤りe
jp,…,ejqなる誤りが生起し、これは訂正できないの
で訂正動作を行わないが、消失レジスタ72には該当番
地に“1”を書き込む。また、誤訂正候補シンボルメモ
リ101には何も書き込まない。k番目のC1受信語に
はx<t≦t1なるt個の誤りek1,…,ekp,…,e
kq,…,ekzが生起し、t個の誤りのアドレスとパター
ンが求まるが、これを(Yアドレス、Xアドレス;誤り
パターン)の順に、誤訂正候補シンボルメモリ101に
(k,1;ek1),…,(k,p;ekp),…,(k,
z;ekz)のように書き込む。
【0291】図35は、C2 軟判定復号の復号動作を説
明する図である。この図には、C2復号時のメモリ22
と誤訂正候補シンボルメモリ101と消失レジスタ72
の状態および軟判定復号を行うC2 復号の動作手順が示
されており、これは図32の硬判定復号に復号動作に対
応している。
【0292】今、p番目のC2 復号において消失レジス
タ72によるs個の消失位置が入力され、消失以外にe
個の誤りが生起し、 s+2e>d2 であるとする。また、ejp,…,ekpなる誤りまたは消
失パターンが生起し、C2 復号器が誤訂正を起こして誤
訂正パターンempをm行目に作り、さらに誤りejp,
…,ekpがすべて誤訂正候補シンボルメモリ101に蓄
えられている訳ではないが、少なくとも1つは誤訂正候
補シンボルメモリ101に蓄えられているとする。
【0293】パターン比較ルーチンz1では、誤訂正候
補シンボルメモリ101で記憶している誤りパターンと
誤訂正パターンempとを比較する。誤訂正パターンemp
と誤訂正候補シンボルメモリ101に蓄えられている誤
りパターンとは、アドレスが一致することはない。また
消失パターンのアドレスは偶然に一致することはある
が、一般にはそれらのパターンは一致しない。しかも1
つのパターンが誤訂正候補シンボルメモリ101にある
とき、ガロア体GF(28 )のリードソロモン符号の場
合では、偶然に一致する確率は1/256である。すな
わち、これは十分に小さい確率であるから、ほぼ完全に
誤った訂正を検出することができる。一致しなかった場
合は、誤訂正検出ルーチンz4およびデータ補正ルーチ
ンz5で処理される。一致した場合には、正しい訂正が
なされたと考えられるのでC2 軟判定復号器によってC
2 復号を実行して(ルーチンz21)、データ出力ルー
チンz3によりデータを出力する。
【0294】図36は、C2 復号器における入力データ
の消失個数と訂正能力との関係を示す図である。ここで
は、C2 復号器の消失入力データの個数(s2 )と、C
2 の最大訂正可能消失数(d2−1)と、誤訂正候補シ
ンボルメモリ101の誤りパターン数(sz)、C2
号前に訂正が実行される訂正数(st)と、残留パター
ン数(ψ:ψ≧1なる小さな数)と、実際に消失訂正ア
ルゴリズムでパターンが求められる消失訂正数(sy)
との相互関係を示している。C2 復号器に入力される消
失には、誤訂正候補シンボルメモリ101に書き込まれ
てかつ消失フラグが付加されているもの(消失1)と、
誤り検出だけ可能であるが、その誤りパターンは不明の
もの(消失2)とが含まれており、s2 はこれら消失1
と消失2との合計である。誤訂正候補シンボルメモリ1
01に該当C2 受信語のsz個のパターンが書き込まれ
ているとする。その時、C2 復号前に訂正処理される消
失パターン数がst個で、sz=st+ψである。
【0295】ここで、ψは1に設定してもよいが、受信
語が8ビット1シンボルである場合の誤りパターンが偶
然合致する確率が1/256であるので、さらに信頼度
が欲しい場合には、ψ=2、又は3、4…と増加させれ
ば良い。これによって、偶然に合致する確率を(1/2
56)2,(1/256)3,…と小さくすることが可能
である。このようにして実際に消失として訂正されるシ
ンボルの数syが、C2 の最大訂正可能消失数である
(d2−1)より小さくできるので、C2 復号器に(d
2−1)を越える消失入力データがあってもそれらを訂
正することができる。しかも、誤訂正候補シンボルメモ
リ101によるパターンチェックによって、誤訂正の割
合を小さく抑えることができる。誤訂正候補シンボルメ
モリ101で、sz個のパターンのうちのいずれのψ個
を残すかについては任意でよい。しかし、より信頼度の
高い訂正を望む場合には、C1 復号で得られた信頼度情
報が高い(つまり訂正個数が最も少ないときの)シンボ
ルパターンを優先的に残すように、比較ルーチンz1で
判断する。
【0296】なお、本実施例9による復号アルゴリズム
は、図28のシンドローム計算部24、誤り位置計算部
25、誤り数値計算部26、誤りの訂正/検出部27に
代えて、図37に示したユークリッド復号器によって実
行することもできる。その場合には、プログラム部40
に書かれた手順に従って、図40のガロア演算器90、
図39の算術演算ユニット63、各種フラグレジスタ、
RAM、カウンタ等によって実行される。
【0297】
【発明の効果】本発明の請求項1記載のエラー訂正装置
によれば、C1 符号の生成多項式の根以外の根を持つ生
成多項式を用いてパリティ符号が構成されているので、
確実にC1 符号の誤訂正を検出できる効果がある。
【0298】本発明の請求項2記載のエラー訂正装置に
よれば、C1 符号の生成多項式の根以外の根を持つ生成
多項式を用いて、最小距離2のRS符号によるパリティ
符号を構成しているので、確実にC1 符号の誤訂正が検
出できる効果がある。
【0299】本発明の請求項3記載のエラー訂正装置に
よれば、C1 符号の生成多項式の根α0 、α1 、…、α
d-2 以外の根であるα-1を根に持つ生成多項式を用い
て、最小距離2のRS符号によるパリティ符号を構成し
ているので、確実にC1 符号の誤訂正が検出できる効果
がある。
【0300】本発明の請求項4記載のエラー訂正装置に
よれば、b=8すなわち8ビット1シンボルのRS符号
で構成している情報の冗長度をあまり増加させる事なし
に、所望のパフォーマンスを得ることができ、また回路
規模を必要以上に増加させることなく、符号および復号
回路を構成できる効果がある。
【0301】本発明の請求項5記載のエラー訂正装置に
よれば、α-1倍回路が3個のEXORゲートによって構
成できるので、回路規模を減少させる効果がある。
【0302】本発明の請求項6記載のエラー訂正装置に
よれば、確実にC2 符号で消失訂正を行うことができ、
復号パフォーマンスを向上することができる効果があ
る。
【0303】本発明の請求項7記載のエラー訂正装置に
よれば、確実にC2 符号で消失訂正を行うことができ、
復号パフォーマンスを向上することができる効果があ
る。
【0304】本発明の請求項8記載のエラー訂正装置に
よれば、確実にC2 符号で消失訂正を行うことができ、
復号パフォーマンスを向上することができる効果があ
る。
【0305】本発明の請求項9記載のエラー訂正装置に
よれば、ガロア体を統一して、乗算器、加算器、除算器
等の演算回路部を共通化することができ、ハードウェア
規模の削減を図れる効果がある。
【0306】本発明の請求項10記載のエラー訂正装置
によれば、C2 符号による見逃し誤りを抑えることがで
きる効果がある。
【0307】本発明の請求項11記載のエラー訂正装置
によれば、そのフォーマットのC1符号語の先頭部分に
パリティ符号の検査シンボルを配置したので、ID情報
を使わない時はそこへパリティ検査情報を配置してC1
復号で見逃した誤りを検出し、信頼度を向上せしめる効
果がある。
【0308】本発明の請求項12記載のエラー訂正装置
によれば、C1 符号語の先頭部に配置したパリティシン
ボルをROMにより別途符号化した検査シンボルC
1Pと、先頭部をスキップして2シンボル目から(k−
1)シンボル部を符号化した検査シンボルC1Bとを合成
して、C1 検査部を得るようにしているので、情報部分
を2度アクセスしなくてもC1 検査シンボルを構成で
き、高速に符号化処理できる効果がある。
【0309】本発明の請求項13記載のエラー訂正装置
によれば、確率的に誤訂正を少なくするとともに、検出
できる誤りを確実に検出して、誤訂正を的確に検出でき
る効果がある。
【0310】また、本発明の請求項14記載のエラー訂
正装置によれば、C1 符号語を消失として利用できるの
で、C2 復号に効果がある。
【0311】また、本発明の請求項15記載のエラー訂
正装置によれば、積符号などの2重符号化を用いるシス
テムでC1 符号の復号時に訂正された誤りパターンがビ
ットしきい値を越えているかどうかを判断するので、C
2 復号に該当C1 符号語を消失として利用できる効果が
ある。
【0312】また、本発明の請求項16記載のエラー訂
正装置によれば、C1 の訂正能力をt1とする時、積符
号等においてC1 復号器の訂正個数taとする時ta以
下の誤りが生起してその誤りパターンが、シンボルにお
ける2項分布の誤訂正ビットしきい値をしきい値としこ
のビットしきい値を越えるシンボルがqをこえる時は該
当C1 符号語を消失としてC2 復号で消失と誤りを訂正
する効果がある。
【0313】また、本発明の請求項17記載のエラー訂
正装置によれば、有効にC2 復号で誤りと消失を訂正す
る効果がある。
【0314】また、本発明の請求項18記載のエラー訂
正装置によれば、効率よく誤りと消失を訂正できる効果
がある。
【0315】また、本発明の請求項19記載のエラー訂
正装置によれば、信頼度の高いC2復号が実行できる効
果がある。
【0316】また、本発明の請求項20記載のエラー訂
正装置によれば、C1 復号でシンボルにおける2項分布
の誤訂正ビットしきい値をしきい値とし、このビット重
みを越えている訂正パターンは消失としてC2 復号で消
失訂正を行い、C2 復号で得られる訂正パターンが、シ
ンボルにおける2項分布の誤訂正ビットしきい値をしき
い値としこのビット重みを越えている時は補正を行うな
どして、誤訂正を防ぐようにしたので、より信頼性の高
い復号ができる効果がある。
【0317】また、本発明の請求項21記載のエラー訂
正装置によれば、より信頼性の高い復号を実行できる効
果がある。
【0318】また、本発明の請求項22記載のエラー訂
正装置によれば、復号器が訂正動作を行なう時の訂正シ
ンボルパターンのビット重みが、シンボルにおける2項
分布の誤訂正ビットしきい値を越えているかどうか判断
し、それがLBシンボル連続して誤っているかどうか判
断する手段を備えているので、誤訂正を的確に検出し
て、より信頼性の高い復号を実行できる効果がある。
【0319】本発明の請求項23記載のエラー訂正装置
によれば、メモリPxにC1 復号で求めた誤りパターン
を書き込み、そのパターンをC2 復号で一致を確認して
訂正するから、誤訂正を確実に検出できる効果がある。
【0320】本発明の請求項24記載のエラー訂正装置
によれば、メモリPxにC1 復号で求めた誤りパターン
を書き込み、そのパターンをC2 復号で一致を確認して
訂正するから、誤訂正を確実に検出できる効果がある。
【0321】本発明の請求項25記載のエラー訂正装置
によれば、メモリ容量がt1×t2のメモリPxを備え
ているので、C1 復号で求めたパターンをC2 復号で一
致を確かめるのに最小のメモリ容量で構成出来る効果が
ある。
【0322】本発明の請求項26記載のエラー訂正装置
によれば、C1 復号で検出した誤りを消失とし、それを
2 復号で消失を訂正する場合において、最小の容量で
2が消失訂正できる効果がある。
【0323】本発明の請求項27記載のエラー訂正装置
によれば、C1 復号で検出した誤りを消失としそれをC
2 復号で消失を訂正する訂正方式において、メモリPx
が(d2−1)×t1のサイズの容量をもっているの
で、最小の容量でC2 が消失訂正できる効果がある。
【0324】本発明の請求項28記載のエラー訂正装置
によれば、C2 復号器入力側で入力される消失の数がC
2 の最大消失個数(d2−1)を越えていてもメモリP
xに必要最低限の消失個数(ψ)を残して、あらかじめ
訂正を実行して消失数を減らし、C2 復号での消失訂正
を可能にし、かつψ個のパターンで誤訂正をチェックで
きる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施例1で使用されるパリティ発
生回路の構成を示すブロック図である。
【図2】 図1における乗算回路の構成を示す図であ
る。
【図3】 誤り訂正符号の構成を示すフォーマット図で
ある。
【図4】 C2 符号の復号アルゴリズムを示すフローチ
ャートである。
【図5】 復号パフォーマンスを示す図である。
【図6】 図1における乗算回路の別の構成を示す図で
ある。
【図7】 図1における乗算回路の更に別の構成を示す
図である。
【図8】 この発明の実施例2で実行されるC2 符号の
復号アルゴリズムを示すフローチャートである。
【図9】 この発明の実施例3で生成される誤り訂正符
号の構成を示すフォーマット図である。
【図10】 この発明の実施例4で使用される符号化回
路の構成を示すブロック図である。
【図11】 誤り訂正符号を構成する符号化プロセスを
示す図である。
【図12】 図10におけるC1 符号化演算ROM内の
データ構成方法を説明する図である。
【図13】 図12のデータ構成方法をGF(28)上
のリードソロモン符号に適用して作成されたROMテー
ブルを示す図である。
【図14】 この発明の実施例5で使用される復号器の
構成を示すブロック図である。
【図15】 記録媒体上での誤りシンボルのビット重み
の頻度分布を示す図である。
【図16】 誤訂正パターンのシンボル毎のビット重み
の頻度分布を示す図である。
【図17】 ユークリッド復号器の構成を示すブロック
図である。
【図18】 図17の算術演算部の構成を示すブロック
図である。
【図19】 ユークリッド復号器における復号アルゴリ
ズムを示すフローチャートである。
【図20】 図19のフローチャートの一部分を詳細に
示すフローチャートである。
【図21】 図19のフローチャートの一部分を詳細に
示すフローチャートである。
【図22】 図19の復号アルゴリズムに従って変化す
るRAM及びレジスタファイルの内容を示す状態図であ
る。
【図23】 図19の復号アルゴリズムに従って変化す
るRAM及びレジスタファイルの内容を示す状態図であ
る。
【図24】 この発明の実施例6で実行されるC2 符号
の復号アルゴリズムを示すフローチャートである。
【図25】 図24の復号アルゴリズムを実行する算術
演算部の構成を示すブロック図である。
【図26】 この発明の実施例7で実行されるC1
号、C2 符号の復号アルゴリズムを説明する図である。
【図27】 図26の復号アルゴリズムを実行する復号
器の構成を示すブロック図である。
【図28】 この発明の実施例9で使用される復号器の
構成を示すブロック図である。
【図29】 図28の復号器をプログラム方式で実現す
る場合の概略構成を示すブロック図である。
【図30】 C1 符号の復号アルゴリズムを示すフロー
チャートである。
【図31】 C1 符号の復号が実行されているときのメ
モリの状態を示す図である。
【図32】 C2 硬判定復号の復号動作を説明する図で
ある。
【図33】 C1 符号の消失フラグを出力する復号アル
ゴリズムを示すフローチャートである。
【図34】 C1 符号の復号が実行されているときのメ
モリ及び消失レジスタの状態を示す図である。
【図35】 C2 軟判定復号の復号動作を説明する図で
ある。
【図36】 C2 復号における入力側の消失個数と訂正
能力との関係を示す図である。
【図37】 従来の誤り訂正装置に用いられるユークリ
ッド復号器を示すブロック図である。
【図38】 図37のプログラム部を示すブロック図で
ある。
【図39】 図37の算術演算部を示すブロック図であ
る。
【図40】 図37のガロア演算部を示すブロック図で
ある。
【図41】 従来の復号アルゴリズムを示すフローチャ
ートである。
【図42】 従来のRAMとレジスタファイルの内容を
示す状態図である。
【図43】 従来のRAMとレジスタファイルの内容を
示す状態図である。
【図44】 従来の積符号の復号パフォーマンスを示す
図である。
【符号の説明】
1 乗算回路、2 レジスタ、3 加算器、4 0検出
回路、5 誤り検出制御回路、r:受信語、Sp:シン
ドローム、Fd:誤り検出フラグ、6 入力端子、7
EXORゲート、8 出力端子、9 入力端子、10
パリティ生成回路、11 C1符号化回路、12 C1
号化演算ROM、13 GF(2)上の加算器、14
パリティ符号出力端子、15 C1検査符号出力端子、
21 データ入力端子、22 メモリ、23 復号器主
要部、24 シンドローム計算部、25 誤り位置計算
部、26 誤り数値計算部、27 誤りの訂正部、28
復号制御回路、29 ビット重み計算回路、30 ビッ
トしきい値L1記憶回路、31 比較回路、32 見逃
し誤り監視回路、33 消失フラグ出力端子、34 信
頼度情報出力端子、35 取り出し端子、36 取り出
し端子、37 データ出力端子、L1:ビットしきい
値、FS:消失フラグ、40 プログラム部、70 算
術演算部、80 ガロア演算部、71:受信語レジス
タ、72:消失レジスタ、73:消失カウンタ、74:
消失制御回路、75:アドレス制御回路、76:ガロア
体変換ROM、77:消失及び誤り位置レジスタ、7
8:信頼度順序付け回路、79:信頼度順序レジスタ、
100:C1復号器、200:C2復号器、101:誤訂
正候補シンボルメモリ、201:データ出力端子、20
2:補正フラグ出力端子41 ジャンプアドレス設定回
路、42 プログラムカウンタ、43 プログラムRO
M、44 命令ラッチ回路、51 フラグレジスタ(F
6)、52 フラグレジスタ(F7)、55 カウン
タ、56 カウンタ、57 ラッチ回路、58 ラッチ
回路、59 加算器、60 加算器、61 フラグレジ
スタ、62 フラグレジスタ、63 算術演算ユニット
(ALU)、64レジスタファイル、65 次数ラッチ
回路、66 セレクタ、67 レジスタ、68 レジス
タ、81 RAMA、82 RAMB、84 フラグレ
ジスタ(St)、85 フラグレジスタ(EXR)、8
6 フラグレジスタ(EXW)、87 受信フラグレジ
スタ(F1)、88 出力フラグレジスタ(F2)、89
ガロア演算ユニット、90 演算プロセッサ、91 逆
元ROM、92 レジスタX、93 レジスタY、94
レジスタZ、95 セレクタ、96 セレクタ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成7年3月23日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項23
【補正方法】変更
【補正内容】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松井 充 神奈川県鎌倉市大船五丁目1番1号 三菱 電機株式会社情報システム研究所内

Claims (28)

    【特許請求の範囲】
  1. 【請求項1】 bビット1シンボル単位で符号化された
    ガロア体GF(2b)上のRS(リードソロモン)符号
    に生じたエラーを検査シンボルによって訂正するエラー
    訂正装置において、 前記ガロア体の元α0,α1,…,αd-2 (dは符号の最
    小距離)を根とする生成多項式により符号化されたk個
    のC1 符号語のうち、(k−1)個を情報シンボル、1
    シンボルを前記ガロア体の元α0,α1,…,αd-2 以外
    を根とする生成多項式によるパリティ符号として構成し
    たことを特徴とするエラー訂正装置。
  2. 【請求項2】 前記検査シンボルは、GF(2b )上の
    最小距離2のRS符号であることを特徴とする請求項1
    に記載のエラー訂正装置。
  3. 【請求項3】 前記検査シンボルは、α-1 を根とする
    生成多項式によるパリティ符号であることを特徴とする
    請求項1に記載のエラー訂正装置。
  4. 【請求項4】 前記RS符号は、b=8なるパラメータ
    を有することを特徴とする請求項1に記載のエラー訂正
    装置。
  5. 【請求項5】 前記ガロア体の元αを生成する原始多項
    式g(X)として、 g(X)=X8 +X4 +X3 +X2 +1 を用いたことを特徴とする請求項4に記載のエラー訂正
    装置。
  6. 【請求項6】 前記検査シンボルは、2次元構造をもつ
    符号に符号化されており、その生成多項式がG1(X)
    =(X+α0)(X+α1 )…(X+αd-2)(dはC1
    符号の最小距離)なるC1 符号語と、前記C1 符号語と
    交差する方向のC2 符号語と、前記C1 符号語の情報記
    号のうちk個を符号長としてGp(X)=(X+α-1
    なる生成多項式により符号化された第3の符号(Cp符
    号語)とから構成されていることを特徴とする請求項4
    に記載のエラー訂正装置。
  7. 【請求項7】 前記検査シンボルをC1 符号語で訂正し
    たのち、前記Cp符号語で復号してC1 符号語の誤訂正
    を検出し、C2 符号語の復号時に消失訂正を行うことを
    特徴とする請求項6に記載のエラー訂正装置。
  8. 【請求項8】 前記検査シンボルは、積符号であること
    を特徴とする請求項6に記載のエラー訂正装置。
  9. 【請求項9】 前記C1 符号語、C2 符号語およびCp
    符号語は、それぞれ8ビット1シンボルのRS符号であ
    って、これらRS符号の原始多項式は、 g(X)=X8 +X4 +X3 +X2 +1 であることを特徴とする請求項6に記載のエラー訂正装
    置。
  10. 【請求項10】 前記Cp符号語による誤り検出結果に
    基づいて前記C1 符号語の見逃し誤り数を検出しカウン
    トする見逃し誤りカウント手段と、 前記C2 符号語による復号時に前記カウント手段より出
    力される見逃し誤り数に基づいてC2 符号語の復号アル
    ゴリズムを切り換える切換え制御手段とを有することを
    特徴とする請求項6に記載のエラー訂正装置。
  11. 【請求項11】 前記C1 符号語は、連続する(d−
    1)個のガロア体の元αj,αj+1,…,αj+d-2 (但
    し、jは任意の整数)を根に持つ生成多項式で符号化さ
    れており、 前記パリティ符号は、前記C1 符号語の先頭部分に配置
    された検査シンボルであることを特徴とする請求項3に
    記載のエラー訂正装置。
  12. 【請求項12】 前記検査シンボルを除いた情報部分を
    符号化したC1 検査部C1Bと、前記パリティ符号をC1
    符号化したC1 検査部C1Pとを合成したC1検査部C1T
    によって符号化された符号語を復号してC1 符号語の誤
    訂正を検出し、C2 符号語の復号時に消失訂正を行うこ
    とを特徴とする請求項3に記載のエラー訂正装置。
  13. 【請求項13】 bビット1シンボル単位で符号化され
    たガロア体GF(2b )上のRS符号に生じたエラーを
    検査シンボルによって訂正するエラー訂正装置におい
    て、 1シンボル中の“1”のビット数の分布を2項分布とみ
    なして符号の訂正を行った後のシンボル(訂正シンボ
    ル)について誤訂正ビットしきい値を設定する設定手段
    と、 前記訂正シンボルのビット重み(1シンボル中の“1”
    のビットの数)が、前記誤訂正ビットしきい値を越えて
    いるか否かにより前記訂正シンボルの誤訂正を判定する
    判定手段とを有し、誤訂正と判定された訂正シンボルの
    該当する符号語を消失として、訂正を行わないことを特
    徴とするエラー訂正装置。
  14. 【請求項14】 2重符号化された符号のうち、C1
    号の復号時の情報をC2 符号の復号時に用いて消失誤り
    訂正を行うことを特徴とする請求項13に記載のエラー
    訂正装置。
  15. 【請求項15】 前記2重符号化された符号は、積符号
    であることを特徴とする請求項14に記載のエラー訂正
    装置。
  16. 【請求項16】 C1 符号の訂正能力をt1とし、C1
    復号器によってta個(taはta≦t1なる整数)ま
    での誤りを訂正するとき、 前記設定手段では、q個(qは1≦q≦taの整数)の
    訂正シンボルについて誤訂正ビットしきい値L1 (1≦
    1 ≦m,但し、mはシンボルのビット数)を設定し、 前記判定手段では、C1 符号の訂正を行った後の訂正シ
    ンボルのビット重みが前記誤訂正ビットしきい値L1
    越えているときは誤訂正が起こっていると判断し、 誤訂正と判定された訂正シンボルの該当する符号語を消
    失として、C2 復号時に消失と誤りを訂正することを特
    徴とする請求項13に記載のエラー訂正装置。
  17. 【請求項17】 前記C1 復号器がta(1≦ta≦t
    1)個の誤りを訂正したとき、その訂正シンボルのビッ
    ト重みが前記誤訂正ビットしきい値L1 を越えていると
    きはta個誤り発生確率に基づいて該当C1 符号語の信
    頼度情報を演算する演算手段を有し、 前記C1 符号語の信頼度の順序付けを行って、順序づけ
    されたシンボル{βi}(βi ∈GF(q)、qはq=
    m なる正整数)を信頼度の低い(悪い)順に順序付け
    て選び出して、C2 復号時にその信頼度の低いものから
    (d−1)個の消失を訂正することを特徴とする請求項
    16に記載のエラー訂正装置。
  18. 【請求項18】 前記C1 符号語の信頼度の順序付けを
    行って、順序づけされたシンボル{βi}(βi ∈GF
    (q)、qはq=2m なる正整数)を信頼度の低い(悪
    い)順に順序を付けて選び出して、C2 復号時の最初の
    復号ステップとしては誤りのみ復号を行い、 次に最も信頼度の低いシンボルNR 個(NR は正の整
    数)について消失訂正し、順次、次に信頼度の低いシン
    ボルを消失に加えてNR =NR +B(Bは正の整数)と
    して消失数NR を増加させて、誤りを訂正して復号し、 順次訂正が完了するまで消失数を増加させて、(d−
    1)個の消失あるいは誤りを訂正することを特徴とする
    請求項16に記載のエラー訂正装置。
  19. 【請求項19】 前記設定手段では、q個(qは1≦q
    ≦taの整数)の訂正シンボルについて誤訂正ビットし
    きい値L2 (1≦L2 ≦m,但し、mはシンボルのビッ
    ト数)を設定し、 前記判定手段では、C2 符号の訂正を行った後の訂正シ
    ンボルのビット重みが前記誤訂正ビットしきい値L2
    越えているときは誤訂正が起こっていると判断し、 誤訂正と判定された訂正シンボルの該当するC2 符号語
    を誤り検出とし、前後のデータより補正を行い、かつデ
    ータを復号出力しないことを特徴とする請求項13に記
    載のエラー訂正装置。
  20. 【請求項20】 2重符号化された符号のうち、C1
    号復号時の情報をC2 符号の復号時に用いて消失誤り訂
    正を行うエラー訂正装置であって、 前記判定手段では、C1 符号およびC2 符号の訂正を行
    った後の訂正シンボルのビット重み(1シンボル中の
    “1”のビットの数)が、前記誤訂正ビットしきい値を
    越えているか否かにより前記訂正シンボルの誤訂正を判
    定し、 C1 復号では第1の所定値L1 を越えたビット重みのシ
    ンボルが存在した時は該当C1 符号語を消失としてC2
    復号において消失訂正を行い、 C2 復号で求めた訂正シンボルあるいは訂正消失シンボ
    ルのビット重みがビット数で、ある第2の所定値L2
    越えているときは、該当C2 符号語のデータを出力せず
    誤り検出とし、前後のデータより補正するなどの次善の
    策を施すことを特徴とする請求項13に記載のエラー訂
    正装置。
  21. 【請求項21】 C1 復号での訂正シンボルのビット重
    みにより誤訂正と判断された訂正シンボルをその符号語
    内の位置とともに一時記録する記憶手段と、 C2 復号での訂正シンボルのビット重みにより誤訂正と
    判断された訂正シンボルのパターンと前記記憶手段に記
    録された訂正シンボルのパターンとの一致をとる第2の
    判定手段とを有することを特徴とする請求項13に記載
    のエラー訂正装置。
  22. 【請求項22】 符号の訂正能力をt1、前記設定手段
    において誤訂正ビットしきい値をL1 とするとき、 訂正された誤りパターンが誤訂正ビットしきい値L1
    越えており、かつ、その誤りパターンの誤り位置のアド
    レスが特定シンボル数LB(LBは2より大なる整数)
    だけ連続する場合に、符号全体の誤りの数をt1個と比
    較する比較手段を有し、 複数シンボルで連続して誤りが生起しているかどうかを
    前記比較手段で判断して、バースト誤りの訂正を実行す
    ることを特徴とする請求項13に記載のエラー訂正装
    置。
  23. 【請求項23】 それぞれ最小距離d1,d2を有する
    検査シンボルであるC1 符号とC2 符号とを連続して復
    号して、エラーを訂正するエラー訂正装置において、 前記C1 符号の復号により検出したt個の誤りがt≧
    xかつt≦t1(但し、t1=[(d1−1)/2]、
    ここで、[x]はxを越えない最大の整数を意味し、x
    は1から[(d1−1)/2]までの整数)であるとき
    は、その訂正すべきシンボルのアドレスとその誤りパタ
    ーンを記録し、0<t<xであるときは、それらの誤り
    を訂正するとともに記録しない第2の記憶手段と、 前記C2 符号の復号により求められた誤りパターンを前
    記第2の記憶手段の誤りパターンと比較する第2の比較
    手段とを有し、 前記第2の記憶手段に蓄えられた誤りパターンとそのア
    ドレスのいずれかひとつがC2 復号により求められた誤
    りパターンと一致したとき、あるいは前記第2の記憶手
    段に誤りパターンが一つも記録されてないときは、正し
    い訂正ができたと判断して復号を完了し、 前記第2の記憶手段に蓄えられた誤りパターンと一致し
    ない誤りパターンがひとつでもC2 復号により求められ
    たときは、誤訂正誤りが生起していると判断して、デー
    タを補正を行うようにしたことを特徴とするエラー訂正
    装置。
  24. 【請求項24】 前記検査シンボルは、積符号であるこ
    とを特徴とする請求項23に記載のエラー訂正装置。
  25. 【請求項25】 前記C1 符号の誤りパターンの最大訂
    正個数をt1=[(d1−1)/2]、前記C2 符号の
    誤りパターンの最大訂正個数をt2=[(d2−1)/
    2]とするとき、 前記第2の記憶手段は、少なくともt1×t2の記憶容
    量を有していることを特徴とする請求項23に記載のエ
    ラー訂正装置。
  26. 【請求項26】 前記C1 符号の復号により検出したt
    個の誤りがt≧ xかつt≦t1であるとき、出力され
    る符号語に消失フラグを付加して、C2 符号の復号に際
    して消失および誤りを訂正することを特徴とする請求項
    23に記載のエラー訂正装置。
  27. 【請求項27】 前記第2の記憶手段の記憶容量を(d
    2−1)×t1としたことを特徴とする請求項26に記
    載のエラー訂正装置。
  28. 【請求項28】 前記C1 符号の復号により検出したt
    個の誤りにs2 個(s2 >d2−1)の消失が含まれて
    いる場合に、 前記第2の記憶手段は、(d2−1)×t1より大きな
    記憶容量を有し、 前記C2 符号の復号毎に少なくとも1つのパターンはそ
    のまま前記第2の記憶手段に残し、かつ少なくともs2
    −(d2−1)個のパターンに基づいて誤り訂正を実行
    し、消失の数を減らすようにしたことを特徴とする請求
    項23に記載のエラー訂正装置。
JP04194195A 1994-07-12 1995-03-01 エラー訂正装置 Expired - Fee Related JP3328093B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP04194195A JP3328093B2 (ja) 1994-07-12 1995-03-01 エラー訂正装置
US08/501,322 US5712861A (en) 1994-07-12 1995-07-12 Error correcting method and decoder with improved reliability

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP6-184110 1994-07-12
JP18411094 1994-07-12
JP19845594 1994-08-23
JP6-198455 1994-08-23
JP6-228305 1994-09-22
JP22830594 1994-09-22
JP04194195A JP3328093B2 (ja) 1994-07-12 1995-03-01 エラー訂正装置

Publications (2)

Publication Number Publication Date
JPH08149018A true JPH08149018A (ja) 1996-06-07
JP3328093B2 JP3328093B2 (ja) 2002-09-24

Family

ID=27461125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04194195A Expired - Fee Related JP3328093B2 (ja) 1994-07-12 1995-03-01 エラー訂正装置

Country Status (2)

Country Link
US (1) US5712861A (ja)
JP (1) JP3328093B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295510A (ja) * 2005-04-08 2006-10-26 Mitsubishi Electric Corp Fecフレーム符号化装置、fec多重化装置、fec多重分離装置、および光通信装置
KR100652004B1 (ko) * 1999-03-03 2006-11-30 엘지전자 주식회사 오디오 데이터의 에러 정정 장치 및 방법
JP2012205297A (ja) * 2011-03-28 2012-10-22 Fujitsu Ltd 誤り訂正装置及び誤り訂正方法
US11943055B2 (en) 2019-02-13 2024-03-26 Sony Group Corporation Communication device and communication method

Families Citing this family (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328093B2 (ja) * 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
JPH0877713A (ja) * 1994-09-01 1996-03-22 Canon Inc 信号処理装置
JP3305966B2 (ja) * 1995-12-25 2002-07-24 ソニー株式会社 データ復号装置及びその方法並びにデータ再生装置
JP3362146B2 (ja) * 1996-07-03 2003-01-07 松下電器産業株式会社 再生装置および記録再生装置
JPH10112659A (ja) * 1996-10-08 1998-04-28 Canon Inc 誤り訂正復号装置
JP3154679B2 (ja) * 1996-10-18 2001-04-09 三菱電機株式会社 連接符号の誤り訂正復号装置及び復号方法
JP3286205B2 (ja) * 1997-04-08 2002-05-27 東芝デジタルメディアエンジニアリング株式会社 データ伝送システム、誤り訂正装置、誤り訂正方法及びdvd再生装置
JPH113573A (ja) * 1997-04-15 1999-01-06 Mitsubishi Electric Corp 拡大リードソロモン符号の誤り訂正復号方法と誤り訂正復号装置、1次伸長拡大リードソロモン符号の誤り訂正方法と誤り訂正装置、および2次伸長拡大リードソロモン符号の誤り訂正方法と誤り訂正装置
JPH10322226A (ja) * 1997-05-14 1998-12-04 Texas Instr Japan Ltd リードソロモン復号方法
US6073250A (en) * 1997-11-06 2000-06-06 Luby; Michael G. Loss resilient decoding technique
IL122393A0 (en) * 1997-12-01 1998-06-15 Ttr Technologies Ltd A code word for use in digital optical media and a method of generation thereof
US6058500A (en) * 1998-01-20 2000-05-02 3Com Corporation High-speed syndrome calculation
US6029186A (en) * 1998-01-20 2000-02-22 3Com Corporation High speed calculation of cyclical redundancy check sums
US6026420A (en) * 1998-01-20 2000-02-15 3Com Corporation High-speed evaluation of polynomials
US6412090B1 (en) * 1998-06-18 2002-06-25 Globespanvirata, Inc. Galois field computation system and method
US6625774B1 (en) * 1999-10-29 2003-09-23 Stmicroelectronics, Inc. Redundancy system and method for locating errors in interleaved code words
US6634007B1 (en) 1999-11-08 2003-10-14 Codevector Technology Algebraic soft decoding of reed-solomon codes
US6721373B1 (en) * 2000-03-29 2004-04-13 Tioga Technologies Ltd. Multi-tone receiver and a method for operating the same
US7159164B1 (en) 2000-06-05 2007-01-02 Qualcomm Incorporated Method and apparatus for recovery of particular bits of a frame
KR100378181B1 (ko) * 2000-06-09 2003-03-29 삼성전자주식회사 Efm/efm+ 디코딩에 의해 검출된 에러위치를 이용한c1/pi 워드의 에러정정 방법 및 장치
TW468158B (en) * 2000-06-16 2001-12-11 Ali Corp Disc decoding method and system
FR2817418B1 (fr) * 2000-11-27 2003-02-21 Matra Nortel Communications Procede de decodage d'un bloc de symboles et dispositif mettant en oeuvre un tel procede
DE50208252D1 (de) * 2001-02-28 2006-11-09 Infineon Technologies Ag Verfahren und vorrichtung zur fehlerkorrektur von datenblöcken in abhängigkeit von fehlerprüf- und softbit-informationen
US20030140302A1 (en) * 2002-01-23 2003-07-24 Litwin, Louis Robert Chien search cell for an error-correcting decoder
US6920600B2 (en) * 2002-01-23 2005-07-19 Thomson Licensing S.A. Dual chien search blocks in an error-correcting decoder
US7020826B2 (en) * 2002-01-23 2006-03-28 Thomson Licensing Intra-decoder component block messaging
US7171594B2 (en) * 2002-03-06 2007-01-30 Hewlett-Packard Development Company, L.P. Pausing a transfer of data
US7340663B2 (en) * 2002-04-05 2008-03-04 Koninklijke Philiops Electronics N.V. Method and apparatus for embedding an additional layer of error correction into an error correcting code
US7007223B2 (en) * 2002-06-30 2006-02-28 Intel Corporation Efficient method and apparatus for low latency forward error correction
US7131052B2 (en) * 2002-08-12 2006-10-31 International Business Machines Corporation Algebraic decoder and method for correcting an arbitrary mixture of burst and random errors
US20040059985A1 (en) * 2002-09-25 2004-03-25 Sharp Guy Bl Method and apparatus for tracking address of memory errors
US7197527B2 (en) * 2002-10-17 2007-03-27 Telefonaktiebolaget Lm Ericsson (Publ) Efficient arithmetic in finite fields of odd characteristic on binary hardware
US7243292B1 (en) * 2002-10-17 2007-07-10 Telefonaktiebolaget Lm Ericsson (Publ) Error correction using finite fields of odd characteristics on binary hardware
JP3930446B2 (ja) * 2003-03-13 2007-06-13 株式会社東芝 半導体装置
TWI254283B (en) * 2003-06-03 2006-05-01 Sunplus Technology Co Ltd Error correction device of block code and method thereof
US8832523B2 (en) * 2006-03-03 2014-09-09 Ternarylogic Llc Multi-state symbol error correction in matrix based codes
TWI226758B (en) * 2003-11-28 2005-01-11 Mediatek Inc Encoding method and apparatus for cross interleaved cyclic codes
CN1942864A (zh) * 2004-04-14 2007-04-04 皇家飞利浦电子股份有限公司 校正数据存储器中错误的数据处理设备
US7099221B2 (en) * 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US20060010339A1 (en) * 2004-06-24 2006-01-12 Klein Dean A Memory system and method having selective ECC during low power refresh
US7340668B2 (en) * 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
DE102004036383B4 (de) * 2004-07-27 2006-06-14 Siemens Ag Codier-und Decodierverfahren , sowie Codier- und Decodiervorrichtungen
KR100871206B1 (ko) * 2004-12-22 2008-12-01 삼성전자주식회사 리드-솔로몬 부호의 복호 장치 및 방법
TWI241073B (en) * 2005-01-03 2005-10-01 Sunplus Technology Co Ltd Decoding device for product code decoding and method thereof
US7607071B2 (en) * 2005-01-28 2009-10-20 Intel Corporation Error correction using iterating generation of data syndrome
US7490284B2 (en) * 2005-02-03 2009-02-10 Broadcom Corporation Meta-Viterbi algorithm for use in communication systems
US7370258B2 (en) * 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7587657B2 (en) * 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
DE602006008270D1 (de) * 2006-03-29 2009-09-17 St Microelectronics Srl Verfahren und Vorrichtung zur Detektion von möglicher Korruption von Sektorschutzinformationen eines in einem bordeigenen flüchtigen Speicherarray gespeicherten nichtflüchtigen Speichers beim Einschalten
US9203436B2 (en) * 2006-07-12 2015-12-01 Ternarylogic Llc Error correction in multi-valued (p,k) codes
EP1887446A1 (de) * 2006-08-02 2008-02-13 Siemens Aktiengesellschaft Verfahren zur seriellen asynchronen Übertragung von Daten in einer Anordnung zur Überwachung, Steuerung und Regelung einer betriebstechnischen Anlage eines Gebäudes
US8037379B1 (en) * 2006-08-31 2011-10-11 Pdf Solutions, Inc. Prediction of impact on post-repair yield resulting from manufacturing process modification
WO2008045292A2 (en) * 2006-10-04 2008-04-17 Marvell World Trade Ltd. Error correction decoding methods and apparatus
US7894289B2 (en) 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) * 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
US8020072B2 (en) * 2006-10-25 2011-09-13 International Business Machines Corporation Method and apparatus for correcting data errors
US7949927B2 (en) * 2006-11-14 2011-05-24 Samsung Electronics Co., Ltd. Error correction method and apparatus for predetermined error patterns
US7971125B2 (en) * 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US8418023B2 (en) 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
JP4538034B2 (ja) * 2007-09-26 2010-09-08 株式会社東芝 半導体記憶装置、及びその制御方法
US8127212B2 (en) * 2007-09-26 2012-02-28 Hewlett-Packard Development Company, L.P. System and method for determining the fault-tolerance of an erasure code
JP4856110B2 (ja) * 2008-03-01 2012-01-18 株式会社東芝 チェンサーチ装置およびチェンサーチ方法
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
US20090282313A1 (en) * 2008-05-07 2009-11-12 Legend Silicon Corp. Method and apparatus for hard decision bounded distance decoding of nordstrom robinson code
US8250427B2 (en) * 2008-06-18 2012-08-21 Hewlett-Packard Development Company Selecting erasure codes for a fault tolerant system
US20110080211A1 (en) * 2008-11-20 2011-04-07 Shaohua Yang Systems and Methods for Noise Reduced Data Detection
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
TWI395412B (zh) * 2009-09-04 2013-05-01 Univ Ishou Error correction code decoder and its error correction value calculation device
WO2011073940A1 (en) * 2009-12-17 2011-06-23 International Business Machines Corporation Data management in solid state storage systems
US8743936B2 (en) * 2010-01-05 2014-06-03 Lsi Corporation Systems and methods for determining noise components in a signal set
US9343082B2 (en) 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US8161351B2 (en) 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8527831B2 (en) 2010-04-26 2013-09-03 Lsi Corporation Systems and methods for low density parity check data decoding
US8381074B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for utilizing a centralized queue based data processing circuit
US8381071B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets
US8208213B2 (en) 2010-06-02 2012-06-26 Lsi Corporation Systems and methods for hybrid algorithm gain adaptation
US8681439B2 (en) 2010-09-13 2014-03-25 Lsi Corporation Systems and methods for handling sector gaps in inter-track interference compensation
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8443250B2 (en) 2010-10-11 2013-05-14 Lsi Corporation Systems and methods for error correction using irregular low density parity check codes
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8750447B2 (en) 2010-11-02 2014-06-10 Lsi Corporation Systems and methods for variable thresholding in a pattern detector
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8707144B2 (en) 2011-10-17 2014-04-22 Lsi Corporation LDPC decoder with targeted symbol flipping
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US10365969B2 (en) 2011-11-01 2019-07-30 International Business Machines Corporation Multiple wireless communication systems stream slices based on geography
US9798616B2 (en) * 2011-11-01 2017-10-24 International Business Machines Corporation Wireless sending a set of encoded data slices
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8868854B2 (en) 2011-12-15 2014-10-21 Lsi Corporation Systems and methods for handling out of order reporting in a storage device
US8443251B1 (en) 2011-12-15 2013-05-14 Lsi Corporation Systems and methods for out of order processing in a data retry
US8914706B2 (en) 2011-12-30 2014-12-16 Streamscale, Inc. Using parity data for concurrent data authentication, correction, compression, and encryption
US8683296B2 (en) 2011-12-30 2014-03-25 Streamscale, Inc. Accelerated erasure coding system and method
US8630053B2 (en) 2012-02-14 2014-01-14 Lsi Corporation Systems and methods for parameter modification during data processing retry
US8788915B2 (en) * 2012-03-05 2014-07-22 Micron Technology, Inc. Apparatuses and methods for encoding using error protection codes
US8826105B2 (en) 2012-04-12 2014-09-02 Lsi Corporation Data processing system with out of order transfer
US8762815B2 (en) 2012-04-30 2014-06-24 Lsi Corporation Systems and methods for data decoder state preservation during extended delay processing
US8775897B2 (en) 2012-05-07 2014-07-08 Lsi Corporation Data processing system with failure recovery
US8775898B2 (en) 2012-05-17 2014-07-08 Lsi Corporation Systems and methods for hardware flexible low density parity check conversion
US8736998B2 (en) 2012-05-17 2014-05-27 Lsi Corporation Systems and methods for symbol re-grouping decoding processing
US8525707B1 (en) 2012-05-17 2013-09-03 Lsi Corporation Systems and methods for dual binary and non-binary decoding processing
US8930794B2 (en) 2012-05-30 2015-01-06 Lsi Corporation Error injection for LDPC retry validation
US9385756B2 (en) 2012-06-07 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Data processing system with retained sector reprocessing
US8862957B2 (en) 2012-07-27 2014-10-14 Lsi Corporation Symbol selective scaling with parity forcing
US8996971B2 (en) 2012-09-04 2015-03-31 Lsi Corporation LDPC decoder trapping set identification
US8862961B2 (en) 2012-09-18 2014-10-14 Lsi Corporation LDPC decoder with dynamic graph modification
US9092368B2 (en) 2012-10-04 2015-07-28 Lsi Corporation Systems and methods for modified quality based priority scheduling during iterative data processing
US8856631B2 (en) 2012-10-04 2014-10-07 Lsi Corporation Systems and methods for parallel retry processing during iterative data processing
US9015550B2 (en) 2012-10-05 2015-04-21 Lsi Corporation Low density parity check layer decoder for codes with overlapped circulants
US8910005B2 (en) 2012-12-03 2014-12-09 Lsi Corporation Systems and methods for selective retry data retention processing
US8996969B2 (en) 2012-12-08 2015-03-31 Lsi Corporation Low density parity check decoder with miscorrection handling
US9190104B2 (en) 2012-12-13 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data retry using averaging process
US8929009B2 (en) 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
US9015554B2 (en) * 2012-12-20 2015-04-21 Seagate Technology Llc Management of non-valid decision patterns of a soft read retry operation
US8949696B2 (en) 2013-02-19 2015-02-03 Lsi Corporation Systems and methods for trapping set disruption
US9459956B2 (en) 2013-07-19 2016-10-04 Seagate Technology Llc Data decoder with trapping set flip bit mapper
US9323625B2 (en) 2013-11-12 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for lost synchronization data set reprocessing
US9209835B2 (en) 2013-11-27 2015-12-08 Seagate Technology Llc Read retry for non-volatile memories
US9176815B2 (en) 2013-11-28 2015-11-03 Seagate Technology Llc Flash channel with selective decoder likelihood dampening
US9385758B2 (en) 2014-01-02 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for efficient targeted symbol flipping
US9647690B2 (en) * 2014-07-23 2017-05-09 Raidix Corporation Systems and methods for error correction coding
KR20160017820A (ko) * 2014-08-06 2016-02-17 에스케이하이닉스 주식회사 코딩 방법 및 코딩 장치
US9553611B2 (en) * 2014-11-27 2017-01-24 Apple Inc. Error correction coding with high-degree overlap among component codes
US9979417B2 (en) * 2015-06-16 2018-05-22 SK Hynix Inc. Enhanced chip-kill schemes by using ECC syndrome pattern
US10241851B2 (en) * 2016-01-11 2019-03-26 Micron Technology, Inc. Estimation of error correcting performance of low-density parity-check (LDPC) codes
WO2020164751A1 (en) 2019-02-13 2020-08-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Decoder and decoding method for lc3 concealment including full frame loss concealment and partial frame loss concealment
WO2020165263A2 (en) * 2019-02-13 2020-08-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Decoder and decoding method selecting an error concealment mode, and encoder and encoding method
KR20200137184A (ko) * 2019-05-29 2020-12-09 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템에서의 에러 정정 방법
US10826538B1 (en) * 2019-06-12 2020-11-03 International Business Machines Corporation Efficient error correction of codewords encoded by binary symmetry-invariant product codes

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63259876A (ja) * 1987-04-17 1988-10-26 Hitachi Ltd 誤り訂正方式
JPH01243729A (ja) * 1988-03-25 1989-09-28 Sony Corp 誤り検出方法
JPH02239729A (ja) * 1989-03-14 1990-09-21 Mitsubishi Electric Corp 復号化装置
JPH05122197A (ja) * 1991-10-29 1993-05-18 Nippon Hoso Kyokai <Nhk> データ伝送装置
JPH05145500A (ja) * 1991-11-18 1993-06-11 Nippon Hoso Kyokai <Nhk> Fm多重放送信号の復号方式
JPH05259924A (ja) * 1992-03-16 1993-10-08 Sharp Corp 誤り訂正符号の復号方法
JPH05268211A (ja) * 1992-03-23 1993-10-15 Sanyo Electric Co Ltd Fm多重放送受信機
JPH05298837A (ja) * 1992-04-20 1993-11-12 Matsushita Electric Ind Co Ltd 誤り訂正方式
JPH0621921A (ja) * 1992-06-30 1994-01-28 Nippon Hoso Kyokai <Nhk> 復号回路
US5712861A (en) * 1994-07-12 1998-01-27 Mitsubishi Denki Kabushiki Kaisha Error correcting method and decoder with improved reliability

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5857781B2 (ja) * 1978-01-17 1983-12-21 三菱電機株式会社 符号化復号化方式
CA1161565A (en) * 1980-06-20 1984-01-31 Yoichiro Sako Method of error correction
DE3483375D1 (de) * 1983-06-22 1990-11-15 Hitachi Ltd Verfahren und system zur fehlerkorrektur.
GB2143659B (en) * 1983-07-19 1986-11-05 Sony Corp Methods of and apparatus for correcting errors in binary data
US4653051A (en) * 1983-09-14 1987-03-24 Matsushita Electric Industrial Co., Ltd. Apparatus for detecting and correcting errors on product codes
JPH0812612B2 (ja) * 1983-10-31 1996-02-07 株式会社日立製作所 誤り訂正方法及び装置
US4719628A (en) * 1983-12-20 1988-01-12 Sony Corporation Method and apparatus for decoding error correction code
NL8400630A (nl) * 1984-02-29 1985-09-16 Philips Nv Decodeerinrichting voor een stroom van codesymbolen die woordsgewijze beschermd zijn door een dubbele reed-solomon-code met een minimum hamming-afstand van 5 over de codesymbolen en een verbladeringsmechanisme tussen de beide codes, alsmede speler voorzien van zo een decodeerinrichting.
JPS6113715A (ja) * 1984-06-28 1986-01-22 Mitsubishi Electric Corp 2段符号化された符号の復号装置
JPH084233B2 (ja) * 1984-06-29 1996-01-17 株式会社日立製作所 誤り訂正符号の復号装置
CA1264091A (en) * 1986-01-10 1989-12-27 Yoichiro Sako Generator for error correcting code and decoder for the code
US4782490A (en) * 1987-03-16 1988-11-01 Cythera Corporation Method and a system for multiple error detection and correction
US4845714A (en) * 1987-06-08 1989-07-04 Exabyte Corporation Multiple pass error correction process and apparatus for product codes
US4821268A (en) * 1987-10-26 1989-04-11 Cyclotomics, Inc. Soft decision Reed-Solomon decoder
JP2563389B2 (ja) * 1987-11-13 1996-12-11 松下電器産業株式会社 誤り検出訂正方法
US4916702A (en) * 1988-06-17 1990-04-10 Cyclotomics, Inc. Elongated burst trapping
US5247523A (en) * 1989-07-12 1993-09-21 Hitachi, Ltd. Code error correction apparatus
JP3135242B2 (ja) * 1989-09-05 2001-02-13 キヤノン株式会社 誤り検出訂正復号化装置及び方法
US5224106A (en) * 1990-05-09 1993-06-29 Digital Equipment Corporation Multi-level error correction system
JPH0443721A (ja) * 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5422895A (en) * 1992-01-09 1995-06-06 Quantum Corporation Cross-checking for on-the-fly Reed Solomon error correction code
DE69325415T2 (de) * 1992-05-18 1999-11-25 Canon Kk Datenverarbeitungsvorrichtung
DE69327683T2 (de) * 1992-05-19 2000-07-27 Koninkl Philips Electronics Nv Erweitertes fehlergeschütztes Kommunikationssystem

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63259876A (ja) * 1987-04-17 1988-10-26 Hitachi Ltd 誤り訂正方式
JPH01243729A (ja) * 1988-03-25 1989-09-28 Sony Corp 誤り検出方法
JPH02239729A (ja) * 1989-03-14 1990-09-21 Mitsubishi Electric Corp 復号化装置
JPH05122197A (ja) * 1991-10-29 1993-05-18 Nippon Hoso Kyokai <Nhk> データ伝送装置
JPH05145500A (ja) * 1991-11-18 1993-06-11 Nippon Hoso Kyokai <Nhk> Fm多重放送信号の復号方式
JPH05259924A (ja) * 1992-03-16 1993-10-08 Sharp Corp 誤り訂正符号の復号方法
JPH05268211A (ja) * 1992-03-23 1993-10-15 Sanyo Electric Co Ltd Fm多重放送受信機
JPH05298837A (ja) * 1992-04-20 1993-11-12 Matsushita Electric Ind Co Ltd 誤り訂正方式
JPH0621921A (ja) * 1992-06-30 1994-01-28 Nippon Hoso Kyokai <Nhk> 復号回路
US5712861A (en) * 1994-07-12 1998-01-27 Mitsubishi Denki Kabushiki Kaisha Error correcting method and decoder with improved reliability

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652004B1 (ko) * 1999-03-03 2006-11-30 엘지전자 주식회사 오디오 데이터의 에러 정정 장치 및 방법
JP2006295510A (ja) * 2005-04-08 2006-10-26 Mitsubishi Electric Corp Fecフレーム符号化装置、fec多重化装置、fec多重分離装置、および光通信装置
JP2012205297A (ja) * 2011-03-28 2012-10-22 Fujitsu Ltd 誤り訂正装置及び誤り訂正方法
US11943055B2 (en) 2019-02-13 2024-03-26 Sony Group Corporation Communication device and communication method

Also Published As

Publication number Publication date
JP3328093B2 (ja) 2002-09-24
US5712861A (en) 1998-01-27

Similar Documents

Publication Publication Date Title
JP3328093B2 (ja) エラー訂正装置
US10243589B2 (en) Multi-bit error correction method and apparatus based on a BCH code and memory system
US7956772B2 (en) Methods and apparatus employing FEC codes with permanent inactivation of symbols for encoding and decoding processes
US7461324B2 (en) Parallel processing for decoding and cyclic redundancy checking for the reception of mobile radio signals
US6374383B1 (en) Determining error locations using error correction codes
US8245117B1 (en) Low complexity chien search in chase-type decoding of reed-solomon codes
US7028247B2 (en) Error correction code circuit with reduced hardware complexity
US9166623B1 (en) Reed-solomon decoder
US7246294B2 (en) Method for iterative hard-decision forward error correction decoding
US7322004B1 (en) Efficient high-speed Reed-Solomon decoder
EP1931034A2 (en) Error correction method and apparatus for predetermined error patterns
US5802116A (en) Soft decision Viterbi decoding with large constraint lengths
US10230403B2 (en) Method and decoder for soft input decoding of generalized concatenated codes
KR101882620B1 (ko) 신드롬 기반 연판정 bch 복호 장치 및 그 방법
US11177834B2 (en) Communication method and apparatus using polar codes
US20040019842A1 (en) Efficient decoding of product codes
US7461329B2 (en) Channel encoding adapted to error bursts
KR20030095249A (ko) 리드-솔로몬 디코더
US6981201B2 (en) Process for decoding signals and system and computer program product therefore
EP1102406A2 (en) Apparatus and method for decoding digital data
JP2008118327A (ja) ビタビ復号方法
US11362679B2 (en) Method and apparatus for generating redundant bits for error detection
US20060010363A1 (en) Method and system for correcting low latency errors in read and write non volatile memories, particularly of the flash type
Tang et al. Coding for error control
US20070201586A1 (en) Multi-rate viterbi decoder

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020702

LAPS Cancellation because of no payment of annual fees