JP5597857B2 - 簡略化されたミクロブリッジ形成及び粗さ解析 - Google Patents
簡略化されたミクロブリッジ形成及び粗さ解析 Download PDFInfo
- Publication number
- JP5597857B2 JP5597857B2 JP2011068007A JP2011068007A JP5597857B2 JP 5597857 B2 JP5597857 B2 JP 5597857B2 JP 2011068007 A JP2011068007 A JP 2011068007A JP 2011068007 A JP2011068007 A JP 2011068007A JP 5597857 B2 JP5597857 B2 JP 5597857B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- new
- defect
- ppdv
- analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
i=1,2,・・・Iで、j=1,2,・・・Jiで、k=1,2,・・・Kijで、かつLijkは1よりも大きな整数であって良い。一般的には、yの平均値ηyは、ηy=(Lijk)p(オーバーバー)を用いて計算されて良く、かつyの分散は、σy 2=(Lijk)pq(オーバーバー)+(Lijk)(Lijk-1)σp 2を用いて計算されて良い。
本願発明者は、1つ以上の3次元平均値を計算することが可能であると信じている。本願発明者は、一般化された式(4)を用いることができると信じている。
一部の例では、i=1のときには図13に図示された欠陥を有する恐れのある第1のICパターン(1305)が検査されて良く、j=1のときには第1組のプロセスパラメータ(設計規則)が用いられて良く、k=1のときには第1のデータ収集用基板が検査されて良く、l=1のときには図13に図示されているように第1解析部(1360)が用いられて良く、m=1のときには第1シミュレーションデータマップ(1340)及び関連する第1輪郭線(1345)が用いられて良く、かつn=1のときには図13に図示された第1評価領域(1350)が用いられて良い。他の実施例では、i>1のときには図10に図示された追加の欠陥を有する恐れのあるICパターン(1010-1060)が検査されて良い。
1284では、新たな欠陥を有する恐れのあるICパターンが必要か否かを判断するためにクエリーが実行されて良い。新たな欠陥を有する恐れのあるICパターンが必要ないとき、又は新たな欠陥を有する恐れのあるICパターンの数がJiを超えたとき、処理1200は1295へ分岐して良い。新たな欠陥を有する恐れのあるICパターンが必要な場合、欠陥を有する恐れのあるICパターンの合計数がJiを超えなければ、(j+1)i番目の欠陥を有する恐れのあるICパターンが選択されて良く、処理1200は1210へ分岐し、かつ図12に図示されているように継続して良い。たとえば処理1200が図12に図示されているように継続されるとき、(j+1)i番目の欠陥を有する恐れのあるICパターンが用いられて良い。(j+1)ij番目の組のプロセスパラメータが選択されるとき、前記新たな欠陥を有する恐れのあるICパターンは、図11に図示された欠陥を有する恐れのある複数のICパターンのうちの1つを有して良い。それに加えて、他の欠陥を有する恐れのあるICパターン(図示されていない)が用いられても良い。
1) パターニングされた基板上の欠陥を有する恐れのある解析部の各々に関連するように少なくとも校正されたフォトレジストモデルを設定する工程であって、各校正されたフォトレジストモデルは、M個のシミュレーションパラメータからなる群から選択可能なシミュレーションパラメータmを有し、m及びMは整数である、工程;
2) 前記のパターニングされた基板上の選択された欠陥を有する恐れのある解析部に関連する、前記校正されたフォトレジストモデル及び選択されたm番目のシミュレーションパラメータを用いることによって少なくとも1つのシミュレーションデータマップ(図13の1340)を生成する工程であって、前記第1シミュレーションデータマップ(図13の1340)は、前記シミュレーションマップ内の各異なるシミュレーションによるデータ値に関連する複数の輪郭線を有する、工程;
3) 前記の選択されたシミュレーションデータマップ(図13の1340)に関連する評価領域(図13の1350)を決定する工程であって、第1評価領域(図13の1350)は、少なくとも1つの「計算領域」を画定するのに用いられ、かつ第1組の輪郭線(図13の1345)を含むように構成される、工程;
4) 前記第1評価領域(図13の1350)内に画定される第1「計算領域」内に含まれる第1組の輪郭線(図13の1345)に関連するシミュレーションマップ中の様々なシミュレーションによるデータ値の様々な値を用いることによって第1解析変数データ(AVDvol)を計算する工程;並びに、
5) 前記第1解析変数データ(AVDvol)を用いることによって前記の計算された[(PPDV,σm)]calcデータを計算する工程。
105 基板
110 リソグラフィサブシステム
111 経路
112 搬送/格納装置
113 処理装置
114 制御装置
115 評価装置
120 露光サブシステム
121 経路
122 搬送/格納装置
123 処理装置
124 制御装置
125 評価装置
130 エッチングサブシステム
131 経路
132 搬送/格納装置
133 処理装置
134 制御装置
135 評価装置
140 堆積サブシステム
141 経路
142 搬送/格納装置
143 処理装置
144 制御装置
145 評価装置
150 検査サブシステム
151 経路
152 搬送/格納装置
153 処理装置
154 制御装置
155 評価装置
160 計測サブシステム
161 経路
162 搬送/格納装置
163 処理装置
164 制御装置
165 評価装置
170 搬送サブシステム
174 搬送装置
175 搬送トラック
176 搬送トラック
177 搬送トラック
180 製造実行システム(MES)
181 データ搬送サブシステム
190 システム制御装置
191 データ搬送サブシステム
195 メモリ/データベース
1010 ICパターン
1011 第1ライン
1012 第2ライン
1013 分離領域
1015 解析箇所
1020 ICパターン
1021 第1ビア
1022 他のライン
1023 分離領域
1025 解析箇所
1030 ICパターン
1031 第1角部
1032 他のライン
1033 分離領域
1035 解析箇所
1040 ICパターン
1041 第1ライン
1042 第2ライン
1043 分離領域
1045 解析箇所
1050 ICパターン
1051 第1ライン
1052 第2ライン
1053 分離領域
1055 解析箇所
1060 ICパターン
1061 第1ライン
1062 第2ライン
1063 分離領域
1065 解析箇所
1100 欠陥解析部
1105 ICパターン
1110 第1ライン部
1120 第2ライン部
1130 スペース領域
1160 解析部
1300 欠陥解析マップ
1301 パターニングされた基板
1305 第1のICパターン
1310 第1部位
1311 第1部位高さ
1312 第1部位幅
1313 第1部位の長さ
1319 第1方向
1320 第2部位
1321 第2部位高さ
1322 第2部位幅
1323 第2部位の長さ
1329 第2方向
1330 第1空間領域
1331 第1スペース領域高さ
1332 第1スペース領域幅
1333 第1空間領域の長さ
1335 マイクロブリッジ欠陥
1339 第3方向
1340 シミュレーションデータマップ
1341 第1シミュレーションデータマップ長さ
1342 第1シミュレーションデータマップ幅
1345 輪郭線
1350 評価領域
1351 第1評価領域高さ
1352 第1評価領域幅
1353 第1評価領域深さ
1360 解析部
1361 第1高さ
1362 第1幅
1363 第1深さ
Claims (20)
- 統計的分散データを用いて基板を処理する方法であって:
パターニングされた基板からなる群から選択された第1のパターニングされた基板上での解析のための第1の欠陥の種類を設定する工程であって、前記第1の欠陥の種類は、マイクロブリッジ欠陥、ライン端部粗さ(LER)欠陥、又はライン幅粗さ(LWR)欠陥を有する、欠陥種類設定工程;
前記第1のパターニングされた基板上の複数の解析部から欠陥解析データを収集する工程であって、前記欠陥解析データは、明視野データ、暗視野データ、NLSデータ、強度データ、強度差データ、コントラストデータ、若しくはホットスポットデータ、又は上記組み合わせのデータを有する、データ収集工程;
前記欠陥解析データを用いることによって前記第1のパターニングされた基板上の第1位置で第1の欠陥を有する恐れのある解析部を特定する工程であって、前記第1の欠陥を有する恐れのある解析部は、前記第1の欠陥の種類を含む3次元体積を画定する、解析部特定工程;
前記第1の欠陥を有する恐れのある解析部について第1の共有されたポリマー脱保護分散[(PPDV,σm)]Calcデータを計算する工程であって、mはシミュレーションパラメータで、かつσmは前記シミュレーションパラメータmの標準偏差である、PPDV計算工程;
前記の第1の計算された[(PPDV,σm)]Calcデータと比較するため、第1の共有されたポリマー脱保護分散(PPDV,σm)データライブラリからリアルタイムで第1の推定された[(PPDV,σm)]Estデータを取得する工程であって、前記[(PPDV,σm)]Estデータは、解析変数データ(AVD)、平均値(<AVD>)データ、シミュレーションデータ、フォトレジストモデルデータ、集積回路(IC)データ、設計規則データ、処理シーケンスデータ、基板データ、評価領域データ、若しくは欠陥種類データ、又は上記の組み合わせデータを有する、データ取得工程;
前記第1の計算された[(PPDV,σm)]Calcデータ及び前記第1の推定された[(PPDV,σm)]Estデータを用いることによって第1差異の値を決定する第1差異決定工程;
前記第1差異の値が第1精度限界以下であるときには、前記第1の推定された[(PPDV,σm)]Estデータに係る少なくとも1つの欠陥種類を用いることによって、前記第1のパターニングされた基板上の第1の欠陥を有する恐れのある解析部内の第1欠陥を特定する第1欠陥特定工程;並びに、
前記第1差異の値が前記第1精度限界より大きいときには、前記第1のパターニングされた基板の解析を継続する継続工程;
を有する方法。 - 前記PPDV計算工程が:
前記第1のパターニングされた基板上の第1の欠陥を有する恐れのある解析部について第1の修正されたフォトレジストモデルを設定する工程であって、
前記第1の修正されたフォトレジストモデルは第1シミュレーションパラメータ(m1)を有し、
前記第1シミュレーションパラメータ(m1)は、ブロックポリマー濃度データ、脱ブロックポリマー濃度データ、酸の拡散データ、塩基の拡散データ、NILSデータ、ブロック発光団データ、若しくは脱ブロック発光団データ、又は上記を組み合わせたデータを有する、
フォトレジストモデル設定工程;
前記第1のパターニングされた基板上の第1の欠陥を有する恐れのある解析部についての前記第1の修正されたフォトレジストモデル及び第1シミュレーションパラメータ(m1)を用いることによって第1シミュレーションデータマップを生成する工程であって、前記第1シミュレーションデータマップは、各異なるシミュレーションデータ値に係る複数の輪郭線を有する、シミュレーションデータマップ生成工程;
前記第1シミュレーションデータマップに関連するように第1評価領域を設定する工程であって、前記第1評価領域は、第1組の前記輪郭線を含むように構成される、評価領域設定工程;
前記第1評価領域を用いることによって第1の3次元解析変数データ(AVDvol)1を計算するAVDvol計算工程;並びに、
前記第1の3次元解析変数データ(AVDvol)1を用いることによって前記第1の計算された[(PPDV,σm)]Calcデータを計算する[(PPDV,σm)]Calcデータ計算工程;
を有する、請求項1に記載の方法。 - 前記継続工程が:
前記の第1の計算された[(PPDV,σm)]Calcデータと比較するため、前記第1の(PPDV,σm)データライブラリからリアルタイムで新たな推定された[(PPDV,σm)]New_Estデータを取得する工程であって、前記新たな推定された[(PPDV,σm)]New_Estデータは、新たな解析変数データ(AVD)New、新たな平均値(<AVD>)Newデータ、新たなシミュレーションデータ、新たなフォトレジストモデルデータ、新たなICデータ、新たな設計規則データ、新たな処理シーケンスデータ、新たな基板データ、新たな評価領域データ、若しくは新たな欠陥種類データ、又は上記の組み合わせデータを有する、新たなデータ取得工程;
前記第1の計算された[(PPDV,σm)]Calcデータ及び前記新たな推定された[(PPDV,σm)]New_Estデータを用いることによって新たな差異の値を決定する新たな差異決定工程;
前記新たな差異の値が新たな精度限界以下であるときには、前記新たな推定された[(PPDV,σm)]New_Estデータに係る少なくとも1つの欠陥種類を用いることによって、前記第1のパターニングされた基板上の第1の欠陥を有する恐れのある解析部内の新たな欠陥を特定する新たな欠陥特定工程;並びに、
前記新たな差異の値が前記新たな精度限界より大きいときには、前記第1のパターニングされた基板の解析を継続する継続工程;
をさらに有する、請求項1に記載の方法。 - 前記継続工程が:
前記第1の欠陥を有する恐れのある解析部について新たな共有されたポリマー脱保護分散[(PPDV,σm)]New_Calcデータを計算する計算工程
前記の新たに計算された[(PPDV,σm)]New_Calcデータと比較するため、前記第1の(PPDV,σm)データライブラリからリアルタイムで新たな推定された[(PPDV,σm)]New_Estデータを取得する工程であって、前記新たな推定された[(PPDV,σm)]New_Estデータは、新たな解析変数データ(AVD)New、新たな平均値(<AVD>)Newデータ、新たなシミュレーションデータ、新たなフォトレジストモデルデータ、新たなICデータ、新たな設計規則データ、新たな処理シーケンスデータ、新たな基板データ、新たな評価領域データ、若しくは新たな欠陥種類データ、又は上記の組み合わせデータを有する、新たなデータ取得工程;
前記新たに計算された[(PPDV,σm)]New_Calcデータ及び前記新たな推定された[(PPDV,σm)]New_Estデータを用いることによって新たな差異の値を決定する新たな差異決定工程;
前記新たな差異の値が新たな精度限界以下であるときには、前記新たな推定された[(PPDV,σm)]New_Estデータに係る少なくとも1つの欠陥種類を用いることによって、前記第1のパターニングされた基板上の第1の欠陥を有する恐れのある解析部内の新たな欠陥を特定する新たな欠陥特定工程;並びに、
前記新たな差異の値が前記新たな精度限界より大きいときには、前記第1のパターニングされた基板の解析を継続する継続工程;
をさらに有する、請求項1に記載の方法。 - 前記計算工程が:
前記第1のパターニングされた基板上の第1の欠陥を有する恐れのある解析部について新たに校正されたフォトレジストモデルを設定する工程であって、前記新たに校正されたフォトレジストモデルは新たなシミュレーションパラメータ(m)Newを有し、前記新たなシミュレーションパラメータ(m)Newは、ブロックポリマー濃度データ、脱ブロックポリマー濃度データ、酸の拡散データ、塩基の拡散データ、NILSデータ、ブロック発光団データ、若しくは脱ブロック発光団データ、又は上記を組み合わせたデータを有する、フォトレジストモデル設定工程;
新たなシミュレーションデータマップに関連するように少なくとも1つの新たな評価領域を設定する工程であって、前記新たな評価領域は、新たな組の新たな輪郭線を含むように構成される、新たな評価領域設定工程;
前記新たな評価領域内の新たな組の輪郭線を用いることによって新たな3次元解析変数データ(AVDvol)Newを計算する(AVDvol)New計算工程;並びに、
前記新たな3次元解析変数データ(AVDvol)Newを用いることによって前記新たに計算された[(PPDV,σm)]New_Calcデータを計算する[(PPDV,σm)]New_Calcデータ計算工程;
を有する、請求項4に記載の方法。 - 前記継続工程が:
前記欠陥解析データを用いることによって前記第1のパターニングされた基板上の新たな位置で新たな欠陥を有する恐れのある解析部を特定する工程であって、前記新たな欠陥を有する恐れのある解析部は、新たな欠陥の種類を含む3次元体積を画定する、解析部特定工程;
前記新たな欠陥を有する恐れのある解析部について新たな共有されたポリマー脱保護分散[(PPDV,σm)]New_Calcデータを計算する計算工程;
前記の新たに計算された[(PPDV,σm)]New_Calcデータと比較するため、前記第1の(PPDV,σm)データライブラリからリアルタイムで新たな推定された[(PPDV,σm)]New_Estデータを取得する工程であって、前記新たな推定された[(PPDV,σm)]New_Estデータは、新たな解析変数データ(AVD)New、新たな平均値(<AVD>)Newデータ、新たなシミュレーションデータ、新たなフォトレジストモデルデータ、新たなICデータ、新たな設計規則データ、新たな処理シーケンスデータ、新たな基板データ、新たな評価領域データ、若しくは新たな欠陥種類データ、又は上記の組み合わせデータを有する、新たなデータ取得工程;
前記新たに計算された[(PPDV,σm)]New_Calcデータ及び前記新たな推定された[(PPDV,σm)]New_Estデータを用いることによって新たな差異の値を決定する新たな差異決定工程;
前記新たな差異の値が新たな精度限界以下であるときには、前記新たな推定された[(PPDV,σm)]New_Estデータに係る少なくとも1つの欠陥種類を用いることによって、前記第1のパターニングされた基板上の第1の欠陥を有する恐れのある解析部内の新たな欠陥を特定する新たな欠陥特定工程;並びに、
前記新たな差異の値が前記新たな精度限界より大きいときには、前記第1のパターニングされた基板の解析を継続する継続工程;
をさらに有する、請求項1に記載の方法。 - 前記継続工程が:
前記第1のパターニングされた基板から新たな欠陥解析データを取得する工程であって、前記新たな欠陥解析データは、新たな明視野データ、新たな暗視野データ、新たなNLSデータ、新たな強度データ、新たな強度差データ、新たなコントラストデータ、若しくは新たなホットスポットデータ、又は上記を組み合わせたデータを有する、データ取得工程;
前記新たな欠陥解析データを用いることによって前記第1のパターニングされた基板上の新たな位置で新たな欠陥を有する恐れのある解析部を特定する工程であって、前記新たな欠陥を有する恐れのある解析部は、新たな欠陥の種類を含む3次元体積を画定する、解析部特定工程;
前記新たな欠陥を有する恐れのある解析部について新たな[(PPDV,σm)]New_Calcデータを計算する計算工程;
前記の新たに計算された[(PPDV,σm)]New_Calcデータと比較するため、前記第1の(PPDV,σm)データライブラリからリアルタイムで新たな推定された[(PPDV,σm)]New_Estデータを取得する工程であって、前記新たな推定された[(PPDV,σm)]New_Estデータは、新たな解析変数データ(AVD)New、新たな平均値(<AVD>)Newデータ、新たなシミュレーションデータ、新たなフォトレジストモデルデータ、新たなICデータ、新たな設計規則データ、新たな処理シーケンスデータ、新たな基板データ、新たな評価領域データ、若しくは新たな欠陥種類データ、又は上記の組み合わせデータを有する、新たなデータ取得工程;
前記新たに計算された[(PPDV,σm)]New_Calcデータ及び前記新たな推定された[(PPDV,σm)]New_Estデータを用いることによって新たな差異の値を決定する新たな差異決定工程;
前記新たな差異の値が新たな精度限界以下であるときには、前記新たな推定された[(PPDV,σm)]New_Estデータに係る少なくとも1つの欠陥種類を用いることによって、前記第1のパターニングされた基板上の第1の欠陥を有する恐れのある解析部内の新たな欠陥を特定する新たな欠陥特定工程;並びに、
前記新たな差異の値が前記新たな精度限界より大きいときには、前記第1のパターニングされた基板の解析を継続する継続工程;
をさらに有する、請求項1に記載の方法。 - 前記継続工程が:
前記第1のパターニングされた基板上での解析のための新たな欠陥の種類を設定する工程であって、前記新たな欠陥の種類は、新たなマイクロブリッジ欠陥、新たなLER欠陥、若しくは新たなLWR欠陥、又は上記の組み合わせ欠陥を有する、欠陥種類設定工程;
前記第1のパターニングされた基板から新たな欠陥解析データを取得する工程であって、前記新たな欠陥解析データは、新たな明視野データ、新たな暗視野データ、新たなNLSデータ、新たな強度データ、新たな強度差データ、新たなコントラストデータ、若しくは新たなホットスポットデータ、又は上記を組み合わせたデータを有する、データ取得工程;
前記新たな欠陥解析データを用いることによって前記第1のパターニングされた基板上の新たな位置で新たな欠陥を有する恐れのある解析部を特定する工程であって、前記新たな欠陥を有する恐れのある解析部は、新たな欠陥の種類を含む3次元体積を画定する、解析部特定工程;
前記新たな欠陥を有する恐れのある解析部について新たな[(PPDV,σm)]New_Calcデータを計算する計算工程;
前記の新たに計算された[(PPDV,σm)]New_Calcデータと比較するため、前記第1の(PPDV,σm)データライブラリからリアルタイムで新たな推定された[(PPDV,σm)]New_Estデータを取得する工程であって、前記新たな推定された[(PPDV,σm)]New_Estデータは、新たな解析変数データ(AVD)New、新たな平均値(<AVD>)Newデータ、新たなシミュレーションデータ、新たなフォトレジストモデルデータ、新たなICデータ、新たな設計規則データ、新たな処理シーケンスデータ、新たな基板データ、新たな評価領域データ、若しくは新たな欠陥種類データ、又は上記の組み合わせデータを有する、新たなデータ取得工程;
前記新たに計算された[(PPDV,σm)]New_Calcデータ及び前記新たな推定された[(PPDV,σm)]New_Estデータを用いることによって新たな差異の値を決定する新たな差異決定工程;
前記新たな差異の値が新たな精度限界以下であるときには、前記新たな推定された[(PPDV,σm)]New_Estデータに係る少なくとも1つの欠陥種類を用いることによって、前記第1のパターニングされた基板上の第1の欠陥を有する恐れのある解析部内の新たな欠陥を特定する新たな欠陥特定工程;並びに、
前記新たな差異の値が前記新たな精度限界より大きいときには、前記第1のパターニングされた基板の解析を継続する継続工程;
をさらに有する、請求項1に記載の方法。 - 前記第1の計算された[(PPDV,σm)]Calcデータは、前記第1の欠陥を有する恐れのある解析部及び第1のパターニングされた基板に関連する少なくとも1つの確率値を有する、請求項1に記載の方法。
- 前記のパターニングされた基板が、第1組の設計規則を用いることによって生成される、請求項1に記載の方法。
- 共有された分散データを用いて1組の設計規則を検証する方法であって:
第1組の設計規則を用いて生成されたパターニングされた基板での解析のための第1の欠陥の種類を設定する工程であって、前記第1の欠陥の種類は、前記第1組の設計規則に関連し、かつマイクロブリッジ欠陥、ライン端部粗さ(LER)欠陥、又はライン幅粗さ(LWR)欠陥を有する、欠陥種類設定工程;
前記パターニングされた基板から欠陥解析データを取得する工程であって、前記欠陥解析データは、明視野データ、暗視野データ、NLSデータ、強度データ、強度差データ、コントラストデータ、若しくはホットスポットデータ、又は上記組み合わせのデータを有する、データ取得工程;
前記欠陥解析データを用いることによって前記パターニングされた基板上の第1位置で第1の欠陥を有する恐れのある解析部を特定する工程であって、前記第1の欠陥を有する恐れのある解析部は、前記第1の欠陥の種類を含む3次元体積を画定する、解析部特定工程;
前記第1の欠陥を有する恐れのある解析部について第1の共有されたポリマー脱保護分散[(PPDV,σm)]Calcデータを計算する工程であって、mはシミュレーションパラメータで、かつσmは前記シミュレーションパラメータmの標準偏差である、PPDV計算工程;
前記の第1の計算された[(PPDV,σm)]Calcデータと比較するため、少なくとも1つの共有されたポリマー脱保護分散(PPDV,σm)データライブラリからリアルタイムで第1の推定された[(PPDV,σm)]Estデータを取得する工程であって、前記[(PPDV,σm)]Estデータは、解析変数データ(AVD)、平均値(<AVD>)データ、シミュレーションデータ、フォトレジストモデルデータ、集積回路(IC)データ、設計規則データ、処理シーケンスデータ、基板データ、評価領域データ、若しくは欠陥種類データ、又は上記の組み合わせデータを有する、データ取得工程;
前記第1の推定された[(PPDV,σm)]Estデータが前記の第1の計算された[(PPDV,σm)]Calcデータと実質的に等しいときには、前記第1組の欠陥設計規則を用いることによって、前記第1組の設計規則を欠陥設計規則として特定する第1欠陥特定工程;並びに、
前記第1の推定された[(PPDV,σm)]Estデータが前記の第1の計算された[(PPDV,σm)]Calcデータと等しくないときには、前記パターニングされた基板の解析を継続する継続工程;
を有する方法。 - 前記PPDV計算工程が:
前記パターニングされた基板上の第1の欠陥を有する恐れのある解析部について第1の修正されたフォトレジストモデルを設定する工程であって、
前記第1の修正されたフォトレジストモデルは第1シミュレーションパラメータ(m1)を有し、
前記第1シミュレーションパラメータ(m1)は、ブロックポリマー濃度データ、脱ブロックポリマー濃度データ、酸の拡散データ、塩基の拡散データ、NILSデータ、ブロック発光団データ、若しくは脱ブロック発光団データ、又は上記を組み合わせたデータを有する、
フォトレジストモデル設定工程;
前記パターニングされた基板上の第1の欠陥を有する恐れのある解析部についての前記第1の修正されたフォトレジストモデル及び第1シミュレーションパラメータ(m1)を用いることによって第1シミュレーションデータマップを生成する工程であって、前記第1シミュレーションデータマップは、各異なるシミュレーションデータ値に係る複数の輪郭線を有する、シミュレーションデータマップ生成工程;
前記第1シミュレーションデータマップに関連するように第1評価領域を設定する工程であって、前記第1評価領域は、第1組の前記輪郭線を含むように構成される、評価領域設定工程;
前記第1評価領域を用いることによって第1の3次元解析変数データ(AVDvol)1を計算するAVDvol計算工程;並びに、
前記第1の3次元解析変数データ(AVDvol)1を用いることによって前記第1の計算された[(PPDV,σm)]Calcデータを計算する[(PPDV,σm)]Calcデータ計算工程;
を有する、請求項11に記載の方法。 - 前記継続工程が:
前記の第1の計算された[(PPDV,σm)]Calcデータと比較するため、前記共有されたポリマー脱保護分散(PPDV,σm)データライブラリからリアルタイムで新たな推定された[(PPDV,σm)]New_Estデータを取得する工程であって、
前記新たな推定された[(PPDV,σm)]New_Estデータは新たな履歴データを有し、
前記新たな履歴データは、新たな組の欠陥設計規則、該新たな組の欠陥設計規則に係る新たな欠陥種類、及び該新たな欠陥種類に係る第1の欠陥集積回路(IC)パターンを有する、新たなデータ取得工程;
前記新たな推定された[(PPDV,σm)]New_Estデータが前記の第1の計算された[(PPDV,σm)]Calcデータと実質的に等しいときには、前記新たな組の欠陥設計規則を用いることによって、前記第1組の設計規則を欠陥設計規則として特定する第1欠陥特定工程;並びに、
前記第1の推定された[(PPDV,σm)]Estデータが前記の第1の計算された[(PPDV,σm)]Calcデータと等しくないときには、前記パターニングされた基板の解析を継続する継続工程;
をさらに有する、請求項11に記載の方法。 - 前記継続工程が:
前記第1の欠陥を有する恐れのある解析部について新たな共有されたポリマー脱保護分散[(PPDV,σm)]New_Calcデータを計算する計算工程;
前記新たな推定された[(PPDV,σm)]New_Estデータが前記の第1の計算された[(PPDV,σm)]Calcデータと実質的に等しいときには、新たな組の欠陥設計規則を用いることによって、前記第1組の設計規則を欠陥設計規則として特定する第1欠陥特定工程;並びに、
前記第1の推定された[(PPDV,σm)]Estデータが前記の第1の計算された[(PPDV,σm)]Calcデータと等しくないときには、前記パターニングされた基板の解析を継続する継続工程;
をさらに有する、請求項11に記載の方法。 - 前記継続工程が:
前記第1の欠陥を有する恐れのある解析部について新たな[(PPDV,σm)]New_Calcデータを計算する計算工程;
前記共有されたポリマー脱保護分散(PPDV,σm)データライブラリからリアルタイムで新たな推定された[(PPDV,σm)]New_Estデータを取得して前記の第1の計算された[(PPDV,σm)]Calcデータと比較する工程であって、
前記新たな推定された[(PPDV,σm)]New_Estデータは新たな履歴データを有し、
前記新たな履歴データは、新たな組の欠陥設計規則、該新たな組の欠陥設計規則に係る新たな欠陥種類、及び該新たな欠陥種類に係る第1の欠陥集積回路(IC)パターンを有する、新たなデータ取得工程;
前記新たな推定された[(PPDV,σm)]New_Estデータが前記の第1の計算された[(PPDV,σm)]Calcデータと実質的に等しいときには、新たな組の欠陥設計規則を用いることによって、前記第1組の設計規則を欠陥設計規則として特定する第1欠陥特定工程;並びに、
前記第1の推定された[(PPDV,σm)]Estデータが前記の第1の計算された[(PPDV,σm)]Calcデータと等しくないときには、前記パターニングされた基板の解析を継続する継続工程;
をさらに有する、請求項11に記載の方法。 - 共有された分散データを生成する方法であって:
a) I種類の異なる欠陥を有する恐れのある集積回路(IC)パターンからなる群からi番目の欠陥を有する恐れのあるICパターンを選択する工程であって、i=1,2,・・・Iで、かつIは1よりも大きな整数である、工程;
b) Ji種類の異なる組のプロセスパラメータからなる群からji番目の組のプロセスパラメータを選択する工程であって、i=1,2,・・・Iで、j=1,2,・・・Jiで、かつJiは1よりも大きな整数である、工程;
c) Kij種類の異なる組のプロセスパラメータからなる群からkij番目のデータ収集用基板(Sijk)を選択する工程であって、kij=1,2,・・・Kijで、i=1,2,・・・Iで、j=1,2,・・・Jiで、かつKijは1よりも大きな整数である、工程;
d) ji番目の組のプロセスパラメータを用いてkij番目のデータ収集用基板(Sijk)を処理する工程;
e) 前記kij番目のデータ収集用基板(Sijk)から少なくとも1つの光学像を取得する工程;
f) 前記kij番目のデータ収集用基板(Sijk)上のLijk個の解析部からなる群からlijk番目の解析部を選択する工程であって、lijk=1,2,・・・Lijkで、i=1,2,・・・Iで、j=1,2,・・・Jiで、kij=1,2,・・・Kijで、Lijkは1よりも大きな整数で、各被処理データ収集用基板(Sijk)はLijk個の解析部に分割され、前記少なくとも1つの光学像中の各強度スポットは、各被処理データ収集用基板(Sijk)上のLijk個の解析部からなる群のうちの少なくとも1つを設定するのに用いられる、工程;
g) 前記被処理データ収集用基板(Sijk)の各々の上の選択されたlijk番目の解析部の各々についてのMijkl種類のシミュレーションパラメータからなる群からmijkl番目のシミュレーションパラメータを選択する工程であって、mijkl=1,2,・・・Mijklで、i=1,2,・・・Iで、j=1,2,・・・Jiで、kij=1,2,・・・Kijで、lijk=1,2,・・・Lijkで、Mijklは1よりも大きな整数である、工程;
h) 前記の選択されたmijkl番目のシミュレーションパラメータと修正されたフォトレジストモデルを用いることによってmijkl番目のシミュレーションデータマップを生成する工程;
i) 前記mijkl番目のシミュレーションデータマップ内のN ijklm 個の評価領域からなる群からnijklm番目の評価領域を選択する工程であって、i=1,2,・・・Iで、j=1,2,・・・Jiで、kij=1,2,・・・Kijで、lijk=1,2,・・・Lijkで、mijkl=1,2,・・・Mijklで、かつNijklmは1よりも大きな整数である、工程;
j) 少なくとも1つの解析変数データ([AVDn]ijklm)値を計算する工程であって、i=1,2,・・・Iで、j=1,2,・・・Jiで、kij=1,2,・・・Kijで、lijk=1,2,・・・Lijkで、mijkl=1,2,・・・Mijklで、かつnijklm=1,2,・・・Nijklmである、工程;
k) 前記のkij番目の被処理データ収集用基板(Sijk)についてデータ収集処理が完了したか否かを判断する工程;
l) 前記データ収集処理が完了したときに、前記のkij番目の被処理データ収集用基板(Sijk)について追加のデータを取得する工程;並びに、
m) 前記データ収集処理が完了したときに、前記のkij番目の被処理データ収集用基板(Sijk)について共有されたポリマー脱保護分散(PPDV,σm)データを計算する工程;
を有する方法。 - 前記のkij番目の被処理データ収集用基板(Sijk)について追加のデータを取得する工程が:
前記のkij番目の被処理データ収集用基板(Sijk)について新たな評価領域が必要であるか否かを判断する工程;
(n+1)ijklm番目の評価領域を選択する工程;及び、
前記工程a)乃至m)を繰り返す工程;
をさらに有する、請求項16に記載の方法。 - 前記のkij番目の被処理データ収集用基板(Sijk)について追加のデータを取得する工程が:
前記のkij番目の被処理データ収集用基板(Sijk)について新たなシミュレーションパラメータが必要であるか否かを判断する工程;
(m+1)ijkl番目の評価領域を選択する工程;及び、
前記工程g)乃至m)を繰り返す工程;
をさらに有する、請求項16に記載の方法。 - 前記のkij番目の被処理データ収集用基板(Sijk)について追加のデータを取得する工程が:
前記のkij番目の被処理データ収集用基板(Sijk)について新たな解析部が必要であるか否かを判断する工程;
(l+1)ijk番目の評価領域を選択する工程;及び、
前記工程f)乃至m)を繰り返す工程;
をさらに有する、請求項16に記載の方法。 - 前記修正されたフォトレジストモデルが、少なくとも1つのメタクリラートポリマーと少なくとも1つのトリフェニルスルホニウム(TPS)−ノナフレート光酸発生剤(PAG)を有する、請求項16に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/732,333 | 2010-03-26 | ||
US12/732,333 US8108805B2 (en) | 2010-03-26 | 2010-03-26 | Simplified micro-bridging and roughness analysis |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011211197A JP2011211197A (ja) | 2011-10-20 |
JP5597857B2 true JP5597857B2 (ja) | 2014-10-01 |
Family
ID=44657804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011068007A Expired - Fee Related JP5597857B2 (ja) | 2010-03-26 | 2011-03-25 | 簡略化されたミクロブリッジ形成及び粗さ解析 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8108805B2 (ja) |
JP (1) | JP5597857B2 (ja) |
KR (1) | KR101723688B1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8589827B2 (en) * | 2009-11-12 | 2013-11-19 | Kla-Tencor Corporation | Photoresist simulation |
KR20120101197A (ko) * | 2011-02-08 | 2012-09-13 | 삼성전자주식회사 | 포토 마스크의 제조 방법 |
JP2012203714A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | モンテカルロ解析実行制御方法、およびモンテカルロ解析実行制御装置 |
DE102011079382B4 (de) * | 2011-07-19 | 2020-11-12 | Carl Zeiss Smt Gmbh | Verfahren und Vorrichtung zum Analysieren und zum Beseitigen eines Defekts einer EUV Maske |
US8627251B2 (en) | 2012-04-25 | 2014-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods of automatically detecting failure patterns for semiconductor wafer fabrication processes |
FR2999737B1 (fr) * | 2012-12-18 | 2015-02-27 | Commissariat Energie Atomique | Simulation des effets du bruit de grenaille sur un procede de lithographie par faisceau de particules et notamment de lithographie electronique. |
US8910090B2 (en) | 2013-02-27 | 2014-12-09 | Globalfoundries Inc. | Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications |
US9454149B2 (en) * | 2013-04-28 | 2016-09-27 | Synopsys, Inc. | Extracting attribute fail rates from convoluted systems |
CN103336518B (zh) * | 2013-07-08 | 2016-03-30 | 上海华力微电子有限公司 | 从外部辅助分析系统取得量测数据的方法 |
US10935893B2 (en) * | 2013-08-11 | 2021-03-02 | Kla-Tencor Corporation | Differential methods and apparatus for metrology of semiconductor targets |
US9733576B2 (en) * | 2014-03-17 | 2017-08-15 | Kla-Tencor Corporation | Model for accurate photoresist profile prediction |
JP6491677B2 (ja) | 2014-06-10 | 2019-03-27 | エーエスエムエル ネザーランズ ビー.ブイ. | 計算的ウェーハ検査 |
JP6472894B2 (ja) * | 2015-09-25 | 2019-02-20 | 富士フイルム株式会社 | メンテナンス計画立案支援システム、方法およびプログラム |
US10429745B2 (en) * | 2016-02-19 | 2019-10-01 | Osaka University | Photo-sensitized chemically amplified resist (PS-CAR) simulation |
US11521825B2 (en) | 2017-04-13 | 2022-12-06 | Fractilia, Llc | System and method for predicting stochastic-aware process window and yield and their use for process monitoring and control |
US10664955B2 (en) | 2017-04-13 | 2020-05-26 | Fractilia, Llc | Edge detection system and its use for machine learning |
US11361937B2 (en) | 2017-04-13 | 2022-06-14 | Fractilia, Llc | System and method for generating and analyzing roughness measurements and their use for process monitoring and control |
US11508546B2 (en) | 2017-04-13 | 2022-11-22 | Fractilia, Llc | System and method for low-noise edge detection and its use for process monitoring and control |
US10648801B2 (en) | 2017-04-13 | 2020-05-12 | Fractilia, Llc | System and method for generating and analyzing roughness measurements and their use for process monitoring and control |
US10488188B2 (en) | 2017-04-13 | 2019-11-26 | Fractilia, Llc | System and method for removing noise from roughness measurements |
US10176966B1 (en) | 2017-04-13 | 2019-01-08 | Fractilia, Llc | Edge detection system |
US10522322B2 (en) | 2017-04-13 | 2019-12-31 | Fractilia, Llc | System and method for generating and analyzing roughness measurements |
US11380516B2 (en) | 2017-04-13 | 2022-07-05 | Fractilia, Llc | System and method for generating and analyzing roughness measurements and their use for process monitoring and control |
US11355306B2 (en) | 2017-04-13 | 2022-06-07 | Fractilia, Llc | System and method for generating and analyzing roughness measurements and their use for process monitoring and control |
US10656532B2 (en) | 2017-04-13 | 2020-05-19 | Fractilia, Llc | Edge detection system and its use for optical proximity correction |
US10451979B2 (en) * | 2017-09-29 | 2019-10-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus for EUV lithography and method of measuring focus |
US11100272B2 (en) * | 2018-08-17 | 2021-08-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer-to-design image analysis (WDIA) system |
US11354484B2 (en) * | 2018-11-08 | 2022-06-07 | Asml Netherlands B.V. | Failure model for predicting failure due to resist layer |
KR20220084049A (ko) * | 2019-10-18 | 2022-06-21 | 시놉시스, 인크. | 리소그래피 모델 파라미터들에 기초한 결함률 예측 |
Family Cites Families (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5075253A (en) * | 1989-04-12 | 1991-12-24 | Advanced Micro Devices, Inc. | Method of coplanar integration of semiconductor IC devices |
IL99823A0 (en) * | 1990-11-16 | 1992-08-18 | Orbot Instr Ltd | Optical inspection method and apparatus |
US6171737B1 (en) * | 1998-02-03 | 2001-01-09 | Advanced Micro Devices, Inc. | Low cost application of oxide test wafer for defect monitor in photolithography process |
JP2001522541A (ja) * | 1998-02-10 | 2001-11-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路の製造方法 |
US6091845A (en) * | 1998-02-24 | 2000-07-18 | Micron Technology, Inc. | Inspection technique of photomask |
US6555828B1 (en) * | 1998-11-17 | 2003-04-29 | The Regents Of The University Of California | Method and apparatus for inspecting reflection masks for defects |
US6466895B1 (en) * | 1999-07-16 | 2002-10-15 | Applied Materials, Inc. | Defect reference system automatic pattern classification |
US6621571B1 (en) * | 1999-10-29 | 2003-09-16 | Hitachi, Ltd. | Method and apparatus for inspecting defects in a patterned specimen |
US6339955B1 (en) * | 2000-03-31 | 2002-01-22 | Advanced Micro Devices, Inc. | Thickness measurement using AFM for next generation lithography |
JP2002006498A (ja) * | 2000-06-27 | 2002-01-09 | Shin Etsu Chem Co Ltd | 化学増幅レジスト材料における特性予測方法 |
US7106425B1 (en) * | 2000-09-20 | 2006-09-12 | Kla-Tencor Technologies Corp. | Methods and systems for determining a presence of defects and a thin film characteristic of a specimen |
US7139083B2 (en) * | 2000-09-20 | 2006-11-21 | Kla-Tencor Technologies Corp. | Methods and systems for determining a composition and a thickness of a specimen |
US6919957B2 (en) * | 2000-09-20 | 2005-07-19 | Kla-Tencor Technologies Corp. | Methods and systems for determining a critical dimension, a presence of defects, and a thin film characteristic of a specimen |
US6774365B2 (en) * | 2001-03-28 | 2004-08-10 | Advanced Micro Devices, Inc. | SEM inspection and analysis of patterned photoresist features |
US6841342B2 (en) * | 2001-08-08 | 2005-01-11 | Tokyo Electron Limited | Substrate processing apparatus and substrate processing method |
WO2003021642A2 (en) * | 2001-08-31 | 2003-03-13 | Applied Materials, Inc. | Method and apparatus for processing a wafer |
US20030045098A1 (en) * | 2001-08-31 | 2003-03-06 | Applied Materials, Inc. | Method and apparatus for processing a wafer |
KR100576752B1 (ko) * | 2001-10-09 | 2006-05-03 | 에이에스엠엘 마스크툴즈 비.브이. | 2차원 피처모델 캘리브레이션 및 최적화 방법 |
US7065239B2 (en) * | 2001-10-24 | 2006-06-20 | Applied Materials, Inc. | Automated repetitive array microstructure defect inspection |
US6976240B2 (en) * | 2001-11-14 | 2005-12-13 | Synopsys Inc. | Simulation using design geometry information |
DE10261600B4 (de) * | 2001-12-18 | 2014-08-14 | Fuji Electric Co., Ltd | Halbleiterbauteil und Verfahren zu seiner Herstellung |
US20040032581A1 (en) * | 2002-01-15 | 2004-02-19 | Mehrdad Nikoonahad | Systems and methods for inspection of specimen surfaces |
US6727512B2 (en) * | 2002-03-07 | 2004-04-27 | Kla-Tencor Technologies Corporation | Method and system for detecting phase defects in lithographic masks and semiconductor wafers |
US6823496B2 (en) * | 2002-04-23 | 2004-11-23 | International Business Machines Corporation | Physical design characterization system |
US7095507B1 (en) * | 2002-09-27 | 2006-08-22 | Kla-Tencor Technologies Corporation | Method and apparatus using microscopic and interferometric based detection |
US7471375B2 (en) * | 2003-02-11 | 2008-12-30 | Asml Netherlands B.V. | Correction of optical proximity effects by intensity modulation of an illumination arrangement |
US7180576B2 (en) * | 2003-02-11 | 2007-02-20 | Asml Netherlands B.V. | Exposure with intensity balancing to mimic complex illuminator shape |
US7075639B2 (en) * | 2003-04-25 | 2006-07-11 | Kla-Tencor Technologies Corporation | Method and mark for metrology of phase errors on phase shift masks |
DE10324474B4 (de) * | 2003-05-30 | 2006-05-04 | Leica Microsystems Semiconductor Gmbh | Vorrichtung zur Wafer-Inspektion |
US8073667B2 (en) * | 2003-09-30 | 2011-12-06 | Tokyo Electron Limited | System and method for using first-principles simulation to control a semiconductor manufacturing process |
KR100515369B1 (ko) * | 2003-10-02 | 2005-09-14 | 동부아남반도체 주식회사 | 전기장에 의하여 반도체 소자의 미세패턴을 형성하는노광장치 및 그 방법 |
JP2005172920A (ja) * | 2003-12-08 | 2005-06-30 | Toshiba Corp | 危険パターン抽出方法及び危険パターン抽出プログラム |
US7359545B2 (en) * | 2003-12-31 | 2008-04-15 | Tokyo Electron Limited | Method and system to compensate for lamp intensity differences in a photolithographic inspection tool |
KR100520240B1 (ko) * | 2004-01-08 | 2005-10-11 | 삼성전자주식회사 | 포토레지스트 패턴 및 그의 형성방법 |
US7242459B2 (en) * | 2004-01-30 | 2007-07-10 | Asml Masktools B.V. | Method of predicting and minimizing model OPC deviation due to mix/match of exposure tools using a calibrated Eigen decomposition model |
US7215808B2 (en) * | 2004-05-04 | 2007-05-08 | Kla-Tencor Technologies Corporation | High throughout image for processing inspection images |
US7116411B2 (en) * | 2004-08-26 | 2006-10-03 | Asml Masktools B.V. | Method of performing resist process calibration/optimization and DOE optimization for providing OPE matching between different lithography systems |
US7295739B2 (en) * | 2004-10-20 | 2007-11-13 | Kla-Tencor Technologies Corporation | Coherent DUV illumination for semiconductor wafer inspection |
US20060091334A1 (en) * | 2004-11-03 | 2006-05-04 | Jan-Peter Urbach | Con-focal imaging system and method using destructive interference to enhance image contrast of light scattering objects on a sample surface |
US7534552B2 (en) * | 2004-12-23 | 2009-05-19 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
US20060139607A1 (en) * | 2004-12-23 | 2006-06-29 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
JP4580338B2 (ja) * | 2004-12-23 | 2010-11-10 | エーエスエムエル ネザーランズ ビー.ブイ. | リソグラフィ装置、エキシマ・レーザ、およびデバイス製造方法 |
US7118997B2 (en) * | 2005-01-28 | 2006-10-10 | International Business Machines Corporation | Implantation of gate regions in semiconductor device fabrication |
US7816071B2 (en) * | 2005-02-10 | 2010-10-19 | Az Electronic Materials Usa Corp. | Process of imaging a photoresist with multiple antireflective coatings |
JP4634852B2 (ja) * | 2005-04-25 | 2011-02-16 | 株式会社日立ハイテクノロジーズ | Sem式外観検査装置および検査方法 |
US7570797B1 (en) * | 2005-05-10 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for generating an inspection process for an inspection system |
US7853920B2 (en) * | 2005-06-03 | 2010-12-14 | Asml Netherlands B.V. | Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing |
US7436508B2 (en) * | 2005-07-14 | 2008-10-14 | Kla-Tencor Technologies Corp. | Systems, circuits and methods for reducing thermal damage and extending the detection range of an inspection system |
JP2007024737A (ja) * | 2005-07-20 | 2007-02-01 | Hitachi High-Technologies Corp | 半導体の欠陥検査装置及びその方法 |
US7488933B2 (en) * | 2005-08-05 | 2009-02-10 | Brion Technologies, Inc. | Method for lithography model calibration |
US7749666B2 (en) * | 2005-08-09 | 2010-07-06 | Asml Netherlands B.V. | System and method for measuring and analyzing lithographic parameters and determining optimal process corrections |
US7506282B2 (en) * | 2005-08-18 | 2009-03-17 | International Business Machines Corporation | Apparatus and methods for predicting and/or calibrating memory yields |
US7216060B1 (en) * | 2005-10-28 | 2007-05-08 | Fujitsu Limited | Equipment inspection support system, equipment inspection support method, and program therefor |
US8041103B2 (en) * | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US7676077B2 (en) * | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US20070121090A1 (en) * | 2005-11-30 | 2007-05-31 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
US7541137B2 (en) * | 2005-12-19 | 2009-06-02 | Beach James V | Resist resolution using anisotropic acid diffusion |
US7506285B2 (en) * | 2006-02-17 | 2009-03-17 | Mohamed Al-Imam | Multi-dimensional analysis for predicting RET model accuracy |
US7685558B2 (en) * | 2006-05-15 | 2010-03-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for detection and scoring of hot spots in a design layout |
JP4690946B2 (ja) * | 2006-06-02 | 2011-06-01 | 株式会社東芝 | シミュレーションモデルの作成方法、プログラム及び半導体装置の製造方法 |
US7478014B2 (en) * | 2006-09-29 | 2009-01-13 | Tokyo Electron Limited | Method and system for facilitating preventive maintenance of an optical inspection tool |
JP2008091721A (ja) * | 2006-10-03 | 2008-04-17 | Toshiba Corp | レジストパターン予測システム、レジストパターン予測方法、及びマスクパターン補正方法 |
US7369236B1 (en) * | 2006-10-31 | 2008-05-06 | Negevtech, Ltd. | Defect detection through image comparison using relative measures |
JP4700672B2 (ja) * | 2006-11-08 | 2011-06-15 | エーエスエムエル マスクツールズ ビー.ブイ. | ライン幅粗さおよびレジストパターン不良を予測する方法、プログラム、および装置、ならびにそのリソグラフィシミュレーションプロセスでの使用 |
US7904845B2 (en) * | 2006-12-06 | 2011-03-08 | Kla-Tencor Corp. | Determining locations on a wafer to be reviewed during defect review |
US8576377B2 (en) * | 2006-12-28 | 2013-11-05 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
US20080158529A1 (en) * | 2006-12-28 | 2008-07-03 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
US7831863B2 (en) * | 2007-01-11 | 2010-11-09 | International Business Machines Corporation | Method for enhancing the diagnostic accuracy of a VLSI chip |
JP4616864B2 (ja) * | 2007-06-20 | 2011-01-19 | 株式会社日立ハイテクノロジーズ | 外観検査方法及びその装置および画像処理評価システム |
US7673278B2 (en) * | 2007-11-29 | 2010-03-02 | Tokyo Electron Limited | Enhanced process yield using a hot-spot library |
US7901852B2 (en) * | 2008-02-29 | 2011-03-08 | Freescale Semiconductor, Inc. | Metrology of bilayer photoresist processes |
US7967995B2 (en) * | 2008-03-31 | 2011-06-28 | Tokyo Electron Limited | Multi-layer/multi-input/multi-output (MLMIMO) models and method for using |
TWI417942B (zh) * | 2009-12-17 | 2013-12-01 | Ind Tech Res Inst | 二維陣列疊對圖樣組之設計方法、疊對誤差量測方法及其量測系統 |
US8338086B2 (en) * | 2010-03-31 | 2012-12-25 | Tokyo Electron Limited | Method of slimming radiation-sensitive material lines in lithographic applications |
US11320713B2 (en) | 2017-02-16 | 2022-05-03 | View, Inc. | Solar power dynamic glass for heating and cooling buildings |
-
2010
- 2010-03-26 US US12/732,333 patent/US8108805B2/en not_active Expired - Fee Related
-
2011
- 2011-03-25 JP JP2011068007A patent/JP5597857B2/ja not_active Expired - Fee Related
- 2011-03-28 KR KR1020110027770A patent/KR101723688B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US8108805B2 (en) | 2012-01-31 |
US20110239167A1 (en) | 2011-09-29 |
KR101723688B1 (ko) | 2017-04-05 |
JP2011211197A (ja) | 2011-10-20 |
KR20110108323A (ko) | 2011-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5597857B2 (ja) | 簡略化されたミクロブリッジ形成及び粗さ解析 | |
US20220027437A1 (en) | Method and apparatus for inspection and metrology | |
US20230185990A1 (en) | Method and apparatus for inspection and metrology | |
US7673278B2 (en) | Enhanced process yield using a hot-spot library | |
KR102245695B1 (ko) | 모델-기반 계측 및 프로세스 모델의 통합 사용 | |
US9255877B2 (en) | Metrology system optimization for parameter tracking | |
CN111512235B (zh) | 基于计算量测的校正和控制 | |
US20210349395A1 (en) | Computational metrology | |
US9971478B2 (en) | Method and apparatus for inspection and metrology | |
TW202036173A (zh) | 製造器件之方法 | |
KR20230019952A (ko) | 불량률에 기초한 프로세스 윈도우 | |
JP7329386B2 (ja) | リソグラフィ処理される半導体デバイスのためのプロセス制御方法 | |
TW202147256A (zh) | 對準失真影像 | |
TWI810997B (zh) | 監測量測配方之方法及其相關度量衡方法、電腦程式及設備 | |
US12044979B2 (en) | Computational metrology based sampling scheme | |
US12044980B2 (en) | Method of manufacturing devices | |
KR102685425B1 (ko) | 패터닝 공정에서의 웨이퍼 거동을 결정하기 위해 이미지 패턴들을 그룹화하는 장치 및 방법 | |
Huang et al. | Full-chip lithography manufacturability check for yield improvement | |
Hunsche et al. | Characterization of critical dimension uniformity through in-situ detection of aerial images in a scanner | |
CN113168106A (zh) | 确定处理装置对衬底参数的贡献的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5597857 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |