JP5588002B2 - 三重注入を使用する、開裂によりシリコン薄膜を脱離させる方法 - Google Patents
三重注入を使用する、開裂によりシリコン薄膜を脱離させる方法 Download PDFInfo
- Publication number
- JP5588002B2 JP5588002B2 JP2012526103A JP2012526103A JP5588002B2 JP 5588002 B2 JP5588002 B2 JP 5588002B2 JP 2012526103 A JP2012526103 A JP 2012526103A JP 2012526103 A JP2012526103 A JP 2012526103A JP 5588002 B2 JP5588002 B2 JP 5588002B2
- Authority
- JP
- Japan
- Prior art keywords
- cleavage
- helium
- hydrogen
- boron
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
- Y10T156/1153—Temperature change for delamination [e.g., heating during delaminating, etc.]
Description
−1.初期基板(通常シリコン製)の一面に、ガス状成分(水素、あるいはヘリウムのような貴ガス)を衝突させ、十分な量のこれらのイオンを注入して、微細孔を有する層を形成し(熱処理を行う場合には、その後)、つまり脆弱化層を形成する。
−2.基板の前記面を、特に直接又は分子結合で、キャリア(実際上は、例えば同様にシリコン製の他の基板)に、密着させる(工程1で述べた熱処理は、この密着後に行われる熱処理で、直接結合を強化する)。
−3.アニーリング熱処理及び/又は脱離応力(例えば、刃を2枚の基板間に挿入する、及び/又は張力及び/又は曲げ応力及び/又はせん断応力の印加、及び/又は適切に選択された電力及び周波数の超音波又はマイクロ波の印加)を印加して、微細孔層を開裂させ、薄膜(その下に微細孔が形成された初期基板層)及び残留基板(薄膜は薄いため、実際には、この残留基板の厚さは僅かに薄くなる)を得る。
−4.基板(つまり工程3の残留基板)を、新たな注入、密着及び開裂等の工程にリサイクルさせる。
−少なくとも一部が、少なくとも脱離する薄膜の厚さと等しい深さだけ、自由面の下方に位置する、脆弱層を形成するために、ドナー基板に前記自由面から成分注入を行う工程、
−低くとも450℃での熱処理を含む少なくとも1回の中間工程、及び
−前記脆弱層に沿って、開裂脱離を行う工程を備える、
前記ドナー基板から前記薄膜を脱離させる方法において、
前記注入工程は、硼素、ヘリウム及び水素の任意順序での注入を含み、
注入エネルギは、
−ヘリウムと硼素濃度の最大点は、最大で10nm離れた実質的に同じ深さで得られ、かつ
−水素濃度の最大点は、前記ヘリウム及び硼素濃度最大点より少なくとも20nm深い深さで得られものであり、かつ
注入量は、
●硼素注入量は、少なくとも5×1013B/cm2に等しく、かつ
●ヘリウム及び水素の全量は、最小で1016原子/cm2に等しく、最大で4×1016原子/cm2に等しく、更に3×1016原子/cm2にでも良い、開裂によりドナー基板からシリコン製の薄膜を脱離させることを特徴とする方法を提供する。
−硼素注入量は、ヘリウム及び水素の全量の最小で1%に等しく、かつ前記全量の最大で10%に等しい。換言すると、硼素量は重要であるが、ヘリウム及び水素の全量に対する割合は小さい。
−ヘリウム量及び水素量が最小で、1015原子/cm2に等しいことが好ましく、これら各成分は、かなりのレベルで存在し、これらの成分間には、相乗効果がある。
−ヘリウムと水素の注入量の比は、1/2から2であり、これらの注入量は、同じオーダーであると有利である。
−ヘリウム及び硼素濃度最大点と水素濃度最大点の距離が、最大で200nmに等しい。
−低くても450℃に等しい温度、600℃であっても良い温度で、少なくとも部分的に行われる開裂熱処理により、前記開裂が得られる。
−機械エネルギ(インパルス、衝撃、刃の挿入、トルク、超音波等)の印加により、前記開裂が形成される。
−最小で20nm、最大で200nmの距離だけ、水素ピークより浅く、
−両者が同じ深さに局在化するか、又は互いに僅かな距離(実際には10nmまで)を隔てて位置するように、
選択する。
−硼素量は、少なくとも5×1013B/cm2、好ましくは少なくとも1014B/cm2であり、又好ましく1016B/cm2未満として、基板の無定形化を回避するが、より好ましくはこの硼素量は、水素及びヘリウムの合計量の10%を超えないようにすることが望ましく、
−水素及びヘリウムの合計量(H量+He量)は、少なくとも1016/cm2で、好ましくは最大で4・1016/cm2 で、最大で3・1016/cm2であることが更に好ましい。
三重注入のための推奨できる操作条件は、次の通りである。
注入操作条件は、次の参照するように設定した。
−硼素(80keV及び1015/cm2)、ヘリウム(34keV及び1.2・1016/cm2)及び水素(27keV及び1.2・1016/cm2)。
−硼素、次いでヘリウム、次いで水素。
−硼素、次いで水素、次いでヘリウム。
−水素、次いで硼素、次いでヘリウム。
−水素、次いでヘリウム、次いで硼素。
−ヘリウム、次いで水素、次いで硼素。
−ヘリウム、次いで硼素、次いで水素。
ヘリウム注入エネルギの効果を評価するために、下記に参照するような、前述と同様の操作条件を設定した。
−硼素(80keV及び1015/cm2)、ヘリウム(可変エネルギ及び1.2・1016/cm2)及び水素(27keV及び1.2・1016/cm2)。
−エネルギが55keVから34keVに減少すると、最高エネルギで観察されたブリスタが減少する傾向にあった。
−エネルギが34keVであると、ブリスタは生じなかった。
−次いでエネルギを34keVから24keVに更に減少させると、ブリスタは増加した。
−硼素(80keV及び1015/cm2)、ヘリウム(34keV及び1.2・1016/cm2)及び水素(可変エネルギ及び1.2・1016/cm2))、
−500℃で10分間又は700℃で10分間の焼き鈍し。
−エネルギが50keVから27keVに減少すると、ブリスタは生じなかった。
−次いでエネルギを27keVから20keVに更に減少させると、ブリスタは増加した。
硼素注入量の効果を評価するために、操作条件を下記のように設定した(前述の設定と同様)。
−硼素(80keV及び可変量)、ヘリウム(34keV及び1.2・1016/cm2)及び水素(27keV及び1.2・1016/cm2)、
−500℃で10分間、又は700℃で10分間の焼き鈍し。
−硼素(80keV及び1015原子/cm2)、ヘリウム(34keV及び1×1016原子/cm2)及び水素(27keV及び可変量)、及び
−500℃で10分間、又は700℃で10分間の焼き鈍し。
−硼素(80keVV及び1015原子/cm2)、ヘリウム(34keV及び可変量)及び水素(27keV及び1×1016原子/cm2)、及び
−500℃で10分間、又は700℃で10分間の焼き鈍し。
−ヘリウムと硼素濃度の最大点は、最大で10nm離れた実質的に同じ深さで得られ、かつ
−これらの最大点は、水素濃度最大点より深くない。
注入量は次の通りである。
●硼素量は、少なくとも1013B/cm2(一般に少なくとも5×1013B/cm2)で、かつ
●ヘリウム及び水素の全量は、1016原子/cm2から4×1016原子/cm2で、好ましくは最大で3×1016原子/cm2である。
100nm厚のSiO2熱酸化物を被覆した(100)結晶配向の単結晶シリコンに、次の条件で注入を行った。硼素(80keV及び1015原子/cm2)+ヘリウム(34keV及び1.2×1016原子/cm2)+水素(27keV及び1.2×1016原子/cm2)。次いで注入された基板を脱酸素し、次いで標準的な疎水的直接結合(HF脱酸素、次いでHF最終(窒素下での乾燥前に、HFを1%で30秒印加したことを意味する))を使用して、(100)単結晶シリコン基板に結合させた。結合エネルギは室温では小さい(20mJ/m2)ため、次いでこの結合を700から800℃で強化して、引き続き行われる薄膜移行に耐えるよう、結合エネルギが約1.5から2J/m2に達するようにしなければならない。次の開裂熱処理(これは同時に結合界面を強化する)は、例えば室温から800℃まで、0.25から5℃/分の割合で増加する長時間焼き鈍し(各100℃ごとに2から6時間停滞しても良い)と、引き続く0.25から3℃/分の割合のゆっくりとした温度減少から成る。この熱処理は、それ自身で開裂を起こさせるものではなく、前記開裂は、結合界面に刃を挿入することにより、機械的に起こる。(110)シリコン基板に結合された約225nm(〜225nm)厚の(100)シリコン膜が得られ、この膜は、高度な超小型電子素子の製造に使用できる。
シリコン基板に次の条件で注入を行った。硼素(150keV及び5×1014原子/cm2)+ヘリウム(65keV及び1016原子/cm2)+水素(60keV及び2×1016原子/cm2)。単結晶シリコン製の厚い膜(〜10から50μm厚)を、700℃で、注入された基板上に、液相エピタクシ(LPE)で成長させる。次いで太陽電池の生産に使用できるHIT(固有の薄膜を有するヘテロ接合)技術を使用する。このように加工されたエピタキシャル成長した表面を、次いで金属ペースト又は導電性ポリマーを使用して、薄い金属膜(アルミニウム又は鋼製の箔)に結合させ、機械的力(剥離、超音波、張力、せん断力等)を加えることにより、注入領域で機械的に開裂を起こさせる。このようにして、10から50μm厚の単結晶シリコン製の太陽電池が得られる。
シリコン基板に次の条件で注入を行った。硼素(80keV及び1014原子/cm2)+ヘリウム(34keV及び1.2×1016原子/cm2)+水素(27keV及び1.2×1016原子/cm2)。次いで注入された基板に、500℃で全時間が1時間30分である焼き鈍しを行うことを含む1又は2以上の技術的工程を行う。これらの技術的工程は、例えば、厚い結合層(SiO2、Si3N4、多結晶シリコン)の析出と、例えばそれに続く500℃での高密度化焼き鈍しである。注入され加工された基板は、次いで直接結合により、支持基板に結合される。次いで、600℃で10分間の等温焼き鈍しにより、開裂が熱的に達成される。
11 熱酸化物層
12 第2の基板
13 脆弱層
15 薄膜
10´ 初期基板の残部
Claims (10)
- −少なくとも一部が、少なくとも脱離する薄膜(15)の厚さと等しい深さだけ、自由面の下方に位置する、脆弱層(13)を形成するために、ドナー基板(10)に前記自由面から成分注入を行う工程、
−低くとも450℃での熱処理を含む少なくとも1回の中間工程、及び
−前記脆弱層に沿って、開裂脱離を行う工程を備える、
前記ドナー基板(10)から前記薄膜(15)を脱離させる方法において、
前記注入工程は、硼素、ヘリウム及び水素の任意順序での注入を含み、
注入エネルギは、
−ヘリウムと硼素濃度の最大点は、最大で10nm離れた実質的に同じ深さで得られ、かつ
−水素濃度の最大点は、前記ヘリウム及び硼素濃度最大点より少なくとも20nm深い深さで得られるように設定され、かつ
注入量は、
●硼素注入量は、少なくとも5×1013B/cm2に等しく、かつ
●ヘリウム及び水素の全量は、最小で1016原子/cm2に等しく、最大で4×1016原子/cm2に等しい、
開裂により、ドナー基板から薄膜を脱離させることを特徴とする方法。 - 前記自由面を、キャリア(12)に密着させる結合工程を更に備えることを特徴とする請求項1記載の方法。
- 硼素注入量は、ヘリウム及び水素の全量の少なくとも1%に等しく、かつ前記全量の多くとも10%に等しいことを特徴とする請求項1又は2記載の方法。
- ヘリウム及び水素量の各々は、少なくとも、1015原子/cm2に等しいことを特徴とする請求項1〜3のいずれか1項に記載の方法。
- ヘリウムと水素の注入量の比は、1/2〜2であることを特徴とする請求項4記載の方法。
- ヘリウム及び硼素濃度最大点と水素濃度最大点の距離は、最大で200nmに等しいことを特徴とする請求項1〜5のいずれか1項に記載の方法。
- 450℃以上の温度で、少なくとも部分的に行われる開裂熱処理により、前記開裂が得られることを特徴とする請求項1〜6のいずれか1項に記載の方法。
- 600℃以上の温度で、少なくとも部分的に行われる開裂熱処理により、前記開裂が得られることを特徴とする請求項1〜7のいずれか1項に記載の方法。
- 機械エネルギの印加により、前記開裂が形成されることを特徴とする請求項1〜8のいずれか1項に記載の方法。
- ヘリウム及び水素の注入量の全量が、最大で3×1016原子/cm2であることを特徴とする請求項1〜9のいずれか1項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0955826 | 2009-08-26 | ||
FR0955826A FR2949606B1 (fr) | 2009-08-26 | 2009-08-26 | Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation |
PCT/FR2010/051774 WO2011023905A1 (fr) | 2009-08-26 | 2010-08-25 | Procédé de détachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013503468A JP2013503468A (ja) | 2013-01-31 |
JP5588002B2 true JP5588002B2 (ja) | 2014-09-10 |
Family
ID=42077225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012526103A Active JP5588002B2 (ja) | 2009-08-26 | 2010-08-25 | 三重注入を使用する、開裂によりシリコン薄膜を脱離させる方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8993408B2 (ja) |
EP (1) | EP2471093B1 (ja) |
JP (1) | JP5588002B2 (ja) |
KR (1) | KR101698912B1 (ja) |
CN (1) | CN102484093B (ja) |
FR (1) | FR2949606B1 (ja) |
SG (1) | SG178855A1 (ja) |
WO (1) | WO2011023905A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2993095B1 (fr) * | 2012-07-03 | 2014-08-08 | Commissariat Energie Atomique | Detachement d’une couche autoportee de silicium <100> |
JP2014138152A (ja) * | 2013-01-18 | 2014-07-28 | Fuji Electric Co Ltd | 半導体薄膜フィルムの製造方法 |
US9589802B1 (en) * | 2015-12-22 | 2017-03-07 | Varian Semuconductor Equipment Associates, Inc. | Damage free enhancement of dopant diffusion into a substrate |
WO2019236320A1 (en) * | 2018-06-08 | 2019-12-12 | Globalwafers Co., Ltd. | Method for transfer of a thin layer of silicon |
US11232974B2 (en) * | 2018-11-30 | 2022-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication method of metal-free SOI wafer |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
JP3412470B2 (ja) * | 1997-09-04 | 2003-06-03 | 三菱住友シリコン株式会社 | Soi基板の製造方法 |
US6600173B2 (en) | 2000-08-30 | 2003-07-29 | Cornell Research Foundation, Inc. | Low temperature semiconductor layering and three-dimensional electronic circuits using the layering |
US20040224482A1 (en) * | 2001-12-20 | 2004-11-11 | Kub Francis J. | Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique |
US20040086718A1 (en) | 2002-11-06 | 2004-05-06 | Pawlik Michael J | Corrosion and alkali-resistant compositions and methods for using the same |
FR2847076B1 (fr) * | 2002-11-07 | 2005-02-18 | Soitec Silicon On Insulator | Procede de detachement d'une couche mince a temperature moderee apres co-implantation |
FR2847075B1 (fr) | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
RU2217842C1 (ru) * | 2003-01-14 | 2003-11-27 | Институт физики полупроводников - Объединенного института физики полупроводников СО РАН | Способ изготовления структуры кремний-на-изоляторе |
FR2858462B1 (fr) * | 2003-07-29 | 2005-12-09 | Soitec Silicon On Insulator | Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique |
KR20060030911A (ko) | 2003-07-29 | 2006-04-11 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법 |
US6992025B2 (en) * | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
KR101140450B1 (ko) * | 2004-08-18 | 2012-04-30 | 코닝 인코포레이티드 | 변형된 반도체-온-절연체 구조 및 변형된 반도체-온-절연체구조의 제조방법 |
CN101027768B (zh) * | 2004-09-21 | 2010-11-03 | S.O.I.Tec绝缘体上硅技术公司 | 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法 |
US7456080B2 (en) * | 2005-12-19 | 2008-11-25 | Corning Incorporated | Semiconductor on glass insulator made using improved ion implantation process |
FR2898431B1 (fr) * | 2006-03-13 | 2008-07-25 | Soitec Silicon On Insulator | Procede de fabrication de film mince |
US8372735B2 (en) * | 2008-08-14 | 2013-02-12 | Varian Semiconductor Equipment Associates, Inc. | USJ techniques with helium-treated substrates |
-
2009
- 2009-08-26 FR FR0955826A patent/FR2949606B1/fr not_active Expired - Fee Related
-
2010
- 2010-08-25 JP JP2012526103A patent/JP5588002B2/ja active Active
- 2010-08-25 US US13/390,601 patent/US8993408B2/en active Active
- 2010-08-25 SG SG2012012480A patent/SG178855A1/en unknown
- 2010-08-25 EP EP10763750.6A patent/EP2471093B1/fr active Active
- 2010-08-25 WO PCT/FR2010/051774 patent/WO2011023905A1/fr active Application Filing
- 2010-08-25 CN CN201080038008.7A patent/CN102484093B/zh active Active
- 2010-08-25 KR KR1020127007807A patent/KR101698912B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101698912B1 (ko) | 2017-01-23 |
FR2949606A1 (fr) | 2011-03-04 |
SG178855A1 (en) | 2012-04-27 |
CN102484093B (zh) | 2014-07-23 |
US8993408B2 (en) | 2015-03-31 |
EP2471093B1 (fr) | 2013-06-05 |
FR2949606B1 (fr) | 2011-10-28 |
US20120138238A1 (en) | 2012-06-07 |
KR20120089851A (ko) | 2012-08-14 |
WO2011023905A1 (fr) | 2011-03-03 |
JP2013503468A (ja) | 2013-01-31 |
CN102484093A (zh) | 2012-05-30 |
EP2471093A1 (fr) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5133908B2 (ja) | エピタキシによって支持基板上に得られる、非晶質材料の少なくとも1層の薄層を備える構造を製作する方法、およびその方法により得られた構造 | |
JP6487454B2 (ja) | 層状半導体構造体の製造方法 | |
JP5588002B2 (ja) | 三重注入を使用する、開裂によりシリコン薄膜を脱離させる方法 | |
US8153500B2 (en) | Method of fabricating an epitaxially grown layer on a composite structure | |
US9330958B2 (en) | Process for fabricating a heterostructure limiting the formation of defects | |
US20080064182A1 (en) | Process for high temperature layer transfer | |
CN105957831A (zh) | 一种用于制造支撑衬底上的单晶材料薄层结构的方法 | |
WO2006037783A1 (fr) | Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline | |
EP2705529A1 (fr) | Procede de formation d'une fracture dans un materiau | |
JP2011530182A (ja) | 接着接合界面を安定するためにイオンを注入する工程を備える構造物製造方法 | |
US20120280367A1 (en) | Method for manufacturing a semiconductor substrate | |
KR20090042138A (ko) | 반도체 기판의 제조 방법 | |
US20130302970A1 (en) | A method of high temperature layer transfer | |
JP2018085536A (ja) | 多層半導体デバイス作製時の低温層転写方法 | |
CN107146758B (zh) | 带有载流子俘获中心的衬底的制备方法 | |
CN106531682A (zh) | GeOI结构以及制备方法 | |
JP2012519372A (ja) | ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法 | |
JP2010522426A (ja) | ハイブリッド基板の製造方法 | |
KR101423078B1 (ko) | 고온 열적 어닐링을 통한 박막 품질 개선방법 | |
KR20070107111A (ko) | 적어도 하나의 두꺼운 반도체 물질층을 포함하는헤테로-구조 제조 방법 | |
EP3890003B1 (fr) | Procédé basse température de transfert et de guérison d'une couche semiconductrice | |
FR2926398A1 (fr) | Transfert de couche avec diminution de la rugosite post-fracture | |
WO2022117930A2 (fr) | Substrat donneur pour le transfert d'une couche mince et procede de transfert associe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5588002 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |