JP5562925B2 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP5562925B2
JP5562925B2 JP2011259277A JP2011259277A JP5562925B2 JP 5562925 B2 JP5562925 B2 JP 5562925B2 JP 2011259277 A JP2011259277 A JP 2011259277A JP 2011259277 A JP2011259277 A JP 2011259277A JP 5562925 B2 JP5562925 B2 JP 5562925B2
Authority
JP
Japan
Prior art keywords
layer
transistor device
mode transistor
etch stop
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011259277A
Other languages
English (en)
Other versions
JP2012074722A (ja
Inventor
ワン，キューチュル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2012074722A publication Critical patent/JP2012074722A/ja
Application granted granted Critical
Publication of JP5562925B2 publication Critical patent/JP5562925B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8236—Combination of enhancement and depletion transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、電界効果トランジスタに関し、より詳細には、ノイズマージンが改善されつとともに閾値電圧が一様である高電子移動度電界効果トランジスタ（ＨＥＭＴ）に関する。
当該技術分野で知られているように、無線周波数信号を増幅させるためにマイクロ波及びミリメートル波周波数で使用される能動デバイスにはいくつかのタイプがある。一般に、これらの周波数で使用されるより一般的な半導体デバイスの１つは、電界効果トランジスタ、特に、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）及び高電子移動度トランジスタ（ＨＥＭＴ）である。これらトランジスタの各々は、ガリウム砒素等のＩＩＩ−Ｖ族材料から提供される。ＨＥＭＴをＭＥＳＦＥＴから区別するのは、ＨＥＭＴでは、電荷がドープされた電荷ドナー層からドープされていないチャネル層まで移送されるのに対して、ＭＥＳＦＥＴでは、電荷層とチャネル層とが同じ層である、ということである。ＨＥＭＴでは、ドープされていないチャネル層があるため、ドープされていないチャネル層の電荷輸送特性が、ＭＥＳＦＥＴタイプ構造のドープされたチャネル層の特性より優れている。したがって、ＨＥＭＴは、ＭＥＳＦＥＴより高い周波数動作を提供する。
ＨＥＭＴでは、電荷ドナー層は一般に、アルミニウムガリウム砒素等のバンドギャップが広い材料であり、チャネル層は、ガリウム砒素又はインジウムガリウム砒素等のよりバンドギャップが狭い材料である。なお、バンドギャップは、半導体材料の価電子帯と伝導帯との間のポテンシャルギャップを言うということを留意しなければならない。
一般に、２つのタイプのＨＥＭＴ構造がある。一方のタイプは、単にＨＥＭＴと呼ばれ、他方のタイプはシュードモフィック（pseudomorphic）ＨＥＭＴ又はｐＨＥＭＴと呼ばれる。ＨＥＭＴとシュードモフィックＨＥＭＴとの相違は、シュードモフィックＨＥＭＴでは、ＨＥＭＴ構造に組み込まれる層のうちの１つ又は複数が、デバイスの他の材料の格子定数とは大幅に異なる格子定数を有する材料から構成される、ということである。したがって、格子定数が一致しないことになるため、チャネル層を提供する材料の結晶構造が歪む。
上述したように、ＨＥＭＴ構造では、電荷がドナー層からドープされていないチャネル層に移送される。ＩＩＩ−Ｖ族材料の場合、ドープされた電荷ドナー層は、アルミニウムガリウム砒素等、バンドギャップが広い材料から構成され、チャネル層は、通常、電子輸送特性がより優れた材料から構成される。通常、ガリウム砒素等、バンドギャップが狭い材料が使用される。シュードモフィックＨＥＭＴでは、ドープされていないガリウム砒素チャネル層の代りに、インジウムガリウム砒素等、バンドギャップがより狭い材料から成るチャネル層が使用される。しかしながら、いずれの場合も、ＨＥＭＴ構造及びシュードモフィックＨＥＭＴ構造の各々を使用して、高周波数マイクロ波信号及びミリメートル波信号が増幅される。
高電子移動度トランジスタの低ノイズ且つ高周波数用途の場合、デバイスのコンタクト層を通して且つ電荷ドナー層の上に幅の狭いリセスが配置されることが重要である。すなわち、リセス開口は、リセス内に配置されるゲート電極のゲート長よりわずかに長いだけであることが好ましい。この構成により、比較的高い周波数動作特性と比較的低いノイズフィギュア（雑音指数）とを有するＨＥＭＴ及びシュードモフィックＨＥＭＴが提供された。ＭＥＳＦＥＴの電力用途に対し、一般に、ゲート・ドレインブレークダウン電圧特性が比較的高いＭＥＳＦＥＴを提供するために、ゲートより大きいリセス開口が必要であることが知られている。
ＨＥＭＴに戻ると、大部分のＨＥＭＴ構造において一般に上面であるエッチングされたアルミニウムガリウム砒素面に、多数の表面準位（状態）がある。こうした表面準位は、ＧａＡｓ面にも存在する。表面準位が１０１４ｃｍ−２程度もあると推定した著者もいた。これらの準位は、ガリウム及び酸化アルミニウムから生じる可能性が最も高い。これらの準位は、一旦占有すると、電子を捕獲し、そのためトランジスタのドレイン側のゲート金属縁に集中する電界を低減させることにより、ゲート・ドレインブレークダウン電圧特性を増大させるということが示唆されている。
高電子移動度トランジスタのブレークダウン電圧特性により、それらの使用が比較的低電力、低ノイズの用途に制限されていた。これは、ＨＥＭＴの出力インピーダンスが一般にドレインバイアスレベルに関連するために起こる。ブレークダウン電圧特性が低いことにより、ＨＥＭＴの動作ドレイン電圧が制限される。所与のＤＣ電圧レベルに対し、高電力用途の場合に、比較的高いドレイン電圧且つ低いドレイン電流でＨＥＭＴにバイアスをかける方がその逆より概して有利である。高ドレイン電圧でバイアスがかけられることにより、ＨＥＭＴに対しより高い出力インピーダンスが可能となり、したがって大部分の用途で一般にもたらされる５０Ωシステム特性インピーダンスに対するより容易なインピーダンス整合が可能になる。特に、この整合は、広範囲の動作周波数にわたってより容易になされる。さらに、こうしたデバイスから高レベルのＲＦ電圧ゲインを提供するためには、一般に、比較的高ドレイン電圧ＤＣバイアスでデバイスを動作させることが必要である。しかしながら、上述したように、ＨＥＭＴに対しより高いブレークダウン電圧でバイアスをかけることが望ましいが、これは、一般に、ＨＥＭＴが比較的低いブレークダウン電圧特性を有するため可能ではない。
したがって、高電子移動度トランジスタは、比較的低電力、低ノイズの用途で使用される。それは、既知の高電子移動度トランジスタは、一般に、比較的低いゲート・ドレイン逆ブレークダウン電圧特性を有するためである。ＨＥＭＴの高周波数特性及びＭＥＳＦＥＴに比べて比較的高いＨＥＭＴのゲインは、より高電力の用途に対して有用であるためこの状況は望ましくない。
当該技術分野において同様に知られているように、用途によっては、基板上のいくつかのトランジスタを、同じ基板の他のトランジスタが高速デジタル論理機能を提供する間に、たとえば無線周波数信号で動作させることが望ましい。ＨＥＭＴを使用する１つのタイプの高速論理回路は、直接結合型ＦＥＴ論理（ＤＣＦＬ）回路である。こうした用途では、複数のＦＥＴ、たとえば同じ半導体基板上に形成されるＤＦＥＴ（デプレッション型ＦＥＴ）及びＥＦＥＴ（エンハンスメント型ＦＥＴ）は、異なる閾値を有する。
より詳細には、エンハンスメント／デプレッション（Ｅ／Ｄ）ｐＨＥＭＴ技術は、レーダ、通信システムのための電子的に操縦されるアレイのようなもので使用される多機能ＭＭＩＣ技術の発展における次の段階であると考えられる。Ｅ／ＤｐＨＥＭＴは、多機能ＭＭＩＣ技術に基づく従来のＧａＡｓと比較して、性能、サイズ及びコストにおける大幅な改善を提供する。ＧａＡｓベースのｐＨＥＭＴを用いる直接結合型ＦＥＴ論理回路（ＤＣＦＬ）を実装する１つの欠点は、低電圧スイング（およそ６００ｍｖ）である。この低電圧スイングは、２３％アルミニウムモル分率のＡｌＧａＡｓの固有材料特性による。また、優れた性能のＤＣＦＬを実装するために、別の重要な要素は、ウェハにわたって閾値電圧が一様であるということである。
本発明によれば、ＩＩＩ−Ｖ基板構造を有する半導体構造が提供され、ＩＩＩ−Ｖ基板構造は、構造の第１の領域に配置されるエンハンスメントモードトランジスタデバイスと、構造の横方向にずれた第２の領域に配置されるデプレッションモードトランジスタデバイスとを備える。構造は、デプレッションモードトランジスタデバイス及びエンハンスメントモードトランジスタデバイスのためのチャネル層を有する。構造は、チャネル層の上に配置されるエンハンスメントモードトランジスタデバイスＩｎＧａＰエッチストップ／ショットキーコンタクト層と、ＩｎＧａＰ層の上に配置される第１の層と、第１の層の上に配置されるデプレッションモードトランジスタデバイスエッチストップ層と、デプレッションモードトランジスタデバイスエッチストップ層の上に配置される第２の層とを含む。デプレッションモードトランジスタデバイスは、第２の層及びデプレッションモードトランジスタデバイスエッチストップ層を貫通し第１の層で終端（終止）するゲートリセスを有する。エンハンスメントモードトランジスタデバイスは、第２の層、デプレッションモードトランジスタデバイスエッチストップ層、第１の層を貫通しＩｎＧａＰ層で終止するゲートリセスを有する。第１の層の材料はＩｎＧａＰとは異なる。
こうした構造により、ＩｎＧａＰ層の上の第１の層に使用される材料がＩｎＧａＰとは異なる材料であるため、ＩｎＧａＰ層のエッチング停止の有効性が向上する。
一実施の形態では、デプレッションモードトランジスタデバイスは、第１の層とショットキー接触するゲート電極を含み、エンハンスメントモードデバイスは、ＩｎＧａＰ層とショットキー接触するゲート電極を含む。
本発明の１つの特徴によれば、ＩＩＩ−Ｖ基板構造を有する半導体構造が提供され、ＩＩＩ−Ｖ基板構造は、構造の第１の領域に配置されるエンハンスメントモードトランジスタデバイスと、構造の横方向にずれた第２の領域に配置されるデプレッションモードトランジスタデバイスとを備える。構造は、デプレッションモードトランジスタデバイス及びエンハンスメントモードトランジスタデバイスのためのチャネル層を有する。構造は、チャネル層の上に配置されるエンハンスメントモードトランジスタデバイスＩｎＧａＰエッチストップ／ショットキーコンタクト層と、ＩｎＧａＰ層の上に配置されるＡｌＧａＡｓ層と、ＡｌＧａＡｓ層の上に配置されるＡｌＡｓデプレッションモードトランジスタデバイスエッチストップ層と、ＡｌＡｓデプレッションモードトランジスタデバイスエッチストップ層の上に配置されるＧａＡｓ層とを含む。デプレッションモードトランジスタデバイスは、ＧａＡｓ層及びＡｌＡｓデプレッションモードトランジスタデバイスエッチストップ層を貫通しＡｌＧａＡｓ層で終止するゲートリセスを有する。エンハンスメントモードトランジスタデバイスは、ＧａＡｓ層、ＡｌＡｓデプレッションモードトランジスタデバイスエッチストップ層、ＡｌＧａＡｓ層を貫通しＩｎＧａＰ層で終止するゲートリセスを有する。
一実施の形態では、デプレッションモードトランジスタデバイスは、ＡｌＧａＡｓ層とショットキー接触するゲート電極を含み、エンハンスメントモードデバイスは、ＩｎＧａＰ層とショットキー接触するゲート電極を含む。
一実施の形態では、構造は、第２のＧａＡｓ層を含むとともに、第２のＧａＡｓ層とオーミック接触するトランジスタデバイスのためのソース電極及びドレイン電極を含む。
一実施の形態では、ＩｎＧａＰ層はＩｎ０．４８Ｇａ０．５２Ｐであり、該層は、最初に述べたＧａＡｓ層及びＡｌ０．２３ＧａＡｓ層と格子整合し、それにより構造に蓄積される歪みが低減する。
本発明の別の特徴によれば、ＩＩＩ−Ｖ基板構造を形成する方法が提供され、ＩＩＩ−Ｖ基板構造は、構造の第１の領域に配置されるエンハンスメントモードトランジスタデバイスと、構造の横方向にずれた第２の領域に配置されるデプレッションモードトランジスタデバイスとを有し、デプレッションモードトランジスタデバイス及びエンハンスメントモードトランジスタデバイスのためのチャネル層を有する。本方法は、チャネル層の上のエンハンスメントモードトランジスタデバイスＩｎＧａＰエッチストップ層と、ＩｎＧａＰ層の上の第１の層と、第１の層の上のデプレッションモードトランジスタデバイスエッチストップ層と、デプレッションモードトランジスタデバイスエッチストップ層の上の第２の層とを提供することを含む。本方法は、構造の第１の領域の上に配置される窓（ウインドウ）を有する第１のマスクを提供することを含み、該第１のマスクは構造の第２の領域をマスクする。窓によって露出される構造の第１の領域の部分にエッチング液を接触させ、それにより第２の層、デプレッションモードトランジスタデバイスエッチストップ層を貫通し第１の層で終止する第１のリセスを形成する。第１のマスクを除去する。エッチングされた構造の上に第２のマスクを提供し、該第２のマスクは、構造の第２の領域の上に配置される窓を有し、構造の第１の領域をマスクする。窓によって露出した構造の第２の領域の部分にエッチング液を接触させ、それにより第２の領域に第２のリセスを形成し、該第２のリセスは、第２の層、デプレッションモードトランジスタデバイスエッチストップ層、第１の層を貫通し、ＩｎＧａＰ層で終止する。第１の層に使用される材料は、ＩｎＧａＰとは異なる。
こうした方法により、ＩｎＧａＰ層の上の層に使用される材料はＩｎＧａＰとは異なる材料であるため、ＩｎＧａＰ層のエッチング停止の有効性が向上する。
本発明の別の特徴によれば、ＩＩＩ−Ｖ基板構造を形成する方法が提供され、ＩＩＩ−Ｖ基板構造は、構造の第１の領域に配置されるエンハンスメントモードトランジスタデバイスと、構造の横方向にずれた第２の領域に配置されるデプレッションモードトランジスタデバイスとを有し、デプレッションモードトランジスタデバイス及びエンハンスメントモードトランジスタデバイスのためのチャネル層を有する。本方法は、チャネル層の上のエンハンスメントモードトランジスタデバイスＩｎＧａＰエッチストップ層と、ＩｎＧａＰ層の上のＡｌＧａＡｓ層と、ＡｌＧａＡｓ層の上のＡｌＡｓデプレッションモードトランジスタデバイスエッチストップ層と、ＡｌＡｓデプレッションモードトランジスタデバイスエッチストップ層の上のＧａＡｓ層とを提供することを含む。本方法は、エッチングされた構造の上に第１のマスクを提供することを含み、該第１のマスクは構造の第１の領域の上に配置される窓を有し、構造の第２の領域をマスクする。窓によって露出される構造の第１の領域の部分にエッチング液を接触させ、それにより、ＧａＡｓ層内に、次いでＡｌＡｓ層内に入り、ＡｌＧａＡｓ層で終止する第１のリセスを形成する。第１のマスクを除去する。エッチングされた構造の上に第２のマスクを提供し、該第２のマスクは、構造の第２の領域の上に配置される窓を有し、構造の第１の領域をマスクする。窓によって露出された構造の第２の領域の部分にエッチング液を接触させ、それによりＧａＡｓ層内に、次いでＡｌＡｓ層内に、次いでＡｌＧａＡｓ層内に入りＩｎＧａＰ層で終止する第２のリセスを形成する。
一実施の形態では、第１の領域のＡｌＧａＡｓ層とショットキー接触するゲート電極を形成し、第２の領域のＩｎＧａＰ層とショットキー接触するゲート電極を形成する。
一実施の形態では、第２のＧａＡｓ層を形成し、この第２のＧａＡｓ層とオーミック接触するトランジスタデバイスのためのソース電極及びドレイン電極を形成する。
本発明は、Ｅ／Ｄ ｐＨＥＭＴ回路の性能及び歩留まりを向上させる２つの特質を提供する。すなわち、１）ＩｎＧａＰは、エッチング選択性を大幅に改善することにより、Ｅ／ＤｐＨＥＭＴ多機能回路の製造可能性及び歩留まりを向上させる。２）ＩｎＧａＰのバンドギャップが広がることにより、デジタル論理回路に対する電圧スイングをより大きくすることができ、そのため論理回路に対する動作マージンが改善され、回路性能及び歩留まりが向上する。３）ＧａＡｓ、Ａｌ０．２３ＧａＡｓ及びＩｎ０．４８ＧａＰは格子整合し、したがって層間に歪みが蓄積されない。したがって、４８％ＩｎＧａＰの上のショットキー接触は、歪みに関連して変化しない。４）４８％ＩｎＧａＰは、ＡｌＧａＡｓ層に対する無限エッチストップ層として、且つショットキー層として使用される。より詳細には、本発明は、ＡｌＧａＡｓの代りに４８％ＩｎＧａＰを使用することが好ましい。４８％インジウムモル分率を有するＩｎＧａＰにおけるバンドギャップ（１．８ｅＶ）は、Ａｌ０．２３ＧａＡｓ及びＩｎＧａＡｓのバンドギャップより広い。したがって、電圧スイングはおよそ８００ｍＶまで増大し、これはＡｌＧａＡｓより２００ｍＶ高い。これにより、ノイズマージンが増大する。優れた性能のＤＣＦＬを実装するために、別の重要な要素は、一様な閾値電圧を有することである。ＩｎＧａＰ層は、優れた選択エッチング層であり、そのためウェハにわたる閾値電圧の一様性は、ＩｎＧａＰ層を使用する別の優れた利点である。このため、よりバンドギャップが広い材料のＩｎＧａＰを導入することにより、電圧スイングはおよそ８００ｍＶまで上昇したが、閾値電圧は非常に一様である。また、プロセスに関する選択性が高くまたＩｎＧａＰ層のショットキー障壁が高いため、電圧スイングは３３％増大し、閾値電圧の一様性は９５％を上回る。ＤＣＦＬを有するＬＳＩレベルデジタル論理回路を実装するために、閾値の一様性は非常に重要な要素である。
本発明の１つ又は複数の実施の形態の詳細は、添付図面及び以下の説明において述べられている。本発明の他の特徴、目的及び利点は、以下の説明、図面及び特許請求の範囲から明らかとなろう。
種々の図面における同じ参照符号は同じ要素を示す。
発明の詳細な説明
ここで図１を参照すると、半導体構造１０が示され、ここでは半絶縁性ＩＩＩ−Ｖ、ここではガリウム砒素（ＧａＡｓ）又は他の適当な半導体材料から成る基板１２を有し、その上に複数の層が配置されている。後述するように、構造１０の第１の領域８にはエンハンスメントモードトランジスタデバイスが配置され、構造１０の横方向にずれた第２の領域１１にはデプレッションモードトランジスタデバイスが配置される。
特に、基板１２の上には、ガリウム砒素とアルミニウムガリウム砒素（ＡｌＧａＡｓ）との交互の層の対（図示せず）から成る超格子バッファ層１４が配置されており、該層の各々は、５０〜１００オングストロームの典型的な厚さであって、当該技術分野において知られているように超格子を提供するように配置されている。
超格子層１４の上には、ＩｎｘＧａ１−ｘＡｓチャネル層２０が配置されており、ｘは通常０．２と０．３５との間である。
チャネル層２０の上には、バンドギャップが広い材料のアルミニウムガリウム砒素スペーサ層２２が配置されており、それは、下部のドープされていないスペーサ領域（図示せず）を有し、３０オングストロームから５０オングストロームの典型的な厚さであり、チャネル層２０に対して電荷ドナー領域を提供する。
層２２の上には、エンハンスメントデバイスエッチストップ層、ここではＮ型導電性インジウムガリウムリン（ＩｎＧａＰ）層２４が配置されている。層２４は、エッチストップ層を提供するだけでなく、エンハンスメントモードｐＨＥＭＴデバイスのためのショットキーコンタクト層を提供する役割も果たす。ここでは、ＩｎＧａＰ層はＩｎ０．４８Ｇａ０．５２Ｐである。
ＩｎＧａＰ層２４の上には、Ｎ型導電性ＡｌＧａＡｓデプレッションモードトランジスタデバイスショットキーコンタクト層２６が配置されている。ＡｌＧａＡｓ層２６の上には、Ｎ型導電性ＡｌＡｓデプレッションモードトランジスタデバイスエッチストップ層２８が配置されている。ＡｌＡｓデプレッションモードトランジスタデバイスエッチストップ層２８の上には、第１のＮ型導電性ＧａＡｓ層３０が配置されている。第１のＧａＡｓ層３０の上には、Ｎ型導電性ＡｌＡｓ第１リセスエッチストップ層３２が配置されている。ＡｌＡｓ第１リセスエッチストップ層３２の上には、第２のＮ型導電性ＧａＡｓ層３４が配置されている。
ここで図２乃至図５を参照すると、エンハンスメントモードデバイス及びデプレッションモードデバイスを形成するために使用される方法について示している。
第１のマスク（図２）４０に、第１の領域８の一部にわたって配置される窓４２と、第２の領域１１の一部にわたって配置される窓４４とを設ける。エッチング液、ここではクエン酸を、窓４２、４４によって露出される構造の部分に接触させることにより、第１の領域８の第１のリセス４５と、構造１０の第２の部分１１の第１のリセス４７とを形成する。こうした第１のリセスは、Ｎ型導電性ＧａＡｓ層３４及びＡｌＡｓ第１リセスエッチストップ層３２を貫通し、Ｎ型導電性ＡｌＧａＡｓ層３０で終止する。
第１のマスク４０を除去する。
エッチングされた構造１０の上に第２のマスク５０（図３）を設ける。こうした第２のマスク５０は、構造１０の第１の領域８においてエッチングされた第１のリセス４５（図２）の上に配置される窓５２を有し、こうした第２のマスク５０は、構造１０の第２の領域１１に形成された第１のリセス４７（図２）をマスクする。
エッチング液、ここではクエン酸を、構造１０の第１の領域８においてエッチングされた第１のリセス４５の部分に接触させることにより、こうした第１のリセス４５を第１のＧａＡｓ層内に、次いでＡｌＡｓ層内に広げ、ＡｌＧａＡｓ層で終止させる。このため、領域８のリセスは、層２８及び３０の下部の狭い部分（すなわち、リセス４９）と、層３０、３２及び３４の上部のより広い部分（すなわち、リセス４５、図２）とを含む。
第２のマスク５０を除去する。
エッチングされた構造の上に第３のマスク６０（図４）を設ける。こうした第３のマスク６０は、構造１０の第２の領域１１においてエッチングされた第１のリセス４７の上に配置される窓６２を有し、こうした第３のマスク６０は、構造１０の第１の領域８に形成されたリセス４５、４９（図２及び図３）をマスクする。
エッチング液、ここではクエン酸を、構造１０の第２の領域１１においてエッチングされた第１のリセス４７の部分と接触させることにより、こうした第１のリセス４７を、第１のＮ型導電性ＧａＡｓ層３０に形成された第２の狭いリセス５３内に、次いでＡｌＡｓ層２８内に、次いでＮ型導電性ＡｌＧａＡｓ層内に、そしてＮ型導電性、ＩｎＧａＰエンハンスメントモードデバイスエッチストップ層及びショットキーコンタクト層２４内に広げる。
マスク６０を除去し、図５に示す構造を生成する。
図６を参照すると、第１の領域８に形成された第２のリセス４９を終止させるＡｌＧａＡｓ層２６とショットキー接触するゲート電極７０を形成し、第２の領域１１に形成された第２のリセスを終止させるＩｎＧａＰ層２４とショットキー接触するゲート電極７２を形成する。
領域８に、トランジスタデバイスのソース電極７６及びドレイン電極７８を形成する。層３４とオーミック接触するドレイン電極８０を形成する。
なお、領域８に形成されるデプレッションモード電界効果トランジスタ（ＦＥＴ）デバイス４０は、第２のＧａＡｓ層３４及びＡｌＡｓ第１リセスエッチストップ層３２を貫通し幅狭部分で終止する幅広部分を有するゲートリセスを有することに留意されたい。この幅狭部分は、第１のＧａＡｓ層３０及びＡｌＡｓデプレッションモードトランジスタデバイスエッチストップ層２８を貫通し、ＡｌＧａＡｓ層２６で終止する。
領域１１におけるエンハンスメントモード電界効果トランジスタ（ＦＥＴ）デバイス４１は、第２のＧａＡｓ層３４、ＡｌＡｓ第１リセスエッチストップ層３２を貫通し幅狭部分で終止する幅広部分を有するゲートリセスを有する。この幅狭部分は、第１のＧａＡｓ層３０、ＡｌＡｓデプレッションモードトランジスタデバイスエッチストップ層２８、ＡｌＧａＡｓ層２６を貫通し、ＩｎＧａＰ層２４で終止する。
デプレッションモードトランジスタデバイス４０は、ＡｌＧａＡｓ層２６とショットキー接触するゲート電極７０を含み、エンハンスメントモードデバイス４１は、ＩｎＧａＰ層２４とショットキー接触するゲート電極７２を含む。トランジスタデバイス４０、４１のソース電極７６及びドレイン電極７８及び８０は、第２のＧａＡｓ層３６とオーミック接触する。
本方法は、上述したように、チャネル層の上のエンハンスメントモードトランジスタデバイスＩｎＧａＰエッチストップ層、ＩｎＧａＰ層の上のＡｌＧａＡｓ層、ＡｌＧａＡｓ層の上のＡｌＡｓデプレッションモードトランジスタデバイスエッチストップ層、ＡｌＡｓエンハンスメントモードトランジスタデバイスエッチストップ層の上の第１のＧａＡｓ層、ＧａＡｓ層の上のＡｌＡｓ第１リセスエッチストップ層、及びＡｌＡｓ第１リセスエッチストップ層の上の第２のＧａＡｓ層を提供する。
本発明は、Ｅ／Ｄ ｐＨＥＭＴ回路の性能及び歩留まりを向上させる２つの特質を提供する。すなわち、１）ＩｎＧａＰは、エッチング選択性を大幅に改善することにより、Ｅ／ＤｐＨＥＭＴ多機能回路の製造可能性及び歩留まりを向上させる。２）ＩｎＧａＰのバンドギャップが広がることにより、デジタル論理回路に対する電圧スイングをより大きくすることができ、そのため論理回路に対する動作マージンが改善され、回路性能及び歩留まりが向上する。より詳細には、本発明は、ＡｌＧａＡｓの代りに４８％ＩｎＧａＰを使用することが好ましい。４８％インジウムモル分率のＩｎＧａＰにおけるバンドギャップ（１．８ｅＶ）は、ＩｎＧａＡｓのバンドギャップより広い。したがって、電圧スイングは、およそ８００ｍＶまで増大し、これはＡｌＧａＡｓより２００ｍＶ高い。これにより、ノイズマージンが増大する。優れた性能のＤＣＦＬを実装するために、別の重要な要素は、一様の閾値電圧を有することである。ｉｎＧａＰ層は、優れた選択エッチング層であり、そのため、ウェハにわたる閾値電圧の一様性は、ＩｎＧａＰ層を使用する別の優れた利点である。このため、よりバンドギャップが広い材料のＩｎＧａＰを導入することにより、電圧スイングはおよそ８００ｍＶまで上昇したが、閾値電圧は非常に一様である。また、プロセスに関する選択性が高く且つＩｎＧａＰ層のショットキー障壁が高いため、電圧スイングは３３％増大し、閾値電圧の一様性は９５％を上回る。ＤＣＦＬを有するＬＳＩレベルのデジタル論理回路を実装するために、閾値の一様性は非常に重要な要素である。
本発明の多数の実施形態について説明したが、本発明の精神及び範囲から逸脱することなく種々の変更を行ってもよいということが理解されよう。したがって、他の実施形態も特許請求の範囲に含まれる。
本発明によるエンハンスメントモード電界効果トランジスタ及びデプレッションモード電界効果トランジスタの製造の一段階における半導体構造の断面図である。 本発明によるエンハンスメントモード電界効果トランジスタ及びデプレッションモード電界効果トランジスタの製造の一段階における半導体構造の断面図である。 本発明によるエンハンスメントモード電界効果トランジスタ及びデプレッションモード電界効果トランジスタの製造の一段階における半導体構造の断面図である。 本発明によるエンハンスメントモード電界効果トランジスタ及びデプレッションモード電界効果トランジスタの製造の一段階における半導体構造の断面図である。 本発明によるエンハンスメントモード電界効果トランジスタ及びデプレッションモード電界効果トランジスタの製造の一段階における半導体構造の断面図である。 本発明によるエンハンスメントモード電界効果トランジスタ及びデプレッションモード電界効果トランジスタの製造の一段階における半導体構造の断面図であり、エンハンスメントモード電界効果トランジスタ及びデプレッションモード電界効果トランジスタを示す。

Claims (9)

  1. ＩＩＩ−Ｖ基板構造（１２）であって、該構造の第１の領域（１１）に配置されるエンハンスメントモードトランジスタデバイス（４１）と、該構造の横方向にずれた第２の領域（８）に配置されるデプレッションモードトランジスタデバイス（４０）とを有し、該デプレッションモードトランジスタデバイス（４０）及び前記エンハンスメントモードトランジスタデバイス（４１）のためのチャネル層（２０）を有し、
    該チャネル層（２０）の上に配置されるエンハンスメントモードトランジスタデバイスＩｎＧａＰエッチストップ層（２４）と、
    前記ＩｎＧａＰ層（２４）の上に配置される第１の層（２６）と、
    該第１の層（２６）の上に配置されるデプレッションモードトランジスタデバイスエッチストップ層（２８）と、
    該デプレッションモードトランジスタデバイスエッチストップ層（２８）の上に配置される第２の層（３０）と、
    を有するＩＩＩ−Ｖ基板構造を具備する半導体構造（１０）であって、
    前記デプレッションモードトランジスタデバイス（４０）は、前記第２の層（３０）及び前記デプレッションモードトランジスタデバイスエッチストップ層（２８）を貫通し前記第１の層（２６）で終止するゲートリセス（４９）を有し、
    前記エンハンスメントモードトランジスタデバイス（４１）は、前記第２の層（３０）、前記デプレッションモードトランジスタデバイスエッチストップ層（２８）、前記第１の層（２６）を貫通し前記ＩｎＧａＰ層（２４）で終止するゲートリセスを有し、
    前記第１の層（２６）の材料はＩｎＧａＰとは異なり、
    前記第１の層（２６）が、ＡｌＧａＡｓ層であり、
    前記デプレッションモードトランジスタデバイスエッチストップ層（２８）がＡｌＡｓ層であり、
    前記第２の層（３０）がＧａＡｓ層である、
    半導体構造（１０）。
  2. 前記デプレッションモードトランジスタデバイス（４０）は、前記第１の層（２６）とショットキー接触するゲート電極（７０）を含み、前記エンハンスメントモードデバイス（４１）は、前記ＩｎＧａＰ層（２４）とショットキー接触するゲート電極（７２）を含む、請求項１に記載の半導体構造。
  3. 前記ＩｎＧａＰ層（２４）はＩｎ０．４８Ｇａ０．５２Ｐであり、該層は前記第１の層（２６）に格子整合する、請求項２に記載の半導体構造。
  4. 請求項１に記載の半導体構造であって、さらに、
    前記ＧａＡｓ層（３０）の上に配置されるＡｌＡｓ第１リセスエッチストップ層（３２）と、
    該ＡｌＡｓ第１リセスエッチストップ層（３２）の上に配置される第２のＧａＡｓ層（３４）と、
    を備えており、
    前記デプレッションモードトランジスタデバイス（４０）が、前記第２のＧａＡｓ層（３４）及び前記ＡｌＡｓ第１リセスエッチストップ層（３２）を貫通し幅狭部分（４９）で終止する幅広部分（４５）を有するゲートリセスを有しており、該幅狭部分（４９）が、前記ＧａＡｓ層（３０）及び前記ＡｌＡｓデプレッションモードトランジスタデバイスエッチストップ層（２８）を貫通し、前記ＡｌＧａＡｓ層（２６）で終止し、
    前記エンハンスメントモードトランジスタデバイス（４１）が、前記第２のＧａＡｓ層（３４）、前記ＡｌＡｓ第１リセスエッチストップ層（３２）を貫通し幅狭部分（５３）で終止する幅広部分（４７）を有するゲートリセスを有しており、前記幅狭部分（５３）が、前記ＧａＡｓ層（３０）、前記ＡｌＡｓデプレッションモードトランジスタデバイスエッチストップ層（２８）、前記ＡｌＧａＡｓ層（２６）を貫通し、前記ＩｎＧａＰ層（２４）で終止する、
    半導体構造。
  5. 前記第２のＧａＡｓ層とオーミック接触する前記トランジスタデバイスのためのソース電極及びドレイン電極を含む、請求項４に記載の半導体構造。
  6. ＩＩＩ−Ｖ基板構造の第１の領域（１１）に配置されるエンハンスメントモードトランジスタデバイス（４１）と、前記構造の横方向にずれた第２の領域（８）に配置されるデプレッションモードトランジスタデバイス（４０）とを有するＩＩＩ−Ｖ基板構造を形成する方法であって、前記構造は、前記デプレッションモードトランジスタデバイス（４０）及び前記エンハンスメントモードトランジスタデバイス（４１）のためのチャネル層（２０）を有し、該方法は、
    構造を設けるステップであって、該構造が、前記チャネル層（２０）の上のエンハンスメントモードトランジスタデバイスＩｎＧａＰエッチストップ層（２４）と、前記ＩｎＧａＰ層（２４）の上の第１の層（２６）と、該第１の層（２６）の上のデプレッションモードトランジスタデバイスエッチストップ層（２８）と、該デプレッションモードトランジスタデバイスエッチストップ層（２８）の上の第２の層（３０）とを有し、前記第１の層（２６）に使用される材料はＩｎＧａＰとは異なる、ステップと、
    前記構造の前記第２の領域（８）の上に配置される窓（５２）を有する第１のマスク（５０）を設けるステップであって、該第１のマスク（５０）は前記構造の前記第１の領域（１１）をマスクするステップと、
    前記窓（５２）によって露出される前記構造の前記第２の領域（８）の部分にエッチング液を接触させて、前記第２の層（３０）、前記デプレッションモードトランジスタデバイスエッチストップ層（２８）を貫通し前記第１の層（２６）で終止する第１のリセス（４９）を形成するステップと、
    前記第１のマスクを除去するステップと、
    前記エッチングされた構造の上に第２のマスク（６０）を設けるステップであって、該第２のマスク（６０）は、前記構造の前記第１の領域（１１）の上に配置される窓（６２）を有し、該構造の前記第２の領域（８）をマスクするステップと、
    前記窓（６０）によって露出される前記構造の前記第１の領域（１１）の部分にエッチング液を接触させ、それにより該第１の領域（１１）に第２のリセス（５３）を形成するステップであって、該第２のリセス（５３）が、前記第２の層（３０）、前記デプレッションモードトランジスタデバイスエッチストップ層（２８）、前記第１の層（２６）を貫通し、前記ＩｎＧａＰ層（２４）で終止するステップと、
    を含み、
    前記第１の層（２６）がＡｌＧａＡｓ層として設けられ、前記デプレッションモードトランジスタデバイスエッチストップ層（２８）がＡｌＡｓ層として設けられ、前記第２の層（３０）がＧａＡｓ層として設けられることを特徴とする、
    方法。
  7. 請求項６に記載の方法であって、
    前記構造に、更に、前記第２の層（３０）の上にＡｌＡｓ第１リセスエッチストップ層（３２）を、及び該ＡｌＡｓ第１リセスエッチストップ層（３２）の上に第２のＧａＡｓ層（３４）を設けるステップと、
    前記第１のマスクを設けるステップ及び前記第２のマスクを設けるステップの前に、マスク（４０）に前記第１の領域（１１）の一部の上に配置される窓（４４）、及び前記第２の領域（８）の一部の上に配置される窓（４２）を設けるステップと、
    前記窓（４２，４４）によって露出された前記構造の部分にエッチング液を接触させ、それにより該構造の前記第１の領域（１１）の第１のリセス（４７）と前記第２の領域（８）の第１のリセス（４５）とを形成するステップであって、該第１のリセス（４５，４７）は前記第２のＧａＡｓ層（３４）及び前記ＡｌＡｓ第１リセスエッチストップ層（３２）を貫通し前記ＡｌＧａＡｓ層（３０）で終止するステップと、
    前記マスクを除去するステップと、を備えており、
    これにより、前記第１のマスクを設けるステップ及び前記第２のマスクを設けるステップが、前記第１リセス（４５，４７）を広げてリセス（４９，５３）を形成する、
    方法。
  8. 前記第２の領域（８）内で前記ＡｌＧａＡｓ層（２８）とショットキー接触するゲート電極（７０）を形成するステップと、前記第１の領域（１１）内で前記ＩｎＧａＰ層（２４）とショットキー接触するゲート電極（７２）を形成するステップとを含む、請求項６または７に記載の方法。
  9. 前記第２のＧａＡｓ層（３４）とオーミック接触する前記トランジスタデバイス（４０，４１）のためのソース電極（７６）及びドレイン電極（７８，８０）を形成するステップを含む、請求項８に記載の方法。
JP2011259277A 2004-05-26 2011-11-28 電界効果トランジスタ Active JP5562925B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/854,705 2004-05-26
US10/854,705 US7183592B2 (en) 2004-05-26 2004-05-26 Field effect transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007515194A Division JP4913046B2 (ja) 2004-05-26 2005-05-19 エンハンスメントモードトランジスタデバイスとデプレッションモードトランジスタデバイスとを有するｉｉｉ−ｖ基板構造を形成する方法

Publications (2)

Publication Number Publication Date
JP2012074722A JP2012074722A (ja) 2012-04-12
JP5562925B2 true JP5562925B2 (ja) 2014-07-30

Family

ID=35094523

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007515194A Active JP4913046B2 (ja) 2004-05-26 2005-05-19 エンハンスメントモードトランジスタデバイスとデプレッションモードトランジスタデバイスとを有するｉｉｉ−ｖ基板構造を形成する方法
JP2011259277A Active JP5562925B2 (ja) 2004-05-26 2011-11-28 電界効果トランジスタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007515194A Active JP4913046B2 (ja) 2004-05-26 2005-05-19 エンハンスメントモードトランジスタデバイスとデプレッションモードトランジスタデバイスとを有するｉｉｉ−ｖ基板構造を形成する方法

Country Status (6)

Country Link
US (2) US7183592B2 (ja)
EP (1) EP1749313B1 (ja)
JP (2) JP4913046B2 (ja)
KR (1) KR101152342B1 (ja)
TW (1) TWI362750B (ja)
WO (1) WO2005119778A2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
JP4284254B2 (ja) * 2004-09-07 2009-06-24 富士通株式会社 電界効果型半導体装置
JP4389935B2 (ja) * 2004-09-30 2009-12-24 サンケン電気株式会社 半導体装置
JP4843927B2 (ja) * 2004-10-13 2011-12-21 ソニー株式会社 高周波集積回路
US7626218B2 (en) * 2005-02-04 2009-12-01 Raytheon Company Monolithic integrated circuit having enhancement mode/depletion mode field effect transistors and RF/RF/microwave/milli-meter wave milli-meter wave field effect transistors
JP4723463B2 (ja) * 2005-12-01 2011-07-13 シャープ株式会社 半導体装置
US7842591B2 (en) * 2006-06-05 2010-11-30 Win Semiconductors Corp. Method of fabricating short-gate-length electrodes for integrated III-V compound semiconductor devices
US20070278523A1 (en) * 2006-06-05 2007-12-06 Win Semiconductors Corp. Structure and a method for monolithic integration of HBT, depletion-mode HEMT and enhancement-mode HEMT on the same substrate
JP2008010468A (ja) * 2006-06-27 2008-01-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP5431652B2 (ja) * 2007-04-02 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2008263146A (ja) * 2007-04-13 2008-10-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20100244105A1 (en) * 2009-03-31 2010-09-30 Kiuchul Hwang Transistors having temperature stable schottky contact metals
US8748244B1 (en) * 2010-01-13 2014-06-10 Hrl Laboratories, Llc Enhancement and depletion mode GaN HMETs on the same substrate
US8470652B1 (en) 2011-05-11 2013-06-25 Hrl Laboratories, Llc Monolithic integration of group III nitride enhancement layers
US8610173B2 (en) 2011-08-01 2013-12-17 Selex Sistemi Integrati S.P.A. Enhancement/depletion PHEMT device
RU2563544C1 (ru) * 2014-06-10 2015-09-20 Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") Полупроводниковая гетероструктура
US20150372096A1 (en) * 2014-06-20 2015-12-24 Ishiang Shih High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications
US9502535B2 (en) * 2015-04-10 2016-11-22 Cambridge Electronics, Inc. Semiconductor structure and etch technique for monolithic integration of III-N transistors
US9536984B2 (en) * 2015-04-10 2017-01-03 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
US9614069B1 (en) * 2015-04-10 2017-04-04 Cambridge Electronics, Inc. III-Nitride semiconductors with recess regions and methods of manufacture
US9911817B2 (en) 2015-07-17 2018-03-06 Cambridge Electronics, Inc. Field-plate structures for semiconductor devices
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
TWI642183B (zh) * 2017-12-25 2018-11-21 新唐科技股份有限公司 氮化物半導體元件
US10825816B2 (en) * 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10734527B2 (en) 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
US10811407B2 (en) * 2019-02-04 2020-10-20 Win Semiconductor Corp. Monolithic integration of enhancement mode and depletion mode field effect transistors
US11081485B2 (en) * 2019-10-23 2021-08-03 Win Semiconductors Corp. Monolithic integrated circuit device having gate-sinking pHEMTs

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148740A (ja) * 1988-11-29 1990-06-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2867472B2 (ja) * 1989-10-04 1999-03-08 富士通株式会社 半導体装置
JP3044396B2 (ja) * 1991-01-10 2000-05-22 富士通株式会社 Ｅ／ｄ型電界効果半導体装置の製造方法
JPH06216326A (ja) * 1993-01-13 1994-08-05 Fujitsu Ltd 半導体装置の製造方法
JPH0714853A (ja) 1993-06-18 1995-01-17 Fujitsu Ltd シリコン基板上の化合物半導体装置とその製造方法
JPH09246530A (ja) * 1996-03-08 1997-09-19 Hitachi Cable Ltd ガリウム・インジウム・リン系高電子移動度トランジスタ
JP3483716B2 (ja) * 1996-12-09 2004-01-06 三菱電機株式会社 半導体装置
JPH1140578A (ja) * 1997-07-18 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3588988B2 (ja) * 1997-09-18 2004-11-17 三菱電機株式会社 半導体装置
JP3416532B2 (ja) * 1998-06-15 2003-06-16 富士通カンタムデバイス株式会社 化合物半導体装置及びその製造方法
JP2000012561A (ja) * 1998-06-18 2000-01-14 Nec Corp 半導体装置およびその製造方法
KR100379619B1 (ko) 2000-10-13 2003-04-10 광주과학기술원 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법
US6703638B2 (en) * 2001-05-21 2004-03-09 Tyco Electronics Corporation Enhancement and depletion-mode phemt device having two ingap etch-stop layers
JP2003258003A (ja) * 2002-03-06 2003-09-12 Hitachi Ltd 半導体装置及びその製造方法
US7449728B2 (en) * 2003-11-24 2008-11-11 Tri Quint Semiconductor, Inc. Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same

Also Published As

Publication number Publication date
KR101152342B1 (ko) 2012-06-11
KR20070022036A (ko) 2007-02-23
EP1749313A2 (en) 2007-02-07
US7361536B2 (en) 2008-04-22
US20050263789A1 (en) 2005-12-01
TWI362750B (en) 2012-04-21
US20060102932A1 (en) 2006-05-18
WO2005119778A3 (en) 2006-03-02
JP2008500733A (ja) 2008-01-10
JP4913046B2 (ja) 2012-04-11
WO2005119778A2 (en) 2005-12-15
TW200625640A (en) 2006-07-16
EP1749313B1 (en) 2016-04-20
US7183592B2 (en) 2007-02-27
JP2012074722A (ja) 2012-04-12

Similar Documents

Publication Publication Date Title
JP5562925B2 (ja) 電界効果トランジスタ
US7541232B2 (en) Method for fabrication of devices in a multi-layer structure
KR100379619B1 (ko) 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법
US5140386A (en) High electron mobility transistor
JP3233207B2 (ja) 電界効果トランジスタの製造方法
US20060202299A1 (en) Semiconductor devices integrating high-voltage and low-voltage field effect transistors on the same wafer
KR101160139B1 (ko) 세 개의 전계 효과 트랜지스터를 갖는 모놀리식 집적 회로
JP4371668B2 (ja) 半導体装置
US5824575A (en) Semiconductor device and method of manufacturing the same
Kao et al. Very high voltage AlGaAs/InGaAs pseudomorphic power HEMTs
US20060175631A1 (en) Monolithic integrated circuit having enhanced breakdown voltage
Yoshida et al. A super low noise V-band AlInAs/InGaAs HEMT processed by selective wet gate recess etching
JP2002270821A (ja) 電界効果型半導体装置の製造方法
JPH09307100A (ja) 電界効果型半導体装置
KR100349368B1 (ko) 초고주파 반도체 소자 및 그의 제조방법
JP2864910B2 (ja) 化合物半導体電界効果トランジスタ
JPH0357228A (ja) 化合物半導体装置
JP2001308110A (ja) 半導体装置
JP2000307101A (ja) 半導体装置およびその製造方法
Sugiura et al. Novel low-cost process for 0.1-/spl mu/m T-shaped gate of InGaP/InGaAs pseudomorphic HEMT
JPH10261654A (ja) 電界効果トランジスタおよびそれを用いた増幅回路
JPH08321512A (ja) 電界効果トランジスタとその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140611

R150 Certificate of patent or registration of utility model

Ref document number: 5562925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250