JP5559905B1 - 電子回路 - Google Patents

電子回路 Download PDF

Info

Publication number
JP5559905B1
JP5559905B1 JP2013091245A JP2013091245A JP5559905B1 JP 5559905 B1 JP5559905 B1 JP 5559905B1 JP 2013091245 A JP2013091245 A JP 2013091245A JP 2013091245 A JP2013091245 A JP 2013091245A JP 5559905 B1 JP5559905 B1 JP 5559905B1
Authority
JP
Japan
Prior art keywords
operational amplifier
circuit
gain
negative feedback
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013091245A
Other languages
English (en)
Other versions
JP2014216750A (ja
Inventor
直司 鈴木
Original Assignee
株式会社エーディーシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社エーディーシー filed Critical 株式会社エーディーシー
Priority to JP2013091245A priority Critical patent/JP5559905B1/ja
Application granted granted Critical
Publication of JP5559905B1 publication Critical patent/JP5559905B1/ja
Publication of JP2014216750A publication Critical patent/JP2014216750A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

【課題】出力電流、出力電圧、および出力抵抗の少なくとも一部を容易に変更可能な電子回路を提供する。
【解決手段】非反転入力端側が接地され、反転入力端側が第1入力電源回路に接続された第1演算増幅器と、第1演算増幅器の出力端側に一端側が接続された抵抗と、抵抗の他端側に接続され、第1演算増幅器への負帰還を行う第1負帰還回路と、抵抗の両端に接続され、第1演算増幅器への負帰還を行う第2負帰還回路とを設け、第1入力電源回路での利得α、第1負帰還回路での利得β、および第2負帰還回路での利得γの少なくとも何れかを可変にする。
【選択図】図2

Description

本発明は、電子回路に関し、特に、電流発生器、電圧発生器、および電子負荷の何れかとして機能する電子回路に関する。
バッテリ・シミュレータや太陽電池シミュレータ等には、出力抵抗が可変の電圧発生器、あるいは出力抵抗が可変の電流発生器が必要である。また、抵抗を変化させながら太陽電池のI−V特性の測定を行う場合、電子負荷を用いることが好ましい。
図1Aに従来の電圧発生回路を例示し、図1Bに従来の電流発生回路を例示する(例えば、特許文献1参照)。図1Aおよび1Bに例示するように、従来の電圧発生回路や電流発生回路では出力抵抗を変化させることができず、出力抵抗を電子負荷として機能させることもできない。
特開平10−010162
本発明の課題は、出力電流、出力電圧、および出力抵抗の少なくとも一部を容易に変更可能な電子回路を提供することである。
非反転入力端側が接地され、反転入力端側が第1入力電源回路に接続された第1演算増幅器と、第1演算増幅器の出力端側に一端側が接続された抵抗と、抵抗の他端側に接続され、第1演算増幅器への負帰還を行う第1負帰還回路と、抵抗の両端に接続され、第1演算増幅器への負帰還を行う第2負帰還回路とを設け、第1入力電源回路での利得α、第1負帰還回路での利得β、および第2負帰還回路での利得γの少なくとも何れかを可変にする。
本発明では、上記の利得を可変とすることで、出力電流、出力電圧、および出力抵抗の少なくとも一部を容易に変更できる。
図1Aは、従来例の電圧発生回路の回路図であり、図1Bは、従来例の電流発生回路の回路図である。 図2は、第1実施形態の電子回路を例示するための回路図である。 図3Aは、出力抵抗が可変な電圧発生回路として機能する電子回路を例示するための図であり、図3Bは、出力抵抗が可変な電流発生回路として機能する電子回路を例示するための図である。 図4は、第2実施形態の電子回路を例示するための回路図である。 図5は、切り替え回路を例示するための回路図である。 図6は、第3実施形態の電子回路を例示するための回路図である。
以下、図面を参照して本発明の実施形態を説明する。
[第1実施形態]
本発明の第1実施形態を説明する。
<構成>
図2に例示するように、本形態の電子回路100は、演算増幅器111〜113、直流電源である電源11に接続された入力電源端121、利得部131〜133、抵抗141〜144、および負荷12に接続された外部出力端151を有する。演算増幅器111(第1演算増幅器)は定常状態で反転入力端と非反転入力端との電圧値が等しくなるように動作し、演算増幅器112は電圧フォロワとして動作し、演算増幅器113は利得1の差動増幅器として動作する。
電源11の一端はグランドGNDに接地され、他端は入力電源端121に接続されている。入力電源端121は利得部131の入力端に接続され、利得部131の出力端は抵抗141の一端に接続されている。抵抗141の他端は、抵抗142,143の一端と演算増幅器111の反転入力端とに接続されている。演算増幅器111の非反転入力端はグランドGNDに接地され、演算増幅器111の出力端は、抵抗144の一端と演算増幅器113の非反転入力端とに接続されている。抵抗144の他端は、演算増幅器112の非反転入力端と演算増幅器113の反転入力端と外部出力端151とに接続されている。演算増幅器113の出力端は、利得部133の入力端に接続され、利得部133の出力端は、抵抗143の他端に接続されている。演算増幅器112の出力端は、演算増幅器112の反転入力端と利得部132の入力端とに接続されており、利得部132の出力端は抵抗142の他端に接続されている。すなわち、入力電源端121、演算増幅器112の出力端、および演算増幅器113の出力端が、それぞれ、利得部131および抵抗141、利得部132および抵抗142、ならびに利得部133および抵抗143を介し、演算増幅器111の反転入力端に接続されている。外部出力端151は負荷12の一端に接続されており、負荷12の他端はグランドGNDに接地されている。なお「接続」とは電気的な接続を意味する。
利得部131および抵抗141は、第1入力電源回路を構成する。演算増幅器111,112、利得部132、および抵抗141,142,144は電圧回路を構成する。当該電圧回路は、演算増幅器111の反転入力端子への負帰還(出力電圧値に対応する負帰還)を行う第1負帰還回路(演算増幅器112、利得部132、および抵抗142を含む回路)を有する。演算増幅器111,113、利得部133、および抵抗141,143,144は電流回路を構成する。当該電流回路は、演算増幅器111の反転入力端子への負帰還(出力電流値に対応する負帰還)を行う第2負帰還回路(演算増幅器113、利得部133、および抵抗143を含む回路)を有する。
利得部131,132,133は、それぞれ、入力端側の電圧値に利得α,β,γを乗じたものを出力端側の電圧値とする。すなわち、グランドGNDを基準とした利得部131,132,133の入力端側の電圧値Vin1,Vin2,Vin3と出力端側の電圧値Vout1,Vout2,Vout3とは、それぞれ以下の関係を満たす。
out1=α×Vin1
out2=β×Vin2
out3=γ×Vin3
少なくとも何れかの利得部131,132,133はそれぞれの利得の大きさを調整可能である。すなわち、利得部131が利得αの大きさを調整可能であってもよいし、利得部132が利得βの大きさを調整可能であってもよいし、利得部133が利得γの大きさを調整可能であってもよいし、利得部131,132,133の何れかが利得の大きさを調整できなくてもよい。つまり、入力電源端121と演算増幅器111の反転入力端との間での利得α、演算増幅器112の出力端と演算増幅器111の反転入力端との間での利得β、および演算増幅器113の出力端と演算増幅器111の反転入力端との間での利得γの少なくとも何れかが可変である。言い換えると、第1入力電源回路での利得α、第1負帰還回路での利得β、および第2負帰還回路での利得γの少なくとも何れかが可変である。利得α,β,γの範囲に限定はない。利得α,β,γの範囲を例示すると、0≦α≦1,0≦β≦1,0≦γ≦1である。利得の大きさを調整可能な利得部の例は、D/A変換器、可変抵抗器、可変利得増幅器等である。利得部としてD/A変換器を用いた場合には、デジタル制御部から出力され、利得部に入力されるデジタル信号(図示せず)によって利得を制御できる。利得の大きさを調整できない利得部の例は、固定利得増幅器、固定抵抗、配線等である。また、図2の例では、入力電源端121のグランドGNDに対する電位は−E[V]であり、抵抗141〜143の抵抗値はR[Ω]であり、抵抗144の抵抗値はRs[Ω]である。例えば、Eは正の値である。
<動作>
演算増幅器111は、その反転入力端と非反転入力端の電圧値が等しくなるように動作する。そのため、演算増幅器111の入力インピーダンスを∞とし、グランドGNDの電位を0[V]とし、グランドGNDに対する外部出力端151の電圧値(出力電圧値)をVとし、外部出力端151での電流値(出力電流値)をIとすると、定常状態で−α×E/R+β×V/R+γ×Rs×I/R=0となり、以下の関係が成り立つ。
−α×E+β×V+γ×Rs×I=0 …(1)
式(1)を変形すると、以下の式(2)(3)が得られる。
=α×E/β−γ×Rs×I/β …(2)
=α×E/(γ×Rs)−β×V/(γ×Rs) …(3)
式(2)において、βを零以外の固定値(例えばβ=1)とし、γを零(γ=0)とすると、V=α×E/βとなる(例えばβ=1であればV=α×E)。この場合の電子回路100は、αに応じた定電圧を発生する。
式(3)において、γを零以外の固定値(例えばγ=1)とし、βを零(β=0)とすると、I=α×E/(γ×Rs)となる(例えばγ=1であればI=α×E/Rs)。この場合の電子回路100は、αに応じた定電流を発生する。
式(2)において、γを零以外の固定値(例えばγ=1)とし、αを零(α=0)とすると、V/I=−γ×Rs/βとなる(例えばγ=1であればV/I=−Rs/β)。この場合の電子回路100は、βに応じた定抵抗となる。また、式(2)において、βを零以外の固定値(例えばβ=1)とし、αを零(α=0)とすると、V/I=−γ×Rs/βとなる(例えばβ=1であればV/I=−γ×Rs)。この場合の電子回路100は、γに応じた定抵抗となる。
式(2)において、βを零以外の固定値(例えばβ=1)とし、α,γを可変とすると、V=α×E/β−γ×Rs×I/βとなる(例えばβ=1であればV=α×E−γ×Rs×I)。この場合の電子回路100は、α,γを変更することにより出力電圧Vを変更でき、γを変更することにより出力抵抗γ×Rs/βを変更できる。すなわち、βを零以外の固定値とし、γを可変とした電子回路100は、出力抵抗γ×Rs/βが可変な電圧発生回路、あるいは、出力抵抗γ×Rs/βが可変な電子負荷として機能する。β=1とし、α,γを可変とした電子回路100の等価回路を図3Aに示す。
式(3)において、γを零以外の固定値(例えばγ=1)とし、α,βを可変とすると、I=α×E/(γ×Rs)−β×V/(γ×Rs)となる(例えばγ=1であればI=α×E/Rs−β×V/Rs)。この場合の電子回路100は、α,βを変更することにより、出力電流値Iを変更することができ、βを変更することにより出力抵抗{β/(γ×Rs)}−1=(γ×Rs)/βを変更できる。すなわち、γを零以外の固定値とし、βを可変とした電子回路100は、出力抵抗(γ×Rs)/βが可変な電流発生回路、あるいは出力抵抗(γ×Rs)/βが可変な電子負荷として機能する。γ=1とし、α,βを可変とした電子回路100の等価回路を図3Bに示す。
[第2実施形態]
本発明の第2実施形態を説明する。本形態は第1実施形態の変形例である。本形態の利得βは零以外の固定値(例えばβ=1)である。また本形態の電子回路は、負荷および出力回路の保護のために出力電流を制限する機能を持つ。零以外の固定値であれば、利得βをどのような値にしてもよいが、以下ではβ=1の場合を例示する。第1実施形態で説明した事項については、第1実施形態と同じ参照番号を用いて説明を省略する。
<構成>
図4に例示するように、本形態の電子回路200は、演算増幅器111〜113、演算増幅器211,212(第2演算増幅器)、演算増幅器213、電源11に接続された入力電源端121、直流電源である電源21,22にそれぞれ接続された入力電源端221,222、利得部131,133,231,232、抵抗141〜144,241〜244、および外部出力端151を有する。演算増幅器211〜213は、定常状態で反転入力端と非反転入力端との電圧値の差が等しくなるように動作する。β=1に固定されているため、本形態の電子回路200は第1実施形態で説明した利得部132を含まない。
電源11の一端はグランドGNDに接地され、他端は入力電源端121に接続されている。電源21の一端はグランドGNDに接地され、他端は入力電源端221(第2入力電源端)に接続されている。電源22の一端はグランドGNDに接地され、他端は入力電源端222に接続されている。入力電源端121は利得部131の入力端に接続され、利得部131の出力端は抵抗141の一端に接続されている。入力電源端221は利得部231の入力端に接続され、利得部231の出力端は抵抗241の一端に接続されている。入力電源端222は利得部232の入力端に接続され、利得部232の出力端は抵抗242の一端に接続されている。抵抗141の他端は、抵抗142,143の一端と演算増幅器111の反転入力端とに接続されている。抵抗241の他端は、抵抗244の一端と演算増幅器211の反転入力端とに接続されている。抵抗242の他端は、抵抗243の一端と演算増幅器212の反転入力端とに接続されている。演算増幅器111,211,212の非反転入力端はグランドGNDに接続され、演算増幅器111,211,212の出力端は、切り替え回路260の入力端に接続されている。切り替え回路260の出力端は、演算増幅器213の非反転入力端に接続され、演算増幅器213の反転入力端はグランドGNDに接地され、演算増幅器213の出力端は、抵抗144の一端と演算増幅器113の非反転入力端とに接続されている。抵抗144の他端は、演算増幅器112の非反転入力端と演算増幅器113の反転入力端と外部出力端151とに接続されている。演算増幅器113の出力端は、利得部133の入力端と抵抗243,244の他端とに接続され、利得部133の出力端は、抵抗143の他端に接続されている。演算増幅器112の出力端は、演算増幅器112の反転入力端と抵抗142の他端に接続されている。
利得部131および抵抗141は、第1入力電源回路を構成する。利得部231および抵抗241は、第2入力電源回路を構成する。同様に、利得部232および抵抗242は、第2入力電源回路を構成する。演算増幅器111,112,213、抵抗141,142,144、および切り替え回路260は電圧回路を構成する。当該電圧回路は、演算増幅器111の反転入力端子への負帰還を行う第1負帰還回路(演算増幅器112、および抵抗142を含む回路)を有する。演算増幅器111,113,211〜213、利得部133、抵抗141,143,144,241〜244、および切り替え回路260は電流回路を構成する。当該電流回路は、演算増幅器111の反転入力端子への負帰還を行う第2負帰還回路(演算増幅器113、利得部133、および抵抗143を含む回路)と、演算増幅器211,212の反転入力端子への負帰還(出力電流値に対応する負帰還)を行う第3負帰還回路(演算増幅器113、および抵抗243,244を含む回路)を有する。なお、第3負帰還回路での利得は零以外の固定値(例えば1)である。
利得部231,232は、それぞれ、入力端側の電圧値に利得α,αを乗じたものを出力端側の電圧値とする。すなわち、グランドGNDを基準とした利得部231,232の入力端側の電圧値Vinp,Vinmと出力端側の電圧値Voutp,Voutmとは、それぞれ以下の関係を満たす。
outp=α×Vinp
outm=α×Vinm
利得部231,232は、それぞれの利得α,αの大きさを調整可能であってもよいし、調整できなくてもよい。利得α,αの範囲に限定はない。利得α,αの範囲を例示すると、0≦α≦1,0≦α≦1である。利得α,αの具体例は、α=α=1である。利得の大きさを調整可能な利得部の例は、D/A変換器,可変抵抗器,可変利得増幅器等である。利得の大きさを調整できない利得部の例は、固定利得増幅器、固定抵抗、配線等である。
図4の例では、入力電源端121のグランドGNDに対する電位は−E[V]であり、入力電源端221のグランドGNDに対する電位は−Ep[V]であり、入力電源端222のグランドGNDに対する電位は+Em[V]である。E,Ep,Emは正の値である。抵抗141〜143,241〜244の抵抗値はR[Ω]であり、抵抗144の抵抗値はRs[Ω]である。
切り替え回路260は、電子回路200の外部出力端151からの出力電流の大きさが或る値(例えば、所定の閾値)以上の場合に、演算増幅器111を演算増幅器211または212に切り替える回路である。以下に、切り替え回路260の構成例を示す。
≪切り替え回路260の構成例≫
図5に例示する切り替え回路260は、入力端261a〜261c、ダイオード262a〜262d、PNP型のトランジスタ263a、NPN型のトランジスタ263b、および抵抗264a〜264fを有する。入力端261a,261b,261cは、それぞれ演算増幅器111,211,212の出力端に接続されている。入力端261aは、ダイオード262bのカソードとダイオード262cのアノードとに接続されている。入力端261cは、ダイオード262dのアノードに接続されており、ダイオード262dのカソードは、ダイオード262cのカソードと抵抗264dの一端に接続されている。抵抗264dの他端は、トランジスタ263bのベースと抵抗264eの一端とに接続されている。抵抗264eの他端は、抵抗264fの一端に接続され、抵抗264fの他端は、トランジスタ263bのエミッタに接続されている。トランジスタ263bのコレクタは、出力端266とトランジスタ263aのコレクタとに接続されている。トランジスタ263aのエミッタは、抵抗264cの一端に接続され、抵抗264cの他端は、抵抗264bの一端に接続されている。抵抗264bの他端は、トランジスタ263aのベースと抵抗264aの一端とに接続されている。抵抗264aの他端は、ダイオード262a,262bのアノードに接続されており、ダイオード262aのカソードは、入力端261bに接続されている。出力端266は、演算増幅器213の非反転入力端に接続されている。
<動作>
切り替え回路260は、電子回路200の出力電流値Iの大きさが或る値(例えば所定の閾値)に達した場合に、演算増幅器111を演算増幅器211または212に切り替える。すなわち、電子回路200の出力電流値Iの大きさが或る値に達しないときには、演算増幅器211または212が電流回路(電子回路200が含む前述の電流回路)から切り離され、なおかつ、第1演算増幅器111が電流回路に接続される。一方、電子回路200の出力電流値Iの大きさが或る値に達したときには、演算増幅器111が電流回路から切り離され、なおかつ、演算増幅器211または212が電流回路に接続される。以下にこの詳細を例示する。
出力電流値Iが或る値Tよりも大きく、或る値Tよりも小さい場合(ただしT<T)、すなわち、T<I<Tである場合、切り替え回路260は、演算増幅器211および212の出力端を電流回路から切り離し、演算増幅器111の出力端を電流回路に接続する。つまり、演算増幅器211および212の出力端は、演算増幅器213の非反転入力端に接続されず、演算増幅器111の出力端が演算増幅器213の非反転入力端に接続される。この場合、電子回路200の出力電圧値VはV=α×Eとなり、出力抵抗値ZはZ=γ×Rsとなる。なお、値Tは負の閾値であり、値Tは正の閾値である。Tの例はT=−α×Em/Rs(例えば、α=1の場合にはT=−Em/Rs)であり、Tの例はT=α×Ep/Rs(例えば、α=1の場合にはT=Ep/Rs)である。また「切り離す」とは電気的に切り離すことを意味する。
出力電流値Iが+側に大きくなり、I=Tに達した場合、すなわちI≧Tの場合、切り替え回路260は、演算増幅器111および212の出力端を電流回路から切り離し、演算増幅器211の出力端を電流回路に接続する。つまり、演算増幅器111および212の出力端は、演算増幅器213の非反転入力端から切り離され、演算増幅器211の出力端が演算増幅器213の非反転入力端に接続される。定常状態では、演算増幅器211の反転入力端と非反転入力端の電圧値が等しくなり、I=α×Ep/Rsの関係が成り立つ(例えば、α=1の場合にはI=Ep/Rs)。すなわちI≧Tの場合、出力電流値Iはα×Ep/Rs(例えば、α=1の場合にはEp/Rs)となる。
出力電流値Iが−側に大きくなり、I=Tに達した場合、すなわち、I≦Tの場合、切り替え回路260は、演算増幅器111および211の出力端を電流回路から切り離し、演算増幅器212の出力端を電流回路に接続する。この場合、演算増幅器111および211の出力端は、演算増幅器213の非反転入力端から切り離され、演算増幅器212の出力端が演算増幅器213の非反転入力端に接続される。定常状態では、演算増幅器212の反転入力端と非反転入力端の電圧値が等しくなり、I=−α×Em/Rsの関係が成り立つ(例えば、α=1の場合にはI=−Em/Rs)。すなわちI≦Tの場合、出力電流値Iは−α×Em/Rs(例えば、α=1の場合には−Em/Rs)となる。
≪図5の切り替え回路260の動作≫
図5に例示した切り替え回路260の動作を示す。図5の切り替え回路260では、α=α=1、T=−Em/Rs、T=Ep/Rsとされている。定常状態では、出力端266に接続された演算増幅器213の反転入力端と非反転入力端の電圧値が等しくなり、トランジスタ263aのコレクタから演算増幅器213の反転入力端側へ向かう方向の電流値Iq1と、演算増幅器213の反転入力端側からトランジスタ263bのコレクタへ向かう方向の電流値Iq2とが同じ値(Iq1=Iq2)となる。
入力端261a,261b,261c,出力端266の電圧値を、それぞれVa,Vp,Vm,Vbと表す。演算増幅器112,113の出力端の電圧値は出力電流値Iに対応するため、演算増幅器111,211,212の出力端の電圧値、すなわちVa,Vp,Vmは出力電流値Iに対応する。
Vm<Va<Vp(言い換えると−Em/Rs<I<Ep/Rs)のときは、ダイオード262a,262dがOFF(電流が流れない状態)となり、電流値Iq1,Iq2は電圧値Vaに応じた値となり、電圧値Vbは電圧値Vaでコントロールされた値となる。
Vm≦VaかつVa≧Vp(言い換えるとI≧Ep/Rs)のときは(この場合Vpは0以下である)、ダイオード262b,262dがOFFとなり、電流値Iq1は電圧値Vpでコントロールされた値となり、電流値Iq2は電圧値Vaでコントロールされた値となる。ここでIq1=Iq2でなければならず、|Va|が|Vp|以下の値でクランプされた場合には、電流値Iq2は一定の値で固定され、電流値Iq1は電圧値Vpに応じた値となり、電圧値Vbは電圧値Vpでコントロールされた値となる。
Vm≧VaかつVa≦Vp(言い換えるとI≦−Em/Rs)のときは(この場合Vmは0以上である)、ダイオード262a,262cがOFFとなり、電流値Iq1は電圧値Vaでコントロールされた値となり、電流値Iq2は電圧値Vmでコントロールされた値となる。ここでIq1=Iq2でなければならず、|Va|が|Vm|以下の値でクランプされた場合には、電流値Iq1は一定の値で固定され、電流値Iq2は電圧値Vmに応じた値となり、電圧値Vbは電圧値Vmでコントロールされた値となる。
[第3実施形態]
本発明の第3実施形態を説明する。本形態は第1実施形態の変形例である。本形態の利得γは零以外の固定値(例えばγ=1)である。また本形態の電子回路は、負荷および出力回路の保護のために出力電圧を制限する機能を持つ。零以外の固定値であれば、利得γをどのような値にしてもよいが、以下ではγ=1の場合を例示する。第1実施形態で説明した事項については、第1,2実施形態と同じ参照番号を用いて説明を省略する。
<構成>
図6に例示するように、本形態の電子回路300は、演算増幅器111〜113、演算増幅器311,312(第3演算増幅器)、演算増幅器213、電源11に接続された入力電源端121、直流電源である電源21,22にそれぞれ接続された入力電源端221,222、利得部131,132,331,332、抵抗141〜144,241,242,341,342、および外部出力端151を有する。演算増幅器311,312は、定常状態で反転入力端と非反転入力端との電圧値の差が等しくなるように動作する。γ=1に固定されているため、本形態の電子回路300は第1実施形態で説明した利得部133を含まない。
電源11の一端はグランドGNDに接地され、他端は入力電源端121に接続されている。電源21の一端はグランドGNDに接地され、他端は入力電源端221(第2入力電源端)に接続されている。電源22の一端はグランドGNDに接地され、他端は入力電源端222に接続されている。入力電源端121は利得部131の入力端に接続され、利得部131の出力端は抵抗141の一端に接続されている。入力電源端221は利得部331の入力端に接続され、利得部331の出力端は抵抗241の一端に接続されている。入力電源端222は利得部332の入力端に接続され、利得部332の出力端は抵抗242の一端に接続されている。抵抗141の他端は、抵抗142,143の一端と演算増幅器111の反転入力端とに接続されている。抵抗241の他端は、抵抗341の一端と演算増幅器311の反転入力端とに接続されている。抵抗242の他端は、抵抗342の一端と演算増幅器312の反転入力端とに接続されている。演算増幅器111,311,312の非反転入力端はグランドGNDに接続され、演算増幅器111,311,312の出力端は、切り替え回路360の入力端に接続されている。切り替え回路360の出力端は、演算増幅器213の非反転入力端に接続され、演算増幅器213の反転入力端はグランドGNDに接地され、演算増幅器213の出力端は、抵抗144の一端と演算増幅器113の非反転入力端とに接続されている。抵抗144の他端は、演算増幅器112の非反転入力端と演算増幅器113の反転入力端と外部出力端151とに接続されている。演算増幅器113の出力端は、抵抗143の他端に接続されている。演算増幅器112の出力端は、演算増幅器112の反転入力端と抵抗341,342の他端と利得部132の入力端に接続されている。利得部132の出力端は抵抗142の他端に接続されている。
利得部131および抵抗141は、第1入力電源回路を構成する。利得部331および抵抗241は、第3入力電源回路を構成する。同様に、利得部332および抵抗242は、第3入力電源回路を構成する。演算増幅器111,112,213,311,312、抵抗141,142,144,241,242,341,342、利得部132、および切り替え回路360は電圧回路を構成する。当該電圧回路は、演算増幅器111の反転入力端子への負帰還を行う第1負帰還回路(演算増幅器112、抵抗142、および利得部132を含む回路)と、演算増幅器311,312の反転入力端子への負帰還(出力電圧値に対応する負帰還)を行う第4負帰還回路(演算増幅器112、および抵抗341,342を含む回路)を有する。なお、第4負帰還回路での利得は零以外の固定値(例えば1)である。演算増幅器111,113,213、抵抗141,143,144、および切り替え回路360は電流回路を構成する。当該電流回路は、演算増幅器111の反転入力端子への負帰還を行う第2負帰還回路(演算増幅器113、および抵抗143を含む回路)を有する。
利得部331,332は、それぞれ、入力端側の電圧値に利得α,αを乗じたものを出力端側の電圧値とする。すなわち、グランドGNDを基準とした利得部331,332の入力端側の電圧値Vinp,Vinmと出力端側の電圧値Voutp,Voutmとは、それぞれ以下の関係を満たす。
outp=α×Vinp
outm=α×Vinm
図6の例では、抵抗341,342の抵抗値はR[Ω]である。
切り替え回路360は、電子回路300の外部出力端151からの出力電圧の大きさが或る値(例えば、所定の閾値)以上の場合に、演算増幅器111を演算増幅器311または312に切り替える。切り替え回路360は、例えば、図5の切り替え回路260と同じ構成で実現できる。
<動作>
切り替え回路360は、電子回路300の出力電圧値Vの大きさが或る値(例えば所定の閾値)に達した場合に、演算増幅器111を演算増幅器311または312に切り替える。すなわち、電子回路300の出力電圧値Vの大きさが或る値に達しないときには、演算増幅器311または312が電圧回路(電子回路300が含む前述の電圧回路)から切り離され、なおかつ、第1演算増幅器111が電圧回路に接続される。一方、電子回路300の出力電圧値Vの大きさが或る値に達したときには、演算増幅器111が電圧回路から切り離され、なおかつ、演算増幅器311または312が電圧回路に接続される。以下にこの詳細を例示する。
出力電圧値Vが値Sよりも大きく、値Sよりも小さい場合(ただしS<S)、すなわち、S<V<Sである場合、切り替え回路360は、演算増幅器311および312の出力端を電圧回路から切り離し、演算増幅器111の出力端を電圧回路に接続する。つまり、演算増幅器311および312の出力端は、演算増幅器213の非反転入力端に接続されず、演算増幅器111の出力端が演算増幅器213の非反転入力端に接続される。この場合、電子回路300の出力電流値IはI=α×E/Rsとなり、出力抵抗値ZはZ=Rs/βとなる。なお、値Sは負の閾値であり、値Sは正の閾値である。Sの例はS=−α×Em(例えば、α=1の場合にはS=−Em)であり、Sの例はS=α×Ep(例えば、α=1の場合にはS=Ep)である。
出力電圧値Vが+側に大きくなり、V=Sに達した場合、すなわちV≧Sの場合、切り替え回路360は、演算増幅器111および312の出力端を電圧回路から切り離し、演算増幅器311の出力端を電圧回路に接続する。つまり、演算増幅器111および312の出力端は、演算増幅器213の非反転入力端から切り離され、演算増幅器311の出力端が演算増幅器213の非反転入力端に接続される。定常状態では、演算増幅器311の反転入力端と非反転入力端の電圧値が等しくなり、V=α×Epの関係が成り立つ(例えば、α=1の場合にはV=Ep)。すなわちV≧Sの場合、出力電圧値Vはα×Ep(例えば、α=1の場合にはEp)となる。
出力電圧値Vが−側に大きくなり、V=Sに達した場合、すなわち、V≦Sの場合、切り替え回路360は、演算増幅器111および311の出力端を電圧回路から切り離し、演算増幅器312の出力端を電圧回路に接続する。この場合、演算増幅器111および311の出力端は、演算増幅器213の非反転入力端から切り離され、演算増幅器312の出力端が演算増幅器213の非反転入力端に接続される。定常状態では、演算増幅器312の反転入力端と非反転入力端の電圧値が等しくなり、V=−α×Emの関係が成り立つ(例えば、α=1の場合にはV=−Em)。すなわちV≦Sの場合、出力電圧値Vは−α×Em(例えば、α=1の場合には−Em)となる。
[変形例等]
本発明は上述の実施の形態に限定されるものではない。例えば、利得部131で利得αが与えられることに代えて、電源11の出力を調整可能としてもよい。また、利得部132で利得βが与えられることに代えて、演算増幅器112の増幅率がβとなるように構成されてもよい。また、利得部133で利得γが与えられることに代えて、演算増幅器113の増幅率がγとなるように構成されてもよい。また第2実施形態では、β=1に固定されていたため電子回路200は利得部132を含まなかったが、第2実施形態において、演算増幅器112の出力端と抵抗142との間に固定利得βの利得部132が設けられてもよい。同様に、第3実施形態において、演算増幅器113の出力端と抵抗143との間に固定利得γの利得部133が設けられてもよい。その他、本発明の趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。
100〜300 電子回路
111〜113,211〜213,311,312 演算増幅器
131〜133,231,232,331,332 利得部

Claims (4)

  1. 第1入力電源回路と、
    非反転入力端側が接地され、反転入力端側が第1入力電源回路に接続された第1演算増幅器と、
    前記第1演算増幅器の出力端側に一端側が接続された抵抗と、
    前記抵抗の他端側に接続され、前記第1演算増幅器への負帰還を行う第1負帰還回路と、
    前記抵抗の両端に接続され、前記第1演算増幅器への負帰還を行う第2負帰還回路と、を有し、
    前記第1入力電源回路での利得α、前記第1負帰還回路での利得β、および前記第2負帰還回路での利得γの少なくとも何れかが可変であり、
    前記利得βが零以外の固定値なおかつ前記利得γが可変であるか、または、前記利得γが零以外の固定値なおかつ前記利得βが可変である
    ことを特徴とする電子回路。
  2. 第1入力電源回路と、
    非反転入力端側が接地され、反転入力端側が第1入力電源回路に接続された第1演算増幅器と、
    前記第1演算増幅器の出力端側に一端側が接続された抵抗と、
    前記抵抗の他端側に接続され、前記第1演算増幅器への負帰還を行う第1負帰還回路と、
    前記抵抗の両端に接続され、前記第1演算増幅器への負帰還を行う第2負帰還回路と、を有し、
    前記第1入力電源回路での利得α、前記第1負帰還回路での利得β、および前記第2負帰還回路での利得γの少なくとも何れかが可変であり、
    第2入力電源回路と、
    非反転入力端側が接地され、反転入力端側が前記第2入力電源回路に接続された第2演算増幅器と、
    前記抵抗の両端に接続され、前記第2演算増幅器への負帰還を行う第3負帰還回路と、を有し、
    前記利得βおよび前記第3負帰還回路での利得が零以外の固定値であり、
    当該電子回路の出力電流値の大きさが或る値に達しないときに、前記第2演算増幅器が前記電流回路から切り離され、なおかつ、前記第1演算増幅器が前記電流回路に接続され、
    当該電子回路の出力電流値の大きさが或る値に達したときに、前記第1演算増幅器が前記電流回路から切り離され、なおかつ、前記第2演算増幅器が前記電流回路に接続される
    ことを特徴とする電子回路。
  3. 第1入力電源回路と、
    非反転入力端側が接地され、反転入力端側が第1入力電源回路に接続された第1演算増幅器と、
    前記第1演算増幅器の出力端側に一端側が接続された抵抗と、
    前記抵抗の他端側に接続され、前記第1演算増幅器への負帰還を行う第1負帰還回路と、
    前記抵抗の両端に接続され、前記第1演算増幅器への負帰還を行う第2負帰還回路と、を有し、
    前記第1入力電源回路での利得α、前記第1負帰還回路での利得β、および前記第2負帰還回路での利得γの少なくとも何れかが可変であり、
    第3入力電源回路と、
    非反転入力端側が接地され、反転入力端側が前記第3入力電源回路に接続された第3演算増幅器と、
    前記抵抗の他端側に接続され、前記第3演算増幅器への負帰還を行う第4負帰還回路と、を有し、
    前記利得γおよび前記第4負帰還回路での利得が零以外の固定値であり、
    当該電子回路の出力電圧値の大きさが或る値に達しないときに、前記第3演算増幅器が前記電圧回路から切り離され、なおかつ、前記第1演算増幅器が前記電圧回路に接続され、
    当該電子回路の出力電圧値の大きさが或る値に達したときに、前記第1演算増幅器が前記電圧回路から切り離され、なおかつ、前記第3演算増幅器が前記電圧回路に接続される
    ことを特徴とする電子回路。
  4. 請求項1からの何れかの電子回路であって、
    前記利得α、βおよびγの何れかを調整するD/A変換器を有する電子回路。
JP2013091245A 2013-04-24 2013-04-24 電子回路 Active JP5559905B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013091245A JP5559905B1 (ja) 2013-04-24 2013-04-24 電子回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013091245A JP5559905B1 (ja) 2013-04-24 2013-04-24 電子回路

Publications (2)

Publication Number Publication Date
JP5559905B1 true JP5559905B1 (ja) 2014-07-23
JP2014216750A JP2014216750A (ja) 2014-11-17

Family

ID=51416980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013091245A Active JP5559905B1 (ja) 2013-04-24 2013-04-24 電子回路

Country Status (1)

Country Link
JP (1) JP5559905B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6269423B2 (ja) * 2014-09-30 2018-01-31 株式会社Jvcケンウッド 電力増幅装置および電力増幅方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5271969A (en) * 1975-12-12 1977-06-15 Hitachi Ltd Analog signal output unit
JPS58121812A (ja) * 1982-01-14 1983-07-20 Yokogawa Hewlett Packard Ltd 複合制御増幅器
JPS58138413U (ja) * 1982-03-09 1983-09-17 横河・ヒユ−レツト・パツカ−ド株式会社 電圧・電流制御回路
JPS6410816U (ja) * 1987-07-10 1989-01-20
JPH0255719U (ja) * 1988-10-17 1990-04-23
JP2009170993A (ja) * 2008-01-11 2009-07-30 Denken Kogyo Kk アナログ出力端末器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5271969A (en) * 1975-12-12 1977-06-15 Hitachi Ltd Analog signal output unit
JPS58121812A (ja) * 1982-01-14 1983-07-20 Yokogawa Hewlett Packard Ltd 複合制御増幅器
JPS58138413U (ja) * 1982-03-09 1983-09-17 横河・ヒユ−レツト・パツカ−ド株式会社 電圧・電流制御回路
JPS6410816U (ja) * 1987-07-10 1989-01-20
JPH0255719U (ja) * 1988-10-17 1990-04-23
JP2009170993A (ja) * 2008-01-11 2009-07-30 Denken Kogyo Kk アナログ出力端末器

Also Published As

Publication number Publication date
JP2014216750A (ja) 2014-11-17

Similar Documents

Publication Publication Date Title
JP2007027895A (ja) 電流電圧変換回路、それを用いた消費電力検出回路および電子機器
GB2458559A (en) Differential and symmetrical current source
RU2365969C1 (ru) Токовое зеркало
Arora et al. Digital implementation of constant power load (CPL), active resistive load, constant current load and combinations
JP5559905B1 (ja) 電子回路
JP6646380B2 (ja) 電流検出回路
JP5827176B2 (ja) ボルテージフォロア入力型差動増幅器
CN103380383B (zh) 用于较宽电流感测范围的合成电流感测电阻器
KR20090034764A (ko) 차동 증폭 회로
JP2013167546A (ja) 電流測定回路
JP5190103B2 (ja) 電圧発生装置、電流発生装置
JP2014017959A (ja) ブラシレスモータ制御装置
US20140062429A1 (en) Rectifier circuit
RU2432665C1 (ru) Дифференциальный операционный усилитель с малым напряжением питания
RU2432666C1 (ru) Дифференциальный операционный усилитель с малым напряжением питания
RU2568318C1 (ru) Мультидифференциальный операционный усилитель с малым напряжением смещения нуля
NL2014677B1 (en) Phantom power supply for microphone.
JP5239408B2 (ja) 電流方式ローパスフィルタ
RU2767037C1 (ru) Двухполярный источник напряжения
CN212463163U (zh) 一种电压放大电路
JP3216753B2 (ja) D−a変換回路装置
JP2018205223A (ja) ゲイン制御増幅装置
US10425043B1 (en) Operational amplifier with constant transconductance bias circuit and method using the same
JP6887672B2 (ja) 演算増幅器
US5686852A (en) Circuit arrangement for forming the square root of an input signal

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140606

R150 Certificate of patent or registration of utility model

Ref document number: 5559905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250