JP5558900B2 - 半導体装置の製造方法および半導体製造装置 - Google Patents

半導体装置の製造方法および半導体製造装置 Download PDF

Info

Publication number
JP5558900B2
JP5558900B2 JP2010100311A JP2010100311A JP5558900B2 JP 5558900 B2 JP5558900 B2 JP 5558900B2 JP 2010100311 A JP2010100311 A JP 2010100311A JP 2010100311 A JP2010100311 A JP 2010100311A JP 5558900 B2 JP5558900 B2 JP 5558900B2
Authority
JP
Japan
Prior art keywords
bonding agent
solvent
wafer
vapor pressure
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010100311A
Other languages
English (en)
Other versions
JP2011233598A (ja
Inventor
幸雄 片村
泰雄 種
淳 芳村
文宏 岩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010100311A priority Critical patent/JP5558900B2/ja
Priority to US13/008,443 priority patent/US8276537B2/en
Priority to TW100107442A priority patent/TWI450343B/zh
Publication of JP2011233598A publication Critical patent/JP2011233598A/ja
Priority to US13/599,340 priority patent/US20120318431A1/en
Application granted granted Critical
Publication of JP5558900B2 publication Critical patent/JP5558900B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H01L2224/27901—Methods of manufacturing layer connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体装置の製造方法および半導体製造装置に関する。
従来、半導体素子の裏面（回路パターンが形成された面と対向する面）に向けて非接触型の塗布装置から接合剤を吐出させる技術が知られている。そして、非接触型の塗布装置から吐出させるための接合剤が提案されている。
ここで、塗布された接合剤により形成された接合層の表面に凹凸があると半導体素子を基材に接合する際に空気を巻き込み、ボイドが発生する場合がある。そのため、接合剤に表面調整剤を添加することで、接合層の表面に凹凸が発生することを抑制する技術が提案されている（特許文献１を参照）。
しかしながら、表面調整剤の種類やその添加量などにより接合層の表面を平坦にするのには限界がある。
特開２００９−１１１３４０号公報
本発明は、接合層の表面を平坦化させることができる半導体装置の製造方法および半導体製造装置を提供する。
本発明の一態様によれば、ウェーハの回路パターンが形成された第１の面と対向する第２の面に、樹脂と溶媒とを含む接合剤を付着させる際に、接合剤を加熱して前記溶媒を蒸散させるとともに、前記接合剤が面する雰囲気における前記溶媒の蒸気圧を低下させる工程と、前記付着させた接合剤を加熱して接合層を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
また、本発明の他の一態様によれば、ウェーハを載置する載置部と、樹脂と溶媒とを含む接合剤を前記ウェーハに向けて吐出する吐出部と、前記接合剤を前記ウェーハに向けて吐出する際、前記ウェーハ上に膜状に付着した前記接合剤を加熱する加熱部と、前記接合剤を前記ウェーハに向けて吐出する際、前記ウェーハ上に膜状に付着した前記接合剤が面する雰囲気における前記溶媒の蒸気圧を低下させる蒸気圧制御部と、を備えたことを特徴とする半導体製造装置が提供される。
本発明によれば、接合層の表面を平坦化させることができる半導体装置の製造方法および半導体製造装置が提供される。
接合層の形成を例示するためのフローチャートである。 （ａ）は、比較例に係る接合剤の付着の様子を例示するための模式図であり、（ｂ）は本実施の形態に係る接合剤の付着の様子を例示するための模式図であり、（ｃ）は本実施の形態に係る接合層の形成を例示するための模式図である。 凸部を有する接合層を用いて接合を行った場合の様子を例示するための模式図である。 本実施の形態に係る半導体製造装置について例示をするための模式図である。 本実施の形態に係る半導体製造装置について例示をするための模式図である。 本実施の形態に係る半導体製造装置について例示をするための模式図である。
以下、図面を参照しつつ、本発明の実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
ここで、半導体装置の製造工程には、いわゆる前工程における成膜・レジスト塗布・露光・現像・エッチング・レジスト除去などによりウェーハの表面に回路パターンを形成する工程、検査工程、洗浄工程、熱処理工程、不純物導入工程、拡散工程、平坦化工程などがある。また、いわゆる後工程においては、ダイシング、マウンティング、ボンディング、封入などの組立工程、機能や信頼性の検査を行う検査工程などがある。
本実施の形態に係る半導体装置の製造方法においては、非接触型の塗布装置を用いて半導体素子（ウェーハ）の裏面（回路パターンが形成された面と対向する面）に表面（半導体素子と接する側と反対側の面）が平坦化された接合層を形成するようにしている。
なお、本明細書において「平坦化された接合層及び接合剤」は特に断りが無い限り、「半導体素子と接する側と反対側の面がほぼ平坦な接合層及び接合剤」を意味し、「接合層及び接合剤の表面」は「半導体素子と接する側と反対側の面」を意味する。
そして、マウンティング工程において、形成された接合層を用いて半導体素子と基材との接合を行うようにしている。なお、平坦化された接合層を形成すること以外は、既知の技術を適用させることができるので前述した各工程の説明は省略する。
図１は、接合層の形成を例示するためのフローチャートである。
また、図２（ａ）は、比較例に係る接合剤の付着の様子を例示するための模式図であり、図２（ｂ）は本実施の形態に係る接合剤の付着の様子を例示するための模式図であり、図２（ｃ）は本実施の形態に係る接合層の形成を例示するための模式図である。
まず、比較例に係る接合層に関して例示をする。
図２（ａ）に例示をするように、非接触型の塗布装置を用いてウェーハ１０の裏面に接合剤を略四角形の膜状に付着させると、周縁部に凸部１００ａを有する薄膜１００が形成される。なお、凸部１００ａは周辺部の全辺に形成されている場合だけでなく、いずれか１辺、いずれかの２辺、いずれかの３辺に形成されている場合がある。そして、この状態のままＢステージ状態とすることで接合層を形成し、ダイシングすることで半導体素子を形成するようにすれば、裏面に接合層が形成された半導体素子２０を得ることができる。しかしながら、ウェーハ１０の周縁部分に位置していた半導体素子２０の裏面には凸部１００ｃを有する接合層１００ｂが形成されていることになる（図３（ａ）を参照）。
図３は、凸部を有する接合層を用いて接合を行った場合の様子を例示するための模式図である。
なお、図３（ａ）は、他の半導体素子の上に接合する場合の様子を例示するための模式図、図３（ｂ）は、ボイドが発生する様子を例示するための模式図である。
図３（ａ）に示すように、基板１３の所定の位置には接合層１２を介して半導体素子１１が接合されている。この半導体素子１１の上に接合層１００ｂを介して半導体素子２０を接合させる場合には、マウントコレット１０１により半導体素子２０を保持し、半導体素子１１の上に加熱、圧着させるようにする。
ここで、接合層１００ｂに凸部１００ｃが有ると、半導体素子２０を圧着させた際に空気を巻き込み、図３（ｂ）に示すようなボイド１０２が発生する場合がある。そして、この様なボイド１０２が発生すると接合強度が低下するなどの不具合が生ずるおそれがある。なお、図３においては、他の半導体素子１１の上に半導体素子２０を接合させる場合を例示したが、基板１３やリードフレームなど他の基材と接合させる場合においてもボイド１０２が発生するおそれがあることに変わりはない。
この様なボイド１０２の発生は、凸部１００ｃが形成されないようにすれば抑制することができる。ここで、本発明者らは、膜状に接合剤を付着させた際に、接合剤を加熱して溶媒を蒸散させるとともに、接合剤が面する雰囲気における溶媒の蒸気圧を低下させるようにすれば凸部１００ｃの形成を抑制することができるという知見を得た。
次に、図１に戻って本実施の形態に係る接合層の形成について例示をする。
まず、非接触型の塗布装置を用いてウェーハ１０の裏面に接合剤を膜状に付着させた際に、接合剤を加熱して溶媒を蒸散させるとともに、接合剤が面する雰囲気における溶媒の蒸気圧を低下させる（ステップＳ１）。
この場合、ウェーハ１０の表面には、いわゆる前工程において形成された回路パターンがある。
すなわち、ウェーハ１０の回路パターンが形成された第１の面と対向する第２の面に、樹脂と溶媒とを含む接合剤を膜状に付着させるとともに、接合剤を加熱して溶媒を蒸散させつつ、接合剤が面する雰囲気における溶媒の蒸気圧を低下させるようにする。
この際、接合剤が面する雰囲気における溶媒の蒸気圧が飽和蒸気圧未満となるようにすることが好ましい。
膜状に付着させた接合剤の加熱には、ヒータなどの加熱手段を用いることができる。例えば、ヒータなどが内蔵された載置部にウェーハを載置し、ウェーハを介して接合剤を加熱するようにすることができる。
この場合、加熱温度（載置部の温度）は、例えば、５０℃以上、１００℃以下とすることができる。
接合剤が面する雰囲気における溶媒の蒸気圧を低下させるものとしては、接合剤が面する雰囲気における溶媒の蒸気を除去することで溶媒の蒸気圧を低下させるようなものを例示することができる。例えば、接合剤が面する雰囲気に気流を生じさせることで溶媒の蒸気を除去したり、接合剤が面する雰囲気における圧力を変化させることで溶媒の蒸気を除去したりするものを例示することができる。その様なものとしては、例えば、ファンなどの送風手段や、流量調整がされた加圧ガスを噴射するものなどのように溶媒の蒸気を押し出すようにして除去するようなものとすることができる。また、換気扇や排気ポンプなどの排気手段により溶媒の蒸気を引き込むようにして除去するようなものとすることもできる。
接合剤が面する雰囲気に過度の気流が生じると加熱された接合剤の温度が低下するおそれがある。そのため、気流を生じさせるものとしては加熱された接合剤の温度低下を抑制することができるものとすることが好ましい。その様なものとしては、例えば、温風ファンや加熱手段が設けられたガス噴射装置などを例示することができる。
また、溶媒の種類により接合剤が面する雰囲気における溶媒の蒸気圧が異なるものとなるため、必要に応じて送風量、噴射量、排気量などの調整が行われる。そのため、送風量、噴射量、排気量などが制御できるものであることが好ましい。なお、接合剤が面する雰囲気における溶媒の蒸気圧と送風量、噴射量、排気量などとの関係を予め実験などにより求め、これに基づいて送風量、噴射量、排気量などを制御するようにすることもできる。
接合剤としては、溶質である樹脂と溶媒とを含むものを例示することができる。
樹脂としては、絶縁性樹脂を例示することができる。また、絶縁性樹脂としては、熱硬化性樹脂や熱可塑性樹脂などを例示することができる。この場合、接合性や耐熱性の観点からはエポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコン樹脂などの熱硬化性樹脂とすることが好ましく、エポキシ樹脂とすることがより好ましい。エポキシ樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック型エポキシ樹脂などを例示することができる。なお、これらの樹脂を単独で用いてもよいし、２種類以上を混合して用いてもよい。
溶媒としては、溶質である樹脂を溶解可能なものを適宜選択することができる。例えば、γ−ブチロラクトン（ＧＢＬ）、シクロヘキサノン、イソホロンなどを例示することができる。なお、これらの溶媒を単独で用いてもよいし、２種類以上を混合して用いてもよい。また、必要に応じて既知の硬化促進剤、触媒、フィラー、カップリング剤などを添加することもできる。
また、添加剤として表面張力差を抑制する作用（レベリング作用）を有するものを添加することもできる。その様な添加剤を添加するようにすれば、接合層を形成する際に凸部１００ｃが形成されることをさらに抑制することができる。表面張力差を抑制する作用を有する添加剤としては、例えば、シリコン系表面調整剤、アクリル系表面調整剤、ビニル系表面調整剤などを例示することができる。この場合、表面張力の均一化効果が高いシリコン系表面調整剤とすることが好ましい。
非接触型の塗布装置を用いて接合剤を膜状に付着させる方法としては、例えば、インクジェット法、スプレー法などを例示することができる。また、接触型の塗布装置を用いて接合剤を膜状に付着させる方法としては、例えば、ロールコーター法、スクリーン印刷法などを例示することができる。
この場合、半導体素子と非接触な状態で接合剤を膜状に付着させることができるインクジェット法、スプレー法とすることが好ましく、均一な厚みの薄い膜を形成することができるインクジェット法とすることがより好ましい。
この場合、例えば、接合剤の溶質をエポキシ樹脂、溶媒をγ−ブチロラクトン（ＧＢＬ）とし、接合剤におけるエポキシ樹脂の割合を２５重量％、接合剤を膜状に付着させた際の厚みを１μｍ（マイクロメートル）程度とした場合、載置部の温度を７５℃程度、送風量を３０ｍ３／ｍｉｎ程度とすることができる。
接合剤を膜状に付着させた際の厚み（膜厚み）には限定はないが、後述する溶媒の蒸散を考慮すると接合剤の膜厚みは１回の塗布で１μｍ（マイクロメートル）以下となるようにすることが好ましい。また、接合剤を膜状に付着させた際の厚みを１μｍ（マイクロメートル）以下とすれば、効果的に凸部が形成されることを抑制することもできる。
このステップＳ１の塗布方法を用いることにより、図２（ｂ）に例示をするように、非接触型の塗布装置をもちいてウェーハ１０の裏面に接合剤を膜状に付着させると、周縁部に凸部１００ａを有しない薄膜１００を形成できる。
次に、膜状に付着させた接合剤をＢステージ状態とすることで接合層を形成する（ステップＳ２）。
接合剤をＢステージ状態とする際には、例えば、ウェーハまたはダイシングされたウェーハをオーブンに入れ、膜状に付着させた接合剤を加熱して溶媒を蒸散させる。そして、周縁部に凸部１００ａを有しない薄膜１００をＢステージ状態とすることで接合層を形成する。その結果、図２（ｃ）に例示するように、ウェーハ１０の周縁部分に位置していた半導体素子２０の裏面には凸部１００ｃを有さない接合層１００ｂを形成できる。
また、接合層の粘度（接合層の硬化の程度）は、加熱温度、加熱時間などにより適宜調整される。例えば、接合層の粘度が高すぎると基材との接合が困難となる。一方、接合層の粘度が低すぎると基材と接合する際に位置ずれを起こす要因となる。なお、マウンティング工程において接合層を加熱して粘度の調整がされる場合にも、マウンティング工程における調整が容易となるような接合層の粘度としておくことが好ましい。
以上のようにして、ウェーハ１０の裏面に接合層を形成することができる。
接合層の厚みを厚くする場合には、前述した手順を繰り返すことで積層するようにして接合層を形成するようにすればよい。
この様にして、裏面に接合層が形成されたウェーハ１０をダイシングすれば、裏面に接合層が形成された半導体素子を得ることができる。裏面に接合層が形成された半導体素子は、マウンティング工程において接合層を介して基材と接合され、ボンディング、封入、機能や信頼性の検査などが行われる。
なお、裏面に接合層が形成されたウェーハ１０をダイシングして裏面に接合層が形成された半導体素子を得る場合を例示したがこれに限定されるわけではない。例えば、いわゆる先ダイシングを行い、ダイシングされたウェーハ１０の裏面に接合層を形成することで裏面に接合層が形成された半導体素子を得るようにしてもよい。また、ウェーハ１０のダイシングラインを除くように接合層を形成した後にウェーハ１０をダイシングしてもよい。
本実施の形態に係る半導体装置の製造方法によれば、接合剤をウェーハ１０などの裏面に付着させる際に、膜状に付着させた接合剤を加熱して溶媒を蒸散させるとともに、接合剤が面する雰囲気における溶媒の蒸気圧を低下させることができる。
ここで、インクジェット法をもちいて半導体素子の裏面に接合層を形成することは、半導体素子の裏面にダイアタッチメントフィルム（以下、「ＤＡＦ」と称する場合がある。）を形成することに相当する。しかしながら、インクジェット法をもちいて接合層を形成することは、完成されたＤＡＦを半導体素子の裏面に貼り付けるのとは異なる技術である。インクジェット法においては、吐出ノズルの目詰まり防止のために接合剤の粘度を下げる必要があるが、粘度が低い接合剤は液体のように振る舞うため、付着した接合剤の端部が盛り上がりやすくなる。この接合剤の粘度を半導体素子への付着後に上げるには、接合剤の溶媒を効果的に揮発させればよい。
本実施の形態によれば、溶媒の蒸散を円滑に行うことができ、ウェーハ１０の周縁部分に位置していた半導体素子２０の裏面に凸部１００ｃを有する接合層１００ｂが形成されることを抑制することができる。または、ウェーハ１０を個片化した後に接合剤を付着させた場合は半導体素子２０の裏面に凸部１００ｃを有する接合層１００ｂが形成されることを抑制することができる。また、接合剤の組成や使用条件などが変更された場合には、加熱温度、加熱時間、送風量、噴射量、排気量などを適宜変更することで迅速かつ容易な対応を図ることができる。すなわち、接合層を形成する工程の煩雑化を抑制するとともに接合層の表面を平坦化させることができる。その結果、接合層を介して半導体素子を基材と接合させる際にボイド１０２が発生することを抑制することができる。
また、接合剤を膜状に付着させた際の厚みを１μｍ（マイクロメートル）以下とすれば、接合剤をＢステージ状態とする際に凸部１００ｃが形成されることを効果的に抑制することができる。また、接合剤に表面張力差を抑制する作用を有する添加剤を添加するようにすれば、接合剤をＢステージ状態とする際に凸部１００ｃが形成されることをさらに抑制することができる。
次に、本実施の形態に係る半導体製造装置について例示をする。
図４〜図６は、本実施の形態に係る半導体製造装置について例示をするための模式図である。
なお、図５は図４におけるＡ−Ａ矢視方向の模式図、図６は図５におけるＢ−Ｂ矢視方向の模式図である。
図４、図５に示すように、半導体製造装置３０には、基台３１、移動部３２、載置部３３、支持部３４、吐出部３５、蒸気圧制御部３６などが設けられている。
基台３１は、略直方体形状を呈し、その底面には脚部３１ａが設けられている。また、底面に対向する側の面にはベース板３１ｂが設けられている。
移動部３２には、軌道レール３２ａ、移動ブロック３２ｂ、取付部３２ｃ、駆動部３２ｄなどが設けられている。
軌道レール３２ａは、略矩形の断面形状を呈し、ベース板３１ｂの上面に設けられている。また、軌道レール３２ａは、図４に示すようにベース板３１ｂの長手方向に延在しており、図５に示すように基台３１の両端側にそれぞれ設けられている。
移動ブロック３２ｂは、略逆Ｕ字状の断面形状を呈し、図示しない複数のボールを介して軌道レール３２ａに取り付けられている。そして、移動ブロック３２ｂが軌道レール３２ａを跨るようにして軌道レール３２ａ上を往復自在に移動できるようになっている。 取付部３２ｃは、平板状を呈し、移動ブロック３２ｂの上面に設けられている。
駆動部３２ｄには、ボールネジ部３２ｅ、ナット部３２ｆ、制御モータ３２ｇなどが設けられている。ボールネジ部３２ｅは、図４に示すようにベース板３１ｂの長手方向に延在して設けられ、その両端部が基台３１に回転自在に取り付けられている。ナット部３２ｆは、図５に示すように取付部３２ｃの下面に設けられ、ボールネジ部３２ｅと螺合するようになっている。ボールネジ部３２ｅの一端には、サーボモータなどの制御モータ３２ｇが接続されている。
そのため、制御モータ３２ｇによりボールネジ部３２ｅが回転駆動されれば、取付部３２ｃが図４に示す矢印Ｘの方向に往復駆動されるようになっている。
載置部３３には図示しない静電チャックや真空チャックなどが内蔵され、その載置面にウェーハ１０を載置、保持することができるようになっている。また、載置部３３にはヒータなどの加熱部３３ａが内蔵され、保持されたウェーハ１０を介して付着させた接合剤を加熱することができるようになっている。なお、加熱部３３ａは接合剤を加熱することができるものであればよく、例えば、熱媒体を循環させて加熱を行うようにしたものであってもよい。また、載置部３３と離隔させて加熱部３３ａを設けるようにすることもできる。例えば、載置部３３に保持されたウェーハ１０を照射可能な位置に赤外線ヒータなどを設けるようにすることもできる。すなわち、加熱部は、ウェーハ１０上に膜状に付着した接合剤を加熱することができるものであればよい。
支持部３４は、略逆Ｕ字状を呈し、一対の軌道レール３２ａを跨ぐようにしてベース板３１ｂ上から立設されている。また、支持部３４の架設部３４ａからは取付部３４ｂが突出するようにして設けられている。この取付部３４ｂには吐出部３５、蒸気圧制御部３６が取り付けられる。
吐出部３５は、樹脂と溶媒とを含む接合剤をウェーハ１０に向けて吐出させる。図４〜図６に例示をした吐出部３５は、インクジェット法により接合剤をウェーハ１０に向けて吐出させるものである。インクジェット法には、加熱により気泡を発生させ膜沸騰現象を利用して液体を吐出させる「サーマル式」と、圧電素子の屈曲変位を利用して液体を吐出させる「圧電式」とがあるが、どちらの方式を採用してもよい。なお、吐出部３５としては、インクジェット法により液体を吐出させる既知のインクジェットヘッドを採用することができる。そのため、その詳細な構成については説明を省略する。
図５に示すように、吐出部３５には、配管３５ｂを介して収納部３５ａが接続されており、接合剤が吐出部３５に供給可能となっている。収納部３５ａには、粘度が調整された接合剤が収納されている。この場合、前述したように、吐出ノズルの目詰まりを抑制するためには接合剤の２５℃における粘度を低くすることが好ましい。収納部３５ａから吐出部３５への接合剤の供給は、位置水頭などを利用したものであってもよいし、ポンプなどの送液手段を用いたものであってもよい。
また、吐出部３５からの吐出タイミングや吐出量などを制御する図示しない制御部が設けられている。例えば、「圧電式」の吐出部３５の場合には、圧電素子に印加する電圧を変えて圧電素子の作動量を制御することで、各圧電素子が対向する吐出ノズルから吐出される接合剤の液滴の大きさ、つまり接合剤の吐出量を制御するようになっている。そのため、接合剤を膜状に付着させた際の厚みを１μｍ（マイクロメートル）以下とすることができる。
その他、余剰となった接合剤を排出する図示しない排出部などを設けることができる。
図６に示すように、吐出部３５は取付部３４ｂの両面に設けられている。そして、隣り合う吐出部３５同士の間における吐出ノズルのピッチＰ１と、吐出部３５における吐出ノズルのピッチＰ２とが略同一となるように千鳥状に設けられている。
また、蒸気圧制御部３６は、接合剤を吐出する吐出部３５の近辺に配置されている。また、二列に設けられた吐出部３５を挟むようにして蒸気圧制御部３６が設けられている。蒸気圧制御部３６は、支持部３６ａを介して取付部３４ｂの両面に設けられている。
蒸気圧制御部３６は、ウェーハ１０上に膜状に付着した接合剤が面する雰囲気における溶媒の蒸気圧を低下させる。
接合剤が面する雰囲気における溶媒の蒸気圧を低下させるものとしては、接合剤が面する雰囲気における溶媒の蒸気を除去することで溶媒の蒸気圧を低下させるようなものを例示することができる。例えば、接合剤が面する雰囲気に気流を生じさせることで溶媒の蒸気を除去したり、接合剤が面する雰囲気における圧力を変化させることで溶媒の蒸気を除去したりするものを例示することができる。その様なものとしては、例えば、ファンなどの送風手段や、流量調整がされた加圧ガスを噴射するものなどのように溶媒の蒸気を押し出すようにして除去するようなものとすることができる。また、換気扇や排気ポンプなどの排気手段により溶媒の蒸気を引き込むようにして除去するようなものとすることもできる。
ここで、インクジェット法においては、吐出ノズルの目詰まり防止のために接合剤の粘度を下げる必要があるが、粘度が低い接合剤は液体のように振る舞うため、付着した接合剤の端部が盛り上がりやすくなる。この接合剤の粘度を半導体素子への付着後に上げるには、接合剤の溶媒を効果的に揮発させればよい。この場合、接合剤の溶媒を効率的に除去するには載置部３３の温度を上げれば良いが、それだけでは不十分な場合もある。すなわち、接合剤が面する雰囲気において気化された溶媒が飽和状態となり、載置部３３の温度を上げても接合剤の溶媒の蒸発速度が遅くなるからである。ここで、載置部３３の温度を上昇させすぎると半導体素子への熱的ダメージが問題となる。そこで、接合剤が面する雰囲気における溶媒の蒸気を除去することで、効果的に接合剤の溶媒を蒸発させ接合剤の粘度を上昇させている。その結果、接合剤の端部における盛り上がりを防止することが出来る。
また、接合剤が面する雰囲気に過度の気流が生じると加熱された接合剤の温度が低下するおそれがある。そのため、気流を生じさせるものとしては加熱された接合剤の温度低下を抑制することができるものとすることが好ましい。その様なものとしては、例えば、温風ファンや加熱手段が設けられたガス噴射装置などを例示することができる。
また、吐出部３５の近辺に蒸気圧制御部３６が設けられることにより、付着した接合剤から発生する溶媒の蒸気を効率的に除去することができる。その結果、加熱された接合剤の温度の低下を抑制することができる。さらには、温風ファンではなく常温の空気を巡回させるファンを使用することができ、使用電力を押さえることができる。また、蒸気圧制御部３６を吐出部３５を挟むようにして配置することにより、最小限の気流で付着した接合剤から発生する溶媒の蒸気を排除することができる。
また、図５に示すように、蒸気圧制御部３６の動作制御を行う制御部３６ｂが設けられている。溶媒の種類により接合剤が面する雰囲気における溶媒の蒸気圧が異なるものとなる。そのため、制御部３６ｂにより送風量、噴射量、排気量などの調整が必要に応じて行われる。なお、接合剤が面する雰囲気における溶媒の蒸気圧と送風量、噴射量、排気量などとの関係を予め実験などにより求め、これに基づいて送風量、噴射量、排気量などを制御するようにすることもできる。
なお、図４〜図６に例示をしたものは、吐出部３５を挟むようにして蒸気圧制御部３６を２つ設けるようにしたが、どちらか１つとすることもできるし、３つ以上設けるようにすることもできる。また、吐出部３５と離隔させて蒸気圧制御部３６を設けるようにすることもできる。例えば、移動部３２によりウェーハ１０が移動する範囲内に蒸気圧制御部３６を設けるようにすることもできる。その結果、付着した接合剤から発生する溶媒の蒸気を効果的に除去することができる。また、少なくとも移動部３２によりウェーハ１０が移動する範囲をチャンバ内に収納し、チャンバ内における溶媒の蒸気圧を低下させるようにすることもできる。例えば、チャンバに設けられた排気ポンプなどの排気部やファンなどの送風部などによりチャンバ内における溶媒の蒸気圧を低下させるようにすることもできる。
また、移動部３２によりウェーハ１０の位置を変化させる場合を例示したが、吐出部３５、蒸気圧制御部３６の位置を変化させるようにしてもよい。すなわち、ウェーハ１０と、吐出部３５、蒸気圧制御部３６との相対的な位置を変化させるようにすればよい。また、移動部３２としてＸ−Ｙテーブル、コンベア、工業用ロボットなどを用いることもできる。なお、ウェーハ１０と、吐出部３５、蒸気圧制御部３６との相対的な位置の変化が必要ない場合（例えば、吐出部３５、蒸気圧制御部３６が複数列設けられている場合など）には、移動部３２などを設ける必要はない。
また、複数の吐出部３５が二列に設けられた場合を例示したがこれに限定されるわけではない。例えば、一列とすることもできるし、三列以上とすることもできる。また、吐出部３５の数も例示をしたものに限定されるわけではない。例えば、吐出部３５の製造の容易性、メンテナンス性などを考慮して適宜変更することができる。
次に、半導体製造装置３０の作用について例示をする。
まず、図示しない搬送手段によりウェーハ１０が搬入され、載置部３３の載置面に載置、保持される。この際、ウェーハ１０の裏面が吐出部３５の側を向くようにして載置、保持される。なお、ウェーハ１０の表面には、いわゆる前工程において形成された回路パターンがある。
次に、移動部３２によりウェーハ１０の位置を移動させて、吐出部３５の下方にウェーハ１０が位置するようにする。
次に、吐出部３５から液滴状の接合剤をウェーハ１０に向けて吐出させる。そして、移動部３２によりウェーハ１０の位置を移動させて、ウェーハ１０上に接合剤が膜状に付着するようにする。
この際、載置部３３に設けられた加熱部３３ａなどによりウェーハ１０を介して付着させた接合剤を加熱する。また、蒸気圧制御部３６によりウェーハ１０に付着させた接合剤が面する雰囲気における溶媒の蒸気圧を低下させる。この場合、接合剤が面する雰囲気における溶媒の蒸気圧が飽和蒸気圧未満となるようにすることが好ましい。
この様にすることで、膜状に付着させた接合剤をＢステージ状態とすることで接合層が形成される。また、接合層の厚みを厚くする場合には、前述した手順を繰り返すことで積層するようにして接合層を形成するようにすればよい。
なお、接合剤の組成、接合剤の粘度、接合層の粘度（接合層の硬化の程度）、加熱温度、加熱時間、送風量などのプロセス条件は前述したものと同様のためこれらの説明は省略する。
この様にして、裏面に接合層が形成されたウェーハ１０をダイシングすれば、裏面に接合層が形成された半導体素子を得ることができる。裏面に接合層が形成された半導体素子は、マウンティング工程において接合層を介して基材と接合され、ボンディング、封入、機能や信頼性の検査などが行われる。そのため、半導体製造装置３０と、マウンティング装置、ボンディング装置、封入装置、検査装置などとを搬送手段を介して連結するようにすることもできる。
なお、裏面に接合層が形成されたウェーハ１０をダイシングして裏面に接合層が形成された半導体素子を得る場合を例示したがこれに限定されるわけではない。例えば、いわゆる先ダイシングを行い、ダイシングされたウェーハ１０の裏面に接合層を形成することで裏面に接合層が形成された半導体素子を得るようにしてもよい。
本実施の形態に係る半導体製造装置３０によれば、半導体素子の裏面に接合剤を付着させる際に、接合剤を加熱して溶媒を蒸散させるとともに、接合剤が面する雰囲気における溶媒の蒸気圧を低下させることができる。そのため、溶媒の蒸散を円滑に行うことができ、ウェーハ１０の周縁部分に位置していた半導体素子２０の裏面に凸部１００ａを有する薄膜１００が形成されることを抑制することができる。すなわち、平坦化された薄膜１００を形成することができる。その後、Ｂステージ状態とすることで、半導体素子の裏面に平坦化された接合層１００ｂを形成することができる。また、接合剤の組成や使用条件などが変更された場合には、加熱温度、加熱時間、送風量、噴射量、排気量などを適宜変更することで迅速かつ容易な対応を図ることができる。すなわち、接合層を形成する工程の煩雑化を抑制するとともに接合層の表面を平坦化させることができる。その結果、接合層を介して半導体素子を基材と接合させる際にボイド１０２が発生することを抑制することができる。
また、接合剤を膜状に付着させた際の厚みを１μｍ（マイクロメートル）以下とすることができるので、接合剤をＢステージ状態とする際に凸部１００ｃが形成されることをさらに抑制することができる。また、接合剤に表面張力差を抑制する作用を有する添加剤を添加するようにすれば、接合剤をＢステージ状態とする際に凸部１００ｃが形成されることをさらに抑制することができる。
以上、本実施の形態について例示をした。しかし、本発明はこれらの記述に限定されるものではない。
前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。
例えば、半導体製造装置３０が備える各要素の形状、寸法、数、配置などは、例示をしたものに限定されるわけではなく適宜変更することができる。
また、前述した各実施の形態が備える各要素は、可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１０ ウェーハ、１１ 半導体素子、１２ 接合層、１３ 基板、２０ 半導体素子、３０ 半導体製造装置、３１ 基台、３２ 移動部、３３ 載置部、３４ 支持部、３５ 吐出部、３６ 蒸気圧制御部

Claims (10)

  1. ウェーハの回路パターンが形成された第１の面と対向する第２の面に、樹脂と溶媒とを含む接合剤を付着させる際に、接合剤を加熱して前記溶媒を蒸散させるとともに、前記接合剤が面する雰囲気における前記溶媒の蒸気圧を低下させる工程と、
    前記付着させた接合剤を加熱して接合層を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記接合層を形成する工程において、前記接合剤が面する雰囲気に気流を生じさせることで前記溶媒の蒸気を除去することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記接合層を形成する工程において、前記接合剤が面する雰囲気における圧力を変化させることで前記溶媒の蒸気を除去することを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記接合層を形成する工程において、前記溶媒の蒸気圧が飽和蒸気圧未満となるように低下させることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記接合剤は、表面張力差を抑制する作用を有する添加剤をさらに含むことを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
  6. ウェーハを載置する載置部と、
    樹脂と溶媒とを含む接合剤を前記ウェーハに向けて吐出する吐出部と、
    前記接合剤を前記ウェーハに向けて吐出する際、前記ウェーハ上に膜状に付着した前記接合剤を加熱する加熱部と、
    前記接合剤を前記ウェーハに向けて吐出する際、前記ウェーハ上に膜状に付着した前記接合剤が面する雰囲気における前記溶媒の蒸気圧を低下させる蒸気圧制御部と、
    を備えたことを特徴とする半導体製造装置。
  7. 前記蒸気圧制御部は、前記接合剤を吐出する吐出部の近辺に配置されることを特徴とする請求項６記載の半導体製造装置。
  8. 前記蒸気圧制御部は、ファンであることを特徴とする請求項６または７に記載の半導体製造装置。
  9. 前記蒸気圧制御部は、前記吐出部を挟むようにして配置されたことを特徴とする請求項７記載の半導体製造装置。
  10. 前記蒸気圧制御部は、前記溶媒の蒸気圧が飽和蒸気圧未満となるように低下させることを特徴とする請求項６〜９のいずれか１つに記載の半導体製造装置。
JP2010100311A 2010-04-23 2010-04-23 半導体装置の製造方法および半導体製造装置 Expired - Fee Related JP5558900B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010100311A JP5558900B2 (ja) 2010-04-23 2010-04-23 半導体装置の製造方法および半導体製造装置
US13/008,443 US8276537B2 (en) 2010-04-23 2011-01-18 Method for manufacturing semiconductor device and semiconductor manufacturing apparatus
TW100107442A TWI450343B (zh) 2010-04-23 2011-03-04 製造半導體元件之方法及半導體製造裝置
US13/599,340 US20120318431A1 (en) 2010-04-23 2012-08-30 Method for manufacturing semiconductor device and semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010100311A JP5558900B2 (ja) 2010-04-23 2010-04-23 半導体装置の製造方法および半導体製造装置

Publications (2)

Publication Number Publication Date
JP2011233598A JP2011233598A (ja) 2011-11-17
JP5558900B2 true JP5558900B2 (ja) 2014-07-23

Family

ID=44816167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010100311A Expired - Fee Related JP5558900B2 (ja) 2010-04-23 2010-04-23 半導体装置の製造方法および半導体製造装置

Country Status (3)

Country Link
US (2) US8276537B2 (ja)
JP (1) JP5558900B2 (ja)
TW (1) TWI450343B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051248A (ja) * 2011-08-30 2013-03-14 Panasonic Corp 液剤塗布装置及び液剤塗布方法
FR3005895B1 (fr) * 2013-05-27 2015-06-26 Commissariat Energie Atomique Procede d'assemblage de deux substrats de nature differente via une couche intermediaire ductile
EP3073512B1 (en) * 2013-11-18 2021-06-16 Canon Anelva Corporation Substrate treatment device and methods
US10562232B2 (en) * 2016-08-05 2020-02-18 Spm Automation (Canada) Inc. Controlling direction and magnitude of weld force vector during a plastic welding operation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1036507A (ja) * 1996-07-24 1998-02-10 Sumitomo Bakelite Co Ltd ポリイミド樹脂及び接着剤用樹脂ワニス
US6656281B1 (en) * 1999-06-09 2003-12-02 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
US6967123B2 (en) * 2002-04-11 2005-11-22 Agilent Technologies, Inc. Adhesive die attachment method for a semiconductor die and arrangement for carrying out the method
US6703075B1 (en) * 2002-12-24 2004-03-09 Chipmos Technologies (Bermuda) Ltd. Wafer treating method for making adhesive dies
JP2005166938A (ja) * 2003-12-02 2005-06-23 Nec Machinery Corp ダイ接合材形成装置
CN101010800B (zh) * 2005-07-13 2012-02-01 松下电器产业株式会社 安装基板、安装体及使用安装基板和安装体的电子设备
JP5380886B2 (ja) 2007-04-18 2014-01-08 日立化成株式会社 接着剤付きウエハ及びその製造方法
JP2009111340A (ja) * 2007-10-11 2009-05-21 Hitachi Chem Co Ltd 接着剤付きウエハ、接着剤組成物及び接着剤付きウエハの製造方法
WO2009117345A2 (en) * 2008-03-17 2009-09-24 Henkel Corporation Adhesive compositions for use in die attach applications
JP2009231605A (ja) * 2008-03-24 2009-10-08 Sekisui Chem Co Ltd 接着剤及び接合体の製造方法

Also Published As

Publication number Publication date
JP2011233598A (ja) 2011-11-17
US8276537B2 (en) 2012-10-02
US20120318431A1 (en) 2012-12-20
TWI450343B (zh) 2014-08-21
TW201201283A (en) 2012-01-01
US20110263131A1 (en) 2011-10-27

Similar Documents

Publication Publication Date Title
JP6290357B2 (ja) エレクトロニクスアセンブリを製造する方法
US7754597B2 (en) Bonding pad fabrication method, method for fabricating a bonding pad and an electronic device, and electronic device
JP5558900B2 (ja) 半導体装置の製造方法および半導体製造装置
KR20150106875A (ko) 베어 칩 다이 본딩 방법
US7793411B2 (en) Method for manufacturing electronic substrate
US20150314323A1 (en) Imprinting apparatus and imprinting method thereof
US20190139788A1 (en) Apparatus and methods for packaging semiconductor dies
JP2009298108A (ja) インクジェット記録ヘッドの製造方法およびインクジェット記録ヘッド
WO2019058515A1 (ja) 半硬化層の形成方法及び半硬化層形成装置
US20200357950A1 (en) Method of manufacturing display device and source substrate structure
JP6811770B2 (ja) 回路形成方法
JP6676051B2 (ja) 造形装置および造形方法
JP2007281116A (ja) 半導体装置の製造方法
JP7325532B2 (ja) 積層造形法による３次元造形物の製造方法及び３次元造形物製造装置
JP6925005B2 (ja) 塗布装置
JP6949751B2 (ja) ３次元積層造形のビア形成方法
JP7238206B2 (ja) 造形方法
KR102242197B1 (ko) 본딩 장치 및 본딩 방법
JP7250964B2 (ja) 回路形成装置、および回路形成方法
JP7487038B2 (ja) 治具の製造方法、治具、３次元造形物製造装置、及び３次元造形物の製造方法
JP7158589B2 (ja) 硬化樹脂形成方法、および硬化樹脂形成装置
WO2023067707A1 (ja) ３次元造形装置、およびパレット移載方法
JP2020110780A (ja) インクジェット塗布方法及びインクジェット塗布装置
TWI479551B (zh) Manufacturing method of semiconductor device
JP2021183332A (ja) 塗布装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140605

R151 Written notification of patent or utility model registration

Ref document number: 5558900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees