JP5558900B2 - 半導体装置の製造方法および半導体製造装置 - Google Patents
半導体装置の製造方法および半導体製造装置 Download PDFInfo
- Publication number
- JP5558900B2 JP5558900B2 JP2010100311A JP2010100311A JP5558900B2 JP 5558900 B2 JP5558900 B2 JP 5558900B2 JP 2010100311 A JP2010100311 A JP 2010100311A JP 2010100311 A JP2010100311 A JP 2010100311A JP 5558900 B2 JP5558900 B2 JP 5558900B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding agent
- solvent
- wafer
- vapor pressure
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000007767 bonding agent Substances 0.000 claims description 133
- 239000002904 solvent Substances 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 48
- 239000012298 atmosphere Substances 0.000 claims description 31
- 238000010438 heat treatment Methods 0.000 claims description 26
- 229920005989 resin Polymers 0.000 claims description 15
- 239000011347 resin Substances 0.000 claims description 15
- 230000009471 action Effects 0.000 claims description 6
- 239000000654 additive Substances 0.000 claims description 6
- 230000000996 additive effect Effects 0.000 claims description 6
- 239000003795 chemical substances by application Substances 0.000 claims description 6
- 229920006395 saturated elastomer Polymers 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 27
- 230000008569 process Effects 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- 238000007664 blowing Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000011800 void material Substances 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- GEWWCWZGHNIUBW-UHFFFAOYSA-N 1-(4-nitrophenyl)propan-2-one Chemical compound CC(=O)CC1=CC=C([N+]([O-])=O)C=C1 GEWWCWZGHNIUBW-UHFFFAOYSA-N 0.000 description 2
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 2
- PXKLMJQFEQBVLD-UHFFFAOYSA-N bisphenol F Chemical compound C1=CC(O)=CC=C1CC1=CC=C(O)C=C1 PXKLMJQFEQBVLD-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- JHIVVAPYMSGYDF-UHFFFAOYSA-N cyclohexanone Chemical compound O=C1CCCCC1 JHIVVAPYMSGYDF-UHFFFAOYSA-N 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- HJOVHMDZYOCNQW-UHFFFAOYSA-N isophorone Chemical compound CC1=CC(=O)CC(C)(C)C1 HJOVHMDZYOCNQW-UHFFFAOYSA-N 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000009423 ventilation Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000935 solvent evaporation Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
- H01L2224/2732—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
- H01L2224/27418—Spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/278—Post-treatment of the layer connector
- H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
- H01L2224/27901—Methods of manufacturing layer connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Description
ここで、半導体装置の製造工程には、いわゆる前工程における成膜・レジスト塗布・露光・現像・エッチング・レジスト除去などによりウェーハの表面に回路パターンを形成する工程、検査工程、洗浄工程、熱処理工程、不純物導入工程、拡散工程、平坦化工程などがある。また、いわゆる後工程においては、ダイシング、マウンティング、ボンディング、封入などの組立工程、機能や信頼性の検査を行う検査工程などがある。
本実施の形態に係る半導体装置の製造方法においては、非接触型の塗布装置を用いて半導体素子(ウェーハ)の裏面(回路パターンが形成された面と対向する面)に表面(半導体素子と接する側と反対側の面)が平坦化された接合層を形成するようにしている。
なお、本明細書において「平坦化された接合層及び接合剤」は特に断りが無い限り、「半導体素子と接する側と反対側の面がほぼ平坦な接合層及び接合剤」を意味し、「接合層及び接合剤の表面」は「半導体素子と接する側と反対側の面」を意味する。
そして、マウンティング工程において、形成された接合層を用いて半導体素子と基材との接合を行うようにしている。なお、平坦化された接合層を形成すること以外は、既知の技術を適用させることができるので前述した各工程の説明は省略する。
また、図2(a)は、比較例に係る接合剤の付着の様子を例示するための模式図であり、図2(b)は本実施の形態に係る接合剤の付着の様子を例示するための模式図であり、図2(c)は本実施の形態に係る接合層の形成を例示するための模式図である。
まず、比較例に係る接合層に関して例示をする。
図2(a)に例示をするように、非接触型の塗布装置を用いてウェーハ10の裏面に接合剤を略四角形の膜状に付着させると、周縁部に凸部100aを有する薄膜100が形成される。なお、凸部100aは周辺部の全辺に形成されている場合だけでなく、いずれか1辺、いずれかの2辺、いずれかの3辺に形成されている場合がある。そして、この状態のままBステージ状態とすることで接合層を形成し、ダイシングすることで半導体素子を形成するようにすれば、裏面に接合層が形成された半導体素子20を得ることができる。しかしながら、ウェーハ10の周縁部分に位置していた半導体素子20の裏面には凸部100cを有する接合層100bが形成されていることになる(図3(a)を参照)。
なお、図3(a)は、他の半導体素子の上に接合する場合の様子を例示するための模式図、図3(b)は、ボイドが発生する様子を例示するための模式図である。
図3(a)に示すように、基板13の所定の位置には接合層12を介して半導体素子11が接合されている。この半導体素子11の上に接合層100bを介して半導体素子20を接合させる場合には、マウントコレット101により半導体素子20を保持し、半導体素子11の上に加熱、圧着させるようにする。
まず、非接触型の塗布装置を用いてウェーハ10の裏面に接合剤を膜状に付着させた際に、接合剤を加熱して溶媒を蒸散させるとともに、接合剤が面する雰囲気における溶媒の蒸気圧を低下させる(ステップS1)。
この場合、ウェーハ10の表面には、いわゆる前工程において形成された回路パターンがある。
すなわち、ウェーハ10の回路パターンが形成された第1の面と対向する第2の面に、樹脂と溶媒とを含む接合剤を膜状に付着させるとともに、接合剤を加熱して溶媒を蒸散させつつ、接合剤が面する雰囲気における溶媒の蒸気圧を低下させるようにする。
この際、接合剤が面する雰囲気における溶媒の蒸気圧が飽和蒸気圧未満となるようにすることが好ましい。
この場合、加熱温度(載置部の温度)は、例えば、50℃以上、100℃以下とすることができる。
樹脂としては、絶縁性樹脂を例示することができる。また、絶縁性樹脂としては、熱硬化性樹脂や熱可塑性樹脂などを例示することができる。この場合、接合性や耐熱性の観点からはエポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコン樹脂などの熱硬化性樹脂とすることが好ましく、エポキシ樹脂とすることがより好ましい。エポキシ樹脂としては、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ノボラック型エポキシ樹脂などを例示することができる。なお、これらの樹脂を単独で用いてもよいし、2種類以上を混合して用いてもよい。
また、添加剤として表面張力差を抑制する作用(レベリング作用)を有するものを添加することもできる。その様な添加剤を添加するようにすれば、接合層を形成する際に凸部100cが形成されることをさらに抑制することができる。表面張力差を抑制する作用を有する添加剤としては、例えば、シリコン系表面調整剤、アクリル系表面調整剤、ビニル系表面調整剤などを例示することができる。この場合、表面張力の均一化効果が高いシリコン系表面調整剤とすることが好ましい。
この場合、半導体素子と非接触な状態で接合剤を膜状に付着させることができるインクジェット法、スプレー法とすることが好ましく、均一な厚みの薄い膜を形成することができるインクジェット法とすることがより好ましい。
接合剤をBステージ状態とする際には、例えば、ウェーハまたはダイシングされたウェーハをオーブンに入れ、膜状に付着させた接合剤を加熱して溶媒を蒸散させる。そして、周縁部に凸部100aを有しない薄膜100をBステージ状態とすることで接合層を形成する。その結果、図2(c)に例示するように、ウェーハ10の周縁部分に位置していた半導体素子20の裏面には凸部100cを有さない接合層100bを形成できる。
接合層の厚みを厚くする場合には、前述した手順を繰り返すことで積層するようにして接合層を形成するようにすればよい。
ここで、インクジェット法をもちいて半導体素子の裏面に接合層を形成することは、半導体素子の裏面にダイアタッチメントフィルム(以下、「DAF」と称する場合がある。)を形成することに相当する。しかしながら、インクジェット法をもちいて接合層を形成することは、完成されたDAFを半導体素子の裏面に貼り付けるのとは異なる技術である。インクジェット法においては、吐出ノズルの目詰まり防止のために接合剤の粘度を下げる必要があるが、粘度が低い接合剤は液体のように振る舞うため、付着した接合剤の端部が盛り上がりやすくなる。この接合剤の粘度を半導体素子への付着後に上げるには、接合剤の溶媒を効果的に揮発させればよい。
本実施の形態によれば、溶媒の蒸散を円滑に行うことができ、ウェーハ10の周縁部分に位置していた半導体素子20の裏面に凸部100cを有する接合層100bが形成されることを抑制することができる。または、ウェーハ10を個片化した後に接合剤を付着させた場合は半導体素子20の裏面に凸部100cを有する接合層100bが形成されることを抑制することができる。また、接合剤の組成や使用条件などが変更された場合には、加熱温度、加熱時間、送風量、噴射量、排気量などを適宜変更することで迅速かつ容易な対応を図ることができる。すなわち、接合層を形成する工程の煩雑化を抑制するとともに接合層の表面を平坦化させることができる。その結果、接合層を介して半導体素子を基材と接合させる際にボイド102が発生することを抑制することができる。
また、接合剤を膜状に付着させた際の厚みを1μm(マイクロメートル)以下とすれば、接合剤をBステージ状態とする際に凸部100cが形成されることを効果的に抑制することができる。また、接合剤に表面張力差を抑制する作用を有する添加剤を添加するようにすれば、接合剤をBステージ状態とする際に凸部100cが形成されることをさらに抑制することができる。
図4〜図6は、本実施の形態に係る半導体製造装置について例示をするための模式図である。
なお、図5は図4におけるA−A矢視方向の模式図、図6は図5におけるB−B矢視方向の模式図である。
図4、図5に示すように、半導体製造装置30には、基台31、移動部32、載置部33、支持部34、吐出部35、蒸気圧制御部36などが設けられている。
基台31は、略直方体形状を呈し、その底面には脚部31aが設けられている。また、底面に対向する側の面にはベース板31bが設けられている。
軌道レール32aは、略矩形の断面形状を呈し、ベース板31bの上面に設けられている。また、軌道レール32aは、図4に示すようにベース板31bの長手方向に延在しており、図5に示すように基台31の両端側にそれぞれ設けられている。
そのため、制御モータ32gによりボールネジ部32eが回転駆動されれば、取付部32cが図4に示す矢印Xの方向に往復駆動されるようになっている。
その他、余剰となった接合剤を排出する図示しない排出部などを設けることができる。
また、蒸気圧制御部36は、接合剤を吐出する吐出部35の近辺に配置されている。また、二列に設けられた吐出部35を挟むようにして蒸気圧制御部36が設けられている。蒸気圧制御部36は、支持部36aを介して取付部34bの両面に設けられている。
接合剤が面する雰囲気における溶媒の蒸気圧を低下させるものとしては、接合剤が面する雰囲気における溶媒の蒸気を除去することで溶媒の蒸気圧を低下させるようなものを例示することができる。例えば、接合剤が面する雰囲気に気流を生じさせることで溶媒の蒸気を除去したり、接合剤が面する雰囲気における圧力を変化させることで溶媒の蒸気を除去したりするものを例示することができる。その様なものとしては、例えば、ファンなどの送風手段や、流量調整がされた加圧ガスを噴射するものなどのように溶媒の蒸気を押し出すようにして除去するようなものとすることができる。また、換気扇や排気ポンプなどの排気手段により溶媒の蒸気を引き込むようにして除去するようなものとすることもできる。
まず、図示しない搬送手段によりウェーハ10が搬入され、載置部33の載置面に載置、保持される。この際、ウェーハ10の裏面が吐出部35の側を向くようにして載置、保持される。なお、ウェーハ10の表面には、いわゆる前工程において形成された回路パターンがある。
次に、移動部32によりウェーハ10の位置を移動させて、吐出部35の下方にウェーハ10が位置するようにする。
次に、吐出部35から液滴状の接合剤をウェーハ10に向けて吐出させる。そして、移動部32によりウェーハ10の位置を移動させて、ウェーハ10上に接合剤が膜状に付着するようにする。
この様にすることで、膜状に付着させた接合剤をBステージ状態とすることで接合層が形成される。また、接合層の厚みを厚くする場合には、前述した手順を繰り返すことで積層するようにして接合層を形成するようにすればよい。
なお、裏面に接合層が形成されたウェーハ10をダイシングして裏面に接合層が形成された半導体素子を得る場合を例示したがこれに限定されるわけではない。例えば、いわゆる先ダイシングを行い、ダイシングされたウェーハ10の裏面に接合層を形成することで裏面に接合層が形成された半導体素子を得るようにしてもよい。
前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。
例えば、半導体製造装置30が備える各要素の形状、寸法、数、配置などは、例示をしたものに限定されるわけではなく適宜変更することができる。
Claims (10)
- ウェーハの回路パターンが形成された第1の面と対向する第2の面に、樹脂と溶媒とを含む接合剤を付着させる際に、接合剤を加熱して前記溶媒を蒸散させるとともに、前記接合剤が面する雰囲気における前記溶媒の蒸気圧を低下させる工程と、
前記付着させた接合剤を加熱して接合層を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記接合層を形成する工程において、前記接合剤が面する雰囲気に気流を生じさせることで前記溶媒の蒸気を除去することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記接合層を形成する工程において、前記接合剤が面する雰囲気における圧力を変化させることで前記溶媒の蒸気を除去することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記接合層を形成する工程において、前記溶媒の蒸気圧が飽和蒸気圧未満となるように低下させることを特徴とする請求項1〜3のいずれか1つに記載の半導体装置の製造方法。
- 前記接合剤は、表面張力差を抑制する作用を有する添加剤をさらに含むことを特徴とする請求項1〜4のいずれか1つに記載の半導体装置の製造方法。
- ウェーハを載置する載置部と、
樹脂と溶媒とを含む接合剤を前記ウェーハに向けて吐出する吐出部と、
前記接合剤を前記ウェーハに向けて吐出する際、前記ウェーハ上に膜状に付着した前記接合剤を加熱する加熱部と、
前記接合剤を前記ウェーハに向けて吐出する際、前記ウェーハ上に膜状に付着した前記接合剤が面する雰囲気における前記溶媒の蒸気圧を低下させる蒸気圧制御部と、
を備えたことを特徴とする半導体製造装置。 - 前記蒸気圧制御部は、前記接合剤を吐出する吐出部の近辺に配置されることを特徴とする請求項6記載の半導体製造装置。
- 前記蒸気圧制御部は、ファンであることを特徴とする請求項6または7に記載の半導体製造装置。
- 前記蒸気圧制御部は、前記吐出部を挟むようにして配置されたことを特徴とする請求項7記載の半導体製造装置。
- 前記蒸気圧制御部は、前記溶媒の蒸気圧が飽和蒸気圧未満となるように低下させることを特徴とする請求項6〜9のいずれか1つに記載の半導体製造装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010100311A JP5558900B2 (ja) | 2010-04-23 | 2010-04-23 | 半導体装置の製造方法および半導体製造装置 |
US13/008,443 US8276537B2 (en) | 2010-04-23 | 2011-01-18 | Method for manufacturing semiconductor device and semiconductor manufacturing apparatus |
TW100107442A TWI450343B (zh) | 2010-04-23 | 2011-03-04 | 製造半導體元件之方法及半導體製造裝置 |
US13/599,340 US20120318431A1 (en) | 2010-04-23 | 2012-08-30 | Method for manufacturing semiconductor device and semiconductor manufacturing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010100311A JP5558900B2 (ja) | 2010-04-23 | 2010-04-23 | 半導体装置の製造方法および半導体製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011233598A JP2011233598A (ja) | 2011-11-17 |
JP5558900B2 true JP5558900B2 (ja) | 2014-07-23 |
Family
ID=44816167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010100311A Expired - Fee Related JP5558900B2 (ja) | 2010-04-23 | 2010-04-23 | 半導体装置の製造方法および半導体製造装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8276537B2 (ja) |
JP (1) | JP5558900B2 (ja) |
TW (1) | TWI450343B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013051248A (ja) * | 2011-08-30 | 2013-03-14 | Panasonic Corp | 液剤塗布装置及び液剤塗布方法 |
FR3005895B1 (fr) * | 2013-05-27 | 2015-06-26 | Commissariat Energie Atomique | Procede d'assemblage de deux substrats de nature differente via une couche intermediaire ductile |
KR101891990B1 (ko) * | 2013-11-18 | 2018-08-28 | 캐논 아네르바 가부시키가이샤 | 기판 처리 장치 및 방법 |
US10562232B2 (en) * | 2016-08-05 | 2020-02-18 | Spm Automation (Canada) Inc. | Controlling direction and magnitude of weld force vector during a plastic welding operation |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1036507A (ja) * | 1996-07-24 | 1998-02-10 | Sumitomo Bakelite Co Ltd | ポリイミド樹脂及び接着剤用樹脂ワニス |
US6656281B1 (en) * | 1999-06-09 | 2003-12-02 | Tokyo Electron Limited | Substrate processing apparatus and substrate processing method |
US6967123B2 (en) * | 2002-04-11 | 2005-11-22 | Agilent Technologies, Inc. | Adhesive die attachment method for a semiconductor die and arrangement for carrying out the method |
US6703075B1 (en) * | 2002-12-24 | 2004-03-09 | Chipmos Technologies (Bermuda) Ltd. | Wafer treating method for making adhesive dies |
JP2005166938A (ja) * | 2003-12-02 | 2005-06-23 | Nec Machinery Corp | ダイ接合材形成装置 |
JP4508193B2 (ja) * | 2005-07-13 | 2010-07-21 | パナソニック株式会社 | 実装基板、実装体とそれを用いた電子機器 |
JP5380886B2 (ja) | 2007-04-18 | 2014-01-08 | 日立化成株式会社 | 接着剤付きウエハ及びその製造方法 |
JP2009111340A (ja) * | 2007-10-11 | 2009-05-21 | Hitachi Chem Co Ltd | 接着剤付きウエハ、接着剤組成物及び接着剤付きウエハの製造方法 |
WO2009117345A2 (en) * | 2008-03-17 | 2009-09-24 | Henkel Corporation | Adhesive compositions for use in die attach applications |
JP2009231605A (ja) * | 2008-03-24 | 2009-10-08 | Sekisui Chem Co Ltd | 接着剤及び接合体の製造方法 |
-
2010
- 2010-04-23 JP JP2010100311A patent/JP5558900B2/ja not_active Expired - Fee Related
-
2011
- 2011-01-18 US US13/008,443 patent/US8276537B2/en active Active
- 2011-03-04 TW TW100107442A patent/TWI450343B/zh active
-
2012
- 2012-08-30 US US13/599,340 patent/US20120318431A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20120318431A1 (en) | 2012-12-20 |
JP2011233598A (ja) | 2011-11-17 |
US8276537B2 (en) | 2012-10-02 |
TWI450343B (zh) | 2014-08-21 |
US20110263131A1 (en) | 2011-10-27 |
TW201201283A (en) | 2012-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6290357B2 (ja) | エレクトロニクスアセンブリを製造する方法 | |
US7754597B2 (en) | Bonding pad fabrication method, method for fabricating a bonding pad and an electronic device, and electronic device | |
JP5558900B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
WO2014073963A1 (en) | Method for bonding bare chip dies | |
US7793411B2 (en) | Method for manufacturing electronic substrate | |
US20190139788A1 (en) | Apparatus and methods for packaging semiconductor dies | |
JP7197489B2 (ja) | 硬化層と金属配線を有する構造物の形成方法及び構造物形成装置 | |
JP2009298108A (ja) | インクジェット記録ヘッドの製造方法およびインクジェット記録ヘッド | |
US20200357950A1 (en) | Method of manufacturing display device and source substrate structure | |
JP6811770B2 (ja) | 回路形成方法 | |
JP6676051B2 (ja) | 造形装置および造形方法 | |
JP6949751B2 (ja) | 3次元積層造形のビア形成方法 | |
JP2007281116A (ja) | 半導体装置の製造方法 | |
JP7325532B2 (ja) | 積層造形法による3次元造形物の製造方法及び3次元造形物製造装置 | |
JP6925005B2 (ja) | 塗布装置 | |
JP6818154B2 (ja) | 配線形成方法、および配線形成装置 | |
JP7238206B2 (ja) | 造形方法 | |
KR102242197B1 (ko) | 본딩 장치 및 본딩 방법 | |
JP7250964B2 (ja) | 回路形成装置、および回路形成方法 | |
JP7487038B2 (ja) | 治具の製造方法、治具、3次元造形物製造装置、及び3次元造形物の製造方法 | |
JP7158589B2 (ja) | 硬化樹脂形成方法、および硬化樹脂形成装置 | |
WO2023067707A1 (ja) | 3次元造形装置、およびパレット移載方法 | |
TWI479551B (zh) | Manufacturing method of semiconductor device | |
JP2021183332A (ja) | 塗布装置 | |
TW202312231A (zh) | 表面處理裝置及半導體裝置的製造裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140605 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5558900 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |