JP5558869B2 - Mems - Google Patents
Mems Download PDFInfo
- Publication number
- JP5558869B2 JP5558869B2 JP2010054035A JP2010054035A JP5558869B2 JP 5558869 B2 JP5558869 B2 JP 5558869B2 JP 2010054035 A JP2010054035 A JP 2010054035A JP 2010054035 A JP2010054035 A JP 2010054035A JP 5558869 B2 JP5558869 B2 JP 5558869B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- mems
- substrate
- vibrator
- direction parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Micromachines (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
基板と、
前記基板の一方の面側に設けられる第1半導体部と、
前記基板の前記一方の面側に設けられる第2半導体部と、
を備えるMEMSにおいて、
第1半導体部の側面側に設けられ、かつ前記基板表面に対して略垂直な第1面と、
第2半導体部の側面側に設けられ、かつ前記基板表面に平行な方向において第1面と対向する第2面が設けられると共に、
第2面側の表層部分は第1面側をゲート電極として電圧が印加された際にチャネルとなることで、第1半導体部における第1面を含む部分と第2半導体部における第2面を含む部分とで電界効果トランジスタが構成されることを特徴とする。
平行な方向に変形する構成を採用することで、第1面と第2面との位置関係を、より多様に変化させることができる。
リング状の第1半導体部の外周壁面と、リング状の第2半導体部の外周壁面との対向する部位が、それぞれ第1面及び第2面であるとよい。
ディスク状の第1半導体部の外周壁面と、ディスク状の第2半導体部の外周壁面との対向する部位が、それぞれ第1面及び第2面であるとよい。
両側に、それぞれソース電極とドレイン電極が設けられるとよい。
図1〜図8を参照して、本発明の実施例1に係るMEMS(Micro Electro Mechanical Systems (微小機械電気システム))について説明する。
特に、図1及び図2を参照して、本発明の実施例1に係るMEMSの全体構成等につい
て説明する。
変更することで、振動子31が共振する周波数を変更することも可能である。すなわち、直流電圧値を高くすると、共振周波数を低くすることができる。これにより、各種センサやRFフィルタなど様々なものに応用できる。
図3〜図8を参照して、本発明の実施例1に係るMEMSの製造方法について説明する。図3〜図6は工程図を示しており、説明の便宜上、図3(a)を工程1、同図(b)を工程2、同図(c)を工程3、図4(a)を工程4、同図(b)を工程5、同図(c)を工程6、図5(a)を工程7、同図(b)を工程8、同図(c)を工程9、図6(a)を工程10、同図(b)を工程11、同図(c)を工程12と称する。これら各工程図において、図中左側は上方から見た斜視図であり、右側は同図中のXX断面図である。
上部SOI層212上に、スピンコーターにより3000rpm,30secの条件でレジスト213を塗布し、ベーク炉において90℃,20minの条件でベークする。その後、紫外線露光を4sec、現像を1.5min行って、面領域Rを残し、他の領域のレジストを除去する。
面領域Rのレジスト213をマスクとして、シリコン深堀エッチング装置により、上部SOI層212をエッチングする。これにより、レジスト213と同じ平面形状を有する中間構造体230がSiO2層211上に形成される。
グする。これにより、シリコン深堀エッチング装置によるエッチングで導入された結晶欠陥が除去される。その後、レジスト213を専用の剥離液、あるいは酸素ガスを用いたアッシングにより除去する。
支持部234,235に、イオンインランテーションによって、これら支持部234,235の比抵抗が0.01Ωcm以下になるようにリンを導入する。なお、リンが導入される領域234a,235aは、支持部234,235の部位だけでなく、円筒部231の一部まで多少広がっていてもよい。
中間構造体230の表面を酸化して、0.1μm厚の酸化膜214を形成する。酸化方法は酸素ガスを用いたドライ酸化である。
ウエハ全面に、減圧CVD法によりポリシリコン215を2μm堆積させる。
ソース電極となる支持部232及びドレイン電極となる支持部233が露出するように、ポリシリコン215をエッチングにより除去する。このときのエッチング装置には反応性イオンエッチング装置を用い、エッチングマスクにはレジストを用いる。その後、ボロンを固体拡散源として用いた気相拡散法により導入し、ポリシリコン215及びソース電極となる支持部232及びドレイン電極となる支持部233を高濃度のn型半導体にする。
ポリシリコン215をエッチングし、第1半導体領域216を形成する。エッチング装置には反応性イオンエッチング装置を用い、エッチングマスクにはレジストを用いる。第1半導体領域216は、中間構造体230における円筒部231の上部にオーバーハングした状態で形成する。ただし、第1半導体領域216を作製する際のレジストマスクのアライメント精度により、そのオーバーハング領域ができるだけ少ないように形成する。本実施例では、オーバーハング量は0.5μmとした。
SiO2層211における円筒部231の内側の部分を、ウェットエッチングにより除去する。エッチングマスクにはレジスト用いる。この工程はSiO2層211に蓄えられた内部応力により、後工程で中間構造体230が破壊されるのを未然に防ぐ効果がある。
上述したリング状の振動子31を形成するために、下部Si層210のうち、円筒部231の下方の部位をエッチングする。このエッチングはシリコン深堀りエッチング装置を用いて行い、マスクはレジストを用いる。
ウエハをフッ酸溶液内に浸し、円筒部231の下部の酸化膜及び第1半導体領域216に被覆した酸化膜を除去する。この工程により第1半導体領域216と中間構造体230との間の酸化膜も除去される。また、中間構造体230のうち、円筒部231は4つの支持部232,233,234,235によって4箇所でのみ支持された状態となり、当該円筒部231は可動な状態となる。また、第1半導体領域216は、エッチングされずに残った酸化膜211を介して、下部Si層210上に固定されている。なお、中間構造体
230のうち、4つの支持部232,233,234,235は、第1半導体領域216と同様に、エッチングされずに残った酸化膜211を介して下部Si層210上に固定されている。
ウエハを酸化炉に入れ、ドライ酸化を行う。これにより、中間構造体230表面及び第1半導体領域216の表面に酸化膜217が形成される。本実施例において、この工程によって形成される酸化膜217の厚さは0.01μmである。
ウエハ表面から反応性イオンエッチング装置により酸化膜217をエッチングする。このエッチングによって、中間構造体230及び第1半導体領域216の上部に形成されていた酸化膜のみ除去される。これにより、中間構造体230と第1半導体領域216との間の酸化膜はオーバーハングした第1半導体領域216により酸化膜のエッチングから保護され、エッチングされずに残った状態となる。
以上説明したように、本実施例に係るMEMSによれば、電界効果トランジスタ構造が、半導体部の側面側に形成されるゲート電極やチャネルによって構成される。従って、基板表面に垂直な方向において対向する層間で電界効果トランジスタ構造が構成される場合に比して、回路構成の設計自由度を拡げることができる。具体的な応用例については、以下に説明する。
本実施例においては、半導体部の側面におけるエッチング界面の欠陥密度を、電界効果トランジスタの動作レベルとする手法として、中性粒子ビームエッチングの場合を説明した。しかしながら、半導体部の側面におけるエッチング界面の欠陥密度を、電界効果トランジスタの動作レベルとする手法としては、中性粒子ビームエッチングには限られない。例えば、KOHによるウエットエッチングを採用することもできる。また、エッチングに限られず、表面を酸化した後にフッ酸による酸化膜を除去する手法やエピタキシャル成長を利用することも可能である。
図9には、本発明の実施例2が示されている。本実施例においては、ソース接地接続とした増幅回路としてMEMS100を用いる場合について説明する。
に、トランジスタ部T1のチャネル生成とリング振動子の直流バイアスとして働く。
図10には、本発明の実施例3が示されている。本実施例においては、ソースフォロワ接続としたインピーダンス変換回路としてMEMS100を用いる場合について説明する。
図11には、本発明の実施例4が示されている。本実施例においては、トランジスタブリッジ接続とした回路としてMEMS100を用いる場合について説明する。
半導体部21の側面に対向する面(第2面)の付近にチャネルが形成される。また、トランジスタ部T2は、第1半導体部24をゲート電極、支持部32をソース電極、支持部35をドレイン電極とするトランジスタである。なお、振動子31の側面のうち第1半導体部24の側面に対向する面(第2面)の付近にチャネルが形成される。また、トランジスタ部T3は、第1半導体部23をゲート電極、支持部35をソース電極、支持部34をドレイン電極とするトランジスタである。なお、振動子31の側面のうち第1半導体部23の側面に対向する面(第2面)の付近にチャネルが形成される。更に、トランジスタ部T4は、第1半導体部22をゲート電極、支持部34をソース電極、支持部33をドレイン電極とするトランジスタである。なお、振動子31の側面のうち第1半導体部22の側面に対向する面(第2面)の付近にチャネルが形成される。
図12には、本発明の実施例5が示されている。本実施例においては、上記実施例1に示したMEMS100の応用例であり、第1半導体部のうち、ゲート電極となるものを、リング状の振動子として構成し、第1半導体部としての振動子と第2半導体部としての振動子を近接させた構成とすることで、バンド幅可変フィルタ回路を構成する場合について説明する。
半導体部21Xの側面21Xaに対向する面(第2面31a)の付近にチャネルが形成される。
図13〜図17には、本発明の実施例6が示されている。上記実施例1〜5では、振動子がリング形状の場合について説明した。本実施例では、振動子がディスク形状の場合について説明する。
用例に適用可能であることは言うまでもない。図14は実施例2に示した回路に相当し、図15は実施例3に示した回路に相当し、図16は実施例4に示した回路に相当し、図17は実施例5に示した回路に相当する。
図18〜図21には、本発明の実施例7が示されている。上記実施例1〜6では、振動子の平面形状が円形(リング形状とディスク形状)で構成され、第1面と第2面がいずれも曲面で構成される場合を示した。本実施例では、第1面と第2面がいずれも平面で構成される場合を示す。より具体的には、第1半導体部と第2半導体部によって、櫛歯状の構造体を形成する場合を示す。
図18を参照して、本発明の実施例7に係るMEMSの全体構成等について説明する。
21が共振する周波数を変更することも可能である。すなわち、直流電圧値を高くすると、共振周波数を低くすることができる。これにより、各種センサやRFフィルタなど様々なものに応用できる。
図19〜図21を参照して、本発明の実施例7に係るMEMSの製造方法について説明する。図19〜図21は工程図を示しており、説明の便宜上、図19(b)を工程1、同図(c)を工程2、図20(a)を工程3、同図(b)を工程4、図21(a)を工程5、同図(b)を工程6、同図(c)を工程7と称する。これら各工程図において、図中左側は上方から見た斜視図であり、右側は同図中のXX断面図である。
上部SOI層312上に、スピンコーターにより3000rpm,30secの条件でレジスト313を塗布し、ベーク炉において90℃,20minの条件でベークする。その後、紫外線露光を4sec、現像を1.5min行って、面領域R1及び面領域R2を残し、他の領域のレジストを除去する。
レジスト313をマスクとして、イオンインプランテーションを行い開口部の下方領域312aの伝導タイプをn型にする。本実施例では比抵抗が0.01Ω・cm以下になるようにドーピングを行う。その後、レジスト313を除去する。
シリコン深堀りエッチング法によって、上部SOI層312をエッチングし、第1中間構造体320と第2中間構造体330を形成する。なお、第1中間構造体320は、最終製品では振動子21Y(ゲート電極)となる平面形状がT字の振動子領域321を備えている。また、第2中間構造体330は、最終製品では、それぞれソース電極31Yc,ドレイン電極31Ydとなるソース電極領域331,ドレイン電極領域332を備えている。
る。
振動子領域321の下方、及び第2中間構造体330の一部(第1中間構造体320側に突出した部位)の下方の下部Si層310をシリコン深堀りエッチングによりエッチングする。このときエッチングマスクはレジストを用いる。その後、フッ酸溶液中にウエハを入れ、下部Si層310をエッチングしたことにより露出したSiO2層311をエッチングする。
第1中間構造体320及び第2中間構造体330の表面にドライ酸化により酸化膜314を10nm形成する。この酸化膜314は、第1中間構造体320と第2中間構造体330との間における対向する側面にも形成される。
反応性イオンエッチングにより酸化膜314の一部を基板表面からエッチングする。これにより、図示のように、Si結晶面が露出する。
Si結晶面を露出させた部分に、アルミニウム電極315を1μmの厚さに形成する。アルミニウム膜のパターニングは、アルミニウム膜を蒸着により形成する際、メタルマスクを用いてアルミニウム電極315となる部分のみアルミニウム膜が形成されるようにする。アルミニウム電極315は、ゲート電極,ソース電極及びドレイン電極となる部位において電気的接続部にするためのものである。従って、アルミニウム電極315の一部は、ソース電極領域331,ドレイン電極領域332及びゲート電極となる振動子領域321上に形成されている。
図22には、本発明の実施例8が示されている。本実施例においては、ソースフォロワ接続回路としてMEMS100dを用いる場合について説明する。
に接続されたコンデンサを介して入力され、出力はソース電極31Ycに接続されたコンデンサを介して取られる。
図23には、本発明の実施例9が示されている。本実施例においては、コンバータ回路としてMEMS100dを用いる場合について説明する。
図24〜図30には、本発明の実施例10が示されている。上記実施例1では、第2半導体部である振動子において、チャネルとなる部分を挟んで、基板表面に平行な方向における両側に、それぞれソース電極とドレイン電極が設けられる場合を示した。これに対して、本実施例では、第2半導体部である振動子において、チャネルとなる部分を挟んで、振動子の表面側にソース電極とドレイン電極のうちの一方が設けられ、裏面側に他方が設けられる場合を示す。
特に、図24及び図25を参照して、本発明の実施例10に係るMEMSの全体構成等について説明する。なお、図24は本実施例10に係るMEMSの斜視図であり、図25は図24におけるX1−X2−X3断面図である。
れにより、ゲート電極である第1半導体部21に電圧をかけることによって、この第1半導体部21の第1面21aに対向する第2面31aの付近がチャネルとして機能し、電界効果トランジスタ構造が構成される。
図26〜図30を参照して、本発明の実施例10に係るMEMSの製造方法について説明する。図26〜図30は工程図を示しており、説明の便宜上、図26(a)を工程1、同図(b)を工程2、同図(c)を工程3、図27(a)を工程4、同図(b)を工程5、同図(c)を工程6、図28(a)を工程7、同図(b)を工程8、図29(a)を工程9、同図(b)を工程10、図30(a)を工程11、同図(b)を工程12、同図(c)を工程13と称する。これら各工程図において、図中左側は上方から見た斜視図であり、右側は同図中のXX断面図である。
01)に選ばれており、伝導型はp型である。
上部SOI層412におけるソース電極となるソース電極領域Rに、リン(P)を注入する。ここで、後述するドレイン電極となるドレイン電極領域にコンタクトを取るために所定領域R1については、リンを深く注入する。
最終製品において、支持部34となる領域413にホウ素(B)を注入する。最終製品である支持部34は電極として機能する。
減圧CVD法によりSiO2を堆積し、SiO2層414を形成する。
レジストパターン415を形成する。
レジストパターン415をマスクとして、SiO2層414を除去し、かつデバイス層の深堀りを行う。その後、レジストを除去することによって、平面形状がレジストパターン415と同じ形状を有する中間構造体430が形成される。この中間構造体430は、円筒部431とこの円筒部431に接続された4つの支持部432,433,434,435とからなる。
中間構造体430の表面を酸化して、0.1μm厚の酸化膜416を形成する。
減圧CVD法によりポリシリコン417を堆積させる。
ソース電極となる支持部432,433,435及び電極となる支持部434の表面が露出するまで、ポリシリコン417の表面側を化学機械研磨によって除去する。
ポリシリコン417の一部をエッチングすることにより、最終製品において第1半導体部21,22,23,24(本実施例では、第1半導体部21がゲート電極となる)になる第1半導体領域418を形成する。
リング状の振動子31を形成するために、下部Si層410のうち、円筒部431の下方の部分をエッチングする。
ウエハをフッ酸溶液内に浸し、円筒部431の下部の酸化膜及び第1半導体領域418に被覆した酸化膜を除去する。この工程により中間構造体430のうち、円筒部431は4つの支持部432,433,434,435によって4箇所でのみ支持された状態となり、当該円筒部431は可動な状態となる。また、第1半導体領域418は、エッチングされずに残った酸化膜411を介して、下部Si層410上に固定されている。なお、中間構造体430のうち、4つの支持部432,433,434,435は、第1半導体領
域418と同様に、エッチングされずに残った酸化膜411を介して下部Si層410上に固定されている。
円筒部431における支持部432と支持部433との間の領域において、下部Si層410側からリン(P)を注入し、最終製品においてドレイン電極となるドレイン領域419を形成する。
全体を酸化して、薄い酸化膜420を形成する。
21,22,23,24,21X 第1半導体部
21Y 振動子
22X,23X,24X,25X 支持部
22Y,23Y 支持部
31,31X 振動子
31Y 第2半導体部
32,33,34,35 支持部
21a,22a,23a,24a 第1面
21Ya 第1面
31a 第2面
31Ya 第2面
41,42,43 第3半導体部
100,100a,100b,100c,100d,100e MEMS
Claims (19)
- 基板と、
前記基板の一方の面側に設けられる第1半導体部と、
前記基板の前記一方の面側に設けられる第2半導体部と、
を備えるMEMSにおいて、
第1半導体部の側面側に設けられ、かつ前記基板表面に対して略垂直な第1面と、
第2半導体部の側面側に設けられ、かつ前記基板表面に平行な方向において第1面と対向する第2面が設けられると共に、
第2面側の表層部分は第1面側をゲート電極として電圧が印加された際にチャネルとなることで、第1半導体部における第1面を含む部分と第2半導体部における第2面を含む部分とで電界効果トランジスタが構成され、
第1半導体部は、第1半導体部と第2半導体部との間に駆動電圧が印加されることで前記基板表面に平行な方向に変形可能に構成されていることを特徴とするMEMS。 - 第2半導体部は、第1半導体部と第2半導体部との間に駆動電圧が印加されることで前記基板表面に平行な方向に変形可能に構成されていることを特徴とする請求項1に記載のMEMS。
- 第2半導体部は、第1面と第2面との対向面の間隔が変化する方向に変形可能に構成されていることを特徴とする請求項2に記載のMEMS。
- 第2面は、第2半導体部が変形した場合における応力発生部位に設けられていることを特徴とする請求項3に記載のMEMS。
- 第1半導体部は、第1面と第2面との対向面の間隔が変化する方向に変形可能に構成されていることを特徴とする請求項1〜4のいずれか一つに記載のMEMS。
- 第2半導体部の側面側には、複数の第2面が設けられ、かつ各第2面に対してそれぞれ第1面が対向するように複数の第1半導体部が設けられることによって、複数の電界効果トランジスタが構成されることを特徴とする請求項1〜5のいずれか一つに記載のMEMS。
- 第2半導体部は、前記基板に対して複数の箇所で支持されると共に、第1半導体部と第2半導体部との間に駆動電圧が印加されることで前記基板表面に平行な方向に振動可能に構成されたリング状の振動子であることを特徴とする請求項1〜6のいずれか一つに記載のMEMS。
- 第1半導体部は、前記基板に対して複数の箇所で支持されると共に、第1半導体部と第2半導体部との間に駆動電圧が印加されることで前記基板表面に平行な方向に振動可能に構成されたリング状の振動子であり、
リング状の第1半導体部の外周壁面と、リング状の第2半導体部の外周壁面との対向する部位が、それぞれ第1面及び第2面であることを特徴とする請求項7に記載のMEMS。 - 第2半導体部は、前記基板に対して複数の箇所で支持されると共に、第1半導体部と第2半導体部との間に駆動電圧が印加されることで前記基板表面に平行な方向に振動可能に構成されたディスク状の振動子であることを特徴とする請求項1〜8のいずれか一つに記載のMEMS。
- 第1半導体部は、前記基板に対して複数の箇所で支持されると共に、第1半導体部と第2半導体部との間に駆動電圧が印加されることで前記基板表面に平行な方向に振動可能に構成されたディスク状の振動子であり、
ディスク状の第1半導体部の外周壁面と、ディスク状の第2半導体部の外周壁面との対向する部位が、それぞれ第1面及び第2面であることを特徴とする請求項9に記載のMEMS。 - 第1半導体部と第2半導体部により櫛歯状の構造体を形成しており、少なくともいずれか一方の少なくとも一部が前記基板表面に平行な方向に振動可能に構成されていることを特徴とする請求項1〜6のいずれか一つに記載のMEMS。
- 第2半導体部には、チャネルとなる部分を挟んで、前記基板表面に平行な方向における両側に、それぞれソース電極とドレイン電極が設けられることを特徴とする請求項1〜11のいずれか一つに記載のMEMS。
- 第2半導体部には、チャネルとなる部分を挟んで、第2半導体部の表面側にソース電極とドレイン電極のうちの一方が設けられ、裏面側に他方が設けられることを特徴とする請求項1〜11のいずれか一つに記載のMEMS。
- 第1面はエッチングによって形成されるエッチング面であることを特徴とする請求項1〜13のいずれか一つに記載のMEMS。
- 第1面は表面が酸化された後にフッ酸により酸化膜が除去された面であることを特徴とする請求項1〜13のいずれか一つに記載のMEMS。
- 第1面はエピタキシャル成長による処理が施された面で構成されることを特徴とする請求項1〜13のいずれか一つに記載のMEMS。
- 第2面はエッチングによって形成されるエッチング面であることを特徴とする請求項1〜16のいずれか一つに記載のMEMS。
- 第2面は表面が酸化された後にフッ酸により酸化膜が除去された面であることを特徴とする請求項1〜16のいずれか一つに記載のMEMS。
- 第2面はエピタキシャル成長による処理が施された面で構成されることを特徴とする請求項1〜16のいずれか一つに記載のMEMS。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010054035A JP5558869B2 (ja) | 2010-03-11 | 2010-03-11 | Mems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010054035A JP5558869B2 (ja) | 2010-03-11 | 2010-03-11 | Mems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011183539A JP2011183539A (ja) | 2011-09-22 |
JP5558869B2 true JP5558869B2 (ja) | 2014-07-23 |
Family
ID=44790423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010054035A Expired - Fee Related JP5558869B2 (ja) | 2010-03-11 | 2010-03-11 | Mems |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5558869B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6076615B2 (ja) * | 2012-04-27 | 2017-02-08 | 東京エレクトロン株式会社 | 不純物拡散方法、基板処理装置及び半導体装置の製造方法 |
JP6156773B2 (ja) * | 2013-10-25 | 2017-07-05 | 国立大学法人 東京大学 | 圧力センサおよび圧力検出装置 |
JP7125004B2 (ja) * | 2018-05-18 | 2022-08-24 | 日清紡マイクロデバイス株式会社 | Mems素子 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0850022A (ja) * | 1994-05-30 | 1996-02-20 | Murata Mfg Co Ltd | 角速度センサ |
JPH0983079A (ja) * | 1995-09-14 | 1997-03-28 | Toshiba Corp | 半導体素子 |
US6894586B2 (en) * | 2003-05-21 | 2005-05-17 | The Regents Of The University Of California | Radial bulk annular resonator using MEMS technology |
FR2872501B1 (fr) * | 2004-07-01 | 2006-11-03 | Commissariat Energie Atomique | Microresonateur composite a forte deformation |
JP4857744B2 (ja) * | 2005-12-06 | 2012-01-18 | セイコーエプソン株式会社 | Mems振動子の製造方法 |
-
2010
- 2010-03-11 JP JP2010054035A patent/JP5558869B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011183539A (ja) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101593809B1 (ko) | Mems 디바이스, 인터페이스 회로 및 그 형성 방법 | |
US7701110B2 (en) | Ultrasonic transducer and manufacturing method thereof | |
US9970764B2 (en) | Bulk acoustic wave gyroscope with spoked structure | |
US20160014538A1 (en) | Micromechanical Digital Loudspeaker | |
JP5408937B2 (ja) | 電気機械変換素子及びその製造方法 | |
JP2009529820A (ja) | 少なくとも1個の共振器モード形状を有するmems共振器 | |
JP2009060600A (ja) | コンデンサマイクロホン | |
JP2009302661A (ja) | 圧電デバイス | |
JP2007150736A (ja) | 微小電気機械デバイス | |
JP5558869B2 (ja) | Mems | |
JP4737535B2 (ja) | コンデンサマイクロホン | |
US20130134837A1 (en) | Disk type mems resonator | |
JP2019537242A (ja) | バルク弾性波共振器型センサ | |
JP5671742B2 (ja) | 電極構造要素と振動構造要素を近接して配置する方法およびこれを用いたmemsデバイス | |
JP5225840B2 (ja) | 振動子、これを用いた共振器およびこれを用いた電気機械フィルタ | |
JP2008072209A (ja) | 振動子、これをもちいた電気機械共振器及びその製造方法 | |
JP5601463B2 (ja) | Mems振動子、発振器、およびmems振動子の製造方法 | |
JP2007104641A (ja) | コンデンサマイクロホン | |
JP2006217207A (ja) | 振動子及び半導体装置 | |
JP4254445B2 (ja) | マイクロ電気機械システムの共振器およびその駆動方法 | |
JP2013055647A (ja) | Mems共振器およびそれを用いた電気機器 | |
JP5667391B2 (ja) | ディスク型mems振動子 | |
JP6482192B2 (ja) | 半導体mems共振器 | |
US8760234B2 (en) | MEMS vibrator and oscillator | |
JP2004276200A (ja) | マイクロ構造体およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130301 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130322 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5558869 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |