JP5547634B2 - 機能デバイス及びその製造方法 - Google Patents

機能デバイス及びその製造方法 Download PDF

Info

Publication number
JP5547634B2
JP5547634B2 JP2010519822A JP2010519822A JP5547634B2 JP 5547634 B2 JP5547634 B2 JP 5547634B2 JP 2010519822 A JP2010519822 A JP 2010519822A JP 2010519822 A JP2010519822 A JP 2010519822A JP 5547634 B2 JP5547634 B2 JP 5547634B2
Authority
JP
Japan
Prior art keywords
layer
substrate
micromachine
integrated circuit
functional device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010519822A
Other languages
English (en)
Other versions
JPWO2010005062A1 (ja
Inventor
秀治 田中
正喜 江刺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2010519822A priority Critical patent/JP5547634B2/ja
Publication of JPWO2010005062A1 publication Critical patent/JPWO2010005062A1/ja
Application granted granted Critical
Publication of JP5547634B2 publication Critical patent/JP5547634B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015—Cantilevers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H3/04—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks for obtaining desired frequency or temperature coefficient
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/24—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
    • H03H9/2405—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive of microelectro-mechanical resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezo-electric or electrostrictive material
    • H03H9/542—Filters comprising resonators of piezo-electric or electrostrictive material including passive elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/01—Switches
    • B81B2201/012—Switches characterised by the shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0307—Anchors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit

Description

本発明は、集積回路とマイクロマシンとが一体化された機能デバイス及びその製造方法に関し、さらに詳しくは、集積回路の直上に単結晶材料や圧電材料を用いたマイクロシステムを配設した機能デバイス及びその製造方法に関するものである。
従来、集積回路（ＬＳＩ）上にＭＥＭＳ（Micro Electro Mechanical System）と称されるマイクロマシンを直接形成する方法として、ＬＳＩの表面に形成した多結晶シリコン(Ｓｉ)を形成し、この多結晶Ｓｉを加工してＭＥＭＳを作製するという加工方法が知られている。この方法では、多結晶Ｓｉの応力を緩和するために、高温での熱処理、例えば１１００℃で３０分間の熱処理が必要である。したがって、この手法は、このような熱処理に耐えるデザインルールの大きいＬＳＩ、例えばデザインルール３μｍのＬＳＩにしか利用できない。また、この手法では、ＬＳＩの横にＭＥＭＳを形成できるだけであり、ＬＳＩの直上にはＭＥＭＳを形成することはできない。
多結晶Ｓｉをシリコンとゲルマニウム(Ｇｅ)からなる多結晶ＳｉＧｅに変えれば、多結晶ＳｉＧｅは約４００℃で堆積でき、その応力はＳｉとＧｅの組成比で制御できるので、高温処理が不要になる。また、表面マイクロマシニングの犠牲層として、Ｈ２Ｏ２によって選択的に除去できるＧｅを利用すれば、ＬＳＩの多層配線層の上にＭＥＭＳを形成できる。しかし、多結晶ＳｉＧｅの組成制御を精密に行う必要があり、しかも多結晶ＳｉＧｅの組成を結晶成長に合わせて膜厚方向に変化させる必要もあるので、非常に高度な製造技術を必要とする。
絶縁膜上にシリコン結晶を形成した所謂ＳＯＩ（Silicon On Insulator）ウェハを用いる方法も知られている。この方法では、ＳＯＩウェハ表面の単結晶ＳｉをＭＥＭＳの構造材料に用いる。単結晶Ｓｉは機械的特性に優れる理想的なＭＥＭＳ材料である。しかし、ＳＯＩウェハ表面の一部をＬＳＩに、その他の部分をＭＥＭＳに利用するので、ＬＳＩの直上ではなく、ＬＳＩの横にしかＭＥＭＳを形成できない。したがって、小形化に限界がある上、特に最先端ＬＳＩを用いるとコストが高くなるという問題がある。
ＭＥＭＳの構造材料としてスパッタ堆積やめっきによる金属を用いると、表面マイクロマシニングによって最先端ＬＳＩの直上にＭＥＭＳを形成することができる。しかし、金属は多結晶Ｓｉ又は単結晶Ｓｉと比べて機械的特性に劣り、共振駆動やアナログ的制御を必要とするＭＥＭＳには適さない。
これらに対して、単結晶Ｓｉ層をＬＳＩウェハ上に貼り付け、この単結晶Ｓｉ層を材料にしてＭＥＭＳをＬＳＩの直上に形成する方法が知られている（非特許文献１参照）。
図２９は、非特許文献１で報告されたＬＳＩウェハ上に貼り付けた単結晶Ｓｉ層上にＭＥＭＳを形成する方法を模式的に示す断面図である。
図２９（Ａ）に示すように、ＬＳＩウェハ１０１の表面をＳｉО２層又はスピンオングラス１０２で覆い、平坦化した後、ＳＯＩウェハ１０５を低温で直接接合する（図２９（Ｂ）参照）。ＳＯＩウェハ１０５は、Ｓｉハンドル層１０５ａとＳｉＯ２等からなる絶縁層１０５ｂと単結晶ＳｉからなるＳｉデバイス層１０５ｃとから構成されている。
次に、ＳＯＩウェハ１０５のＳｉハンドル層１０５ａと絶縁層１０５ｂとを除去して、ＬＳＩウェハ１０１上にＳｉデバイス層１０５ｃが貼り付けられたＬＳＩウェハ１０１を得る（図２９（Ｃ）参照）。
得られたＳｉデバイス層１０５ｃをエッチング等で加工し、ＭＥＭＳを形成する（図２９（Ｄ）参照）。
ＭＥＭＳを形成後、金属層１０７でＭＥＭＳとＬＳＩウェハ１０１との接続箇所を電気的に接続する（図２９（Ｅ）参照）。
最後にＳｉデバイス層１０５ｃの下面側のＳｉＯ２層又はスピンオングラス１０２を犠牲層として除去し、ＭＥＭＳを可動にする（図２９（Ｅ）参照）。この方法を用いれば、デザインルールの小さいＬＳＩウェハ１０１の直上に理想的な材料である単結晶ＳｉからなるＭＥＭＳを形成することができる。
以上に述べた公知技術は、ＬＳＩウェハにＳｉを材料とするＭＥＭＳを集積化するためのものであった。これらに対して、発光ダイオードをＬＥＤアレイプリンタヘッドとして用いるための「エピフィルムボンディング」という製造技術が知られている（非特許文献２参照）。
図３０は、非特許文献２で報告されたエピフィルムボンディング方法を模式的に示す断面図である。
先ず、図３０（Ａ）に示すように、ＧａＡｓからなるウェハ上にＡｌＧａＡｓ薄膜をエピタキシャル成長させ、ＡｌＧａＡｓ薄膜をパターニングしたＡｌＧａＡｓ薄膜付きＧａＡｓ基板１１２を、ＩＣを部分的に形成したＳｉウェハ１１４のＩＣがない部分に低温で直接接合する。
次に、図３０（Ｂ）に示すように、ＡｌＧａＡｓ薄膜付きＧａＡｓ基板１１２からＧａＡｓ基板を除去し、Ｓｉウェハ１１４上にＡｌＧａＡｓ薄膜の小片を残し、これらを発光ダイオード（Light Emitting Diode、以下、ＬＥＤと称する。）１１２ａとして用いる。最後に、図３０（Ｃ）に示すように、ＬＥＤ１１２ａとＳｉウェハ１１４の電極１１６とを金属配線１１８で接続し、ドライバＩＣを集積化したＬＥＤアレイプリンタヘッドを作製することができる。
T. Bakke, 2005 SUSS MicroTec Seminar in Japan, 6 Oct., 2005 荻原光彦、「エピフィルムオンディングによる異種材料融合デバイス」、ＯＫＩテクニカルレビュー、Vol.74, No.3, pp.98-103、２００７年１０月
しかしながら、ＬＳＩウェハ１０１の表面にＳＯＩウェハ１０５を直接接合するためには、ＬＳＩウェハ１０１の表面は極めて平滑かつ清浄でなくてはならないが、その実現は容易ではなく、歩留まりに限界がある。また、ＬＳＩウェハ１０１の上に形成するＭＥＭＳにＳｉＯ２が使われていると、Ｓｉデバイス層１０５ｃの下面にあるＳｉＯ２層又はスピンオングラス１０２をＨＦ（フッ化水素酸）によって犠牲層をエッチングし、ＭＥＭＳ構造を可動にする際、損傷する恐れがある。
従来の低温直接接合によってＳｉ以外の単結晶材料を用いたＭＥＭＳ、具体的にはＩＣが部分的に形成されているＳｉウェハ１１４にＬＥＤ１１２ａを集積化することができる。しかし、この方法では、ＬＳＩの直上にＬＥＤ１１２ａのようなＭＥＭＳを形成できない。また、単結晶材料、上記の例ではＡｌＧａＡｓ薄膜をＳｉウェハ１１４に直接接合するため、その下に犠牲層がなく、ＭＥＭＳをＬＳＩウェハから浮かして、可動構造等を形成できない。さらに、ＬＳＩウェハに接合する材料の熱膨張率がＳｉと大きく異なると、特に接合した材料の面積が大きい場合、少しの温度上昇で両者が剥離する恐れがある。
本発明は、上記課題に鑑み、最先端の微細加工寸法で製造される集積回路基板とこの集積回路基板に搭載されるマイクロマシンとからなる機能デバイスを提供することを第１の目的とし、その製造方法を提供することを第２の目的としている。
上記第１の目的を達成するため、本発明の機能デバイスは、多層配線層を表面に有し、かつ多層配線層の最上層に接続用電極を有する集積回路基板と、接続用電極を有するマイクロマシンと、集積回路基板上で隔離してマイクロマシンを支持する接続部と、を備えている。
上記構成において、好ましくは、接続部が柱状の金属でなり、接続部が集積回路基板の接続用電極とマイクロマシンの接続用電極とを電気的に接続している。
マイクロマシンの素材は、好ましくは、単結晶シリコン又は絶縁体からなる層を含む。マイクロマシンの素材は、好ましくは、単結晶シリコン、圧電材料、または圧電結晶、圧電材料薄膜、ダイヤモンド層及び絶縁膜層の何れかの組合せからなる。
マイクロマシンは、表面弾性波素子又はバルク弾性波素子であってよい。表面弾性波素子又はバルク弾性波素子の素材は、好ましくは、圧電結晶、圧電材料薄膜及びダイヤモンドとの何れかの組合せからなる。
上記第２の目的を達成するため、本発明の機能デバイスの製造方法は、多層配線層を表面に有しかつ多層配線層の最上層に接続用電極を有する集積回路基板と、接続用電極を有するマイクロマシンと、集積回路基板上で隔離してマイクロマシンを支持する接続部と、を備えた機能デバイスの製造方法であって、マイクロマシンが形成される基板又は膜の一方の表面と、集積回路基板の多層配線層の最上層と、を樹脂層で接合する第一のステップと、基板又は膜の他方の表面にマイクロマシンを形成する第二のステップと、樹脂層のうちマイクロマシンの接続用電極と集積回路基板の多層配線層の接続用電極との間に配設されている部位をエッチングする第三のステップと、マイクロマシンの接続用電極と集積回路基板の接続用電極とを接続する接続部を形成する第四のステップと、マイクロマシンと集積回路基板との間に配設されている樹脂層をエッチングし、マイクロマシンの接続部によって接続される接続用電極以外を集積回路基板から分離する第五のステップと、を含んでいることを特徴とする。
上記構成において、好ましくは、樹脂層は、パリレン、ポリイミド樹脂、ＢＣＢ、紫外線硬化樹脂及びレジストの何れかである。
上記第一のステップにおいて、マイクロマシンが形成される基板を、Ｓｉハンドル層と酸化膜とＳｉデバイス層とからなるＳＯＩ基板とし、ＳＯＩ基板のＳｉデバイス層及び集積回路基板の多層配線層の最上層の何れか一方の面又は両面に樹脂層を形成し、Ｓｉデバイス層と多層配線層の最上層とを樹脂層で接合し、ＳＯＩ基板のＳｉハンドル層と酸化膜とを除去し、第二のステップにおいて、マイクロマシンをＳｉデバイス層に形成するようにしてもよい。
上記第一のステップにおいて、マイクロマシンが形成される基板を圧電結晶基板とし、圧電結晶基板の一方の面と集積回路基板の多層配線層の最上層とを樹脂層で接合し、圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、第二のステップにおいて、マイクロマシンを圧電結晶基板に形成するようにしてもよい。
上記第一のステップにおいて、マイクロマシンが形成される基板を圧電結晶基板とし、圧電結晶基板の一方の面に絶縁層又はダイヤモンド層を形成し、絶縁層又はダイヤモンド層と集積回路基板の多層配線層の最上層とを樹脂層で接合し、圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、第二のステップにおいて、マイクロマシンを圧電結晶基板に形成するようにしてもよい。
上記第一のステップにおいて、マイクロマシンが形成される基板を圧電結晶基板とし、圧電結晶基板の一方の面にダイヤモンド層と絶縁層とを順に形成し、絶縁層と集積回路基板の多層配線層の最上層とを樹脂層で接合し、圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、第二のステップにおいて、圧電結晶基板にマイクロマシンを形成するようにしてもよい。
上記第一のステップにおいて、圧電材料薄膜用基板の一方の面に圧電材料薄膜とダイヤモンド層とを順に形成し、ダイヤモンド層と集積回路基板の多層配線層の最上層とを樹脂層で接合した後、圧電材料薄膜用基板を除去し、第二のステップにおいて、圧電材料薄膜に上記マイクロマシンを形成するようにしてもよい。
上記第一のステップにおいて、圧電材料薄膜用基板の一方の面にダイヤモンド層と圧電材料薄膜とを順に形成し、圧電材料薄膜上にテープを貼り付け、圧電材料薄膜用基板を除去して、ダイヤモンド層と圧電材料薄膜とをテープに転移し、ダイヤモンド層と集積回路基板の多層配線層の最上層とを樹脂層で接合した後、テープを除去し、第二のステップにおいて、圧電材料薄膜にマイクロマシンを形成するようにしてもよい。
上記第一のステップにおいて、圧電材料薄膜用基板の一方の面に圧電材料薄膜とダイヤモンド層と絶縁層とを順に形成し、絶縁層と集積回路基板の多層配線層の最上層とを樹脂層で接合した後、圧電材料薄膜用基板を除去し、第二のステップにおいて、圧電材料薄膜に上記マイクロマシンを形成するようにしてもよい。
或いは、上記第一のステップにおいて、圧電材料薄膜用基板の一方の面にダイヤモンド層と圧電材料薄膜とを順に形成し、圧電材料薄膜上にテープを貼り付け、圧電材料薄膜用基板を除去して、ダイヤモンド層と圧電材料薄膜とをテープに転移し、ダイヤモンド層に絶縁層を形成し、絶縁層と集積回路基板の多層配線層の最上層とを樹脂層で接合した後、テープを除去し、第二のステップにおいて、電材料薄膜にマイクロマシンを形成するようにしてもよい。
本発明の機能デバイスの製造方法の他の構成は、上記した第１ステップの前に、マイクロマシンが形成される基板又は膜にマイクロマシンの一部を形成するステップを備えていることを特徴とする、
上記の製造方法において、マイクロマシンが形成される基板は、Ｓｉハンドル層と酸化膜とＳｉデバイス層とからなるＳＯＩ基板であってもよい。
マイクロマシンが形成される基板は、基板の少なくとも一方の表面に絶縁体からなる層を備え、絶縁体からなる層の表面と、集積回路基板の多層配線層の最上層と、を樹脂層で接合する第一のステップの後で、マイクロマシンが形成される基板を除去し、第二のステップにおいて、絶縁体からなる層にマイクロマシンを形成してもよい。
上記構成によれば、この樹脂層を犠牲層として用いることでマイクロマシンを集積回路基板ウェハから浮かして、可動構造等を形成できる。さらに、接合する材料の種類が異なる場合、樹脂がある程度の熱膨張率差を吸収するので、温度変化による剥離を防止することができる。樹脂としては、その後の製造工程で損傷を受けないもの、例えば、パリレン、ポリイミド、ＢＣＢ（benzoycyclobutene）、紫外線硬化樹脂及びレジスト等などが利用できる。
本発明の機能デバイスによれば、マイクロマシンが集積回路の直上に間隔を開けて配置でき、最先端の微細加工による集積回路と単結晶シリコンや表面弾性波素子又はバルク弾性波素子からなるマイクロマシンとの一体化が実現される。
本発明の機能デバイスの製造方法によれば、最先端の微細加工による集積回路と単結晶シリコンや表面弾性波素子又はバルク弾性波素子からなるマイクロマシンとを犠牲層となる樹脂層で接合し、集積回路とマイクロマシンとの電極を接続電極で接続した後で、犠牲層をエッチングすることにより製造することができる。
本発明に従った機能デバイスの第１の実施形態の構成を示す概略平面図である。 図１のＡ−Ａ線に沿った模式的な断面図である。 本発明に従った機能デバイスの第２の実施形態の構成を示す概略平面図である。 図３のＢ−Ｂ線に沿った模式的な断面図である。 本発明に従った機能デバイスの第２の実施形態の変形例１の構成を示す概略断面図である。 本発明に従った機能デバイスの第２の実施形態の変形例２の構成を示す概略断面図である。 本発明に従った機能デバイスの第２の実施形態の変形例３の構成を示す概略断面図である。 本発明に従った機能デバイスの第２の実施形態の変形例４の構成を示す概略断面図である。 本発明に従った機能デバイスの第２の実施形態の変形例５の構成を示す概略断面図である。 （Ａ）〜（Ｊ）は図１に示した機能デバイスの製造方法を順次に示す概略断面図である。 （Ａ）〜（Ｈ）は図３に示した機能デバイスの製造方法を順次に示す概略断面図である。 （Ａ）〜（Ｃ）は図５に示した機能デバイスの製造方法に係る他の実施形態を示す断面図である。 （Ａ）〜（Ｃ）は図６に示した機能デバイスの製造方法の各工程を示す断面図である。 （Ａ）〜（Ｄ）は図７に示した機能デバイスの製造方法の各工程を示す断面図である。 （Ａ）〜（Ｄ）は図８に示した機能デバイスの製造方法の各工程を示す断面図である。 （Ａ）〜（Ｆ）は図８に示した機能デバイスの製造方法の各工程を示す断面図である。 （Ａ）〜（Ｅ）は図９に示した機能デバイスの製造方法の各工程を示す断面図である。 （Ａ）〜（Ｇ）は図９に示した機能デバイスの製造方法の各工程を示す断面図である。 本発明に従った機能デバイスの第３の実施形態の構成を示す概略断面図である。 （Ａ）〜（Ｅ）は図１９に示した機能デバイスの製造方法の各工程を示す断面図である。 （Ａ）〜（Ｊ）は図１９に示した機能デバイスの製造方法の各工程を示す断面図である。 製作した機能デバイスの走査型電子顕微鏡（ＳＥＭ）像を示す図である。 本発明による機能デバイスの第４の実施形態の構成を示し、（Ａ）は模式的な断面図、（Ｂ）及び（Ｃ）は斜視図である。 （Ａ）〜（Ｐ）は図２３に示した機能デバイスの製造方法の各工程を示す断面図である。 （Ａ）〜（Ｌ）は図２３に示した機能デバイスの製造方法の各工程を示す断面図である。 （Ａ）〜（Ｄ）は図２３に示した機能デバイスの製造方法の各工程を示す断面図である。 （Ａ）〜（Ｉ）は図２３に示した機能デバイスの別の製造方法の各工程を示す断面図である。 （Ａ）〜（Ｉ）は図２３に示した機能デバイスの別の製造方法の各工程を示す断面図である。 （Ａ）〜（Ｆ）は非特許文献１で報告されたＬＳＩウェハ上にＭＥＭＳを形成する従来方法を模式的に示す断面図である。 （Ａ）〜（Ｃ）は非特許文献２で報告されたエピフィルムボンディングの従来方法を模式的に示す断面図である。
以下、図面に示した幾つかの実施形態に基づいて本発明を詳細に説明する。
（第１の実施形態）
図１は、本発明による機能デバイス１の第１の実施形態の構成を示す概略平面図であり、図２は、図１のＡ−Ａ線に沿った模式的な断面図である。
図１及び図２に示すように、機能デバイス１は、多層配線層３を表面に有し、かつ多層配線層３の最上層１１ａに接続用電極４ａを有する集積回路基板５と、接続用電極７を有するマイクロマシン６と、集積回路基板５上で隔離してマイクロマシン６を支持する接続部８と、を備えている。以下、マイクロマシンをＭＥＭＳと略称する。接続部８は、例えば柱状の金属でなる接続電極部８から構成することができる。この接続電極部８が集積回路基板５の接続用電極４ａとＭＥＭＳの接続用電極７とを電気的に接続している。
なお、機能デバイス１の構成によっては、集積回路基板５の接続用電極４ａとＭＥＭＳの接続用電極７とは、それぞれが集積回路基板５やＭＥＭＳ６の電極を兼用しなくてもよい。
半導体基板２はＳｉや化合物半導体からなる基板であり、半導体基板２の表面側に多層配線層３を含む集積回路（図示せず）が形成されている。集積回路の多層配線層３は、集積回路を構成しているトランジスタ等の配線領域であり、その最上層には接続用電極４ａを含む電極４が形成されている。多層配線層３は、例えば開口部を有する絶縁膜１１と、開口部が埋め込みされ、かつ、絶縁膜１１上に被覆される金属膜が配設され、これらの層が交互に積層されて構成されている。多層配線層３の半導体基板２側から最上層１１ａの表側まで金属配線１２が形成されている。
ここで、層間絶縁層１１はＳｉＯ２や窒化シリコン等から成る。金属配線１２は、銅（Ｃｕ）やアルミニウム（Ａｌ）等から成る。金属配線１２は、一層以上の層間絶縁層１１を貫通するように配設されていてもよい。
ＭＥＭＳ６は、シリコン（Ｓｉ）基板等のＭＥＭＳ用基板１４を微細加工して構築され、センサ、スイッチ、可変容量等の各種の機能を有する。例えば、図１のＭＥＭＳ６は、静電駆動の片持ち梁部６ａ，６ｂを有している。図示のＭＥＭＳ６では、集積回路と接続するための接続用電極７がＭＥＭＳ用基板１４の開口部１４ａに形成され、接続用電極７が接続電極部８と接続されている。ＭＥＭＳ６の素材としては、単結晶シリコン以外には、多結晶Ｓｉを用いてもよい。
ＭＥＭＳ６が可変容量素子等である場合、層間絶縁層の最上層１１ａには、さらに、容量用電極４ｂや可変容量の駆動用電極４ｃ等からなる複数の電極４が形成されていてもよい。これらの電極４の内、所定の接続用電極４ａがＭＥＭＳ６と接続される。
（第２の実施形態）
図３は、本発明による機能デバイスの第２の実施形態の構成を示す概略平面図であり、図４は、図３のＢ−Ｂ線に沿った模式的な断面図である。
図３及び図４に示す機能デバイス２０が、図１に示した機能デバイス１と異なるのは、ＭＥＭＳ６を圧電材料で形成した点にある。他の構成は、図１の場合と同じであるので説明は省略する。
ＭＥＭＳ６は、例えば圧電材料を用いた表面弾性波素子等である。表面弾性波素子６は共振器やフィルタの機能を有しており、図示の表面弾性波素子６は、ＭＥＭＳ用基板１６となる圧電材料からなる結晶基板（以下、「圧電単結晶基板」と呼ぶ。）上に微細加工された櫛形電極からなる入出力電極と反射部１８が形成されており、表面弾性波素子６の接続用電極７，７が接続電極部８を介して集積回路の所定の接続用電極４ａと接続されている。圧電結晶基板１６として、水晶、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）等の結晶基板を用いることができる。
（第２の実施形態の変形例１）
表面弾性波素子６の構成は種々の構成とすることができる。
図５は、本発明による機能デバイスの第２の実施形態の変形例１の構成を示す概略断面図である。図５に示す機能デバイス２５は、ＭＥＭＳ６において圧電結晶基板１６の下部表面に絶縁層２７を形成した点で、図３に示す機能デバイス２０と異なる。絶縁層２７は、例えばＳｉＯ２層から成る。
機能デバイス２５では、ＳｉＯ２層２７は正の周波数温度依存性、すなわち温度変化によって振動周波数が上がる特性を有するので、負の周波数温度依存性を有する圧電結晶基板１６と組み合わせることで、表面弾性波素子６の振動周波数の温度特性を改善できる。
（第２の実施形態の変形例２）
図６は、本発明による機能デバイスの第２の実施形態の変形例２の構成を示す概略断面図である。図６に示す機能デバイス３０は、表面弾性波素子６において圧電結晶基板１６の下部表面にダイヤモンド層３２を形成している点で、図３に示す機能デバイス２０と異なる。
機能デバイス３０では、ダイヤモンド層３２をその表面に形成した表面弾性波素子６と集積回路基板５とを接合部８で接続している。ダイヤモンド層３２に用いるダイヤモンドは最も高い音速を有する材料であり、表面弾性波素子６の高周波化を図ることができる。
（第２の実施形態の変形例３）
図７は、本発明による機能デバイスの第２の実施形態の変形例３の構成を示す概略断面図である。
図７に示す機能デバイス３５は、ＭＥＭＳ６の圧電結晶基板１６の下部表面にダイヤモンド層３２とＳｉＯ２層２７とを順に積層している点で、図３に示す機能デバイス２０と異なる。機能デバイス３５では、ダイヤモンド層３２を配設しているので表面弾性波素子６の高周波化することができると共に、ＳｉＯ２層２７によって表面弾性波素子６の温度特性を改善することができる。
（第２の実施形態の変形例４）
図８は、本発明による機能デバイスの第２の実施形態の変形例４の構成を示す概略断面図である。
図８に示す機能デバイス４０は、表面弾性波素子６において、圧電結晶基板１６の代わりに圧電材料からなる薄膜（以下、「圧電材料薄膜」と呼ぶ。）４２を用い、圧電材料薄膜４２の下部表面にダイヤモンド層３２を積層している点で、図３に示す機能デバイス２０と異なる。機能デバイス４０では、圧電材料薄膜４２を用いているので製造が容易となり、ダイヤモンド層３２を配設しているので表面弾性波素子６の高周波化を図ることができる。
（第２の実施形態の変形例５）
図９は、本発明による機能デバイス４５の第２の実施形態の変形例５の構成を示す概略断面図である。
図９に示す機能デバイス４５は、表面弾性波素子６において、圧電結晶基板１６の代わりに圧電材料薄膜４２を用い、圧電材料薄膜４２の下部表面にさらにダイヤモンド層３２とＳｉＯ２層２７とを順に積層した点で、図３に示す機能デバイス２０と異なる。
機能デバイス４５では、各層が何れも薄膜から構成されているので製造が容易となり、ダイヤモンド層３２を配設しているので表面弾性波素子６の高周波化が図れると共に、ＳｉＯ２層２７によって表面弾性波素子６の温度特性を改善することができる。
本発明の機能デバイス１，２０，３０，３５，４０，４５は、最先端の微細加工による集積回路と単結晶シリコンや表面弾性波素子又はバルク弾性波素子からなるマイクロマシンとを一体化することができる。
次に、第１及び第２の実施形態に係る機能デバイスの製造方法について説明する。
（機能デバイスの第１の製造方法）
図１０は、図１に示した機能デバイス１の製造方法における各工程を示す概略断面図である。
図１０（Ａ）において、ＳＯＩ基板５２を用意する。このＳＯＩ基板５２は、上側から順に、Ｓｉデバイス層５２ａ，ＳｉＯ２層５２ｂ，Ｓｉハンドル層５２ｃから構成されている。このＳＯＩ基板５２の表面に、パリレン等からなる樹脂層５４を、スパッタ法、蒸着法、化学的気相堆積法等により成膜する。樹脂層５４の材料としては、パリレン以外には、ポリイミド樹脂、ＢＣＢ、紫外線硬化樹脂及びフォトレジストやインプリントレジスト等のレジストを用いることができる。パリレンからなる樹脂層５４の場合には、蒸着重合法によって形成することができる。パリレン以外の樹脂層５４の場合には、スピンコーティング法等で形成してもよい。
図１０（Ｂ）に示すように、集積回路基板５を別に用意して、集積回路基板５の多層配線層３の表面にパリレン等からなる樹脂層５６を、蒸着重合法などにより成膜する。樹脂層５６の材料としては、パリレン以外には、ポリイミド樹脂、ＢＣＢ、紫外線硬化樹脂及びレジスト等を用いることができる。
次に、図１０（Ｃ）に示すように、ＳＯＩ基板５２を上下反転させて集積回路基板５の上に載置し、ＳＯＩ基板５２の樹脂層５４と集積回路基板５の樹脂層５６とを熱圧着等の方法で接合する。ＳＯＩ基板５２の樹脂層５４と集積回路基板５は、樹脂層５４，５６同士の変形によって接合が容易になるので、歩留まりが向上する。
続いて、図１０（Ｄ）に示すように、ＳＯＩ基板５２のＳｉハンドル層５２ｃを研削及びドライエッチングによって除去する。
Ｓｉハンドル層５２ｃを除去した後、図１０（Ｅ）に示すように、上面に露出しているＳｉＯ２層５２ｂをエッチングによって除去し、Ｓｉデバイス層５２ａを露出させる。このエッチングは、ウェットエッチングで行うことができる。
図１０（Ｆ）に示すように、露出したＳｉデバイス層５２ａを、フォトリソグラフィ法で加工し、図示しない電極等を有する目的のＭＥＭＳ６の構造を形成する。この場合、Ｓｉデバイス層５２ａのエッチングには、ハロゲンを含むガスのプラズマによってエッチングしてもよい。場合によっては、図８（Ｅ）で除去したＳｉＯ２層５２ｂを、図８（Ｆ）の工程におけるマスクとして使用してもよい。
図１０（Ｇ）に示すように、露出した樹脂層５４をエッチングによって除去する。樹脂層５４のエッチングは、酸素ガスを用いたＲＩＥやプラズマエッチングで行うことができる。
次に、図１０（Ｈ）に示すように、ＭＥＭＳ６の構造が形成されたＳｉデバイス層５２ａ上の全面に後述するめっき工程の下地層となるＣｕ、Ａｕ等からなるシード層５８を形成し、シード層５８上全面にフォトレジスト層６０を形成する。このフォトレジスト層６０の内、ＭＥＭＳ６の貫通口が形成される箇所を露光や現像を行うことによって開口する。このＭＥＭＳの開口部１４ａを、フォトレジスト層６０をマスクとして、接続電極部８となるめっき層を形成する。接続電極部８によって、集積回路基板５の接続用電極４ａとＭＥＭＳ６の接続用電極７とが接続される。
次に、図１０（Ｉ）に示すように、フォトレジスト層６０とシード層５８とをエッチングによって除去する。
最後に、図１０（Ｊ）に示すように、集積回路基板５の多層配線層３とＭＥＭＳ６との間に残留している犠牲層である樹脂層５４，５６を、酸素プラズマやオゾン処理等によって除去する。
これにより、集積回路基板５とＭＥＭＳ６とは、それらの接続箇所である接続用電極４ａ，接続用電極７と接続電極部８以外の箇所は完全に分離されるので、ＭＥＭＳ６を可動できる状態にできる。
上記製造方法によれば、集積回路基板５と最初に用いたＳＯＩ基板５２との接続に樹脂層５４，５６を用いることによって、集積回路基板５の多層配線層３の損傷を無くすことができる。よって、スイッチ、可変容量、センサなどに利用できる静電駆動の片持ち梁を有するＭＥＭＳ６等を集積回路基板５の直上に形成することができる。こうして、最先端の加工寸法からなる集積回路基板５の直上にＭＥＭＳ材料として最適な単結晶Ｓｉから成るＭＥＭＳ６を、高い歩留まりで形成できる。
以下、ＭＥＭＳ６が表面弾性波素子からなる機能デバイス２０，２５，３０，３５，４０，４５の製造方法について説明する。
（機能デバイスの第２の製造方法）
図１１は、図３に示した機能デバイス２０の製造方法を順次に示す概略断面図である。
図１１（Ａ）において、圧電材料からなる単結晶基板１６を用意する。以下、圧電材料からなる単結晶基板１６をＬｉＴａＯ３基板として説明する。
図１１（Ｂ）に示すように、集積回路基板５とＬｉＴａＯ３基板１６とを、厚膜レジスト等からなる樹脂層５４を介して接着する。この接着には、熱圧着等を使用することができる。できるだけ低温で接着することが望ましい。この接着の低温化のためには、室温で紫外線の照射によって硬化する紫外線硬化樹脂を用いてもよい。この熱圧着等の工程において、集積回路基板５とＬｉＴａＯ３基板１６との熱膨張率の違いによる不整合を緩和するために樹脂層５４の厚さは適度に厚くしておくことが望ましい。しかしながら、樹脂層５４の厚さが厚すぎると、後述する最終工程における樹脂層５４の除去に時間が掛かることを考慮して、適当な厚さとすることが好ましい。
次に、図１１（Ｃ）に示すように、荒削り工程や研磨工程によってＬｉＴａＯ３基板１６を薄くする。表面弾性波素子６では、表面弾性波のエネルギーはＬｉＴａＯ３基板１６の最表面に集中しているので、ＬｉＴａＯ３基板１６の厚さは性能にあまり関係しない。しかしながら、後述するＬｉＴａＯ３基板１６の分離エッチングを容易に行うために最小限の厚さとすることが望ましい。
図１１（Ｄ）に示すように、薄くしたＬｉＴａＯ３基板１６の最表面へ所望の表面弾性波素子６となるように、入出力側の櫛形電極や必要に応じて反射部１８等の微細電極パターンを形成する。
次に、図１１（Ｅ）に示すように、ＬｉＴａＯ３基板１６の表面において表面弾性波素子６と開口部１４ａとなる領域以外のＬｉＴａＯ３基板１６をエッチングするためのマスク６２で被覆する。マスク６２としては、フォトレジスト等からなるレジストパターンを用いることができる。例えば、図示の場合、ＬｉＴａＯ３基板１６から上方へ樹脂層６２ａ及びＮｉ等の金属層６２ｂとからなる２層マスクを使用している。このマスク６２を用いて、余分なＬｉＴａＯ３基板１６と開口部１４ａとなる領域をエッチングによって除去する。
図１１（Ｆ）に示すように、上記マスク６２のＮｉ層６２ｂをウェットエッチング等で、樹脂層６２ａを酸素プラズマ等によって除去する。
次に、図１１（Ｇ）に示すように、集積回路基板５の接続用電極４ａと表面弾性波素子６の開口部１４ａをめっき法等によって埋め込み、銅（Ｃｕ）等からなる接続電極部８を形成する。この工程は、図１０（Ｈ）で説明したように、めっき工程の下地層となるＣｕ、Ａｕ等からなるシード層５８とシード層５８上に形成したフォトレジスト層６０をマスクとした選択めっき工程によって行うことができる。
最後に、図１１（Ｈ）に示すように、表面弾性波素子６と集積回路基板５の多層配線層３との間に残留している樹脂層５４を、酸素プラズマやオゾン処理等によって除去する。これにより、表面弾性波素子６と集積回路基板５とは、それらの接続箇所である接続用電極７，４ａと接続電極部８で繋がっている箇所以外の箇所は完全に分離され、表面弾性波素子６を集積回路基板５から浮かすことができる。集積回路基板５のＳｉ基板と表面弾性波素子６の圧電単結晶とは異なる熱膨張率を有しているので、表面弾性波素子６を集積回路基板５から浮かすことで、熱膨張率差による破壊や表面弾性波素子６の特性変動を抑えることができる。
上記製造方法によれば、集積回路基板５と最初に用いた表面弾性波素子６となるＬｉＴａＯ３基板１６との接続に樹脂層５４を用いることによって、集積回路基板５の多層配線層３の損傷を無くすことができる。
（機能デバイスの第２の製造方法の変形例１）
図１２は、図５に示した機能デバイス２５の製造方法の各工程を示す断面図である。
図１２（Ａ）に示すように、圧電結晶基板１６の下面側にＳｉＯ２層２７を成膜する。以下、圧電結晶基板１６をＬｉＴａＯ３基板として説明する。
次に、図１２（Ｂ）に示すように、集積回路基板５とＬｉＴａＯ３基板１６の下面に形成されたＳｉＯ２層２７とを、厚膜レジスト等からなる樹脂層５４を介して接着する。この接着には、熱圧着等を使用することができる。できるだけ低温で接着することが望ましい。
次に、図１２（Ｃ）に示すように、荒削り工程や研磨工程によってＬｉＴａＯ３基板１６を薄くする。
図１２（Ｃ）以降の工程は、図１１の（Ｄ）〜（Ｈ）の工程と共通のため、説明は省略する。以上の工程を経ることによって、機能デバイス２５を製造することができる。
上記製造方法によれば、犠牲層となる樹脂層５４をエッチングする際に、ＳｉＯ２層２７がエッチングされない。したがって、図２９に示した公知技術のように、ＳｉＯ２又はスピンオングラスで平坦化したＬＳＩウェハへの低温直接接合を利用すると、最後にＳｉＯ２又はスピンオングラスの犠牲層をエッチングする際、圧電結晶基板１６に堆積したＳｉＯ２層もエッチングされてしまうことがなくなる。
（機能デバイスの第２の製造方法の変形例２）
図１３は、図６に示した機能デバイス３０の製造方法の各工程を示す断面図である。
先ず、図１３（Ａ）に示すように、ＬｉＴａＯ３基板１６の下面側にプラズマＣＶＤ法等を用いてダイヤモンド層３２を成膜する。
図１３（Ｂ）に示すように、ＬｉＴａＯ３基板１６の下面に形成したダイヤモンド層３２と集積回路基板５とを、厚膜レジスト等からなる樹脂層５４を介して接着する。この接着には、熱圧着等を使用することができる。できるだけ低温で接着することが望ましい。
次に、図１３（Ｃ）に示すように、荒削り工程や研磨工程によってＬｉＴａＯ３基板１６を薄くする。
図１３（Ｃ）以降の工程は、図１１の（Ｄ）〜（Ｈ）の工程と共通のため、説明は省略する。以上の工程を経ることによって、機能デバイス３０を製造することができる。
（機能デバイスの第２の製造方法の変形例３）
図１４は、図７に示した集積回路とＭＥＭＳとが一体化された機能デバイス３５の製造方法の各工程を示す断面図である。
先ず、図１４（Ａ）に示すようにＬｉＴａＯ３基板１６の下面側にプラズマＣＶＤ法等を用いてダイヤモンド層３２を成膜し、その後、図１４（Ｂ）に示すようにダイヤモンド層３２の下側にＳｉＯ２層２７を成膜する。
次に、図１４（Ｃ）に示すように、ＬｉＴａＯ３基板１６の下面に形成されたダイヤモンド層３２と集積回路基板５とを、厚膜レジスト等からなる樹脂層５４を介して接着する。この熱圧着等の工程において、集積回路基板５とダイヤモンド層３２が配設されたＬｉＴａＯ３基板１６との熱膨張率の違いによる不整合を緩和するために樹脂層５４の厚さは適度に厚くしておくことが望ましい。
そして、図１４（Ｄ）に示すように、荒削り工程や研磨工程によってＬｉＴａＯ３基板１６を薄くする。
図１４（Ｄ）以降の工程は、図１１の（Ｄ）〜（Ｈ）の工程と共通のため、説明は省略する。以上の工程を経ることによって、機能デバイス３５を製造することができる。
（機能デバイスの第２の製造方法の変形例４）
図１５は、図８に示した機能デバイス４０の製造方法の各工程を示す断面図である。
先ず、圧電材料薄膜用基板６４の表面にＣＶＤ法等を用いて、ＡｌＮ等からなる圧電材料薄膜４２（図１５（Ａ）参照）とダイヤモンド層３２（図１５（Ｂ）参照）と、を順次成膜する。圧電材料薄膜用基板６４としては、Ｓｉ基板等を用いることができる。
図１５（Ａ）及び（Ｂ）を経て製作した、圧電材料薄膜４２とダイヤモンド層３２とを形成したＳｉ基板６４を、図１５（Ｃ）に示すように、集積回路基板５の上に上下反転させて載置し、集積回路基板５の樹脂層５６とＳｉ基板６４の表面に配設されたダイヤモンド層３２とを、厚膜レジスト等からなる樹脂層５４を介して接着する。この接着には、熱圧着等を使用することができるが、できるだけ低温で接着することが望ましい。
次に、図１５（Ｄ）に示すように、荒削り工程やエッチング法によってＳｉ基板６４を除去する。
図１５（Ｄ）以降の工程は、図１１の（Ｄ）〜（Ｈ）の工程と共通のため、説明は省略する。以上の工程を経ることによって、機能デバイス４０を製造することができる。
上記製造方法によれば、通常ダイヤモンド層上に配向したＡｌＮ層を形成するのが困難であるのに対して、（１１１）面Ｓｉ基板６４上に、又は表面に金属層が形成されたＳｉ基板６４上に容易に配向したＡｌＮ層４２を形成できるという利点がある。
（機能デバイスの第２の製造方法の変形例５）
図１６は、図８に示した機能デバイス４０の製造方法の各工程を示す断面図である。
先ず、図１６（Ａ）に示すように、Ｓｉ基板６４の表面にＣＶＤ法等を用いてダイヤモンド層３２を成膜し、ダイヤモンド層３２を研磨して厚さを１０〜３０μｍにする。
図１６（Ｂ）に示すように、ダイヤモンド層３２上にＣＶＤ法等を用いてＺｎＯ層等の圧電材料薄膜４２を成膜する。
図１６（Ｃ）に示すように、ＺｎＯ層４２上にテープ６６を接着する。テープ６６の代わりにガラス支持基板のような薄い基板を用いてもよい。
そして、図１６（Ｄ）に示すように、荒削り工程やエッチング法によってＳｉ基板６４を除去する。
次に、図１６（Ｅ）に示すように、テープ６６に貼り付けられたダイヤモンド層３２を、厚膜レジスト等からなる樹脂層５４を介して集積回路基板５に接着する。この接着には、熱圧着等を使用することができるが、できるだけ低温で接着することが望ましい。
次に、図１６（Ｆ）に示すように、ＺｎＯ層４２上のテープ６６を剥離する。テープ６６として、紫外線剥離型のテープ（紫外線剥離型支持テープとも呼ぶ）を用いた場合には、テープ６６の剥離は、紫外線照射で行うことができる。
図１６（Ｆ）以降の工程は、図１１の（Ｄ）〜（Ｈ）の工程と共通のため、説明は省略する。
以上の工程を経ることによって、ダイヤモンド層３２とＺｎＯ層４２を成膜し、ＺｎＯ層４２上に形成した表面弾性波素子６を集積回路基板５に接合し、機能デバイス４０を製造することができる。
（機能デバイスの第２の製造方法の変形例６）
図１７は、図９に示した機能デバイス４５の製造方法の各工程を示す断面図である。
先ず、Ｓｉ基板６４の表面にＣＶＤ法等を用いて、ＡｌＮ等からなる圧電材料薄膜４２とダイヤモンド層３２と、を順次成膜する（図１７（Ａ）及び（Ｂ））。
図１７（Ｃ）に示すように、ダイヤモンド層３２上にＳｉＯ２層２７を成膜する。
次に、図１７（Ｄ）に示すように、図１７（Ａ）〜（Ｃ）で製作した、圧電材料薄膜４２とダイヤモンド層３２とＳｉＯ２層２７とを形成したＳｉ基板６４を、集積回路基板５の上に上下反転させ、Ｓｉ基板６４の表面に配設されたＳｉＯ２層２７と集積回路基板５とを、レジスト等からなる樹脂層５４を介して接着する。この接着には、熱圧着等を使用することができるが、できるだけ低温で接着することが望ましい。
次に、図１７（Ｅ）に示すように、荒削り工程やエッチング法によってＳｉ基板６４を除去する。
図１７（Ｅ）以降の工程は、図１１の（Ｄ）〜（Ｈ）の工程と共通のため、説明は省略する。
以上の工程を経ることによって、Ｓｉ基板６４に成膜した圧電材料薄膜４２とダイヤモンド層３２とＳｉＯ２層２７とからなる表面弾性波素子６を集積回路基板５に接合し、機能デバイス４５を製造することができる。
（機能デバイスの第２の製造方法の変形例７）
図１８は、図９に示した集積回路とＭＥＭＳとが一体化された機能デバイス４５の製造方法の各工程を示す断面図である。
先ず、図１８（Ａ）に示すように、Ｓｉ基板６４の表面にＣＶＤ法等を用いてダイヤモンド層３２を成膜し、ダイヤモンド層３２を研磨して厚さを１０〜３０μｍにする。
図１８（Ｂ）に示すように、ダイヤモンド層３２上にＣＶＤ法等を用いてＺｎＯ層等の圧電材料薄膜４２を成膜する。
成膜したＺｎＯ層４２上に、図１８（Ｃ）に示すように紫外線剥離型支持テープ６６を接着する。
そして、図１８（Ｄ）に示すように、荒削り工程やエッチング法によってＳｉ基板６４を除去する。
次に、図１８（Ｅ）に示すように、ダイヤモンド層３２上にＣＶＤ法等を用いて温度補償用のＳｉＯ２層２７を形成する。
次に、図１８（Ｆ）に示すように、紫外線剥離型支持テープ６６に貼り付けられたＺｎＯ層４２とダイヤモンド層３２とＳｉＯ２層２７とからなる層を、厚膜レジスト等からなる樹脂層５４を介して集積回路基板５に接着する。この接着には、熱圧着等を使用するこができるが、できるだけ低温で接着することが望ましい。
そして、図１８（Ｇ）に示すように、ＺｎＯ層４２上の紫外線剥離型支持テープ６６を剥離する。
図１８（Ｇ）以降の工程は、図１１の（Ｄ）〜（Ｈ）の工程と共通のため、説明は省略する。
以上の工程を経ることによって、Ｓｉ基板６４に成膜した圧電材料薄膜４２とダイヤモンド層３２とＳｉＯ２層２７とからなる表面弾性波素子６を集積回路基板５に接合し、機能デバイス４５を製造することができる。
上記製造方法によれば、犠牲層５４となる樹脂層をエッチングする際に、集積回路基板５に配設されたＳｉＯ２層がエッチングされない。したがって、図２９に示した公知技術のように、ＳｉＯ２又はスピンオングラスで平坦化したＬＳＩウェハへの低温直接接合を利用すると、最後にＳｉＯ２又はスピンオングラスの犠牲層５４をエッチングする際、圧電結晶基板１６に堆積したＳｉＯ２層もエッチングされてしまうということが無くなる。
（第３の実施形態）
機能デバイス１のＭＥＭＳ６の接続電極部８は、ＭＥＭＳ６の表面に設けられた接続用電極７と、集積回路基板５の接続用電極４ａと、を接続している。ＭＥＭＳ６に設ける電極は、表面側に設けられる接続用電極７以外に、ＭＥＭＳ６を形成する基板の裏面側に形成される電極や、接続用電極７に接続して基板裏面に接続される電極等の種々の電極として形成することができる。
図１９は、本発明に従った機能デバイスの第３の実施形態の構成を示す概略断面図である。
図１９に示す機能デバイス５０が、図１に示した機能デバイス１と異なるのは、ＭＥＭＳ６側に接続電極部８以外にさらに、ＭＥＭＳ用電極９を備えて構成されている点にある。ＭＥＭＳ用電極９は、ＭＥＭＳ６側の表面から裏面へ貫通する開口部に形成される電極部９ａとこの開口部を埋める埋め込み電極部９ｂとから構成されている。このようなＭＥＭＳ６の一例としては、ＭＥＭＳ用電極９を例えばスイッチの一方の接点として使用する方法が挙げられる。ＭＥＭＳ６を、機能デバイス５０の集積回路基板５の所定の配線を断続するスイッチとして機能させる場合には、ＭＥＭＳ６を静電駆動型として、ＭＥＭＳ用電極９を、集積回路基板５の所定配線との間のスイッチ用電極とすることができる。
次に、第３の実施形態に係る機能デバイス５０の製造方法について説明する。
（機能デバイスの第３の製造方法）
図２０及び図２１は、図１９に示した機能デバイス５０の製造方法の各工程を示す断面図である。
先ず、図２０（Ａ）に示すように、集積回路基板５の最上層１１ａとなるＳｉＯ２等からなる絶縁層をＰ−ＴＥＯＳ（プラズマ−Tetraethyl orthsilicate）等を用いたＣＶＤ法で堆積する。ＳｉＯ２層１１ａの厚さは例えば２５０ｎｍである。
図２０（Ｂ）に示すように、ＳｉＯ２層１１ａ上にＴｉとＰｔとＡｕの順に積層された接続用電極となる電極パターン（以下、Ａｕ／Ｐｔ／Ｔｉと表記する。）４ａを形成する。Ａｕ／Ｐｔ／Ｔｉ層の厚さは、例えば、Ａｕが１５０ｎｍ、Ｐｔが４０ｎｍ、Ｔｉが１０ｎｍである。
次に、図２０（Ｃ）に示すように、ＳＯＩ基板５２を上下反転させて集積回路基板５の上に載置し、図２０（Ｄ）に示すように、ＳＯＩ基板５２のＳｉデバイス層５２ａ上に被覆した樹脂層５４と集積回路基板５の表面に被覆した樹脂層５６とを熱圧着等の方法で接合する。樹脂層５４，５６の材料としては、パリレン、ポリイミド樹脂、ＢＣＢ、レジスト等を用いることができる。ここで、ＳＯＩ基板５２の各層の厚さとして、Ｓｉデバイス層５２ａを２μｍ、ＳｉＯ２層５２ｂを１μｍ、Ｓｉハンドル層５２ｃを４５０μｍとすることができる。
次に、図２０（Ｅ）に示すように、ＳＯＩ基板５２のＳｉハンドル層５２ｃを研削やＳＦ６ガスを用いたドライエッチングによって除去する。
図２０（Ｆ）に示すように、上面に露出したＳｉＯ２層５２ｂを緩衝弗酸（ＢＨＦ）等のエッチング液によって除去し、Ｓｉデバイス層５２ａを露出させる。
露出させたＳｉデバイス層５２ａに、図２０（Ｇ）に示すように、接続電極部８を形成するためのレジストパターン６２を形成する。このレジストには、東京応化工業株式会社製のＯＦＰＲ−８００を用いることができる。
次いで、図２０（Ｈ）に示すように、Ｓｉデバイス層５２ａの接続電極部８を形成するために、Ｓｉデバイス層５２ａの第１の貫通孔となる領域のＳｉをＳＦ６ガスを用いたドライエッチング等によって選択エッチングを行う。この場合、図に点線で示すように、後述する樹脂層５４のエッチングのためにＳｉデバイス層５２ａに複数の貫通孔を設けてもよい。
図２０（Ｉ）に示すように、不要となったレジストパターン６２と露出している樹脂層５４，５６とを酸素ガスを用いたドライエッチング等によってエッチングする。
そして、図２０（Ｊ）に示すように、Ｓｉデバイス層５２ａにＭＥＭＳ用電極９を形成するために第２の貫通孔を形成するレジストパターン６２を形成する。このレジストには、東京応化工業株式会社製のＯＦＰＲ−８００を用いることができる。
次に、図２０（Ｋ）に示すように、上記Ｓｉデバイス層５２ａの第２の貫通孔となる領域のＳｉをＳＦ６ガスを用いたドライエッチング等によって選択エッチングを行う。
図２１（Ａ）に示すように、不要となったレジストパターン６２と、Ｓｉデバイス層５２ａの第２の貫通孔の下部に露出している樹脂層５４，５６と、を酸素ガスを用いたドライエッチング等によってエッチングする。
そして、図２１（Ｂ）に示すように、Ｓｉデバイス層５２ａに樹脂層５４を、例えば１μｍの厚さで被覆する。
図２１（Ｃ）に示すように、Ｓｉデバイス層５２ａの第２の貫通孔となる領域とＳｉデバイス層５２ａ表面の貫通孔の周囲とを被覆するレジストパターン６２を形成する。
そして、図２１（Ｄ）に示すように、樹脂層５４，５６を酸素ガスを用いたドライエッチング等によってエッチングする。この樹脂層５４，５６のエッチングによって、Ｓｉデバイス層５２ａの表面では、レジストパターン６２で被覆された領域以外の樹脂層５４，５６はエッチングされる。
エッチング後、図２１（Ｅ）に示すように、レジストパターン６２をアセトン等の有機溶媒によって除去する。ここまでの工程で、Ｓｉデバイス層５２ａにおいて、第１の貫通部と第２の貫通部が形成される。Ｓｉデバイス層５２ａの第１の貫通部以外は、その裏面と集積回路基板５との間には、樹脂層５４，５６が挿入されている。
次に、図２１（Ｆ）に示すように、ＭＥＭＳ６の構造が形成されたＳｉデバイス層５２ａ上の全面に、後述するめっき工程の下地層となるＣｕ等からなるシード層５８を形成する。Ｃｕシード層５８の厚さは、例えば２５０ｎｍである。
次に、図２１（Ｇ）に示すように、ＭＥＭＳ６の貫通口が形成される箇所だけを開口するレジストパターン６２を形成する。この開口部へレジストパターン６２をマスクとして、接続電極部８及びＭＥＭＳ用電極９となるめっき層を形成する（図２１（Ｈ）参照）。接続電極部８によって、集積回路基板５の接続用電極４ａとＭＥＭＳ６の接続用電極７とが接続される。
その後、図２１（Ｉ）に示すように、レジストパターン６２とシード層５８とをエッチングによって除去する。
最後に、図２１（Ｊ）に示すように、集積回路基板５の最上層とＭＥＭＳ６との間に残留している犠牲層である樹脂層５４，５６を、酸素プラズマ等によって除去する。これにより、集積回路基板５とＭＥＭＳ６とは、それらの接続箇所である図示しない接続用電極（図２の４ａ参照）と接続電極部８以外の箇所は完全に分離されるので、ＭＥＭＳ６を可動にすることができる。
上記製造方法によれば、集積回路基板５と最初に用いたＳＯＩ基板５２との接続に樹脂層５４，５６を用いることによって、集積回路基板５の多層配線層３の損傷を無くすことができる。よって、スイッチ、可変容量、センサなどに利用できる静電駆動の片持ち梁を有するＭＥＭＳ６等を集積回路基板５の直上に形成することができる。こうして、最先端の加工寸法からなる集積回路基板５の直上にＭＥＭＳ材料として最適な単結晶Ｓｉから成るＭＥＭＳ６を、高い歩留まりで形成できる。
図２２は、製作した機能デバイス５０の走査型電子顕微鏡（ＳＥＭ）像を示す図である。高周波用リレーとなる機能デバイス５０がＭＥＭＳ６を用いることで精度よく製造できることが分かった。
（第４の実施形態）
本発明による機能デバイス１のＭＥＭＳ６において、電極はＭＥＭＳ６を構成する層の表面上に形成されているが、作製するＭＥＭＳ６の構造に応じて、電極はＭＥＭＳ６の表面に限らず裏面側に設けてもよい。ここで、電極は、配線パターンも含み、電極が複数配設されてもよい。
図２３は、本発明による機能デバイスの第４の実施形態の構成を示し、（Ａ）は模式的な断面図、（Ｂ）及び（Ｃ）は斜視図である。
図２３（Ａ）に示すように、第４の実施形態に係る機能デバイス５５は、高周波スイッチの一例を示している。図２３（Ｂ）はＭＥＭＳ６の表面側と、集積回路基板５の斜視図である。ＭＥＭＳ６は、３本の片持ち梁部６ａ，６ｂ，６ｃと、この３本の片持ち梁部６ａ，６ｂ，６ｃに接続されるる静電駆動部６ｄとが、ＳｉＯ２等の絶縁体からなる層で構成されると共に、接続電極８部（８ａ、８ｂ、８ｃ）と、スイッチ用電極９等から構成されている。
図２３（Ｃ）は、集積回路基板５とＭＥＭＳ６の裏面側との斜視図である。ＭＥＭＳ６の３本の片持ち梁部６ａ，６ｂ，６ｃの内、中央の片持ち梁部６ｂとこの片持ち梁部６ｂに接続される静電駆動部６ｄには、スイッチ用電極９とこのスイッチ用電極９と接続電極部８ｂとを接続する信号線となるスイッチ用電極９ｃとが形成されている。
ＭＥＭＳ６の中央の片持ち梁部６ｂの上下側に離れて配置されている片持ち梁部６ａ，６ｃと、この上下側の片持ち梁部６ａ，６ｃに接続される静電駆動部６ｄと、には、静電駆動用電極パターン９ｄが形成されている。この静電駆動用電極パターン９ｄの右端が接続電極部８ａ，８ｃに接続され、これらの接続電極部８ａ，８ｃが集積回路基板５に接続され、静電駆動用電圧が印加される。
機能デバイス５５の集積回路基板５において、ＭＥＭＳ６のスイッチ用電極９の下部には、高周波信号が入力される信号用電極１０が形成されている。図示の場合、高周波信号が入力される信号用電極１０の左側が高周波信号が入力される第１の信号線路１０ａである。この第１の信号線路１０ａの上部及び下部側には、離隔して接地線（グランド）７０パターンが形成されている。第１の信号線路１０ａの延長線上でかつ、中央の片持ち梁部６ｂに接続される接続電極部８ｂには、第２の信号線路１０ｂが形成されている。
これにより、ＭＥＭＳ６の静電駆動部６ｄが、集積回路基板５から供給される駆動信号で駆動されると、ＭＥＭＳ６のスイッチ用電極９と第１の信号線路１０ａとが導通し、第１の信号線路１０ａと第２の信号線路１０ｂとを導通させる。機能デバイス５５によれば、従来のリレーと比較すると、例えば、ＭＥＭＳ６として機械特性に優れた高温堆積ＳｉＯ２を用いてスイッチ構造体を作れるので、スイッチング動作の信頼性を向上し得ると共に、寄生容量や誘電損失による信号の損失を抑えることができる。
ＭＥＭＳ６を構成する素材としては、半導体の単結晶や多結晶、絶縁体からなる層を使用することができる。これらの素材としては、Ｓｉ単結晶、Ｓｉ多結晶、ＳiＯ２層等を用いることができる。
次に、第４の実施形態に係る機能デバイス５５の製造方法について説明する。
（機能デバイスの第４の製造方法）
図２４及び図２５は、図２３に示した機能デバイス５５の製造方法の各工程を示す断面図である。
先ず、図２４（Ａ）〜（L）は、集積回路基板５の製造工程を示している。図２４（Ａ）に示すように、集積回路基板５の最上層１１ａとなるＳｉＯ２等の絶縁膜と、裏面に絶縁層１３とを堆積する。
図２４（Ｂ）に示すように、集積回路基板５の表面側のＳｉＯ２層１１ａ上にレジストパターン６２を形成し、次にＳｉＯ２層１１ａの選択エッチングを行う（図２４（Ｃ）参照）。
図２４（Ｄ）に示すように、ＳｉＯ２層１１ａ上にレジストパターン６２を形成し、開口部にＡｕ／Ｐｔ／Ｔｉ層１２をリフトオフ工程によって形成する（図２４（Ｅ）参照）。
次に、図２４（Ｆ）に示すように、Ｓｉ基板２の裏面側にレジストパターン６２を形成し、開口部にＡｕ／Ｃｒ層をリフトオフ工程によって形成し、このパターンニングしたＡｕ／Ｃｒ層をアライメントマーク７５とする（図２３（Ｇ）参照）。
次に、図２４（Ｈ）に示すように、ＳｉＯ２層１１ａ表面にＣｕ層５８をスパッタリング法等によって堆積する。
図２４（Ｉ）に示すように、レジストパターン６２を形成し、レジストパターン６２の開口部に金めっきを施し信号用電極１０のパッド部等を形成し（図２４（Ｊ）参照）、次に、図２４（Ｋ）に示すように、不要なＣｕ層５８を除去する。次に、図２４（Ｌ）に示すように、集積回路基板５の上に樹脂層５６を堆積する。
以上の工程によって、ＳｉＯ２層１１ａ上に金属配線１２となる電極パターンが形成される。電極パターン１２は、ＳｉＯ２層１１ａ上だけに形成されるパターンと、ＳｉＯ２層１１ａの下部側の電極層と接続される電極パターンと、からなる。集積回路基板５の裏面の表面には、アライメントマーク７５が形成されている。上記したように、アライメントマーク７５は、ＣｒとＡｕを順次堆積した金属層をパターンニングして形成することができる。
図２４（Ｍ）〜（Ｏ）は、ＭＥＭＳ６の部分的な製作工程を示している。図２４（Ｍ）に示すように、Ｓｉ基板７８ａを用意し、Ｓｉ基板７８ａの表面にＣＶＤ法等でＳｉＯ２等からなる絶縁層７８ｂを形成する。この基板を絶縁層付きＳｉ基板７８と呼ぶ。この絶縁層７８ｂが最終的には、ＭＥＭＳ６が形成される領域となる。
図２４（Ｎ）に示すように、ＳｉＯ２層７８ｂ上にＡｕ／Ｐｔ／Ｔｉ層からなるＭＥＭＳ用電極９のパターンを形成する。
図２４（Ｏ）に示すように、Ｓｉ基板７８ａの裏面側にはＣｒ／Ａｕからなるアライメントマーク７５を形成する。そして、図２４（Ｐ）に示すように、ＳｉＯ２層７８ｂの表面に樹脂層５４を被覆する。
次に、図２５（Ａ）に示すように、絶縁層付きＳｉ基板７８を上下反転させて集積回路基板５の上に載置し、絶縁層付きＳｉ基板７８のＳｉＯ２層７８ｂ上に被覆した樹脂層５４と集積回路基板５の表面に被覆した樹脂層５６とを熱圧着等の方法で接合する。
図２５（Ｂ）に示すように、絶縁層付きＳｉ基板７８のＳｉ基板７８ａを研削やＳＦ６ガスを用いたドライエッチングにより除去する。これにより、集積回路基板５には、樹脂層５４，５６を介して、ＭＥＭＳ６となるＳｉＯ２層７８ｂが載置された構造となる。
図２５（Ｃ）〜図２６（Ｃ）は、ＳｉＯ２層７８ｂに接続電極部８を形成する工程である。
図２５（Ｃ）に示すように、上面に露出しているＳｉＯ２層７８ｂにレジストパターン６２を形成する。次に、図２５（Ｄ）に示すように、Ａｕ／Ｃｒからなる金属層７９を蒸着し、リフトオフ工程によって、Ａｕ／Ｃｒ層７９のパターンニングを行い、図２５（Ｅ）に示すように、レジストパターン６２を除去する。
次に、図２５（Ｆ）に示すように、Ａｕ／Ｃｒからなる金属層７９をマスクとして、ＳｉＯ２層７８ｂのエッチングを行う。このＳｉＯ２層７８ｂのエッチングによって後述する接続電極部８が形成される開口部が形成される。この開口部と共に、ＳｉＯ２層７８ｂへは、後述する樹脂層５４，５６のエッチングのために複数の開口部を形成してもよい。
次に、図２５（Ｇ）に示すように、ＳｉＯ２層７８ｂにレジストパターン６２を形成し、接続電極部８が形成される領域だけを開口する。
そして、図２５（Ｈ）に示すように、接続電極部８が形成される領域の下部にあるＡｕ／Ｐｔ／Ｔｉ層９のエッチングを行う。
図２５（Ｉ）に示すように、接続電極部８の下部にある樹脂層５４，５６を酸素ガスを用いたドライエッチング等によってエッチングする。
図２５（Ｊ）に示すように、レジストパターン６２とレジストパターン６２の下部にあるＡｕ／Ｃｒ層７９のエッチングを行う。
そして、図２５（Ｋ）に示すように、表面の全面にめっきの下地となるＣｕ層５８をスパッタや蒸着等の方法で堆積する。
次に、図２５（Ｌ）に示すように、Ｃｕ層５８上にレジストパターン６２を形成し、接続電極部８だけを開口する。
次いで、図２６（Ａ）に示すように、接続電極部８となる領域にＡｕめっきを施す。
図２６（Ｂ）に示すように、レジストパターン６２をエッチングによって除去し、シード層５８をエッチングによって除去する（図２６（Ｃ）参照）。
最後に、図２６（Ｄ）に示すように、集積回路基板５の多層配線層３とＭＥＭＳ６との間に残留している犠牲層である樹脂層５４，５６を、酸素プラズマ等によって除去する。これにより、集積回路基板５とＭＥＭＳ６とは、接続電極部８以外の箇所は完全に分離され、ＭＥＭＳ６を可動できる状態にでき、さらにＭＥＭＳ６の裏面側にスイッチ用電極９を形成することができる。
次に、第４の実施形態に係る機能デバイス５５の別の製造方法について説明する。
（機能デバイスの第４の製造方法の変形例）
図２７及び図２８は、図２３に示した機能デバイス５５の別の製造方法の各工程を示す断面図である。集積回路基板５を用意する工程は、図２４（Ａ）〜（Ｌ）と同じであるので説明は省略する。
先ず、図２７（Ａ）に示すように、Ｓｉ基板７８ａ上にＬＰ−ＣＶＤ法でＳｉＯ２層７８ｂを堆積し、絶縁層付きＳｉ基板７８を作製する。
次に、図２７（Ｂ）に示すように、Ｓｉ基板７８ａの裏面側にＣｒ／Ａｕからなるアライメントマーク７５を形成する。
そして、図２７（Ｃ）に示すように、ＳｉＯ２層７８ｂ上にレジストパターン６２を形成し、次に、図２７（Ｄ）に示すように、ＳｉＯ２層７８ｂ上へＣｒからなる金属層７９を蒸着し、リフトオフ工程によってＣｒ層７９のパターンニングを行う。
図２７（Ｅ）に示すように、レジストパターン６２をエッチングする。また、図２７（Ｆ）に示すように、ＳｉＯ２層７８ｂをＢＨＦによってエッチングする。
次に、図２７（Ｇ）に示すように、Ｃｒ層７９をエッチングする。ここまでの工程で、ＳｉＯ２層７のエッチングによって接続電極部８が形成される開口部が形成される。この開口部と共に、ＳｉＯ２層７８ｂへは、後述する樹脂層５４，５６のエッチングのために複数の開口部を形成してもよい。
次に、図２７（Ｈ）に示すように、ＳｉＯ２層７８ｂ上にＡｕ／Ｐｔ／Ｔｉ層のパターンをリフトオフによって形成し、ＳｉＯ２層７８ｂ上に図示しない樹脂層を堆積する。ここでＡｕ／Ｐｔ／Ｔｉ層は、ＭＥＭＳ６の裏側のスイッチ用電極９となる。
そして、図２７（Ｉ）に示すように、樹脂層５４を堆積した絶縁層付きＳｉ基板７８を上下反転させて集積回路基板５の上に載置し、集積回路基板５の最上層上に被覆された樹脂層５６に貼り付ける。
図２８（Ａ）に示すように、絶縁層付きＳｉ基板７８のＳｉ基板７８ａを、エッチングして除去する。
次に、図２８（Ｂ）に示すように、ＳｉＯ２層７８ｂにレジストパターン６２を形成し、接続電極部８が形成される領域だけを開口する。
そして、図２８（Ｃ）に示すように、接続電極部８が形成される領域の下部にある樹脂層５４，５６を酸素ガスを用いたドライエッチング等によってエッチングし、レジストパターン６２を除去する。
次に、図２８（Ｄ）に示すように、めっきの下地となシード層となるＣｕ層５８をスパッタ堆積法等で堆積する。
図２８（Ｅ）に示すように、Ｃｕ層５８上にレジストパターン６２を形成し、接続電極部８だけを開口する。
そして、図２８（Ｆ）に示すように、接続電極部８となる領域にＡｕめっきを施す。次に、図２８（Ｇ）に示すように、レジストパターン６２をエッチングによって除去し、Ｃｕ層５８をエッチングによって除去する（図２８（Ｈ）参照）。
最後に、図２８（Ｉ）に示すように、集積回路基板５の多層配線層３とＭＥＭＳ６との間に残留している犠牲層である樹脂層５４，５６を、酸素プラズマ等によって除去する。これにより、集積回路基板５とＭＥＭＳ６とは、接続電極部８以外の箇所は完全に分離され、ＭＥＭＳ６を可動できる状態にでき、さらにＭＥＭＳ６の裏面側にスイッチ用電極９を形成することができる。
上記製造方法によれば、集積回路基板５とＭＥＭＳ６となる絶縁体等からなる層７８ｂを堆積したＳｉ基板７８ａとの接続に樹脂層５４，５６を用いることによって、集積回路基板５の多層配線層３の損傷を無くすことができる。よって、高周波スイッチ、可変容量、センサなどに利用できる静電駆動の片持ち梁を有するＭＥＭＳ６等を集積回路基板５の直上に形成することができる。このようにして、最先端の加工寸法からなる集積回路基板５の直上にＭＥＭＳ材料として最適な高温で堆積したＳiО２層等から成るＭＥＭＳ６を、高い歩留まりで形成することができる。
本発明はその趣旨を逸脱しない範囲において様々な形態で実施することができる。例えば、上述した実施形態においては、ＭＥＭＳ６は、受動部品としてインダクタンス等の受動部品を内蔵することも可能である。
１，２０，２５，３０，３５，４０，４５、５０，５５：機能デバイス
２：半導体基板
３：多層配線層
４：電極
４ａ：接続用電極
４ｂ：容量用電極
４ｃ：駆動用電極
５：集積回路基板
６：マイクロマシン（表面弾性波素子）
６ａ，６ｂ、６ｃ：片持ち梁部
７：マイクロマシンの接続用電極
８：接続電極部（接続部）
９，９ｃ：マイクロマシンのスイッチ用電極
９ｄ：静電駆動用電極パターン
１０：信号用電極
１０ａ：第１の信号線路
１０ｂ：第２の信号線路
１１：層間絶縁層
１１ａ：最上層
１２：金属配線
１３：絶縁層
１４：ＭＥＭＳ用基板（Ｓｉ基板）
１４ａ：開口部
１６：ＭＥＭＳ用基板（圧電結晶基板）
１８：反射部
２７：ＳｉＯ２層
３２：ダイヤモンド層
４２：圧電材料薄膜
５２：ＳＯＩ基板
５２ａ：Ｓｉデバイス層
５２ｂ：ＳｉＯ２層
５２ｃ：Ｓｉハンドル層
５４，５６：樹脂層
５８：シード層
６０：フォトレジスト層
６２：マスク
６２ａ：樹脂層
６２ｂ：金属層
６４：圧電材料薄膜用基板
６６：テープ
７０：グランド
７５：アライメントマーク
７８：絶縁層付き基板
７８ａ：Ｓｉ基板
７８ｂ：ＳｉＯ２層
７９：金属層

Claims (13)

  1. 多層配線層を表面に有しかつ該多層配線層の最上層に接続用電極を有する集積回路基板と、接続用電極を有するマイクロマシンと、上記集積回路基板上で隔離して上記マイクロマシンを支持する接続部と、を備える、機能デバイスの製造方法であって、
    上記マイクロマシンが形成される基板又は膜の一方の表面と、上記集積回路基板の多層配線層の最上層と、を樹脂層で接合する第一のステップと、
    上記基板又は膜の他方の表面にマイクロマシンを形成する第二のステップと、
    上記樹脂層のうち上記マイクロマシンの接続用電極と上記集積回路基板の多層配線層の接続用電極との間に配設されている部位をエッチングする第三のステップと、
    上記マイクロマシンの接続用電極と上記集積回路基板の接続用電極とを接続する接続部を形成する第四のステップと、
    上記マイクロマシンと上記集積回路基板との間に配設されている樹脂層をエッチングし、上記マイクロマシンの上記接続部によって接続される接続用電極以外を上記集積回路基板から分離する第五のステップと、
    を含んでいることを特徴とする、機能デバイスの製造方法。
  2. 前記樹脂層は、パリレン、ポリイミド樹脂、ＢＣＢ、紫外線硬化樹脂及びレジストの何れかであることを特徴とする、請求項１に記載の機能デバイスの製造方法。
  3. 前記第一のステップにおいて、上記マイクロマシンが形成される基板を、Ｓｉハンドル層と酸化膜とＳｉデバイス層とからなるＳＯＩ基板とし、該Ｓｉデバイス層、前記集積回路基板の多層配線層の最上層の何れか一方の面又は両面に樹脂層を形成し、上記Ｓｉデバイス層と上記多層配線層の最上層とを樹脂層で接合し、上記Ｓｉハンドル層と上記酸化膜とを除去し、
    前記第二のステップにおいて、前記マイクロマシンを上記Ｓｉデバイス層に形成することを特徴とする、請求項１に記載の機能デバイスの製造方法。
  4. 前記第一のステップにおいて、前記マイクロマシンが形成される基板を圧電結晶基板とし、上記圧電結晶基板の一方の面と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合し、上記圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、
    前記第二のステップにおいて、前記マイクロマシンを上記圧電結晶基板に形成することを特徴とする、請求項１に記載の機能デバイスの製造方法。
  5. 前記第一のステップにおいて、前記マイクロマシンが形成される基板を圧電結晶基板とし、上記圧電結晶基板の一方の面に絶縁層又はダイヤモンド層を形成し、上記絶縁層又はダイヤモンド層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合し、上記圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、
    前記第二のステップにおいて、前記マイクロマシンを上記圧電結晶基板に形成することを特徴とする、請求項１に記載の機能デバイスの製造方法。
  6. 前記第一のステップにおいて、前記マイクロマシンが形成される基板を圧電結晶基板とし、上記圧電結晶基板の一方の面にダイヤモンド層と絶縁層とを順に形成し、上記絶縁層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合し、上記圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、
    前記第二のステップにおいて、上記圧電結晶基板に上記マイクロマシンを形成することを特徴とする請求項１に記載の機能デバイスの製造方法。
  7. 前記第一のステップにおいて、圧電材料薄膜用基板の一方の面に圧電材料薄膜とダイヤモンド層とを順に形成し、上記ダイヤモンド層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合した後、上記圧電材料薄膜用基板を除去し、
    前記第二のステップにおいて、上記圧電材料薄膜に上記マイクロマシンを形成することを特徴とする、請求項１に記載の機能デバイスの製造方法。
  8. 前記第一のステップにおいて、圧電材料薄膜用基板の一方の面にダイヤモンド層と圧電材料薄膜とを順に形成し、上記圧電材料薄膜上にテープを貼り付け、上記圧電材料薄膜用基板を除去して、ダイヤモンド層と圧電材料薄膜とを上記テープに転移し、上記ダイヤモンド層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合した後、上記テープを除去し、
    前記第二のステップにおいて、上記圧電材料薄膜に上記マイクロマシンを形成することを特徴とする、請求項１に記載の機能デバイスの製造方法。
  9. 前記第一のステップにおいて、圧電材料薄膜用基板の一方の面に圧電材料薄膜とダイヤモンド層と絶縁層とを順に形成し、
    上記絶縁層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合した後、上記圧電材料薄膜用基板を除去し、
    前記第二のステップにおいて、上記圧電材料薄膜に上記マイクロマシンを形成することを特徴とする、請求項１に記載の機能デバイスの製造方法。
  10. 前記第一のステップにおいて、圧電材料薄膜用基板の一方の面にダイヤモンド層と圧電材料薄膜とを順に形成し、
    上記圧電材料薄膜上にテープを貼り付け、上記圧電材料薄膜用基板を除去して、ダイヤモンド層と圧電材料薄膜とを上記テープに転移し、
    上記ダイヤモンド層に絶縁層を形成し、上記絶縁層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合した後、上記テープを除去し、
    前記第二のステップにおいて、上記圧電材料薄膜に上記マイクロマシンを形成することを特徴とする、請求項１に記載の機能デバイスの製造方法。
  11. 多層配線層を表面に有しかつ該多層配線層の最上層に接続用電極を有する集積回路基板と、接続用電極を有するマイクロマシンと、上記集積回路基板上で隔離して上記マイクロマシンを支持する接続部とを備える、機能デバイスの製造方法であって、
    上記マイクロマシンが形成される基板又は膜の一方の表面と、上記集積回路基板の多層配線層の最上層と、を樹脂層で接合する第一のステップと、
    上記基板又は膜の他方の表面にマイクロマシンを形成する第二のステップと、
    上記樹脂層のうち上記マイクロマシンの接続用電極と上記集積回路基板の多層配線層の接続用電極との間に配設されている部位をエッチングする第三のステップと、
    上記マイクロマシンの接続用電極と上記集積回路基板の接続用電極とを接続する接続部を形成する第四のステップと、
    上記マイクロマシンと上記集積回路基板との間に配設されている樹脂層をエッチングし、上記マイクロマシンの上記接続部によって接続される接続用電極以外を上記集積回路基板から分離する第五のステップと、
    を含み、
    上記第１ステップの前に、上記マイクロマシンが形成される基板又は膜に該マイクロマシンの一部を形成するステップを備えることを特徴とする、機能デバイスの製造方法。
  12. 前記マイクロマシンが形成される基板が、Ｓｉハンドル層と酸化膜とＳｉデバイス層とからなるＳＯＩ基板であることを特徴とする、請求項１１に記載の機能デバイスの製造方法。
  13. 前記マイクロマシンが形成される基板は、基板の少なくとも一方の表面に絶縁体からなる層を備え、
    上記絶縁体からなる層の表面と、前記集積回路基板の多層配線層の最上層と、を樹脂層で接合する第一のステップの後で、前記マイクロマシンが形成される基板を除去し、
    前記第二のステップにおいて、上記絶縁体からなる層に前記マイクロマシンを形成する
    ことを特徴とする、請求項１１に記載の機能デバイスの製造方法。
JP2010519822A 2008-07-09 2009-07-09 機能デバイス及びその製造方法 Active JP5547634B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010519822A JP5547634B2 (ja) 2008-07-09 2009-07-09 機能デバイス及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008179646 2008-07-09
JP2008179646 2008-07-09
JP2010519822A JP5547634B2 (ja) 2008-07-09 2009-07-09 機能デバイス及びその製造方法
PCT/JP2009/062558 WO2010005062A1 (ja) 2008-07-09 2009-07-09 機能デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2010005062A1 JPWO2010005062A1 (ja) 2012-01-05
JP5547634B2 true JP5547634B2 (ja) 2014-07-16

Family

ID=41507172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010519822A Active JP5547634B2 (ja) 2008-07-09 2009-07-09 機能デバイス及びその製造方法

Country Status (2)

Country Link
JP (1) JP5547634B2 (ja)
WO (1) WO2010005062A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5577897B2 (ja) * 2010-07-02 2014-08-27 富士通株式会社 電子デバイスとその製造方法
JP2014188656A (ja) * 2013-03-28 2014-10-06 Tokyo Electron Ltd 中空構造体の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07220994A (ja) * 1994-01-31 1995-08-18 Canon Inc マイクロ構造体及びマイクロ構造体の形成法
JPH11145728A (ja) * 1997-11-04 1999-05-28 Nec Corp 圧電振動子発振器
JP2000183290A (ja) * 1998-12-18 2000-06-30 Nec Corp 半導体高周波集積回路およびその製造方法
JP2000196404A (ja) * 1998-12-25 2000-07-14 Kyocera Corp 圧電共振子
JP2000312129A (ja) * 1999-02-26 2000-11-07 Kyocera Corp 圧電共振子およびフィルタ
JP2002232259A (ja) * 2001-02-01 2002-08-16 Seiko Epson Corp 弾性表面波装置及びその製造方法
JP2004112378A (ja) * 2002-09-19 2004-04-08 Nec Corp フィルタ、複合フィルタ、それらを搭載したフィルタ実装体、集積回路チップ、電子機器およびそれらの周波数特性変更方法
JP2005322666A (ja) * 2004-05-06 2005-11-17 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JP2006121653A (ja) * 2004-09-27 2006-05-11 Seiko Epson Corp Ｍｅｍｓ振動子の周波数調整方法およびｍｅｍｓ振動子

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07220994A (ja) * 1994-01-31 1995-08-18 Canon Inc マイクロ構造体及びマイクロ構造体の形成法
JPH11145728A (ja) * 1997-11-04 1999-05-28 Nec Corp 圧電振動子発振器
JP2000183290A (ja) * 1998-12-18 2000-06-30 Nec Corp 半導体高周波集積回路およびその製造方法
JP2000196404A (ja) * 1998-12-25 2000-07-14 Kyocera Corp 圧電共振子
JP2000312129A (ja) * 1999-02-26 2000-11-07 Kyocera Corp 圧電共振子およびフィルタ
JP2002232259A (ja) * 2001-02-01 2002-08-16 Seiko Epson Corp 弾性表面波装置及びその製造方法
JP2004112378A (ja) * 2002-09-19 2004-04-08 Nec Corp フィルタ、複合フィルタ、それらを搭載したフィルタ実装体、集積回路チップ、電子機器およびそれらの周波数特性変更方法
JP2005322666A (ja) * 2004-05-06 2005-11-17 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JP2006121653A (ja) * 2004-09-27 2006-05-11 Seiko Epson Corp Ｍｅｍｓ振動子の周波数調整方法およびｍｅｍｓ振動子

Also Published As

Publication number Publication date
WO2010005062A1 (ja) 2010-01-14
JPWO2010005062A1 (ja) 2012-01-05

Similar Documents

Publication Publication Date Title
US10361677B2 (en) Transverse bulk acoustic wave filter
US7161283B1 (en) Method for placing metal contacts underneath FBAR resonators
US8119432B2 (en) Method and apparatus for MEMS oscillator
US7623007B2 (en) Device including piezoelectric thin film and a support having a vertical cross-section with a curvature
JP2003136497A (ja) 光スキャナおよびその製造方法
JP2005293918A (ja) マイクロスイッチング素子およびマイクロスイッチング素子製造方法
JP2008301453A (ja) 薄膜圧電共振器及びこれを用いたフィルタ回路
CN112039485A (zh) 一种薄膜压电声波滤波器及其制造方法
US20230336157A1 (en) Mems device and fabrication method thereof
US20230008078A1 (en) Structure and manufacturing method of surface acoustic wave filter with back electrode of piezoelectric layer
WO2004088840A1 (ja) 圧電薄膜デバイス及びその製造方法
JP5547634B2 (ja) 機能デバイス及びその製造方法
JP5862368B2 (ja) 圧電デバイスの製造方法
JP4206904B2 (ja) Ｍｅｍｓ共振器
JP4314867B2 (ja) Ｍｅｍｓ素子の製造方法
JP4007115B2 (ja) マイクロマシンおよびその製造方法
JP4075503B2 (ja) マイクロマシンおよびその製造方法
JP4608993B2 (ja) 微小電気機械素子とその製造方法、及び電子機器
US7060521B2 (en) Bonding method
JP2013214843A (ja) 集積化音響デバイス及びその製造方法
US20230361758A1 (en) Structure and manufacturing method of surface acoustic wave filter with back electrode of piezoelectric layer
JP4461972B2 (ja) 薄膜圧電フィルタおよびその製造方法
JP2024046887A (ja) デバイスの製造方法
TW202143518A (zh) 聲波裝置及其製造方法
JP2006086787A (ja) 薄膜圧電フィルタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140304

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140515

R150 Certificate of patent or registration of utility model

Ref document number: 5547634

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250