JP5547634B2 - 機能デバイス及びその製造方法 - Google Patents
機能デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP5547634B2 JP5547634B2 JP2010519822A JP2010519822A JP5547634B2 JP 5547634 B2 JP5547634 B2 JP 5547634B2 JP 2010519822 A JP2010519822 A JP 2010519822A JP 2010519822 A JP2010519822 A JP 2010519822A JP 5547634 B2 JP5547634 B2 JP 5547634B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- micromachine
- integrated circuit
- functional device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 83
- 239000000758 substrate Substances 0.000 claims description 273
- 239000011347 resin Substances 0.000 claims description 104
- 229920005989 resin Polymers 0.000 claims description 104
- 239000000463 material Substances 0.000 claims description 91
- 238000000034 method Methods 0.000 claims description 88
- 239000010409 thin film Substances 0.000 claims description 67
- 239000010432 diamond Substances 0.000 claims description 62
- 229910003460 diamond Inorganic materials 0.000 claims description 62
- 239000013078 crystal Substances 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 38
- 239000010408 film Substances 0.000 claims description 29
- 239000012212 insulator Substances 0.000 claims description 10
- 229920000052 poly(p-xylylene) Polymers 0.000 claims description 10
- 229920001721 polyimide Polymers 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 5
- 239000009719 polyimide resin Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 411
- 229910004298 SiO 2 Inorganic materials 0.000 description 73
- 230000008569 process Effects 0.000 description 39
- 238000010897 surface acoustic wave method Methods 0.000 description 37
- 239000010931 gold Substances 0.000 description 23
- 238000012986 modification Methods 0.000 description 22
- 230000004048 modification Effects 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 15
- 238000007747 plating Methods 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910001882 dioxygen Inorganic materials 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005459 micromachining Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- 101100188555 Arabidopsis thaliana OCT6 gene Proteins 0.000 description 1
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- -1 polycrystal Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/0015—Cantilevers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
- H03H3/04—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks for obtaining desired frequency or temperature coefficient
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/125—Driving means, e.g. electrodes, coils
- H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/24—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
- H03H9/2405—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive of microelectro-mechanical resonators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/25—Constructional features of resonators using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
- H03H9/542—Filters comprising resonators of piezoelectric or electrostrictive material including passive elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/01—Switches
- B81B2201/012—Switches characterised by the shape
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0271—Resonators; ultrasonic resonators
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/01—Suspended structures, i.e. structures allowing a movement
- B81B2203/0118—Cantilevers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0307—Anchors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/07—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
- B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
- B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
図29は、非特許文献1で報告されたLSIウェハ上に貼り付けた単結晶Si層上にMEMSを形成する方法を模式的に示す断面図である。
図29(A)に示すように、LSIウェハ101の表面をSiО2層又はスピンオングラス102で覆い、平坦化した後、SOIウェハ105を低温で直接接合する(図29(B)参照)。SOIウェハ105は、Siハンドル層105aとSiO2等からなる絶縁層105bと単結晶SiからなるSiデバイス層105cとから構成されている。
次に、SOIウェハ105のSiハンドル層105aと絶縁層105bとを除去して、LSIウェハ101上にSiデバイス層105cが貼り付けられたLSIウェハ101を得る(図29(C)参照)。
得られたSiデバイス層105cをエッチング等で加工し、MEMSを形成する(図29(D)参照)。
MEMSを形成後、金属層107でMEMSとLSIウェハ101との接続箇所を電気的に接続する(図29(E)参照)。
最後にSiデバイス層105cの下面側のSiO2層又はスピンオングラス102を犠牲層として除去し、MEMSを可動にする(図29(E)参照)。この方法を用いれば、デザインルールの小さいLSIウェハ101の直上に理想的な材料である単結晶SiからなるMEMSを形成することができる。
図30は、非特許文献2で報告されたエピフィルムボンディング方法を模式的に示す断面図である。
先ず、図30(A)に示すように、GaAsからなるウェハ上にAlGaAs薄膜をエピタキシャル成長させ、AlGaAs薄膜をパターニングしたAlGaAs薄膜付きGaAs基板112を、ICを部分的に形成したSiウェハ114のICがない部分に低温で直接接合する。
次に、図30(B)に示すように、AlGaAs薄膜付きGaAs基板112からGaAs基板を除去し、Siウェハ114上にAlGaAs薄膜の小片を残し、これらを発光ダイオード(Light Emitting Diode、以下、LEDと称する。)112aとして用いる。最後に、図30(C)に示すように、LED112aとSiウェハ114の電極116とを金属配線118で接続し、ドライバICを集積化したLEDアレイプリンタヘッドを作製することができる。
上記構成において、好ましくは、接続部が柱状の金属でなり、接続部が集積回路基板の接続用電極とマイクロマシンの接続用電極とを電気的に接続している。
マイクロマシンの素材は、好ましくは、単結晶シリコン又は絶縁体からなる層を含む。マイクロマシンの素材は、好ましくは、単結晶シリコン、圧電材料、または圧電結晶、圧電材料薄膜、ダイヤモンド層及び絶縁膜層の何れかの組合せからなる。
マイクロマシンは、表面弾性波素子又はバルク弾性波素子であってよい。表面弾性波素子又はバルク弾性波素子の素材は、好ましくは、圧電結晶、圧電材料薄膜及びダイヤモンドとの何れかの組合せからなる。
上記の製造方法において、マイクロマシンが形成される基板は、Siハンドル層と酸化膜とSiデバイス層とからなるSOI基板であってもよい。
マイクロマシンが形成される基板は、基板の少なくとも一方の表面に絶縁体からなる層を備え、絶縁体からなる層の表面と、集積回路基板の多層配線層の最上層と、を樹脂層で接合する第一のステップの後で、マイクロマシンが形成される基板を除去し、第二のステップにおいて、絶縁体からなる層にマイクロマシンを形成してもよい。
(第1の実施形態)
図1は、本発明による機能デバイス1の第1の実施形態の構成を示す概略平面図であり、図2は、図1のA−A線に沿った模式的な断面図である。
図1及び図2に示すように、機能デバイス1は、多層配線層3を表面に有し、かつ多層配線層3の最上層11aに接続用電極4aを有する集積回路基板5と、接続用電極7を有するマイクロマシン6と、集積回路基板5上で隔離してマイクロマシン6を支持する接続部8と、を備えている。以下、マイクロマシンをMEMSと略称する。接続部8は、例えば柱状の金属でなる接続電極部8から構成することができる。この接続電極部8が集積回路基板5の接続用電極4aとMEMSの接続用電極7とを電気的に接続している。
なお、機能デバイス1の構成によっては、集積回路基板5の接続用電極4aとMEMSの接続用電極7とは、それぞれが集積回路基板5やMEMS6の電極を兼用しなくてもよい。
ここで、層間絶縁層11はSiO2や窒化シリコン等から成る。金属配線12は、銅(Cu)やアルミニウム(Al)等から成る。金属配線12は、一層以上の層間絶縁層11を貫通するように配設されていてもよい。
図3は、本発明による機能デバイスの第2の実施形態の構成を示す概略平面図であり、図4は、図3のB−B線に沿った模式的な断面図である。
図3及び図4に示す機能デバイス20が、図1に示した機能デバイス1と異なるのは、MEMS6を圧電材料で形成した点にある。他の構成は、図1の場合と同じであるので説明は省略する。
表面弾性波素子6の構成は種々の構成とすることができる。
図5は、本発明による機能デバイスの第2の実施形態の変形例1の構成を示す概略断面図である。図5に示す機能デバイス25は、MEMS6において圧電結晶基板16の下部表面に絶縁層27を形成した点で、図3に示す機能デバイス20と異なる。絶縁層27は、例えばSiO2層から成る。
図6は、本発明による機能デバイスの第2の実施形態の変形例2の構成を示す概略断面図である。図6に示す機能デバイス30は、表面弾性波素子6において圧電結晶基板16の下部表面にダイヤモンド層32を形成している点で、図3に示す機能デバイス20と異なる。
図7は、本発明による機能デバイスの第2の実施形態の変形例3の構成を示す概略断面図である。
図7に示す機能デバイス35は、MEMS6の圧電結晶基板16の下部表面にダイヤモンド層32とSiO2層27とを順に積層している点で、図3に示す機能デバイス20と異なる。機能デバイス35では、ダイヤモンド層32を配設しているので表面弾性波素子6の高周波化することができると共に、SiO2層27によって表面弾性波素子6の温度特性を改善することができる。
図8は、本発明による機能デバイスの第2の実施形態の変形例4の構成を示す概略断面図である。
図8に示す機能デバイス40は、表面弾性波素子6において、圧電結晶基板16の代わりに圧電材料からなる薄膜(以下、「圧電材料薄膜」と呼ぶ。)42を用い、圧電材料薄膜42の下部表面にダイヤモンド層32を積層している点で、図3に示す機能デバイス20と異なる。機能デバイス40では、圧電材料薄膜42を用いているので製造が容易となり、ダイヤモンド層32を配設しているので表面弾性波素子6の高周波化を図ることができる。
図9は、本発明による機能デバイス45の第2の実施形態の変形例5の構成を示す概略断面図である。
図9に示す機能デバイス45は、表面弾性波素子6において、圧電結晶基板16の代わりに圧電材料薄膜42を用い、圧電材料薄膜42の下部表面にさらにダイヤモンド層32とSiO2層27とを順に積層した点で、図3に示す機能デバイス20と異なる。
機能デバイス45では、各層が何れも薄膜から構成されているので製造が容易となり、ダイヤモンド層32を配設しているので表面弾性波素子6の高周波化が図れると共に、SiO2層27によって表面弾性波素子6の温度特性を改善することができる。
(機能デバイスの第1の製造方法)
図10は、図1に示した機能デバイス1の製造方法における各工程を示す概略断面図である。
図10(A)において、SOI基板52を用意する。このSOI基板52は、上側から順に、Siデバイス層52a,SiO2層52b,Siハンドル層52cから構成されている。このSOI基板52の表面に、パリレン等からなる樹脂層54を、スパッタ法、蒸着法、化学的気相堆積法等により成膜する。樹脂層54の材料としては、パリレン以外には、ポリイミド樹脂、BCB、紫外線硬化樹脂及びフォトレジストやインプリントレジスト等のレジストを用いることができる。パリレンからなる樹脂層54の場合には、蒸着重合法によって形成することができる。パリレン以外の樹脂層54の場合には、スピンコーティング法等で形成してもよい。
これにより、集積回路基板5とMEMS6とは、それらの接続箇所である接続用電極4a,接続用電極7と接続電極部8以外の箇所は完全に分離されるので、MEMS6を可動できる状態にできる。
(機能デバイスの第2の製造方法)
図11は、図3に示した機能デバイス20の製造方法を順次に示す概略断面図である。
図11(A)において、圧電材料からなる単結晶基板16を用意する。以下、圧電材料からなる単結晶基板16をLiTaO3基板として説明する。
図12は、図5に示した機能デバイス25の製造方法の各工程を示す断面図である。
図12(A)に示すように、圧電結晶基板16の下面側にSiO2層27を成膜する。以下、圧電結晶基板16をLiTaO3基板として説明する。
次に、図12(B)に示すように、集積回路基板5とLiTaO3基板16の下面に形成されたSiO2層27とを、厚膜レジスト等からなる樹脂層54を介して接着する。この接着には、熱圧着等を使用することができる。できるだけ低温で接着することが望ましい。
次に、図12(C)に示すように、荒削り工程や研磨工程によってLiTaO3基板16を薄くする。
図12(C)以降の工程は、図11の(D)〜(H)の工程と共通のため、説明は省略する。以上の工程を経ることによって、機能デバイス25を製造することができる。
図13は、図6に示した機能デバイス30の製造方法の各工程を示す断面図である。
先ず、図13(A)に示すように、LiTaO3基板16の下面側にプラズマCVD法等を用いてダイヤモンド層32を成膜する。
図13(B)に示すように、LiTaO3基板16の下面に形成したダイヤモンド層32と集積回路基板5とを、厚膜レジスト等からなる樹脂層54を介して接着する。この接着には、熱圧着等を使用することができる。できるだけ低温で接着することが望ましい。
次に、図13(C)に示すように、荒削り工程や研磨工程によってLiTaO3基板16を薄くする。
図13(C)以降の工程は、図11の(D)〜(H)の工程と共通のため、説明は省略する。以上の工程を経ることによって、機能デバイス30を製造することができる。
図14は、図7に示した集積回路とMEMSとが一体化された機能デバイス35の製造方法の各工程を示す断面図である。
先ず、図14(A)に示すようにLiTaO3基板16の下面側にプラズマCVD法等を用いてダイヤモンド層32を成膜し、その後、図14(B)に示すようにダイヤモンド層32の下側にSiO2層27を成膜する。
次に、図14(C)に示すように、LiTaO3基板16の下面に形成されたダイヤモンド層32と集積回路基板5とを、厚膜レジスト等からなる樹脂層54を介して接着する。この熱圧着等の工程において、集積回路基板5とダイヤモンド層32が配設されたLiTaO3基板16との熱膨張率の違いによる不整合を緩和するために樹脂層54の厚さは適度に厚くしておくことが望ましい。
そして、図14(D)に示すように、荒削り工程や研磨工程によってLiTaO3基板16を薄くする。
図14(D)以降の工程は、図11の(D)〜(H)の工程と共通のため、説明は省略する。以上の工程を経ることによって、機能デバイス35を製造することができる。
図15は、図8に示した機能デバイス40の製造方法の各工程を示す断面図である。
先ず、圧電材料薄膜用基板64の表面にCVD法等を用いて、AlN等からなる圧電材料薄膜42(図15(A)参照)とダイヤモンド層32(図15(B)参照)と、を順次成膜する。圧電材料薄膜用基板64としては、Si基板等を用いることができる。
図15(A)及び(B)を経て製作した、圧電材料薄膜42とダイヤモンド層32とを形成したSi基板64を、図15(C)に示すように、集積回路基板5の上に上下反転させて載置し、集積回路基板5の樹脂層56とSi基板64の表面に配設されたダイヤモンド層32とを、厚膜レジスト等からなる樹脂層54を介して接着する。この接着には、熱圧着等を使用することができるが、できるだけ低温で接着することが望ましい。
次に、図15(D)に示すように、荒削り工程やエッチング法によってSi基板64を除去する。
図15(D)以降の工程は、図11の(D)〜(H)の工程と共通のため、説明は省略する。以上の工程を経ることによって、機能デバイス40を製造することができる。
図16は、図8に示した機能デバイス40の製造方法の各工程を示す断面図である。
先ず、図16(A)に示すように、Si基板64の表面にCVD法等を用いてダイヤモンド層32を成膜し、ダイヤモンド層32を研磨して厚さを10〜30μmにする。
図16(B)に示すように、ダイヤモンド層32上にCVD法等を用いてZnO層等の圧電材料薄膜42を成膜する。
図16(C)に示すように、ZnO層42上にテープ66を接着する。テープ66の代わりにガラス支持基板のような薄い基板を用いてもよい。
そして、図16(D)に示すように、荒削り工程やエッチング法によってSi基板64を除去する。
次に、図16(E)に示すように、テープ66に貼り付けられたダイヤモンド層32を、厚膜レジスト等からなる樹脂層54を介して集積回路基板5に接着する。この接着には、熱圧着等を使用することができるが、できるだけ低温で接着することが望ましい。
次に、図16(F)に示すように、ZnO層42上のテープ66を剥離する。テープ66として、紫外線剥離型のテープ(紫外線剥離型支持テープとも呼ぶ)を用いた場合には、テープ66の剥離は、紫外線照射で行うことができる。
図16(F)以降の工程は、図11の(D)〜(H)の工程と共通のため、説明は省略する。
以上の工程を経ることによって、ダイヤモンド層32とZnO層42を成膜し、ZnO層42上に形成した表面弾性波素子6を集積回路基板5に接合し、機能デバイス40を製造することができる。
図17は、図9に示した機能デバイス45の製造方法の各工程を示す断面図である。
先ず、Si基板64の表面にCVD法等を用いて、AlN等からなる圧電材料薄膜42とダイヤモンド層32と、を順次成膜する(図17(A)及び(B))。
図17(C)に示すように、ダイヤモンド層32上にSiO2層27を成膜する。
次に、図17(D)に示すように、図17(A)〜(C)で製作した、圧電材料薄膜42とダイヤモンド層32とSiO2層27とを形成したSi基板64を、集積回路基板5の上に上下反転させ、Si基板64の表面に配設されたSiO2層27と集積回路基板5とを、レジスト等からなる樹脂層54を介して接着する。この接着には、熱圧着等を使用することができるが、できるだけ低温で接着することが望ましい。
次に、図17(E)に示すように、荒削り工程やエッチング法によってSi基板64を除去する。
図17(E)以降の工程は、図11の(D)〜(H)の工程と共通のため、説明は省略する。
以上の工程を経ることによって、Si基板64に成膜した圧電材料薄膜42とダイヤモンド層32とSiO2層27とからなる表面弾性波素子6を集積回路基板5に接合し、機能デバイス45を製造することができる。
図18は、図9に示した集積回路とMEMSとが一体化された機能デバイス45の製造方法の各工程を示す断面図である。
先ず、図18(A)に示すように、Si基板64の表面にCVD法等を用いてダイヤモンド層32を成膜し、ダイヤモンド層32を研磨して厚さを10〜30μmにする。
図18(B)に示すように、ダイヤモンド層32上にCVD法等を用いてZnO層等の圧電材料薄膜42を成膜する。
成膜したZnO層42上に、図18(C)に示すように紫外線剥離型支持テープ66を接着する。
そして、図18(D)に示すように、荒削り工程やエッチング法によってSi基板64を除去する。
次に、図18(E)に示すように、ダイヤモンド層32上にCVD法等を用いて温度補償用のSiO2層27を形成する。
次に、図18(F)に示すように、紫外線剥離型支持テープ66に貼り付けられたZnO層42とダイヤモンド層32とSiO2層27とからなる層を、厚膜レジスト等からなる樹脂層54を介して集積回路基板5に接着する。この接着には、熱圧着等を使用するこができるが、できるだけ低温で接着することが望ましい。
そして、図18(G)に示すように、ZnO層42上の紫外線剥離型支持テープ66を剥離する。
図18(G)以降の工程は、図11の(D)〜(H)の工程と共通のため、説明は省略する。
以上の工程を経ることによって、Si基板64に成膜した圧電材料薄膜42とダイヤモンド層32とSiO2層27とからなる表面弾性波素子6を集積回路基板5に接合し、機能デバイス45を製造することができる。
機能デバイス1のMEMS6の接続電極部8は、MEMS6の表面に設けられた接続用電極7と、集積回路基板5の接続用電極4aと、を接続している。MEMS6に設ける電極は、表面側に設けられる接続用電極7以外に、MEMS6を形成する基板の裏面側に形成される電極や、接続用電極7に接続して基板裏面に接続される電極等の種々の電極として形成することができる。
図19は、本発明に従った機能デバイスの第3の実施形態の構成を示す概略断面図である。
図19に示す機能デバイス50が、図1に示した機能デバイス1と異なるのは、MEMS6側に接続電極部8以外にさらに、MEMS用電極9を備えて構成されている点にある。MEMS用電極9は、MEMS6側の表面から裏面へ貫通する開口部に形成される電極部9aとこの開口部を埋める埋め込み電極部9bとから構成されている。このようなMEMS6の一例としては、MEMS用電極9を例えばスイッチの一方の接点として使用する方法が挙げられる。MEMS6を、機能デバイス50の集積回路基板5の所定の配線を断続するスイッチとして機能させる場合には、MEMS6を静電駆動型として、MEMS用電極9を、集積回路基板5の所定配線との間のスイッチ用電極とすることができる。
(機能デバイスの第3の製造方法)
図20及び図21は、図19に示した機能デバイス50の製造方法の各工程を示す断面図である。
先ず、図20(A)に示すように、集積回路基板5の最上層11aとなるSiO2等からなる絶縁層をP−TEOS(プラズマ−Tetraethyl orthsilicate)等を用いたCVD法で堆積する。SiO2層11aの厚さは例えば250nmである。
図20(B)に示すように、SiO2層11a上にTiとPtとAuの順に積層された接続用電極となる電極パターン(以下、Au/Pt/Tiと表記する。)4aを形成する。Au/Pt/Ti層の厚さは、例えば、Auが150nm、Ptが40nm、Tiが10nmである。
次に、図20(C)に示すように、SOI基板52を上下反転させて集積回路基板5の上に載置し、図20(D)に示すように、SOI基板52のSiデバイス層52a上に被覆した樹脂層54と集積回路基板5の表面に被覆した樹脂層56とを熱圧着等の方法で接合する。樹脂層54,56の材料としては、パリレン、ポリイミド樹脂、BCB、レジスト等を用いることができる。ここで、SOI基板52の各層の厚さとして、Siデバイス層52aを2μm、SiO2層52bを1μm、Siハンドル層52cを450μmとすることができる。
図20(F)に示すように、上面に露出したSiO2層52bを緩衝弗酸(BHF)等のエッチング液によって除去し、Siデバイス層52aを露出させる。
露出させたSiデバイス層52aに、図20(G)に示すように、接続電極部8を形成するためのレジストパターン62を形成する。このレジストには、東京応化工業株式会社製のOFPR−800を用いることができる。
次いで、図20(H)に示すように、Siデバイス層52aの接続電極部8を形成するために、Siデバイス層52aの第1の貫通孔となる領域のSiをSF6ガスを用いたドライエッチング等によって選択エッチングを行う。この場合、図に点線で示すように、後述する樹脂層54のエッチングのためにSiデバイス層52aに複数の貫通孔を設けてもよい。
図20(I)に示すように、不要となったレジストパターン62と露出している樹脂層54,56とを酸素ガスを用いたドライエッチング等によってエッチングする。
次に、図20(K)に示すように、上記Siデバイス層52aの第2の貫通孔となる領域のSiをSF6ガスを用いたドライエッチング等によって選択エッチングを行う。
そして、図21(B)に示すように、Siデバイス層52aに樹脂層54を、例えば1μmの厚さで被覆する。
図21(C)に示すように、Siデバイス層52aの第2の貫通孔となる領域とSiデバイス層52a表面の貫通孔の周囲とを被覆するレジストパターン62を形成する。
そして、図21(D)に示すように、樹脂層54,56を酸素ガスを用いたドライエッチング等によってエッチングする。この樹脂層54,56のエッチングによって、Siデバイス層52aの表面では、レジストパターン62で被覆された領域以外の樹脂層54,56はエッチングされる。
エッチング後、図21(E)に示すように、レジストパターン62をアセトン等の有機溶媒によって除去する。ここまでの工程で、Siデバイス層52aにおいて、第1の貫通部と第2の貫通部が形成される。Siデバイス層52aの第1の貫通部以外は、その裏面と集積回路基板5との間には、樹脂層54,56が挿入されている。
次に、図21(G)に示すように、MEMS6の貫通口が形成される箇所だけを開口するレジストパターン62を形成する。この開口部へレジストパターン62をマスクとして、接続電極部8及びMEMS用電極9となるめっき層を形成する(図21(H)参照)。接続電極部8によって、集積回路基板5の接続用電極4aとMEMS6の接続用電極7とが接続される。
その後、図21(I)に示すように、レジストパターン62とシード層58とをエッチングによって除去する。
最後に、図21(J)に示すように、集積回路基板5の最上層とMEMS6との間に残留している犠牲層である樹脂層54,56を、酸素プラズマ等によって除去する。これにより、集積回路基板5とMEMS6とは、それらの接続箇所である図示しない接続用電極(図2の4a参照)と接続電極部8以外の箇所は完全に分離されるので、MEMS6を可動にすることができる。
本発明による機能デバイス1のMEMS6において、電極はMEMS6を構成する層の表面上に形成されているが、作製するMEMS6の構造に応じて、電極はMEMS6の表面に限らず裏面側に設けてもよい。ここで、電極は、配線パターンも含み、電極が複数配設されてもよい。
図23は、本発明による機能デバイスの第4の実施形態の構成を示し、(A)は模式的な断面図、(B)及び(C)は斜視図である。
図23(A)に示すように、第4の実施形態に係る機能デバイス55は、高周波スイッチの一例を示している。図23(B)はMEMS6の表面側と、集積回路基板5の斜視図である。MEMS6は、3本の片持ち梁部6a,6b,6cと、この3本の片持ち梁部6a,6b,6cに接続されるる静電駆動部6dとが、SiO2等の絶縁体からなる層で構成されると共に、接続電極8部(8a、8b、8c)と、スイッチ用電極9等から構成されている。
MEMS6の中央の片持ち梁部6bの上下側に離れて配置されている片持ち梁部6a,6cと、この上下側の片持ち梁部6a,6cに接続される静電駆動部6dと、には、静電駆動用電極パターン9dが形成されている。この静電駆動用電極パターン9dの右端が接続電極部8a,8cに接続され、これらの接続電極部8a,8cが集積回路基板5に接続され、静電駆動用電圧が印加される。
(機能デバイスの第4の製造方法)
図24及び図25は、図23に示した機能デバイス55の製造方法の各工程を示す断面図である。
先ず、図24(A)〜(L)は、集積回路基板5の製造工程を示している。図24(A)に示すように、集積回路基板5の最上層11aとなるSiO2等の絶縁膜と、裏面に絶縁層13とを堆積する。
図24(B)に示すように、集積回路基板5の表面側のSiO2層11a上にレジストパターン62を形成し、次にSiO2層11aの選択エッチングを行う(図24(C)参照)。
図24(D)に示すように、SiO2層11a上にレジストパターン62を形成し、開口部にAu/Pt/Ti層12をリフトオフ工程によって形成する(図24(E)参照)。
次に、図24(F)に示すように、Si基板2の裏面側にレジストパターン62を形成し、開口部にAu/Cr層をリフトオフ工程によって形成し、このパターンニングしたAu/Cr層をアライメントマーク75とする(図23(G)参照)。
次に、図24(H)に示すように、SiO2層11a表面にCu層58をスパッタリング法等によって堆積する。
図24(I)に示すように、レジストパターン62を形成し、レジストパターン62の開口部に金めっきを施し信号用電極10のパッド部等を形成し(図24(J)参照)、次に、図24(K)に示すように、不要なCu層58を除去する。次に、図24(L)に示すように、集積回路基板5の上に樹脂層56を堆積する。
図24(N)に示すように、SiO2層78b上にAu/Pt/Ti層からなるMEMS用電極9のパターンを形成する。
図24(O)に示すように、Si基板78aの裏面側にはCr/Auからなるアライメントマーク75を形成する。そして、図24(P)に示すように、SiO2層78bの表面に樹脂層54を被覆する。
図25(B)に示すように、絶縁層付きSi基板78のSi基板78aを研削やSF6ガスを用いたドライエッチングにより除去する。これにより、集積回路基板5には、樹脂層54,56を介して、MEMS6となるSiO2層78bが載置された構造となる。
図25(C)に示すように、上面に露出しているSiO2層78bにレジストパターン62を形成する。次に、図25(D)に示すように、Au/Crからなる金属層79を蒸着し、リフトオフ工程によって、Au/Cr層79のパターンニングを行い、図25(E)に示すように、レジストパターン62を除去する。
次に、図25(F)に示すように、Au/Crからなる金属層79をマスクとして、SiO2層78bのエッチングを行う。このSiO2層78bのエッチングによって後述する接続電極部8が形成される開口部が形成される。この開口部と共に、SiO2層78bへは、後述する樹脂層54,56のエッチングのために複数の開口部を形成してもよい。
次に、図25(G)に示すように、SiO2層78bにレジストパターン62を形成し、接続電極部8が形成される領域だけを開口する。
そして、図25(H)に示すように、接続電極部8が形成される領域の下部にあるAu/Pt/Ti層9のエッチングを行う。
図25(I)に示すように、接続電極部8の下部にある樹脂層54,56を酸素ガスを用いたドライエッチング等によってエッチングする。
図25(J)に示すように、レジストパターン62とレジストパターン62の下部にあるAu/Cr層79のエッチングを行う。
そして、図25(K)に示すように、表面の全面にめっきの下地となるCu層58をスパッタや蒸着等の方法で堆積する。
次に、図25(L)に示すように、Cu層58上にレジストパターン62を形成し、接続電極部8だけを開口する。
図26(B)に示すように、レジストパターン62をエッチングによって除去し、シード層58をエッチングによって除去する(図26(C)参照)。
最後に、図26(D)に示すように、集積回路基板5の多層配線層3とMEMS6との間に残留している犠牲層である樹脂層54,56を、酸素プラズマ等によって除去する。これにより、集積回路基板5とMEMS6とは、接続電極部8以外の箇所は完全に分離され、MEMS6を可動できる状態にでき、さらにMEMS6の裏面側にスイッチ用電極9を形成することができる。
(機能デバイスの第4の製造方法の変形例)
図27及び図28は、図23に示した機能デバイス55の別の製造方法の各工程を示す断面図である。集積回路基板5を用意する工程は、図24(A)〜(L)と同じであるので説明は省略する。
先ず、図27(A)に示すように、Si基板78a上にLP−CVD法でSiO2層78bを堆積し、絶縁層付きSi基板78を作製する。
次に、図27(B)に示すように、Si基板78aの裏面側にCr/Auからなるアライメントマーク75を形成する。
そして、図27(C)に示すように、SiO2層78b上にレジストパターン62を形成し、次に、図27(D)に示すように、SiO2層78b上へCrからなる金属層79を蒸着し、リフトオフ工程によってCr層79のパターンニングを行う。
図27(E)に示すように、レジストパターン62をエッチングする。また、図27(F)に示すように、SiO2層78bをBHFによってエッチングする。
次に、図27(G)に示すように、Cr層79をエッチングする。ここまでの工程で、SiO2層7のエッチングによって接続電極部8が形成される開口部が形成される。この開口部と共に、SiO2層78bへは、後述する樹脂層54,56のエッチングのために複数の開口部を形成してもよい。
次に、図27(H)に示すように、SiO2層78b上にAu/Pt/Ti層のパターンをリフトオフによって形成し、SiO2層78b上に図示しない樹脂層を堆積する。ここでAu/Pt/Ti層は、MEMS6の裏側のスイッチ用電極9となる。
そして、図27(I)に示すように、樹脂層54を堆積した絶縁層付きSi基板78を上下反転させて集積回路基板5の上に載置し、集積回路基板5の最上層上に被覆された樹脂層56に貼り付ける。
次に、図28(B)に示すように、SiO2層78bにレジストパターン62を形成し、接続電極部8が形成される領域だけを開口する。
そして、図28(C)に示すように、接続電極部8が形成される領域の下部にある樹脂層54,56を酸素ガスを用いたドライエッチング等によってエッチングし、レジストパターン62を除去する。
次に、図28(D)に示すように、めっきの下地となシード層となるCu層58をスパッタ堆積法等で堆積する。
図28(E)に示すように、Cu層58上にレジストパターン62を形成し、接続電極部8だけを開口する。
そして、図28(F)に示すように、接続電極部8となる領域にAuめっきを施す。次に、図28(G)に示すように、レジストパターン62をエッチングによって除去し、Cu層58をエッチングによって除去する(図28(H)参照)。
最後に、図28(I)に示すように、集積回路基板5の多層配線層3とMEMS6との間に残留している犠牲層である樹脂層54,56を、酸素プラズマ等によって除去する。これにより、集積回路基板5とMEMS6とは、接続電極部8以外の箇所は完全に分離され、MEMS6を可動できる状態にでき、さらにMEMS6の裏面側にスイッチ用電極9を形成することができる。
2:半導体基板
3:多層配線層
4:電極
4a:接続用電極
4b:容量用電極
4c:駆動用電極
5:集積回路基板
6:マイクロマシン(表面弾性波素子)
6a,6b、6c:片持ち梁部
7:マイクロマシンの接続用電極
8:接続電極部(接続部)
9,9c:マイクロマシンのスイッチ用電極
9d:静電駆動用電極パターン
10:信号用電極
10a:第1の信号線路
10b:第2の信号線路
11:層間絶縁層
11a:最上層
12:金属配線
13:絶縁層
14:MEMS用基板(Si基板)
14a:開口部
16:MEMS用基板(圧電結晶基板)
18:反射部
27:SiO2層
32:ダイヤモンド層
42:圧電材料薄膜
52:SOI基板
52a:Siデバイス層
52b:SiO2層
52c:Siハンドル層
54,56:樹脂層
58:シード層
60:フォトレジスト層
62:マスク
62a:樹脂層
62b:金属層
64:圧電材料薄膜用基板
66:テープ
70:グランド
75:アライメントマーク
78:絶縁層付き基板
78a:Si基板
78b:SiO2層
79:金属層
Claims (13)
- 多層配線層を表面に有しかつ該多層配線層の最上層に接続用電極を有する集積回路基板と、接続用電極を有するマイクロマシンと、上記集積回路基板上で隔離して上記マイクロマシンを支持する接続部と、を備える、機能デバイスの製造方法であって、
上記マイクロマシンが形成される基板又は膜の一方の表面と、上記集積回路基板の多層配線層の最上層と、を樹脂層で接合する第一のステップと、
上記基板又は膜の他方の表面にマイクロマシンを形成する第二のステップと、
上記樹脂層のうち上記マイクロマシンの接続用電極と上記集積回路基板の多層配線層の接続用電極との間に配設されている部位をエッチングする第三のステップと、
上記マイクロマシンの接続用電極と上記集積回路基板の接続用電極とを接続する接続部を形成する第四のステップと、
上記マイクロマシンと上記集積回路基板との間に配設されている樹脂層をエッチングし、上記マイクロマシンの上記接続部によって接続される接続用電極以外を上記集積回路基板から分離する第五のステップと、
を含んでいることを特徴とする、機能デバイスの製造方法。 - 前記樹脂層は、パリレン、ポリイミド樹脂、BCB、紫外線硬化樹脂及びレジストの何れかであることを特徴とする、請求項1に記載の機能デバイスの製造方法。
- 前記第一のステップにおいて、上記マイクロマシンが形成される基板を、Siハンドル層と酸化膜とSiデバイス層とからなるSOI基板とし、該Siデバイス層、前記集積回路基板の多層配線層の最上層の何れか一方の面又は両面に樹脂層を形成し、上記Siデバイス層と上記多層配線層の最上層とを樹脂層で接合し、上記Siハンドル層と上記酸化膜とを除去し、
前記第二のステップにおいて、前記マイクロマシンを上記Siデバイス層に形成することを特徴とする、請求項1に記載の機能デバイスの製造方法。 - 前記第一のステップにおいて、前記マイクロマシンが形成される基板を圧電結晶基板とし、上記圧電結晶基板の一方の面と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合し、上記圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、
前記第二のステップにおいて、前記マイクロマシンを上記圧電結晶基板に形成することを特徴とする、請求項1に記載の機能デバイスの製造方法。 - 前記第一のステップにおいて、前記マイクロマシンが形成される基板を圧電結晶基板とし、上記圧電結晶基板の一方の面に絶縁層又はダイヤモンド層を形成し、上記絶縁層又はダイヤモンド層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合し、上記圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、
前記第二のステップにおいて、前記マイクロマシンを上記圧電結晶基板に形成することを特徴とする、請求項1に記載の機能デバイスの製造方法。 - 前記第一のステップにおいて、前記マイクロマシンが形成される基板を圧電結晶基板とし、上記圧電結晶基板の一方の面にダイヤモンド層と絶縁層とを順に形成し、上記絶縁層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合し、上記圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、
前記第二のステップにおいて、上記圧電結晶基板に上記マイクロマシンを形成することを特徴とする請求項1に記載の機能デバイスの製造方法。 - 前記第一のステップにおいて、圧電材料薄膜用基板の一方の面に圧電材料薄膜とダイヤモンド層とを順に形成し、上記ダイヤモンド層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合した後、上記圧電材料薄膜用基板を除去し、
前記第二のステップにおいて、上記圧電材料薄膜に上記マイクロマシンを形成することを特徴とする、請求項1に記載の機能デバイスの製造方法。 - 前記第一のステップにおいて、圧電材料薄膜用基板の一方の面にダイヤモンド層と圧電材料薄膜とを順に形成し、上記圧電材料薄膜上にテープを貼り付け、上記圧電材料薄膜用基板を除去して、ダイヤモンド層と圧電材料薄膜とを上記テープに転移し、上記ダイヤモンド層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合した後、上記テープを除去し、
前記第二のステップにおいて、上記圧電材料薄膜に上記マイクロマシンを形成することを特徴とする、請求項1に記載の機能デバイスの製造方法。 - 前記第一のステップにおいて、圧電材料薄膜用基板の一方の面に圧電材料薄膜とダイヤモンド層と絶縁層とを順に形成し、
上記絶縁層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合した後、上記圧電材料薄膜用基板を除去し、
前記第二のステップにおいて、上記圧電材料薄膜に上記マイクロマシンを形成することを特徴とする、請求項1に記載の機能デバイスの製造方法。 - 前記第一のステップにおいて、圧電材料薄膜用基板の一方の面にダイヤモンド層と圧電材料薄膜とを順に形成し、
上記圧電材料薄膜上にテープを貼り付け、上記圧電材料薄膜用基板を除去して、ダイヤモンド層と圧電材料薄膜とを上記テープに転移し、
上記ダイヤモンド層に絶縁層を形成し、上記絶縁層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合した後、上記テープを除去し、
前記第二のステップにおいて、上記圧電材料薄膜に上記マイクロマシンを形成することを特徴とする、請求項1に記載の機能デバイスの製造方法。 - 多層配線層を表面に有しかつ該多層配線層の最上層に接続用電極を有する集積回路基板と、接続用電極を有するマイクロマシンと、上記集積回路基板上で隔離して上記マイクロマシンを支持する接続部とを備える、機能デバイスの製造方法であって、
上記マイクロマシンが形成される基板又は膜の一方の表面と、上記集積回路基板の多層配線層の最上層と、を樹脂層で接合する第一のステップと、
上記基板又は膜の他方の表面にマイクロマシンを形成する第二のステップと、
上記樹脂層のうち上記マイクロマシンの接続用電極と上記集積回路基板の多層配線層の接続用電極との間に配設されている部位をエッチングする第三のステップと、
上記マイクロマシンの接続用電極と上記集積回路基板の接続用電極とを接続する接続部を形成する第四のステップと、
上記マイクロマシンと上記集積回路基板との間に配設されている樹脂層をエッチングし、上記マイクロマシンの上記接続部によって接続される接続用電極以外を上記集積回路基板から分離する第五のステップと、
を含み、
上記第1ステップの前に、上記マイクロマシンが形成される基板又は膜に該マイクロマシンの一部を形成するステップを備えることを特徴とする、機能デバイスの製造方法。 - 前記マイクロマシンが形成される基板が、Siハンドル層と酸化膜とSiデバイス層とからなるSOI基板であることを特徴とする、請求項11に記載の機能デバイスの製造方法。
- 前記マイクロマシンが形成される基板は、基板の少なくとも一方の表面に絶縁体からなる層を備え、
上記絶縁体からなる層の表面と、前記集積回路基板の多層配線層の最上層と、を樹脂層で接合する第一のステップの後で、前記マイクロマシンが形成される基板を除去し、
前記第二のステップにおいて、上記絶縁体からなる層に前記マイクロマシンを形成する
ことを特徴とする、請求項11に記載の機能デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010519822A JP5547634B2 (ja) | 2008-07-09 | 2009-07-09 | 機能デバイス及びその製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008179646 | 2008-07-09 | ||
JP2008179646 | 2008-07-09 | ||
JP2010519822A JP5547634B2 (ja) | 2008-07-09 | 2009-07-09 | 機能デバイス及びその製造方法 |
PCT/JP2009/062558 WO2010005062A1 (ja) | 2008-07-09 | 2009-07-09 | 機能デバイス及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010005062A1 JPWO2010005062A1 (ja) | 2012-01-05 |
JP5547634B2 true JP5547634B2 (ja) | 2014-07-16 |
Family
ID=41507172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010519822A Active JP5547634B2 (ja) | 2008-07-09 | 2009-07-09 | 機能デバイス及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5547634B2 (ja) |
WO (1) | WO2010005062A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5577897B2 (ja) * | 2010-07-02 | 2014-08-27 | 富士通株式会社 | 電子デバイスとその製造方法 |
JP2014188656A (ja) * | 2013-03-28 | 2014-10-06 | Tokyo Electron Ltd | 中空構造体の製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07220994A (ja) * | 1994-01-31 | 1995-08-18 | Canon Inc | マイクロ構造体及びマイクロ構造体の形成法 |
JPH11145728A (ja) * | 1997-11-04 | 1999-05-28 | Nec Corp | 圧電振動子発振器 |
JP2000183290A (ja) * | 1998-12-18 | 2000-06-30 | Nec Corp | 半導体高周波集積回路およびその製造方法 |
JP2000196404A (ja) * | 1998-12-25 | 2000-07-14 | Kyocera Corp | 圧電共振子 |
JP2000312129A (ja) * | 1999-02-26 | 2000-11-07 | Kyocera Corp | 圧電共振子およびフィルタ |
JP2002232259A (ja) * | 2001-02-01 | 2002-08-16 | Seiko Epson Corp | 弾性表面波装置及びその製造方法 |
JP2004112378A (ja) * | 2002-09-19 | 2004-04-08 | Nec Corp | フィルタ、複合フィルタ、それらを搭載したフィルタ実装体、集積回路チップ、電子機器およびそれらの周波数特性変更方法 |
JP2005322666A (ja) * | 2004-05-06 | 2005-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びその製造方法 |
JP2006121653A (ja) * | 2004-09-27 | 2006-05-11 | Seiko Epson Corp | Mems振動子の周波数調整方法およびmems振動子 |
-
2009
- 2009-07-09 JP JP2010519822A patent/JP5547634B2/ja active Active
- 2009-07-09 WO PCT/JP2009/062558 patent/WO2010005062A1/ja active Application Filing
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07220994A (ja) * | 1994-01-31 | 1995-08-18 | Canon Inc | マイクロ構造体及びマイクロ構造体の形成法 |
JPH11145728A (ja) * | 1997-11-04 | 1999-05-28 | Nec Corp | 圧電振動子発振器 |
JP2000183290A (ja) * | 1998-12-18 | 2000-06-30 | Nec Corp | 半導体高周波集積回路およびその製造方法 |
JP2000196404A (ja) * | 1998-12-25 | 2000-07-14 | Kyocera Corp | 圧電共振子 |
JP2000312129A (ja) * | 1999-02-26 | 2000-11-07 | Kyocera Corp | 圧電共振子およびフィルタ |
JP2002232259A (ja) * | 2001-02-01 | 2002-08-16 | Seiko Epson Corp | 弾性表面波装置及びその製造方法 |
JP2004112378A (ja) * | 2002-09-19 | 2004-04-08 | Nec Corp | フィルタ、複合フィルタ、それらを搭載したフィルタ実装体、集積回路チップ、電子機器およびそれらの周波数特性変更方法 |
JP2005322666A (ja) * | 2004-05-06 | 2005-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びその製造方法 |
JP2006121653A (ja) * | 2004-09-27 | 2006-05-11 | Seiko Epson Corp | Mems振動子の周波数調整方法およびmems振動子 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2010005062A1 (ja) | 2012-01-05 |
WO2010005062A1 (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10361677B2 (en) | Transverse bulk acoustic wave filter | |
US7161283B1 (en) | Method for placing metal contacts underneath FBAR resonators | |
US6808954B2 (en) | Vacuum-cavity MEMS resonator | |
JP4142919B2 (ja) | 光スキャナおよびその製造方法 | |
US8119432B2 (en) | Method and apparatus for MEMS oscillator | |
US7623007B2 (en) | Device including piezoelectric thin film and a support having a vertical cross-section with a curvature | |
JP4468436B2 (ja) | 弾性波デバイスおよびその製造方法 | |
CN112039485A (zh) | 一种薄膜压电声波滤波器及其制造方法 | |
JP2008301453A (ja) | 薄膜圧電共振器及びこれを用いたフィルタ回路 | |
US20230008078A1 (en) | Structure and manufacturing method of surface acoustic wave filter with back electrode of piezoelectric layer | |
WO2004088840A1 (ja) | 圧電薄膜デバイス及びその製造方法 | |
JP5547634B2 (ja) | 機能デバイス及びその製造方法 | |
JPH0964675A (ja) | 密閉空洞上の圧電共振器および製造方法 | |
JP5862368B2 (ja) | 圧電デバイスの製造方法 | |
JP4206904B2 (ja) | Mems共振器 | |
JP4314867B2 (ja) | Mems素子の製造方法 | |
US7402877B2 (en) | Micromachine and method of manufacturing the micromachine | |
JP4608993B2 (ja) | 微小電気機械素子とその製造方法、及び電子機器 | |
US7060521B2 (en) | Bonding method | |
JPH11284481A (ja) | 圧電薄膜振動子およびその製造方法 | |
US20230188116A1 (en) | Structure and manufacturing method of surface acoustic wave filter with back electrode of piezoelectric layer | |
JP4461972B2 (ja) | 薄膜圧電フィルタおよびその製造方法 | |
JP2024046887A (ja) | デバイスの製造方法 | |
TW202143518A (zh) | 聲波裝置及其製造方法 | |
JP2006086787A (ja) | 薄膜圧電フィルタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140304 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5547634 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |