JP4461972B2 - 薄膜圧電フィルタおよびその製造方法 - Google Patents

薄膜圧電フィルタおよびその製造方法 Download PDF

Info

Publication number
JP4461972B2
JP4461972B2 JP2004261524A JP2004261524A JP4461972B2 JP 4461972 B2 JP4461972 B2 JP 4461972B2 JP 2004261524 A JP2004261524 A JP 2004261524A JP 2004261524 A JP2004261524 A JP 2004261524A JP 4461972 B2 JP4461972 B2 JP 4461972B2
Authority
JP
Japan
Prior art keywords
piezoelectric
substrate
insulating film
film
piezoelectric element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004261524A
Other languages
English (en)
Other versions
JP2006080786A (ja
Inventor
義彦 後藤
英俊 藤井
雅樹 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004261524A priority Critical patent/JP4461972B2/ja
Publication of JP2006080786A publication Critical patent/JP2006080786A/ja
Application granted granted Critical
Publication of JP4461972B2 publication Critical patent/JP4461972B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、薄膜圧電フィルタ等の圧電デバイスおよびその製造方法に関し、詳しくは、チップサイズパッケージ型圧電デバイスの薄型化に関する。
従来、圧電素子サイズまでパッケージを小型化したCSP(チップサイズパッケージ)型圧電デバイスが開発されている。例えば、図1に示すBAWフィルタ(バルク弾性波フィルタ)2は、共振子素子が形成された基板3の両側に、基板3と同サイズの蓋6,8が結合層7,9を介して貼り付けられている。共振子素子の振動部分4は、基板3,6から音響的に浮かせる必要があるため、Siの異方性エッチングを用いて基板3,6に空洞3x,6xを形成している(例えば、特許文献1参照)。
特表2004−503164号公報
このような構造の圧電デバイスは、共振子素子を支持するSi基板や、その両側に接合されるSi基板が必須であるため、製品高さ(厚さ)が大きい。
本発明は、かかる実情に鑑み、従来のチップサイズパッケージよりもさらに薄型化することができる、圧電デバイスおよびその製造方法を提供しようとするものである。
本発明は、上記課題を解決するため、以下のように構成した圧電デバイスを提供する。
圧電デバイスは、圧電素子と蓋板とが対向して配置され、周縁部が接合される。前記圧電素子は、中心部分が周辺部分に対して突出している絶縁膜と、前記絶縁膜の前記中心部分の突出側に配置された、対向する一対の電極及び該電極間に挟まれた圧電膜からなる薄膜部と、前記絶縁膜の前記周辺部分の前記突出側に配置され、前記電極にそれぞれ電気的に接続されたパッドとを有する。前記蓋板は、前記圧電素子に対向する側の面に形成され、前記圧電素子の前記パッドに接合されたランドと、前記圧電素子とは反対側の面に形成され、前記ランドに電気的に接続された外部電極とを有する。
上記構成において、絶縁膜の中心部分と周辺部分との段差により形成される空間を、圧電素子の振動空間として用いることができる。薄膜部は、絶縁膜の周辺部分から退避した中心部分に配置されるので、圧電素子の片側(絶縁膜の中心部分の突出側)にのみ蓋板を配置することができる。したがって、圧電素子の両側に蓋板を配置する場合よりも、圧電デバイスを薄型化することができる。
好ましくは、前記蓋板を貫通するスルーホールが形成され、該スルーホールの一端が前記パッドに接続され、該スルーホールの他端が前記外部電極に接続される。
上記構成によれば、パッドと外部電極との間の配線を短くして、圧電デバイスの電気特性を向上することができる。
圧電デバイスは、前記圧電素子の前記蓋板が接合された面の反対側に接着されたフィルムを有する。これにより、外部からの有機物汚染、パーティクルの侵入などを遮断し、圧電素子の振動が阻害されないようにすることができる。
また、本発明は、以下のように構成された圧電デバイスの製造方法を提供する。
圧電デバイスの製造方法は、一方の面に間隔を設けて複数の凸部が形成された基板の該一方の面上に犠牲層を形成する工程と、前記犠牲層の上に、前記各凸部に対応して、絶縁膜と、一対の電極及び該電極間に挟まれた圧電膜からなる薄膜部をそれぞれ形成し、前記各凸部の近傍部分に前記電極にそれぞれ電気的に接続されたパッドを形成し、前記各凸部の近傍部分より外側の周縁に接合層をそれぞれ形成する工程と、蓋板基板の一方の面に、前記パッド及び前記接合層に対応する複数のランド及び接合層を形成し、該蓋板基板の前記一方の面を前記基板の前記一方の面に対向させ、対応する前記パッドと前記ランドとをそれぞれ接合するとともに、対応する前記接合層同士を接合する工程と、前記犠牲層をエッチングし、前記基板を前記絶縁膜から分離する工程と、前記基板を分離した前記絶縁膜と前記蓋板基板との間の部分を個々の圧電デバイスに分割する工程とを備える。
上記方法によれば、共振子素子の片側にのみ蓋板を設け、凸部が形成された基板を犠牲層のエッチングにより除去するので、圧電デバイスの低背化及び低コスト化を図ることができる。また、凸部が形成された基板は再使用できるので、製造コストの低減を図ることができる。
好ましくは、前記絶縁膜の前記蓋基板に接合された面の反対側にフィルムを接着する工程を備える。これにより、外部からの有機物汚染、パーティクルの侵入などを遮断し、圧電素子の振動が阻害されないようにすることができる。
本発明の圧電デバイスおよびその製造方法によれば、従来のチップサイズパッケージよりもさらに薄型化することができる。
以下、本発明の実施の形態として実施例を図2〜図6を参照しながら説明する。
図2は、圧電デバイス10の断面図である。圧電デバイス10は、BAWフィルタである。圧電デバイス10は、圧電素子11の両側に、蓋板30とフィルム40がそれぞれ接合されている。
圧電素子11は、絶縁膜12に、下部電極14、圧電膜16、上部電極18が形成されている。絶縁膜12は、断面凸状に形成され、中心の凸部12aが、周囲の平坦部12bから突出するようになっている。絶縁膜12の凸部12aには、電極14,18間に圧電膜16が挟まれた薄膜部が配置される。電極14,18は、絶縁膜12の平坦部12bまでそれぞれ延在する。平坦部12bにおいて、電極14,18上にそれぞれパッド15,19が形成され、パッド15,19より外側の周縁に沿って接合層17が形成されている。
蓋板30は、圧電素子11に対向する側の面に、ランド32,34が形成され、圧電素子11のパッド15,19にそれぞれ接合されている。また、周縁に沿って接合層35が形成され、圧電素子11の接合層17と接合されている。蓋板30には、貫通穴に導電材を配置したスルーホール31x,33xが形成され、スルーホール31x,33xの両端が、外部電極31,33とランド32,34とにそれぞれ接続されている。
フィルム40は、絶縁膜12の平坦部12bに接合され、圧電素子11の凸部12aとの間に空間11xを形成する。
次に、図3〜図6を参照しながら、圧電デバイス10の製造工程および構成を説明する。図3〜図6は、最終形状の2個の圧電デバイス10に相当する部分を図示しているが、実際には、複数個の圧電デバイス10に相当する部分を、例えば升目状に二次元配置した基板の状態で製造する。
まず、絶縁膜12に凸部12aを形成するための基板20を作製する。
図3(a)に示すように、基板20としてSiを用いる。基板20の上にポリマーなどのレジストパターン21を形成する。レジストパターン21の断面形状は、緩やかな順テーパで、厚みは0.2μm以上、数十μm以下が好ましい。このレジストパターン21は、グレートーンフォトマスクを用いて形成できる。
この後、レジストパターン21の形成された基板20を、例えば、CFなどのフッ素系のガスを用いて反応性イオンエッチング(RIE)を行う。CFにより、基板20とレジストパターンの両方がエッチングされ、レジストパターンのテーパ形状が基板20に転写され、図3(b)に示すように、基板20に凸部22が形成される。レジストを残してエッチングを終了し、レジストを有機溶剤で剥離してもよい。レジストが完全にエッチングできるまでエッチングを続けてもよい。
次に、図3(c)に示すように、凸部22を形成した基板20上に、犠牲層24を形成する。犠牲層24として、例えばZnOを0.2μm以上、数十μm以下の厚さで形成する。犠牲層24として、Alなどの金属又はポリマーを用いてもよい。
この後、図4に示すように、犠牲層24の上に、絶縁膜12としてSiO膜を0.2μm以上、数十μm以下の厚さで形成する。この絶縁膜12の上に、スパッタ、CVD、電子ビーム蒸着などによる成膜と、フォトリソグラフィーによるパターニングを用いることにより、Mo、Pt、Al、Au、Cu、Tiなどを主材にした下部電極14を形成する。下部電極14は、図4(a)に示すように、略L字状に第1片14aと第2片14bが結合してなり、第1片14aは絶縁膜12の凸部12a上に帯状に形成され、第2片14bは、図4(b)に示すように、絶縁膜12の凸部12a上からテーパ部を経て平坦部12bまで帯状に形成される。
この下部電極14上に、スパッタなどによる成膜と、フォトリソグラフィーによるパターニングを用いることにより、ZnOやAlNなどの圧電膜16を形成する。圧電膜16は、下部電極14の第1片14aを完全に覆う。圧電膜16は、AlNを形成する場合、耐熱性に優れたZnOをレジストに用いて、リフトオフによりAlNをパターニングしてもよい。また、AlNを全面に成膜して後、フォトリソグラフィーにより樹脂レジストマスクを形成し、エッチングでAlNパターンを形成してもよい。
この圧電膜16の上に、下部電極14と同様に、上部電極18,18'を形成する。一方の上部電極18は、下部電極14の第2片14bと一列に並び、下部電極14の第2片14bを反対側に向けて、絶縁膜12の凸部12a上からテーパ部を経て平坦部12bまで、帯状に形成される。他方の上部電極18'は、下部電極14の第1片14aの先端側において、下部電極14の第2片14b及び一方の上部電極18と平行に、絶縁膜12の凸部12a上から両側にテーパ部を経て平坦部12bまで、帯状に形成される。1つの圧電デバイス10において、下部電極14と上部電極18とが2箇所で重なり合い、2つの共振子素子が形成される。
この後、圧電素子11のダイシングラインに沿って適宜部分(図示例では、各辺の中間部分)の絶縁膜12を除去し、犠牲層24の上面を露出させる適宜の数の犠牲層エッチホール12xを形成する。形成方法は、フォトリソグラフィーを用いて開口を有するレジストマスクを形成後、CFを用いてRIEを行い、絶縁膜12に開口を形成して後、レジスト剥離する。絶縁膜12としてSiO以外にSi等を用いても、同様に形成できる。
この後、圧電素子11のパッド15,15',19,19'と周縁の接合層17に、Cu,Snの積層金属膜を、膜の形成しやすい0.1μm〜50μmの範囲で蒸着する。
一方、図5に示すように、蓋板30について、外部電極31,31',33,33'やスルーホール31x,31x',33x,33x'を形成し、ダイシングラインに沿って適宜部分に貫通穴30xを形成する。また、ランド32,34と周縁の接合層35として、Cu,Snの積層金属膜を、圧電素子11と同様に蒸着により形成する。
そして、圧電素子11の凸部12a側と蓋板30のランド32,34を形成した面とを向き合せて、はんだのリフローを行い、圧電素子11と蓋板30の周縁の接合層17,35同士の接合と、パッド15,19とランド32,34の接合とを行う。
この後、犠牲層24のエッチングを行う。蓋板30の貫通穴30xは、犠牲層エッチホール12xに対応した位置に形成されており、この貫通穴30xから侵入したエッチング液により、エッチホール12xを介して犠牲層24をエッチングする。エッチング液は、犠牲層24がZnOの場合、燐酸と酢酸の混合液を用いる。犠牲層24がAlの場合、燐酸と酢酸と硝酸の混合液を用いる。犠牲層24がポリマーの場合、アセトンなどの有機溶剤を用いる。
犠牲層24のエッチングを終了すると、図6(a)に示した蓋板30に接合された絶縁膜12との間の部分から、Si基板20を分離し除去する。
この後、図6(b)に示したように、蓋板30に接合された絶縁膜12について、絶縁膜12の凸部12aに対応する凹部11xをフィルム40で覆い、外部からの有機物汚染、パーティクルの侵入を遮断する。フィルム40の材質は、例えば、ポリイミドである。フィルムの厚さは0.2μm以上、数十μm以下のものが入手しやすい。この凹部11xを共振子素子の振動空間として用いる。
この後、ダイシングラインに沿って切断し、個別の圧電デバイス10に分離する。
以上に説明したように、圧電デバイス10は、共振子素子を形成した基板の両側に蓋板を接合していた従来品に対し、一方の蓋板を無くすことができるため、低背化と低コスト化を実現できる。また、絶縁膜12を形成する基板20の材料に単結晶Siを用いて作製しているため、Siの結晶構造を継承して、膜質の良い圧電膜16が成膜され、特性の良い圧電デバイスを実現できる。接合層17,35により気密封止構造とすることができ、湿度や腐食性雰囲気に弱い材質を使っている場合でも信頼性を確保できる。絶縁膜12を形成する基板20は再利用できるため、製造コストを低減することができる。
なお、本発明の圧電デバイスおよびその製造方法は、上記した実施の形態に限定されるものではなく、種々変更を加え得て実施可能である。
圧電デバイスの断面図である。(従来例) 圧電デバイスの断面図である。(実施例) 製造工程の説明図である。(実施例) 製造工程の説明図である。(a)は平面図、(b)は(a)の線B−Bに沿って切断した断面図である。(実施例) 製造工程の説明図である。(a)は平面図、(b)は(a)の線B−Bに沿って切断した断面図である。(実施例) 製造工程の説明図である。(実施例)
符号の説明
10 圧電デバイス
11 圧電素子
12 絶縁膜
12a 凸部(中心部分)
12b 平坦部(周辺部分)
14,14' 下部電極
15 パッド
16 圧電膜
17 接合層(周縁部)
18,18' 上部電極
19 パッド
31,31' 外部電極
31x,31x' スルーホール
33,33' 外部電極
33x,33x' スルーホール
35 接合層(周縁部)
30 蓋板
40 フィルム

Claims (4)

  1. 圧電素子と蓋板とが対向して配置され、周縁部が接合された圧電デバイスであって、
    前記圧電素子は、
    中心部分が周辺部分に対して突出している絶縁膜と、
    前記絶縁膜の前記中心部分の突出側に配置された、対向する一対の電極及び該電極間に挟まれた圧電膜からなる薄膜部と、
    前記絶縁膜の前記周辺部分の前記突出側に配置され、前記電極にそれぞれ電気的に接続されたパッドとを有し、
    前記蓋板は、
    前記圧電素子に対向する側の面に形成され、前記圧電素子の前記パッドに接合されたランドと、
    前記圧電素子とは反対側の面に形成され、前記ランドに電気的に接続された外部電極とを有し、
    前記圧電素子の前記蓋板が接合された面の反対側に接着されたフィルムを有することを特徴とする圧電デバイス。
  2. 前記蓋板を貫通するスルーホールが形成され、該スルーホールの一端が前記パッドに接続され、該スルーホールの他端が前記外部電極に接続されたことを特徴とする、請求項1に記載の圧電デバイス。
  3. 一方の面に間隔を設けて複数の凸部が形成された基板の該一方の面上に犠牲層を形成する工程と、
    前記犠牲層の上に、前記各凸部に対応して、絶縁膜と、一対の電極及び該電極間に挟まれた圧電膜からなる薄膜部をそれぞれ形成し、前記各凸部の近傍部分に前記電極にそれぞれ電気的に接続されたパッドを形成し、前記各凸部の近傍部分より外側の周縁に接合層をそれぞれ形成する工程と、
    蓋板基板の一方の面に、前記パッド及び前記接合層に対応する複数のランド及び接合層を形成し、該蓋板基板の前記一方の面を前記基板の前記一方の面に対向させ、対応する前記パッドと前記ランドとをそれぞれ接合するとともに、対応する前記接合層同士を接合する工程と、
    前記犠牲層をエッチングし、前記基板を前記絶縁膜から分離する工程と、
    前記基板を分離した前記絶縁膜と前記蓋板基板との間の部分を個々の圧電デバイスに分割する工程とを備えたことを特徴とする、圧電デバイスの製造方法。
  4. 前記絶縁膜の前記蓋基板に接合された面の反対側にフィルムを接着する工程を備えたことを特徴とする、請求項記載の圧電デバイスの製造方法。
JP2004261524A 2004-09-08 2004-09-08 薄膜圧電フィルタおよびその製造方法 Expired - Fee Related JP4461972B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004261524A JP4461972B2 (ja) 2004-09-08 2004-09-08 薄膜圧電フィルタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004261524A JP4461972B2 (ja) 2004-09-08 2004-09-08 薄膜圧電フィルタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2006080786A JP2006080786A (ja) 2006-03-23
JP4461972B2 true JP4461972B2 (ja) 2010-05-12

Family

ID=36159890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004261524A Expired - Fee Related JP4461972B2 (ja) 2004-09-08 2004-09-08 薄膜圧電フィルタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4461972B2 (ja)

Also Published As

Publication number Publication date
JP2006080786A (ja) 2006-03-23

Similar Documents

Publication Publication Date Title
JP4327118B2 (ja) バルク音響波共振器の製造方法
JP3925133B2 (ja) 弾性表面波装置の製造方法及び弾性表面波装置
JP4375399B2 (ja) 圧電フィルタ
JP4468436B2 (ja) 弾性波デバイスおよびその製造方法
EP1299946B1 (en) Filter and method for manufacturing the same
JP4588753B2 (ja) 電子素子パッケージの製造方法および電子素子パッケージ
WO2004105237A1 (ja) 圧電電子部品、およびその製造方法、通信機
WO2006106831A1 (ja) 弾性表面波デバイスおよびその製造方法
JP2012080165A (ja) コンデンサマイクロホンアレイチップ
JP2006109400A (ja) 電子部品、回路基板、電子機器、電子部品の製造方法
JP5269301B2 (ja) 弾性表面波装置
JP5818946B2 (ja) 弾性波装置
JP2004017171A (ja) 電子部品およびその製造方法
JP3189719B2 (ja) 弾性表面波装置の製造方法
JP2005117151A (ja) 弾性表面波装置の製造方法及び弾性表面波装置
JP4461972B2 (ja) 薄膜圧電フィルタおよびその製造方法
JP2009278422A (ja) 弾性表面波デバイス及びその製造方法
JP5200727B2 (ja) 弾性波装置の製造方法及び弾性波装置
JP5483851B2 (ja) 弾性表面波装置の製造方法
JP5547634B2 (ja) 機能デバイス及びその製造方法
WO2004011366A1 (ja) マイクロマシンおよびその製造方法
WO2014148107A1 (ja) 水晶振動装置
JP2006086787A (ja) 薄膜圧電フィルタおよびその製造方法
TWI727718B (zh) 微機電換能裝置及其製造方法
JP2013081022A (ja) 水晶振動子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees