JP5540566B2 - 整流装置 - Google Patents

Description

本発明は、オルタネータ等の発電機が出力した電圧の整流装置に関する。

従来、航空機では、エンジンによって回転駆動するオルタネータ（発電機）が出力する３相交流電圧を、整流装置によって直流電圧へ変換し、当該直流電圧をスイッチングシャントによって所望の電圧まで降圧することによって、各種負荷装置を稼動する電圧として使用している。しかしながら、このスイッチングシャントでは、余った電圧をオルタネータへ戻している為、この電圧によってオルタネータが発熱してしまうという課題を抱えていた。その為に、スイッチングシャントの代わりに、降圧用ＤＣ／ＤＣコンバータとして、降圧チョッパ回路を使用することが検討されている。しかしながら、降圧チョッパ回路では、整流装置からの入力される直流電圧がＦＥＴ（Field Effect Transistor）等のスイッチング素子に印加される為、高い直流電圧に耐えることが出来るスイッチング素子を搭載しなければならないという課題を抱えている。

そして、上記課題を解決する整流装置として、下記特許文献１には、可変電圧交流電源によって発生された電圧の範囲を圧縮するように自動的に動作する整流回路が開示されている。
この整流回路は、交流電源が出力する交流電圧を直流電圧に変換する整流回路であって、電源に接続されると共に整流回路の第１の出力端子に一方の極性の出力電圧を発生する第１の整流手段と、電源に接続されると共に整流回路の第２の出力端子に反対の極性の出力電圧を発生する第２の整流手段と、一端が電源に結合されると共に他端が第２の出力端子に結合されている一方向導電性素子と、第２の整流手段または一方向導電性素子のいずれかを非導通状態にするように選択的に動作するスイッチング手段とを有し、一方向導電性素子が非導通状態にあるときは３相全波整流回路として動作し、また第２の整流手段が非導通状態にあるときは３相半波整流回路として動作することによって、出力する直流電圧の範囲を交流電源の電圧範囲よりも狭くする。

特開昭６２−１５５７７５号公報

ところで、上記従来技術では、出力する直流電圧に応じて、３相全波整流回路として動作していた整流回路を、３相半波整流回路として動作させることによって、出力する直流電圧を降圧している。しかしながら、航空機では、オルタネータが出力した交流電圧を、３相半波整流回路として動作する整流回路によって整流しただけでは、直流電圧の降圧が十分ではない為に、高い直流電圧が降圧チョッパ回路に印加されてしまう。この為、降圧チョッパ回路では、スイッチング素子として、高い直流電圧に耐えることが出来る半導体デバイスを搭載しなければならなかった。

本発明は、上述した事情に鑑みてなされたものであり、従来よりも降圧チョッパに印加される電圧を抑制することが出来る整流装置を提供することを目的とする。

上記目的を達成するために、本発明では、整流装置に係る第１の解決手段として、３相交流電圧を整流することによって直流電圧へ変換し、当該直流電圧を出力する整流装置であって、整流した直流電圧が所定のしきい値を超えた場合に、直流電圧の生成に供する相電圧を減らすという手段を採用する。

本発明では、整流装置に係る第２の解決手段として、上記第１の解決手段において、３相の交流電圧に応じた３対の整流用ダイオードから構成された整流用ブリッジ回路と、前記整流用ブリッジ回路の正極側の出力端に接続する２個の整流用ダイオードのカソード端子に接続する第１のスイッチング手段と、前記整流用ブリッジ回路の負極側の出力端に接続する３個の整流用ダイオードのアノード端子に接続する第２のスイッチング手段と、３相全波整流によって整流した直流電圧が前記しきい値を超えた場合に、前記第１のスイッチン手段及び前記第２のスイッチング手段をＯＦＦにすることによって、前記整流用ブリッジ回路の動作を３相全波整流から単相半波整流へ切り替える制御手段とを、具備するという手段を採用する。

本発明では、整流装置に係る第３の解決手段として、上記第１の解決手段において、３相の交流電圧に応じた３対の整流用ダイオードから構成された整流用ブリッジ回路と、前記整流用ブリッジ回路の正極側の出力端に接続する１個の整流用ダイオードのカソード端子に接続する第１のスイッチング手段と、前記整流用ブリッジ回路の負極側の出力端に接続する３個の整流用ダイオードのアノード端子に接続する第２のスイッチング手段と、３相全波整流によって整流した直流電圧が前記しきい値を超えた場合に、前記第１のスイッチン手段及び前記第２のスイッチング手段をＯＦＦにすることによって、前記整流用ブリッジ回路の動作を３相全波整流から２相半波整流へ切り替える制御手段とを、具備するという手段を採用する。

本発明では、整流装置に係る第４の解決手段として、上記第１の解決手段において、３相の交流電圧に応じた合計６個の整流用ダイオード及び整流用サイリスタから構成され、前記合計６個の内、少なくとも３つは、負極側の出力端にアノード端子が接続する整流用サイリスタである整流用ブリッジ回路と、３相全波整流によって整流した直流電圧が前記しきい値を超えた場合に、少なくとも前記整流用ブリッジ回路の負極側の出力端にアノード端子が接続する整流用サイリスタをＯＦＦにする制御手段とを、具備するという手段を採用する。

本発明によれば、整流装置が、３相交流電圧を整流することによって直流電圧へ変換し、当該直流電圧を出力する整流装置であって、整流した直流電圧が所定のしきい値を超えた場合に、直流電圧の生成に供する相電圧を減らす。
このように、整流装置が、整流した直流電圧がしきい値を超えると、直流電圧の生成に供する相電圧を減らすことによって、従来行われていた３相全波整流から３相半波整流への切り替える方法よりも直流電圧を抑制することが出来る。これにより、従来よりも降圧チョッパに印加される電圧を抑制することが出来る。

本発明の第１実施形態に係る整流装置Ａ１の構成を示す回路図である。 本発明の第１実施形態に係る整流装置Ａ１の入力された３相交流電圧の線間電圧を示す波形図と、直流電圧Ｖ１を示す波形図と、第１ＭＯＳＦＥＴ２及び第２ＭＯＳＦＥＴ３のスイッチング周期を示す波形図である。 本発明の第２実施形態に係る整流装置Ａ２の構成を示す回路図である。 本発明の第２実施形態に係る整流装置Ａ２の入力された３相交流電圧の線間電圧を示す波形図と、直流電圧Ｖ１１を示す波形図と、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３のスイッチング周期を示す波形図である。 本発明の第２第３実施形態に係る整流装置Ａ３の構成を示す回路図である。

以下、図面を参照して、本発明の実施形態について説明する。
〔第１実施形態〕
まず、第１実施形態に係る整流装置Ａ１について、説明する。
第１実施形態に係る整流装置Ａ１の回路構成について、図１を参照して、説明する。図１は、第１実施形態に係る整流装置Ａ１の構成を示す回路図である。

整流装置Ａ１は、オルタネータＢが発生させた交流電圧を直流電圧に変換し、当該直流電圧を降圧チョッパ回路Ｃを介して負荷Ｄへ出力するものであり、図１に示すように、整流用ブリッジ回路１、第１ＭＯＳＦＥＴ２、第２ＭＯＳＦＥＴ３、コンデンサ４、ダイオード５、出力端子６ａ，６ｂ、電圧センサ７及び制御部８を備えている。
なお、第１ＭＯＳＦＥＴ２は、第１実施形態における第１のスイッチング手段であり、第２ＭＯＳＦＥＴ３は、第１実施形態における第２のスイッチング手段である。また、電圧センサ７及び制御部８が、第１実施形態における制御手段を構成する。

整流用ブリッジ回路１は、オルタネータＢが出力する３相交流電圧を整流することによって直流電圧に変換するブリッジ回路であり、整流用ダイオード１ａ〜１ｆを備えている。
整流用ダイオード１ａは、カソード端子が、正極側の出力端子６ａに接続され、アノード端子が、オルタネータＢのＵ相巻線及び整流用ダイオード１ｄのカソード端子に接続されている。

整流用ダイオード１ｂは、カソード端子が、第１ＭＯＳＦＥＴ２のドレイン端子に接続され、アノード端子が、オルタネータＢのＶ相巻線及び整流用ダイオード１ｅのカソード端子に接続されている。
整流用ダイオード１ｃは、カソード端子が、第１ＭＯＳＦＥＴ２のドレイン端子に接続され、アノード端子が、オルタネータＢのＷ相巻線及び整流用ダイオード１ｆのカソード端子に接続されている。

整流用ダイオード１ｄは、カソード端子が、オルタネータＢのＵ相巻線及び整流用ダイオード１ａのアノード端子に接続され、アノード端子が、第２ＭＯＳＦＥＴ３のソース端子に接続されている。
整流用ダイオード１ｅは、カソード端子が、オルタネータＢのＶ相巻線及び整流用ダイオード１ｂのアノード端子に接続され、アノード端子が、第２ＭＯＳＦＥＴ３のソース端子に接続されている。

整流用ダイオード１ｆは、カソード端子が、オルタネータＢのＷ相巻線及び整流用ダイオード１ｃのアノード端子に接続され、アノード端子が、第２ＭＯＳＦＥＴ３のソース端子に接続されている。

第１ＭＯＳＦＥＴ２では、ドレイン端子が整流用ダイオード１ｂのカソード端子及び整流用ダイオード１ｃのカソード端子に接続され、ソース端子が、コンデンサ４の一端及び一方の出力端子６ａに接続され、さらにゲート端子が制御部８に接続されている。
第２ＭＯＳＦＥＴ３では、ドレイン端子がコンデンサ４の他端及び負極側の出力端子６ｂに接続され、ソース端子が整流用ダイオード１ｄのアノード端子、整流用ダイオード１eのアノード端子及び整流用ダイオード１ｆのアノード端子に接続され、さらにゲート端子が制御部８にされている。

コンデンサ４は、降圧チョッパ回路Ｃへ出力する直流電圧の平滑化、すなわち直流電圧のリップルを低減することを目的として設けられたものであり、一端が、整流用ダイオード１ａのカソード端子、第１第１ＭＯＳＦＥＴ２のソース端子及び一方の出力端子６ａに接続され、他端が、第２第１ＭＯＳＦＥＴ３のドレイン端子、ダイオード５のアノード端子及び他方の出力端子６ｂに接続されている。
ダイオード５は、アノード端子がコンデンサ４の他端及び他方の出力端子６ｂに接続され、カソード端子がオルタネータＢに接続されている。

出力端子６ａ，６ｂは、整流装置Ａ１が交流電圧を整流することによって変換した直流電圧を降圧チョッパ回路Ｃへ出力するための一対の接続端子であり、一方の正極側の出力端子６ａが、整流用ダイオード１ａのカソード端子、第１ＭＯＳＦＥＴ２のソース端子及びコンデンサ４の一端に接続され、他方の負極側の出力端子６ｂが、コンデンサ４の他端、第２ＭＯＳＦＥＴ３のドレイン端子及びダイオード５のアノード端子に接続されている。

電圧センサ７は、整流装置Ａ１が出力端子６ａ，６ｂから降圧チョッパ回路Ｃへ出力する直流電圧を検出するセンサであり、図１に示すように、一方の端子が一方の出力端子６ａに接続され、他方の端子が他方の出力端子６ｂに接続されている。そして、この電圧センサ７は、検出結果に基づいて、出力端子６ａ，６ｂから出力する直流電圧を示す検出信号Ｓｖ１を制御部８へ出力する。

制御部８は、第１ＭＯＳＦＥＴ２と第２ＭＯＳＦＥＴ３と信号の入出力を行うインタフェース回路等から構成されており、上記電圧センサ７から入力される検出信号Ｓｖ１に基づいて、第１ＭＯＳＦＥＴ２及び第２ＭＯＳＦＥＴ３を制御する。なお、制御部８は、半導体デバイス等のハードウェアのみによって制御を行う制御回路であってもよいし、またＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）から構成され、上記ＲＯＭに記憶された制御プログラムに基づいて制御を行うソフトウェアを用いた制御回路であってもよい。

次に、このように構成された第１実施形態に係る整流装置Ａ１の動作について、詳しく説明する。
整流装置Ａ１では、オルタネータＢが回転によって３相交流電圧の出力を開始すると、整流用ブリッジ回路１が交流電圧を直流電圧Ｖ１へ変換し、当該直流電圧Ｖ１を出力端子６ａ，６ｂから降圧チョッパ回路Ｃへ出力する。電圧センサ７は、直流電圧Ｖ１の出力動作の開始に伴って、制御部８への検出信号Ｓｖ１の出力を開始する。そして、オルタネータＢの回転数の上昇に伴って、整流装置Ａ１では、オルタネータＢから入力される３相交流電圧が上昇する。

制御部８は、電圧センサ７から検出信号Ｓｖ１が入力されると、当該検出信号Ｓｖ１に基づいて、出力端子６ａ，６ｂから出力する直流電圧Ｖ１が、降圧チョッパ回路Ｃの耐電圧を示すしきい値Ｖａ１を超えたか否か判断する。そして、制御部８は、直流電圧Ｖ１がしきい値Ｖａ１を超えると、第１ＭＯＳＦＥＴ２及び第２ＭＯＳＦＥＴ３をＯＦＦにする。

そして、整流装置Ａ１では、第１ＭＯＳＦＥＴ２及び第２ＭＯＳＦＥＴ３がＯＦＦになることによって、整流用ダイオード１ａのみが整流に使用される為に、３相全波整流から単相半波整流に切り替わる。その為、整流装置Ａ１の出力端子６ａ，６ｂから出力する直流電圧Ｖ１が低下する。

整流装置Ａ１の上記動作について、図２を参照して、詳しく説明する。
図２は、第１実施形態に係る整流装置Ａ１の入力された３相交流電圧の線間電圧を示す波形図と、直流電圧Ｖ１を示す波形図と、第１ＭＯＳＦＥＴ２及び第２ＭＯＳＦＥＴ３のスイッチング周期を示す波形図である。

なお、図２の（ａ）では、３相交流電圧の線間電圧が電圧Ｖｂ１まで変化した場合の波形を示し、図２の（ｂ）では、３相交流電圧の線間電圧が電圧Ｖｂ１まで変化した場合の直流電圧Ｖ１の波形を示し、図２の（ｃ）では、３相交流電圧の線間電圧が電圧Ｖｂ１まで変化した場合の第１ＭＯＳＦＥＴ２及び第２ＭＯＳＦＥＴ３のスイッチング周期の波形を示している。そして、図２の（ａ），（ｂ），（ｃ）では、縦軸が電圧を示し、横軸が時間を示す。

整流装置Ａ１では、第１ＭＯＳＦＥＴ２及び第２ＭＯＳＦＥＴ３がＯＮの場合、すなわち３相全波整流を行っている場合、図２の（ａ）に示す３相交流電圧の線間電圧のピーク電圧と、図２の（ｂ）に示す直流電圧Ｖ１とが等しくなる。
そして、制御部８は、直流電圧Ｖ１がしきい値Ｖａ１を超えると、第１ＭＯＳＦＥＴ２及び第２ＭＯＳＦＥＴ３をＯＦＦすることによって、３相全波整流から単相半波整流に切り替え、これにより、図２の（ｂ）に示すように、直流電圧Ｖ１がしきい値Ｖａ１を下回る電圧、すなわち降圧チョッパ回路Ｃの耐電圧を下回る電圧まで降圧させる。

整流装置Ａ１では、単相半波整流を行っている場合に、直流電圧Ｖ１が、３相交流電圧の線間電圧のピーク電圧の（１／√３）に等しくなる。なお、図２の（ｂ）には、比較の為に、整流装置Ａ１が３相全波整流のみを行った場合の直流電圧Ｖ２と、整流装置Ａ１が単相半波整流のみを行った場合の直流電圧Ｖ３との波形を示す。

そして、制御部８は、直流電圧Ｖ１がしきい値Ｖａ１を下回る電圧まで降圧すると、第１ＭＯＳＦＥＴ２及び第２ＭＯＳＦＥＴ３をＯＮにし、再び、直流電圧Ｖ１がしきい値Ｖａ１を超えると、第１ＭＯＳＦＥＴ２及び第２ＭＯＳＦＥＴ３をＯＦＦにする。制御部８は、第１ＭＯＳＦＥＴ２及び第２ＭＯＳＦＥＴ３のＯＮとＯＦＦの切り替えを、図２の（ｃ）に示すように、何度も繰り返すことによって、直流電圧Ｖ１をしきい値Ｖａ１を下回る電圧になるように制御する。

以上のように、第１実施形態に係る整流装置Ａ１では、制御部８が、出力端子６ａ，６ｂから出力する直流電圧Ｖ１がしきい値Ｖａ１を超えると、第１ＭＯＳＦＥＴ２及び第２ＭＯＳＦＥＴ３をＯＦＦにすることによって、３相全波整流から単相半波整流に切り替える為に、降圧チョッパ回路Ｃへ出力する直流電圧Ｖ１を抑制することが出来る。これによって、降圧チョッパ回路Ｃに高耐圧の半導体デバイスを搭載しなくてもよい為に、降圧チョッパ回路の生産経費を抑制することが出来る。

以上、本発明の第１実施形態について説明したが、本発明は上記第１実施形態に限定されることなく、例えば以下のような変形が考えられる。
（１）上記第１実施形態に係る整流装置Ａ１では、直流電圧Ｖ１がしきい値Ｖａ１を超えると、第１ＭＯＳＦＥＴ２及び第２ＭＯＳＦＥＴ３をＯＦＦにすることによって、３相全波整流から単相半波整流に切り替え、これによって直流電圧Ｖ１を抑制したが、本発明はこれに限定されない。

例えば、制御部８が、電圧センサ７から入力される検出信号Ｓｖ１に基づいて、直流電圧Ｖ１がしきい値Ｖａ１を超えたと判断すると、オルタネータＢの回転数を低下させることによって、しきい値Ｖａ１を下回る電圧まで直流電圧Ｖ１を降圧するようにしてもよい。

〔第２実施形態〕
次に、第２実施形態に係る整流装置Ａ２について、説明する。
第２実施形態に係る整流装置Ａ２の回路構成について、図３を参照して、説明する。図３は、第２実施形態に係る整流装置Ａ２の構成を示す回路図である。

整流装置Ａ２は、第１実施形態に係る整流装置Ａ１と同様に、オルタネータＢが発生させた交流電圧を直流電圧に変換し、当該直流電圧を降圧チョッパ回路Ｃを介して負荷Ｄへ出力するものであり、ブリッジ回路の結線が異なる点において、第１実施形態に係る整流装置Ａ１と相違する。

整流装置Ａ２は、図３に示すように、整流用ブリッジ回路１１、第１ＭＯＳＦＥＴ１２、第２ＭＯＳＦＥＴ１３、コンデンサ１４、ダイオード１５、出力端子１６ａ，１６ｂ、電圧センサ１７及び制御部１８を備えている。なお、第１ＭＯＳＦＥＴ１２は、第２実施形態における第１のスイッチング手段であり、第２ＭＯＳＦＥＴ１３は、第２実施形態における第２のスイッチング手段である。また、電圧センサ１７及び制御部１８が、第２実施形態における制御手段を構成する。

整流用ブリッジ回路１１は、オルタネータＢが出力する３相交流電圧を整流することによって直流電圧に変換するブリッジ回路であり、整流用ダイオード１１ａ〜１１ｆを備えている。
整流用ダイオード１１ａは、カソード端子が、正極側の出力端子１６ａに接続され、アノード端子が、オルタネータＢのＵ相巻線及び整流用ダイオード１１ｄのカソード端子に接続されている。

整流用ダイオード１１ｂは、カソード端子が、正極側の出力端子１６ａに接続され、アノード端子が、オルタネータＢのＶ相巻線及び整流用ダイオード１１ｅのカソード端子に接続されている。
整流用ダイオード１１ｃは、カソード端子が、第１ＭＯＳＦＥＴ１２のドレイン端子に接続され、アノード端子が、オルタネータＢのＷ相巻線及び整流用ダイオード１１ｆのカソード端子に接続されている。

整流用ダイオード１１ｄは、カソード端子が、オルタネータＢのＵ相巻線及び整流用ダイオード１１ａのアノード端子に接続され、アノード端子が、第２ＭＯＳＦＥＴ１３のソース端子に接続されている。
整流用ダイオード１１ｅは、カソード端子が、オルタネータＢのＶ相巻線及び整流用ダイオード１１ｂのアノード端子に接続され、アノード端子が、第２ＭＯＳＦＥＴ１３のソース端子に接続されている。

整流用ダイオード１１ｆは、カソード端子が、オルタネータＢのＷ相巻線及び整流用ダイオード１１ｃのアノード端子に接続され、アノード端子が、第２ＭＯＳＦＥＴ１３のソース端子に接続されている。

第１ＭＯＳＦＥＴ１２では、ドレイン端子が整流用ダイオード１１ｃのカソード端子に接続され、ソース端子が、コンデンサ１４の一端及び一方の出力端子１６ａに接続され、さらにゲート端子が制御部１８に接続されている。
第２ＭＯＳＦＥＴ１３では、ドレイン端子がコンデンサ１４の他端及び負極側の出力端子１６ｂに接続され、ソース端子が整流用ダイオード１１ｄのアノード端子、整流用ダイオード１１ｅのアノード端子及び整流用ダイオード１１ｆのアノード端子に接続され、さらにゲート端子が制御部１８にされている。

コンデンサ１４は、降圧チョッパ回路Ｃへ出力する直流電圧の平滑化、すなわち直流電圧のリップルを低減することを目的として設けられたものであり、一端が、整流用ダイオード１１ａのカソード端子、整流用ダイオード１１ｂのカソード端子、第１第１ＭＯＳＦＥＴ１２のソース端子及び一方の出力端子１６ａに接続され、他端が、第２第１ＭＯＳＦＥＴ３のドレイン端子、ダイオード１５のアノード端子及び他方の出力端子１６ｂに接続されている。
ダイオード１５は、アノード端子がコンデンサ１４の他端及び他方の出力端子１６ｂに接続され、カソード端子がオルタネータＢに接続されている。

出力端子１６ａ，１６ｂは、整流装置Ａ２が交流電圧を整流することによって変換した直流電圧を降圧チョッパ回路Ｃへ出力するための一対の接続端子であり、一方の正極側の出力端子１６ａが、整流用ダイオード１１ａのカソード端子、整流用ダイオード１１ｂのカソード端子、第１ＭＯＳＦＥＴ１２のソース端子及びコンデンサ１４の一端に接続され、他方の負極側の出力端子１６ｂが、コンデンサ１４の他端、第２ＭＯＳＦＥＴ１３のドレイン端子及びダイオード１５のアノード端子に接続されている。

電圧センサ１７は、整流装置Ａ２が出力端子１６ａ，１６ｂから降圧チョッパ回路Ｃへ出力する直流電圧を検出するセンサであり、図３に示すように、一方の端子が一方の出力端子１６ａに接続され、他方の端子が他方の出力端子１６ｂに接続されている。そして、この電圧センサ１７は、検出結果に基づいて、出力端子１６ａ，１６ｂから出力する直流電圧を示す検出信号Ｓｖ１１を制御部１８へ出力する。

制御部１８は、第１ＭＯＳＦＥＴ１２と第２ＭＯＳＦＥＴ１３と信号の入出力を行うインタフェース回路等から構成されており、上記電圧センサ１７から入力される検出信号Ｓｖ１１に基づいて、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３を制御する。

次に、このように構成された第２実施形態に係る整流装置Ａ２の動作について、詳しく説明する。
整流装置Ａ２では、オルタネータＢが回転によって３相交流電圧の出力を開始すると、整流用ブリッジ回路１１が交流電圧を直流電圧Ｖ１１へ変換し、当該直流電圧Ｖ１１を出力端子１６ａ，１６ｂから降圧チョッパ回路Ｃへ出力する。電圧センサ１７は、直流電圧Ｖ１１の出力動作の開始に伴って、制御部１８への検出信号Ｓｖ１１の出力を開始する。そして、オルタネータＢの回転数の上昇に伴って、整流装置Ａ２では、オルタネータＢから入力される３相交流電圧が上昇する。

制御部１８は、電圧センサ１７から検出信号Ｓｖ１１が入力されると、当該検出信号Ｓｖ１１に基づいて、出力端子１６ａ，１６ｂから出力する直流電圧Ｖ１１が、降圧チョッパ回路Ｃの耐電圧を示すしきい値Ｖａ１１を超えたか否か判断する。そして、制御部１８は、直流電圧Ｖ１１がしきい値Ｖａ１１を超えると、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３をＯＦＦにする。

そして、整流装置Ａ２では、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３がＯＦＦになることによって、整流用ダイオード１１ａ，１１ｂのみが整流に使用される為に、３相全波整流から２相半波整流に切り替わる。その為、整流装置Ａ２の出力端子１６ａ，６ｂから出力する直流電圧Ｖ１１が低下する。

整流装置Ａ２の上記動作について、図４を参照して、詳しく説明する。
図４は、第２実施形態に係る整流装置Ａ２の入力された３相交流電圧の線間電圧を示す波形図と、直流電圧Ｖ１１を示す波形図と、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３のスイッチング周期を示す波形図である。

なお、図４の（ａ）では、３相交流電圧の線間電圧が電圧Ｖｂ１１まで変化した場合の波形を示し、図４の（ｂ）では、３相交流電圧の線間電圧が電圧Ｖｂ１１まで変化した場合の直流電圧Ｖ１１の波形を示し、図４の（ｃ）では、３相交流電圧の線間電圧が電圧Ｖｂ１１まで変化した場合の第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３のスイッチング周期の波形を示している。そして、図４の（ａ），（ｂ），（ｃ）では、縦軸が電圧を示し、横軸が時間を示す。

整流装置Ａ２では、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３がＯＮの場合、すなわち３相全波整流を行っている場合、図４の（ａ）に示す３相交流電圧の線間電圧のピーク電圧と、図４の（ｂ）に示す直流電圧Ｖ１１とが等しくなる。

そして、制御部１８は、直流電圧Ｖ１１がしきい値Ｖａ１１を超えると、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３をＯＦＦすることによって、３相全波整流から２相半波整流に切り替え、これにより、図４の（ｂ）に示すように、直流電圧Ｖ１１がしきい値Ｖａ１１を下回る電圧、すなわち降圧チョッパ回路Ｃの耐電圧を下回る電圧まで降圧させる。なお、図４の（ｂ）には、比較の為に、整流装置Ａ２が３相全波整流のみを行った場合の直流電圧Ｖ１２と、整流装置Ａ２が２相半波整流のみを行った場合の直流電圧Ｖ１３との波形を示す。

そして、制御部１８は、直流電圧Ｖ１１がしきい値Ｖａ１１を下回る電圧まで降圧すると、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１１３をＯＮにし、再び、直流電圧Ｖ１１がしきい値Ｖａ１１を超えると、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３をＯＦＦにする。制御部１８は、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３のＯＮとＯＦＦの切り替えを、図４の（ｃ）に示すように、何度も繰り返すことによって、直流電圧Ｖ１１をしきい値Ｖａ１１を下回る電圧になるように制御する。

以上のように、第２実施形態に係る整流装置Ａ２では、制御部１８が、出力端子１６ａ，１６ｂから出力する直流電圧Ｖ１１がしきい値Ｖａ１１を超えると、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３をＯＦＦにすることによって、３相全波整流から２相半波整流に切り替える為に、降圧チョッパ回路Ｃへ出力する直流電圧Ｖ１１を抑制することが出来る。これによって、降圧チョッパ回路Ｃに高耐圧の半導体デバイスを搭載しなくてもよい為に、降圧チョッパ回路の生産経費を抑制することが出来る。

〔第３実施形態〕
次に、第３実施形態に係る整流装置Ａ３について、説明する。
第３実施形態に係る整流装置Ａ３の回路構成について、図５を参照して、説明する。図５は、第３実施形態に係る整流装置Ａ３の構成を示す回路図である。

整流装置Ａ３は、第１実施形態に係る整流装置Ａ１及び第２実施形態に係る整流装置Ａ２と同様に、オルタネータＢが発生させた交流電圧を直流電圧に変換し、当該直流電圧を降圧チョッパ回路Ｃを介して負荷Ｄへ出力するものであり、ブリッジ回路をサイリスタによって構成することによって、スイッチング素子であるＭＯＳＦＥＴを搭載しない点において、第１実施形態に係る整流装置Ａ１及び第２実施形態に係る整流装置Ａ２と相違する。

整流装置Ａ３は、図５に示すように、整流用ブリッジ回路２１、コンデンサ２２、ダイオード２３、出力端子２４ａ，２４ｂ、電圧センサ２５及び制御部２６を備えている。なお、電圧センサ２５及び制御部２６が、第２実施形態における制御手段を構成する。

整流用ブリッジ回路２１は、オルタネータＢが出力する３相交流電圧を整流することによって直流電圧に変換するブリッジ回路であり、整流用ダイオード２１ａ及び整流用サイリスタ２１ｂ〜２１ｆを備えている。
整流用ダイオード２１ａは、カソード端子が、正極側の出力端子２４ａに接続され、アノード端子が、オルタネータＢのＵ相巻線及び整流用サイリスタ２１ｄのカソード端子に接続されている。

整流用サイリスタ２１ｂは、カソード端子が、正極側の出力端子２４ａに接続され、アノード端子が、オルタネータＢのＶ相巻線及び整流用サイリスタ２１ｅのカソード端子に接続され、ゲート端子が制御部２６に接続されている。
整流用サイリスタ２１ｃは、カソード端子が、正極側の出力端子２４ａに接続され、アノード端子が、オルタネータＢのＷ相巻線及び整流用サイリスタ２１ｆのカソード端子に接続され、ゲート端子が制御部２６に接続されている。

整流用サイリスタ２１ｄは、カソード端子が、オルタネータＢのＵ相巻線及び整流用ダイオード２１ａのアノード端子に接続され、アノード端子が、負極側の出力端子２４ｂに接続され、ゲート端子が制御部２６に接続されている。
整流用サイリスタ２１ｅは、カソード端子が、オルタネータＢのＶ相巻線及び整流用サイリスタ２１ｂのアノード端子に接続され、アノード端子が、負極側の出力端子２４ｂに接続され、ゲート端子が制御部２６に接続されている。

整流用サイリスタ２１ｆは、カソード端子が、オルタネータＢのＷ相巻線及び整流用サイリスタ２１ｃのアノード端子に接続され、アノード端子が、負極側の出力端子２４ｂに接続され、ゲート端子が制御部２６に接続されている。

コンデンサ２２は、降圧チョッパ回路Ｃへ出力する直流電圧の平滑化、すなわち直流電圧のリップルを低減することを目的として設けられたものであり、一端が、整流用ダイオード２１ａのカソード端子、整流用サイリスタ２１ｂのカソード端子、整流用サイリスタ２１ｃのカソード端子及び一方の出力端子２４ａに接続され、他端が、整流用サイリスタ２１ｄのアノード端子、整流用サイリスタ２１ｅのアノード端子、整流用サイリスタ２１ｆのアノード端子及びダイオード２３のアノード端子及び他方の出力端子２４ｂに接続されている。
ダイオード２３は、アノード端子がコンデンサ２２の他端及び他方の出力端子２４ｂに接続され、カソード端子がオルタネータＢに接続されている。

出力端子２４ａ，２４ｂは、整流装置Ａ３が交流電圧を整流することによって変換した直流電圧を降圧チョッパ回路Ｃへ出力するための一対の接続端子であり、一方の正極側の出力端子２４ａが、整流用ダイオード２１ａのカソード端子、整流用サイリスタ２１ｂのカソード端子、整流用サイリスタ２１ｃのカソード端子及びコンデンサ２２の一端に接続され、他方の負極側の出力端子２４ｂが、整流用サイリスタ２１ｄのアノード端子、整流用サイリスタ２１ｅのアノード端子、整流用サイリスタ２１ｆのアノード端子、コンデンサ２２の他端及びダイオード２３のアノード端子に接続されている。

電圧センサ２５は、整流装置Ａ３が出力端子２４ａ，２４ｂから降圧チョッパ回路Ｃへ出力する直流電圧を検出するセンサであり、図５に示すように、一方の端子が一方の出力端子２４ａに接続され、他方の端子が他方の出力端子２４ｂに接続されている。そして、この電圧センサ２５は、検出結果に基づいて、出力端子２４ａ，２４ｂから出力する直流電圧を示す検出信号Ｓｖ２１を制御部２６へ出力する。

制御部２６は、整流用サイリスタ２１ｂ〜２１ｆの各ゲート端子と信号の入出力を行うインタフェース回路等から構成されており、上記電圧センサ２５から入力される検出信号Ｓｖ１１に基づいて、整流用サイリスタ２１ｂ〜２１ｆを制御する。

次に、このように構成された第２実施形態に係る整流装置Ａ３の動作について、詳しく説明する。
整流装置Ａ３では、オルタネータＢが回転によって３相交流電圧の出力を開始すると、整流用ブリッジ回路２１が交流電圧を直流電圧Ｖ２１へ変換し、当該直流電圧Ｖ２１を出力端子２４ａ，２４ｂから降圧チョッパ回路Ｃへ出力する。電圧センサ２５は、直流電圧Ｖ２１の出力動作の開始に伴って、制御部２６への検出信号Ｓｖ２１の出力を開始する。そして、オルタネータＢの回転数の上昇に伴って、整流装置Ａ３では、オルタネータＢから入力される３相交流電圧が上昇する。

制御部２６は、電圧センサ２５から検出信号Ｓｖ２１が入力されると、当該検出信号Ｓｖ２１に基づいて、出力端子２４ａ，２４ｂから出力する直流電圧Ｖ２１が、降圧チョッパ回路Ｃの耐電圧を示すしきい値Ｖａ２１を超えたか否か判断する。そして、制御部２６は、直流電圧Ｖ２１がしきい値Ｖａ２１を超えると、整流用サイリスタ２１ｂ〜２１ｆをＯＦＦにする。

そして、整流装置Ａ３では、整流用サイリスタ２１ｂ〜２１ｆがＯＦＦになることによって、整流用ダイオード２１ａのみが整流に使用される為に、３相全波整流から単相半波整流に切り替わる。その為、整流装置Ａ３の出力端子２４ａ，２４ｂから出力する直流電圧Ｖ２１が低下する。

そして、制御部２６は、直流電圧Ｖ２１がしきい値Ｖａ２１を下回る電圧まで降圧すると、整流用サイリスタ２１ｂ〜２１ｆをＯＮにし、再び、直流電圧Ｖ２１がしきい値Ｖａ２１を超えると、整流用サイリスタ２１ｂ〜２１ｆをＯＦＦにする。制御部１８は、整流用サイリスタ２１ｂ〜２１ｆのＯＮとＯＦＦの切り替えを、何度も繰り返すことによって、直流電圧Ｖ２１をしきい値Ｖａ２１を下回る電圧になるように制御する。

以上のように、第３実施形態に係る整流装置Ａ３では、制御部２６が、出力端子２４ａ，２４ｂから出力する直流電圧Ｖ２１がしきい値Ｖａ２１を超えると、整流用サイリスタ２１ｂ〜２１ｆをＯＦＦにすることによって、３相全波整流から単相半波整流に切り替える為に、降圧チョッパ回路Ｃへ出力する直流電圧Ｖ２１を抑制することが出来る。これによって、降圧チョッパ回路Ｃに高耐圧の半導体デバイスを搭載しなくてもよい為に、降圧チョッパ回路の生産経費を抑制することが出来る。

以上、本発明の第３実施形態について説明したが、本発明は上記第３実施形態に限定されることなく、例えば以下のような変形が考えられる。
（１）上記第３実施形態に係る整流装置Ａ３では、整流用ブリッジ回路２１を、１個の整流用ダイオード２１ａと、５個の整流用サイリスタ２１ｂ〜２１ｆによって構成したが、本発明はこれに限定されない。

例えば、整流用サイリスタ２１ｂを整流用ダイオードに置き換え、制御部２６が、直流電圧Ｖ２１がしきい値Ｖａ２１を超えると、整流用サイリスタ２１ｃ〜２１ｆをＯＦＦにすることによって、３相全波整流から２相半波整流に切り替えるようにすれば、第２実施形態の整流装置Ａ２と同じ動作を行うことが出来る。

また、整流用サイリスタ２１ｂ，２１ｃを整流用ダイオードに置き換え、制御部２６が、直流電圧Ｖ２１がしきい値Ｖａ２１を超えると、整流用サイリスタ２１ｄ〜２１ｆをＯＦＦにすることによって、３相全波整流から単相全波整流に切り替えるようにしてもよい。
さらに、整流用ダイオード２１ａを整流用サイリスタに置き換え、制御部２６が、直流電圧Ｖ２１に応じて、各整流用サイリスタのＯＮ／ＯＦＦを制御することによって、直流電圧Ｖ２１を０ボルト〜ピーク電圧までの間で段階的に変化させる、すなわち直流電圧Ｖ２１の出力制御をするようにしてもよい。

Ａ１，Ａ２，Å３…整流装置、Ｂ…オルタネータ、Ｃ…降圧チョッパ回路、Ｄ…負荷、１…整流用ブリッジ回路、１ａ〜１ｆ…整流用ダイオード、２…第１ＭＯＳＦＥＴ、３…第２ＭＯＳＦＥＴ、４…コンデンサ、５…ダイオード、６ａ，６ｂ…出力端子、７…電圧センサ、８…制御部、１１…整流用ブリッジ回路、１１ａ〜１１ｆ…整流用ダイオード、１２…第１ＭＯＳＦＥＴ、１３…第２ＭＯＳＦＥＴ、１４…コンデンサ、１５…ダイオード、１６ａ，１６ｂ…出力端子、１７…電圧センサ、１８…制御部、２１…整流用ブリッジ回路、２１ａ…整流用ダイオード、２１ｂ〜２１ｆ…整流用サイリスタ、２２…コンデンサ、２３…ダイオード、２４ａ，２４ｂ…出力端子、２５…電圧センサ、２６…制御部

Claims (2)

1. カソード端子が正極側の出力端に接続された整流用ダイオードとアノード端子が負極側の出力端に接続された整流用ダイオードとが直列接続されたものを１対とし、外部のオルタネータから供給される３相の交流電圧に応じて設けられた３対の整流用ダイオードから構成された整流用ブリッジ回路と、
   カソード端子が正極側の出力端に接続される前記整流用ブリッジ回路の３個の整流用ダイオードのうちの２個の整流用ダイオードのカソード端子と正極側の出力端との間に設けられた第１のスイッチング手段と、
   負極側の出力端に接続される前記整流用ブリッジ回路の３個の整流用ダイオードのアノード端子と負極側の出力端との間に設けられた第２のスイッチング手段と、
   一端が正極側の出力端に、また他端が負極側の出力端にそれぞれ接続されるコンデンサと、
   アノード端子が負極側の出力端に、またカソード端子が前記オルタネータに接続されるダイオードと、
   ３相全波整流によって整流した直流電圧が所定のしきい値を超えた場合に、前記第１のスイッチング手段及び前記第２のスイッチング手段をＯＦＦにすることによって、前記整流用ブリッジ回路の動作を３相全波整流から単相半波整流へ切り替える制御手段とを、
   具備することを特徴とする整流装置。
2. カソード端子が正極側の出力端に接続された整流用ダイオードとアノード端子が負極側の出力端に接続された整流用ダイオードとが直列接続されたものを１対とし、外部のオルタネータから供給される３相の交流電圧に応じて設けられた３対の整流用ダイオードから構成された整流用ブリッジ回路と、
   カソード端子が正極側の出力端に接続される前記整流用ブリッジ回路の３個の整流用ダイオードのうちの１個の整流用ダイオードのカソード端子と正極側の出力端との間に設けられた第１のスイッチング手段と、
   負極側の出力端に接続される前記整流用ブリッジ回路の３個の整流用ダイオードのアノード端子と負極側の出力端との間に設けられた第２のスイッチング手段と、
   一端が正極側の出力端に、また他端が負極側の出力端にそれぞれ接続されるコンデンサと、
   アノード端子が負極側の出力端に、またカソード端子が前記オルタネータに接続されるダイオードと、
   ３相全波整流によって整流した直流電圧が所定のしきい値を超えた場合に、前記第１のスイッチング手段及び前記第２のスイッチング手段をＯＦＦにすることによって、前記整流用ブリッジ回路の動作を３相全波整流から２相半波整流へ切り替える制御手段とを、
   具備することを特徴とする整流装置。

Images