JP5538210B2 - 熱分解法酸化亜鉛層を含む層複合材料及び該複合材料を含む電界効果トランジスタ - Google Patents

熱分解法酸化亜鉛層を含む層複合材料及び該複合材料を含む電界効果トランジスタ Download PDF

Info

Publication number
JP5538210B2
JP5538210B2 JP2010503436A JP2010503436A JP5538210B2 JP 5538210 B2 JP5538210 B2 JP 5538210B2 JP 2010503436 A JP2010503436 A JP 2010503436A JP 2010503436 A JP2010503436 A JP 2010503436A JP 5538210 B2 JP5538210 B2 JP 5538210B2
Authority
JP
Japan
Prior art keywords
layer
zinc oxide
dielectric layer
composite material
dispersion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010503436A
Other languages
English (en)
Other versions
JP2010525560A (ja
Inventor
ペトラート フランク−マルティン
ティーム ハイコ
ヒル スヴェン
エバース アンドレ
康史 岡村
シュメッヒェル ローラント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Karlsruhe GmbH
Evonik Operations GmbH
Original Assignee
Evonik Degussa GmbH
Forschungszentrum Karlsruhe GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Evonik Degussa GmbH, Forschungszentrum Karlsruhe GmbH filed Critical Evonik Degussa GmbH
Publication of JP2010525560A publication Critical patent/JP2010525560A/ja
Application granted granted Critical
Publication of JP5538210B2 publication Critical patent/JP5538210B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Pigments, Carbon Blacks, Or Wood Stains (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Paints Or Removers (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Description

本発明は、熱分解法酸化亜鉛を含む層複合材料及び該複合材料を含む電界効果トランジスタに関する。さらに本発明は、該複合材料を製造する方法に関する。
電界効果トランジスタ中での半導体材料としての酸化亜鉛（ＺｎＯ）の使用は、文献中に記載されている。例えば、ＣＶＤ、ＰＥ−ＣＶＤ又は原子線エピタキシーにより、気相から堆積された層は、電界効果トランジスタにおいて顕著な特性を有することがかつてより知られている。
前記方法における欠点は、コストのかかる真空系が不可欠であることであり、この場合、これは、印刷エレクトロニクス分野におけるその使用を妨げる。
これに関連して知られているのは、異なる粒子形態を有するコロイダル系の使用である。このようにして製造された層はいわゆるチャネルを形成し、その際、いわゆるゲートに電圧をかけることによって、スイッチ−オン状態における電流の運搬に要求される電荷キャリアを誘導する。
この系の欠点は、酸化亜鉛層が十分な電界効果移動度（μFET）を達成するために、高い後処理温度で熱処理されなければならないことである。この温度は、典型的には少なくとも２００℃、多くの場合においてそれどころか３００℃を上回る。
したがって本発明の課題は、低い後処理温度であっても、電界効果移動度の意味において良好な半導体特性及びオン／オフ比を有する系を提供することである。
さらに本発明の課題は、このような系を製造する方法を提供することである。この方法は、特に、大量印刷回路の製造のためのコストを減少させるのに寄与すべきである。
本発明の方法は、誘電体層と、熱分解法酸化亜鉛を含みかつ該誘電体層と結合する層とを含む層複合材料を提供することである。
複合材料とは、固定された方法で互いに結合された層を意味するものと理解される。
誘電体層は、無機及び有機材料を含有する。無機材料は、例えば二酸化珪素、酸化アルミニウム、珪素−チタン混合酸化物であってもよく、この場合、これらは、さらに表面改質化された形で存在していてもよい。公知の表面改質化剤は、例えばヘキサメチルジシラザン又はオクタデシルトリクロロシランである。
有機材料は、例えばポリマー系、例えばポリ（ペルフルオロエチレン−コ−ブテニルビニルエーテル）、ポリプロピレン−コ−ブテン、ポリビニルフェノール（ＰＶＰ）、ポリメチルアクリレート（ＰＭＭＡ）、ＰＶＰ−コ−ＰＭＭＡ、ポリプロピレン（ＰＰ）、ポリイソブチレン又はポリスチレン（ＰＳ）であってもよい。
熱分解法酸化亜鉛は、火炎中で亜鉛又は亜鉛化合物を酸化することによって形成されるものを意味すると理解される。火炎それ自体は、水素燃焼ガスと酸素含有ガスとの反応によって生じる。これは、好ましくは水素／酸素火炎を含む。ことによると、本発明における熱分解法酸化亜鉛の有利な特性は、製造工程中の高い温度に起因する。同時に、粒子は高い温度に対して簡単にのみ暴露される。反応器の酸化帯域の滞留時間は、一般には５〜２００ミリ秒である。その後に、粒子を１０００ケルビン／秒〜５００００ケルビン／秒の冷却速度で冷却する。熱分解法酸化亜鉛は凝集した一次粒子の形で存在し、かつ、通常は１０〜２００ｍ２／ｇのＢＥＴ表面積を有する。
さらに熱分解法酸化亜鉛は、ドープされた形で存在していてもよい。適したドーパント成分は、例えばアルミニウム、ガリウム、インジウム、アンチモン、ニオブ、錫、ランタン、マグネシウム、フッ素、リチウム、ビスマス、珪素、ゲルマニウム又なチタンであってもよい。ドーパント成分は、酸化亜鉛の一次粒子中に均一に分散していてもよいか、あるいは、酸化亜鉛の一次粒子表面に濃縮して存在していてもよいか、あるいは、クラスターの形で部分的に存在していてよく、この場合、粒子の容積の範囲又は表面に濃縮している。酸化亜鉛に対するドーパント成分の割合は、好ましくは０．０００５〜１０質量％、より好ましくは０．０００５〜５質量％である。ドーピングの度合いにより、半導体電子工業において知られているように、広い範囲で電子部品の性質を変更することが可能である。
熱分解法酸化亜鉛を含む層の厚さは、制限されるものではない。一般には、１０ｎｍ〜１０μｍである。特に好ましくは、１０〜５００ｎｍの範囲であってもよい。
熱分解法酸化亜鉛は、誘電体層に結合している。誘電体層の厚さは、好ましくは５０ｎｍ〜１μｍである。特に好ましくは１００〜５００ｎｍの範囲である。
誘電体層それ自体を、順番に、層、例えばＰＥＴのポリマーフィルム又はドープされたか又はドープされていないシリコンウェーハ上に塗布することができる。
熱分解法酸化亜鉛を含む層を、同様に、層、例えばＰＥＴのポリマーフィルム又はドープされたか又はドープされていないシリコンウェーハ上に塗布してもよい。
特に好ましくは、熱分解法亜鉛を含む層が１０〜５００ｎｍの厚さであり、かつ誘電体層が１０〜５００ｎｍの厚さを有する複合材料である。
好ましくは、熱分解法酸化亜鉛を含む層は、酸化亜鉛以外の他の任意の金属酸化物粒子を含有することはない。
さらに、熱分解法酸化亜鉛を含む層が有機性の部分を含有していてもよいことが見出された。これらの有機性成分は、酸化亜鉛を含む層の塗布に由来する典型的な（コ）ポリマーである。一般に、有機性の部分を可能な限り少なく維持することは有利である。しかしながら、酸化亜鉛に対して１５質量％までの有機性の部分を有する場合であっても、許容可能な半導体特性が得られる。
さらに本発明は、熱分解法酸化亜鉛を、誘電体層上に、酸化亜鉛粒子が２００ｎｍ未満の平均凝集体直径で存在する分散液の形で塗布して、誘電体層上に酸化亜鉛層を形成し、かつその後に酸化亜鉛層及び誘電体層を２００℃未満の温度で処理する、層複合材料を製造する方法を提供する。
さらに本発明は、熱分解法酸化亜鉛を、酸化亜鉛粒子が２００ｎｍ未満の平均凝集体直径で存在する分散液の形で塗布して、基板層又は基板層複合材料上に酸化亜鉛層を形成させ、かつその後に、酸化亜鉛層及び基板層を２００℃未満の温度で処理し、かつその後に誘電体層を酸化物亜鉛層に塗布する、層複合材料を製造する方法を提供する。
さらに前記方法は、複合材料中に存在する層に対して電極を塗布する可能性を含む。
分散液の塗布に関して、当業者に公知の方法が利用可能である。例は、ディップコート、スピンオンコート、インクジェットコート、フレキソ印刷、オフセット印刷、グラビア印刷又はスクリーン印刷を含む。該分散液は、乾燥工程前及び熱処理工程前の双方において１回以上塗布することができる。
分散液の塗布後及び熱処理前において、乾燥工程を挿入することができる。乾燥は、分散液の塗布後に得られた酸化亜鉛層を、室温又は５０℃までの温度で１〜２４時間に亘って放置することを意味するものと理解される。この過程において、分散液の液相の大部分が蒸発する。この時間は、主として選択された温度に依存する。
本発明による方法は、酸化亜鉛の熱処理が、低い温度、２００℃未満の温度で実施されることにおいて際だっている。好ましい範囲は８０〜１８０℃の範囲で見出され、かつ特に好ましくは１００〜１５０℃の範囲で見出される。さらに、低い温度は、熱に敏感な有機性基板上への熱分解法酸化亜鉛の塗布を可能にする。
熱処理の継続時間は、予備試験によって定められるべきである。使用された乾燥ユニット、例えば赤外線分野又は強力乾燥器によれば、熱処理の継続時間は、数秒から数分である。一般には１〜６０秒で十分である。
分散液中の酸化亜鉛粒子の平均凝集体直径が重要であることが見出された。有用な電子部品は、粒子の平均凝集体直径が２００ｎｍ未満である場合にのみ得られることが見出された。平均凝集体直径は、好ましくは７〜２００ｎｍであり、かつより好ましくは９０〜１８０ｎｍである。本発明の内容において、平均凝集体直径は、数平均ｄ５０値を意味するものと理解される。このような凝集体サイズを達成するために、十分に高いエネルギー入力を確立する分散ユニットが要求される。これは、少なくとも２００ｋＪ／ｍ３であるべきである。これらは、ローター・ステーター原理に従う系、例えばＵｌｔｒａ−Ｔｕｒｒａｘ機、超音波ミル又は攪拌ボールミルを含む。より高いエネルギー入力は、遊星歯車ニーダ／ミキサを用いて可能である。しかしながら、この系の効率は、粒子を細分するのに必要な高い剪断エネルギーを導入するために、加工された混合物の十分に高い粘度と関わっている。高圧ホモジナイザーは、特に微細な分散液を得ることができる。この装置において、高圧下で予め分散された２つの流はノズルを介して減圧される。この２つの分散液ジェットがちょうど互いにぶつかり合い、そして粒子が互いに粉砕する。他の実施態様においては、予め分散された液を同様に高圧下に設置するが、しかしながら粒子が取り囲んでいる壁の部分に衝突する。この作業を任意の回数繰り返して、より小さい粒径を得ることができる。さらに分散装置を組み合わせて使用してもよい。さらなる使用の前に、分散液を再度濾過することができ、これにより存在する任意の粗い粒子を除去する。
分散液中の酸化亜鉛粒子の割合は、制限されるものではない。一般に、分散液に対して５〜６０質量％の範囲である。分散液中の酸化亜鉛粒子の割合は、好ましくは１０〜５０質量％である。
使用される酸化亜鉛粒子の型は、これが熱分解法で製造されること以外、制限されるものではない。特に、出願DE-A-10343728、US6335002、DE-A-10212680、DE-A-10235758又はEP-A-598284中で開示された酸化亜鉛を使用することができる。
好ましくは、凝集体が異なる形態の粒子から形成される酸化亜鉛粒子を使用することが可能である。このような酸化亜鉛粒子は、DE-A-10343728中で開示され、この場合、凝集体は円形で０〜１０％程度、楕円形で３０〜５０％程度、線形で３０〜５０％程度、分岐形で２０〜３０％程度存在する。明らかに、このような凝集体構造を有する熱分解法酸化亜鉛粒子は、特に本発明による複合材料を製造するのに適している。
さらに分散液は、再凝集及び沈澱に対して分散液を安定化する物質を含有していてもよい。一般に、これらの物質は、その型、酸化亜鉛濃度及び分散液の液相の型に依存して、分散液中で、水性又は有機性の形で、酸化亜鉛に対して０．０１〜２０質量％の割合で存在していてもよい。一般に、これら物質の相対的に低い割合が追求されるが、それというのも、これにより電子部品の性能における正の効果を有しうるためである。適した物質は、例えば：ランダム分布のスチレンオキシドをベースとするポリアルキレンオキシド又は一般式１
Ｒ１Ｏ（ＳＯ）ａ（ＥＯ）ｂ（ＰＯ）ｃ（ＢＯ）ｄＲ２ （１）
［式中、Ｒ１は、８〜１３個の炭素原子を有する直鎖又は分枝又は環式脂肪族基であり、Ｒ２は水素、アシル基、アルキル基又はカルボン酸基であり、それぞれの場合において１〜８個の炭素原子を有しており、ＳＯはスチレンオキシド、ＥＯはエチレンオキシド、ＰＯはプロピレンオキシド、ＢＯはブチレンオキシドであり、かつ、ａは１〜５、ｂは３〜５０、ｃは０〜３、ｄは０〜３であり、かつ、ｂ≧ａ＋ｂ＋ｄである］のブロックコポリマーである。
ａが１〜１．９である化合物は、例えばEP-A-1078946に記載されている。
さらに一般式２
Figure 0005538210
 ｘは１又は２であり、
ｎは２〜１８であり、
ｍ及びｏはそれぞれ２〜１００の数であり、
ｋは２〜４の数であり、
Ｒ″はＨ又は直鎖又は分枝のアルキル基であり、この場合、これは場合によっては付加的な官能基によって置換されていてもよく、かつ、
Ｒ′はアルキル、アルカリール、アルケニル又はスルホプロピル基である］のリン酸エステルを使用することも可能である。
好ましくは使用される化合物は、例えばEP-A-940406に記載されている。
さらに一般式３
［Ｒ１Ｏ（ＳＯ）ａ（ＥＯ）ｂ（ＣＨ２ＣＨＣＨ３Ｏ）ｃ（ＢＯ）ｄ］ｘＰ（＝Ｏ）（ＯＨ）３−ｘ ３
［式中、Ｒ１は１〜２２個の炭素原子を有する直鎖、分枝又は環式脂肪族基であり、ＳＯはスチレンオキシド、ＥＯはエチレンオキシド、ＢＯはブチレンオキシドであり、かつ、ａは１〜＜２、ｂは０〜１００、ｃは０〜１０、ｄは０〜３であり、かつｂ≧ａ＋ｃ＋ｄである］のブロックコポリマー及びその塩を使用することも可能である。
さらに、
Ａ）１種又はそれ以上のアミノ官能性ポリマーと、
Ｂ）一般式（４）／（４ａ）
Ｔ−Ｃ（Ｏ）−［Ｏ−Ａ−Ｃ（Ｏ）］ｘ−ＯＨ（４）、Ｔ−Ｏ−［Ｃ（Ｏ）−Ａ−Ｏ−］ｙ−Ｚ（４ａ）
の１種又はそれ以上のポリエステル及び
Ｃ）一般式（５）／（５ａ）
Ｔ−Ｃ（Ｏ）−Ｂ−Ｚ（５）、Ｔ−Ｏ−Ｂ−Ｚ（５ａ）
の１種又はそれ以上のポリエーテルとの部分的又は完全な反応によって得ることが可能な化合物を使用することもでき、この場合、上記式中、Ｔは水素基及び／又は場合によっては置換された、１〜２４個の炭素原子を有する直鎖又は分枝のアリール、アリールアルキル、アルキル又はアルケニル基であり、
Ａは、直鎖、分枝、環式及び芳香族の炭化水素の群から選択された少なくとも１個の二価の基であり、
Ｚはスルホン酸、硫酸、ホスホン酸、リン酸、カルボン酸、イソシアナート、エポキシドの群、特にリン酸及び（メタ）アクリル酸から成る群から選択された少なくとも１種の基であり、
Ｂは、一般式（６）
Figure 0005538210
 ［式中、ａ、ｂ、ｃはそれぞれ互いに独立して０〜１００であるが、但しａ＋ｂ＋ｃの合計は≧０であり、好ましくは５〜３５、特に１０〜２０であるが、但しａ＋ｂ＋ｃ＋ｄの合計は≧０であり、ｄは≧０であり、好ましくは１〜５であり、
ｌ、ｍ及びｎはそれぞれ互いに独立してそれぞれ≧２であり、好ましくは２〜４である］の基であり、
かつｘ及びｙは互いに独立して≧２である。
さらに、一般式７
Figure 0005538210
 ［式中、Ｒ１は１〜４個の炭素原子を有するアルキル基又はアリール基であるが、しかしながら基Ｒ１の少なくとも８０％はメチル基であり、
Ｒ２は分子中で同一又は異なって、かつ以下の定義を有していてもよい：
ａ）
Figure 0005538210
 （式中、Ｒ３は水素又はアルキル基であり、
Ｒ４は水素、アルキル又はカルボキシル基であり、
ｃは１〜２０の数であり、
ｄは０〜５０の数であり、
ｅは０〜５０の数である）又は
ｂ）−（ＣＨ２−）ｆＯＲ５
（式中、Ｒ５は水素、アルキル、カルボキシル基であるか、あるいは、場合によってはエーテル基を含有するジメチロールプロパンであり、
ｆは２〜２０である）又は
Figure 0005538210
 （式中、Ｒ６は水素、アルキル又はカルボキシル基であり、
ｇは２〜６の数であり、
ｈは０〜２０の数であり、
ｉは１〜５０の数であり、
ｊは０〜１０の数であり、
ｋは０〜１０の数である）又は
ｄ）基Ｒ１に相当するが、但し平均分子において少なくとも１個の基Ｒ２が定義（ａ）を有しており、その際、１〜５００の数、好ましくは１〜２００の数及び特に１〜５０の数であり、かつｂは０〜１０の数、好ましくは＜５及び特に０である］のオルガノポリシロキサンを使用することが可能である。
この種の化合物は、例えばEP-A-1382632中に記載されている。
さらに、スチレンオキシドベースのオキシアルキレングリコールアルケニルエーテル又はポリアルキレンオキシドアルケニルエーテル及び不飽和カルボン酸、好ましくはジカルボン酸誘導体に基づくコポリマーを使用することも可能であり、その際、
ａ）式８ａ、８ｂ、８ｃ及び／又は８ｄ
Figure 0005538210
Figure 0005538210
 ［式中、Ｒ１は水素、１〜５個の炭素原子を有する脂肪族炭化水素基、
ｐは１〜４、ｑは０〜６、ｔは０〜４、ｉは１〜６、ｌは１〜２、ｍは２〜１８であり、Ｈ原子における指数は、１とｍとの積によって形成されており、
ｎは０〜１００、ｏは０〜１００、ＳＯはスチレンオキシドであり、この場合、（ＳＯ）ｉ及びアルキレンオキシド誘導体に関しては、ポリエーテル中にランダム分布されるか又はブロック毎に分散することも可能であるが、しかしながら好ましくは、この基はブロック構造であり、かつ以下の式
Figure 0005538210
 （式中、
Ｒ２は水素、１〜２０個の炭素原子を有する脂肪族、場合によっては分枝の炭化水素基、５〜８個の炭素原子を有する環式脂肪族炭化水素、６〜１４個の炭素原子を有するアリール基、この場合、これらは場合によっては置換されているか、あるいは、リン酸エステル（好ましくはモノエステル）誘導体、硫酸エステル誘導体、スルホン酸エステル誘導体であってもよい）に従うものである］の少なくとも１種の構成基１〜８０モル％；
ｂ）式９
Figure 0005538210
 ［式中、Ｓは−Ｈ、−ＣＯＯＭａ、−ＣＯＯＲ３であり、
Ｍは水素、一価又は二価の金属カチオン、アルミニウムイオン、有機アミン基であり、
ａは１又はＭが二価の金属カチオンである場合には１／２であり、
Ｒ３は１〜２０個の炭素原子を有する脂肪族、場合によっては分枝の炭化水素基、５〜８個の炭素原子を有する環式脂肪族炭化水素、６〜１４個の炭素原子を有するアリール基、
Ｔは−Ｕ１−Ｒ４又は−Ｕ１−（ＣｍＨｌｍＯ）ｎ−（ＣｍＨｌｍＯ）ｏ−Ｒ２であり、
Ｕ１は−ＣＯＯ−、−ＣＯＮＨ−、−ＣＯＮＲ３−、−Ｏ−、−ＣＨ２Ｏ−であり、
Ｒ４はＨ、Ｍａ、Ｒ３又は−Ｑ１−ＮＱ２Ｑ３であり、
その際、Ｑ１は２〜２４個の炭素原子を有する二価のアルキレン基であり、
Ｑ２及びＱ３は１〜１２個の炭素原子を有する脂肪族及び／又は脂環式アルキル基、場合によっては
−Ｑ１−Ｎ（＋）Ｏ（−）Ｑ２Ｑ３
について酸化されたものであり、かつ、
ｍ、ｎ、ｌ、ｏ、Ｒ１及びＲ２は前記に示したものである］の構成基１〜９０モル％及び
ｃ）式１０
Figure 0005538210
 の構成基０〜１０モル％を有する。
この種の化合物は、例えばDE-A-10348825中に記載されている。
さらに、好ましくは２００〜２００００００ｇ／モル、より好ましくは１０００〜５００００ｇ／モルのＭｗを有するポリアクリル酸及びその塩を使用することも可能である。
分散液は水性又は有機性であってもよいか、あるいは、液相として水又は有機溶剤を有する混合物から構成されていてもよく、その際、専ら単一の液相がすべての場合において存在する。「水性」は、液相の主な割合が水から成ることを意味すると理解される。「有機性」は、液相が主に又は専ら少なくとも１種の有機性溶剤から成ることを意味するものと理解される。適した有機溶剤はエタノール、メタノール、プロパノール、ブタノール、アセトン、酢酸エチル、酢酸ブチル、アルカン及び／又はエーテルであってもよい。
好ましくは本発明の範囲内において、水性分散液又は酢酸ブチルをベースとする分散液である。
さらに本発明は、本発明による層複合材料を含む電界効果トランジスタを提供する。
特に、電界効果トランジスタは、ゲート端子（contact）、ソース端子、ドレイン接触及びソース端子とドレイン端子との間に存在するチャネル領域を含有し、その際、チャネル領域は、本発明による熱分解法酸化亜鉛を含む層複合材料の一部分である。
本発明による電界効果トランジスタは、好ましくは少なくとも２・１０−３ｃｍ２／Ｖ・ｓの移動度を有する。
さらに本発明は、電界効果トランジスタを製造するための方法を提供し、この場合、この方法は、以下の工程を含む：
ａ１）基板層を提供し、
ａ２）ソース電極及びドレイン電極を取り付け、
ａ３）熱分解法酸化亜鉛を、ソース電極及びドレイン電極を有する基板層に塗布し、
ａ４）酸化亜鉛層上に誘電体層を塗布し、
ａ５）誘電体層上にゲート電極を取り付けるか、
あるいは、
ｂ１）基板層を提供し、
ｂ２）ゲート電極を取り付け、
ｂ３）誘電体層を、ゲート電極を含む基板層上に塗布し、
ｂ４）ソース電極及びドレイン電極を誘電体層上に取り付け、
ｂ５）熱分解法亜鉛を、ソース電極及びドレイン電極を有する誘電体層上に塗布するか、あるいは、
ｃ１）基板層を提供し、
ｃ２）熱分解法酸化亜鉛を、基板層に塗布し、
ｃ３）ソース電極及びドレイン電極を、熱分解法酸化亜鉛を含む層上に取り付け、
ｃ４）誘電体層を、ソース電極及びドレイン電極を有する酸化亜鉛層上に塗布し、
ｃ５）ゲート電極を誘電体層上に取り付けるか、
あるいは、
ｄ１）基板層を提供し、
ｄ２）ゲート電極を取り付け、
ｄ３）ゲート電極を含む基板層上に誘電体層を塗布し、
ｄ４）熱分解法酸化亜鉛を、ゲート電極を有する誘電体層上に塗布し、
ｄ５）ソース電極及びドレイン電極を、熱分解法酸化亜鉛を含む層上に取り付ける。その際、熱分解法酸化亜鉛を、それぞれの場合において、酸化亜鉛粒子が２００ｎｍ未満の平均凝集体直径で存在する分散液の形で塗布し、かつ層を２００℃未満の温度で処理する。
ａ１〜ａ５の特徴による電界効果トランジスタの構造は図１ａに示されており、ｂ１〜ｂ５の特徴による電界効果トランジスタの構造は図１ｂに示されており、ｃ１〜ｃ５の特徴による電界効果トランジスタの構造は図１ｃに示されており、ｄ１〜ｄ５の特徴による電界効果トランジスタの構造は図１ｄに示されている。これらの図において：１は酸化亜鉛を含む層；２は誘電体層；３は基板；４はゲート；５はソース；６はドレインである。
基板層のための有用な材料は、ポリマーフィルム、例えばＰＥＴと見出された。
分散液の塗布後及び熱処理前において、乾燥工程を挿入することができる。分散液の塗布の方法、乾燥条件及び熱処理条件、使用される酸化亜鉛粒子の型及び濃度並びに使用することができる基板は、本発明による層複合材料の製造に関して上記に示されたものと同様である。
さらに本発明は、太陽電池、ディスプレイ、センサー、ＲＦＩＤタグを製造するための本発明による相複合材料の使用を提供する。
ａ１〜ａ５の特徴による電界効果トランジスタの構造を示す図 ｂ１〜ｂ５の特徴による電界効果トランジスタの構造を示す図 ｃ１〜ｃ５の特徴による電界効果トランジスタの構造を示す図 ｄ１〜ｄ５の特徴による電界効果トランジスタの構造を示す図 本発明によるＦＥＴ構造を示す図 ＦＥＴの出力及び伝送特性を示す図 ＦＥＴの出力及び伝送特性を示す図
例
使用された酸化亜鉛：ＢＥＴ２５ｍ２／ｇ、DE-A-10343728からの例３に相当する。
使用された分散液：分散液Ｄ１及びＤ２は、前記酸化亜鉛を、水又はｎ−ブチルアセテート中で２５００ｂａｒで、高圧ホモジナイズすることによって得ることが可能である。添加剤は、粉末添加前又は添加中において添加する。
Figure 0005538210
電界効果トランジスタ（ＦＥＴ）：
７〜２１Ｏｈｍ・ｃｍの固有抵抗を有するドープされたシリコンウェーハを使用する。この表面は、２５０ｎｍの厚さを有する熱分解法（thermal）二酸化珪素から成る。ウェーハは、アセトン及びイソプロパノールを用いて、超音波浴中でそれぞれの場合において１０分に亘って処理する。引き続いて、ＵＶ−オゾン処理を３分実施し、かつ酸素流は１１／分であった。引き続いて、分散液Ｄ１をスピン−オンを用いて２工程で塗布する（第１工程：５００ｒｐｍ、１０ｓ、第２工程：２０００ｒｐｍ、３０ｓ）。引き続いて、乾燥を、９０℃の温度で空気下で３０分に亘って実施する。
アルミニウムから成るソース及びドレイン電極は、シャドウマスクにより、５オングストローム／ｓの蒸着速度で塗布する。ＦＥＴ構造を有するウェーハはプローブと接触させ、その際、背側のゲート端子は、電導性銀を有するウェーハ上に固定された銅シートにより確立されている。構造は、図２中に再現されている（電導性銀は示されていない）。伝送及び出力特性は、パラメータ分析装置（Agilent 4156 C）を用いて記録される。図３、４は、ＦＥＴの出力及び伝送特性を示す。電界効果移動度は、８０Ｖのゲート電圧Ｕｇで２．５・１０−３ｃｍ２／Ｖｓである。
同様に、電界効果トランジスタは分散液Ｄ２を用いて得ることができる。得られたトランジスタは、Ｄ１の場合と同様の挙動を示した。
１ 酸化亜鉛を含む層、 ２ 誘電体層、 ３ 基板、 ４ ゲート、 ５ ソース、 ６ ドレイン

Claims (8)

  1. 誘電体層と、熱分解法酸化亜鉛を含みかつ該誘電体層と結合する層とを含む層複合材料であって、
    前記熱分解法酸化亜鉛は、水素燃焼ガスと酸素含有ガスとの反応によって生じる火炎中で亜鉛又は亜鉛化合物を酸化することによって形成され、かつ凝集した一次粒子の形で存在し、
    前記層複合材料は、前記熱分解法酸化亜鉛を、酸化亜鉛粒子が２００ｎｍ未満の平均凝集体直径で存在する分散液の形で誘電体層に塗布し、誘電体層上に酸化亜鉛層を形成し、かつその後に酸化亜鉛層及び誘電体層を２００℃未満の温度で処理することによって得られ、かつ
    前記分散液は、該分散液中に存在している酸化亜鉛に対して０．０１〜２０質量％の割合で、かつ水性又は有機性の形で以下から選択される物質を含有し、その際、該物質は、スチレンオキシドをベースとするポリアルキレンオキシド、リン酸エステル、ブロックコポリマー及びその塩、１種又はそれ以上のアミノ官能性ポリマーと１種又はそれ以上のポリエステル及び１種又はそれ以上のポリエーテルとの反応によって得られた部分的又は完全な化合物、オルガノポリシロキサン、スチレンオキシドベースのオキシアルキレングリコールアルケニルエーテル又はポリアルキレンオキシドアルケニルエーテル及び不飽和カルボン酸、ジカルボン酸誘導体に基づくコポリマー又はポリアクリル酸から選択されることを特徴とする、層複合材料。
  2. 前記分散液を、ディップコート、スピンオンコート、インクジェットコート、フレキソ印刷、オフセット印刷、グラビア印刷又はスクリーン印刷により塗布する、請求項１に記載の層複合材料。
  3. 熱処理を８０〜１８０℃で実施する、請求項１または２に記載の層複合材料。
  4. 前記酸化亜鉛粒子の平均凝集体直径が７０〜２００ｎｍである、請求項１から３までのいずれか１項に記載の層複合材料。
  5. 前記分散液中の熱分解法酸化亜鉛の割合が５〜６０質量％である、請求項１から４までのいずれか１項に記載の層複合材料。
  6. 請求項１から５までのいずれか１項に記載の層複合材料を含む、電界効果トランジスタ。
  7. 請求項６に記載の電界効果トランジスタを製造する方法において、
    以下の工程：
    ａ１）基板層を提供し、
    ａ２）ソース電極及びドレイン電極を取り付け、
    ａ３）熱分解法酸化亜鉛を、ソース電極及びドレイン電極を有する基板層に塗布し、
    ａ４）酸化亜鉛層上に誘電体層を塗布し、
    ａ５）誘電体層上にゲート電極を取り付けるか、
    あるいは、
    ｂ１）基板層を提供し、
    ｂ２）ゲート電極を取り付け、
    ｂ３）誘電体層を、ゲート電極を含む基板層上に塗布し、
    ｂ４）ソース電極及びドレイン電極を誘電体層上に取り付け、
    ｂ５）熱分解法酸化亜鉛を、ソース電極及びドレイン電極を有する誘電体層上に塗布するか、あるいは、
    ｃ１）基板層を提供し、
    ｃ２）熱分解法酸化亜鉛を、基板層に塗布し、
    ｃ３）ソース電極及びドレイン電極を、熱分解法酸化亜鉛を含む層上に取り付け、
    ｃ４）誘電体層を、ソース電極及びドレイン電極を有する酸化亜鉛層上に塗布し、
    ｃ５）ゲート電極を誘電体層上に取り付けるか、
    あるいは、
    ｄ１）基板層を提供し、
    ｄ２）ゲート電極を取り付け、
    ｄ３）ゲート電極を含む基板層上に誘電体層を塗布し、
    ｄ４）熱分解法酸化亜鉛を、ゲート電極を有する誘電体層上に塗布し、
    ｄ５）ソース電極及びドレイン電極を、熱分解法酸化亜鉛を含む層上に取り付ける、
    を含み、その際、熱分解法酸化亜鉛を、それぞれの場合において、酸化亜鉛粒子が２００ｎｍ未満の平均凝集体直径で存在する分散液の形で塗布し、かつ層を２００℃未満の温度で処理する、請求項６に記載の電界効果トランジスタを製造する方法。
  8. 太陽電池、ディスプレイ、センサー及びＲＦＩＤタグを製造するための、請求項１から５までのいずれか１項に記載の層複合材料の使用。
JP2010503436A 2007-04-19 2008-03-10 熱分解法酸化亜鉛層を含む層複合材料及び該複合材料を含む電界効果トランジスタ Expired - Fee Related JP5538210B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE200710018431 DE102007018431A1 (de) 2007-04-19 2007-04-19 Pyrogenes Zinkoxid enthaltender Verbund von Schichten und diesen Verbund aufweisender Feldeffekttransistor
DE102007018431.1 2007-04-19
PCT/EP2008/052820 WO2008128821A1 (en) 2007-04-19 2008-03-10 Layers composite comprising a pyrogenic zinc oxide layer and field-effect transistor comprising this composite

Publications (2)

Publication Number Publication Date
JP2010525560A JP2010525560A (ja) 2010-07-22
JP5538210B2 true JP5538210B2 (ja) 2014-07-02

Family

ID=39672852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010503436A Expired - Fee Related JP5538210B2 (ja) 2007-04-19 2008-03-10 熱分解法酸化亜鉛層を含む層複合材料及び該複合材料を含む電界効果トランジスタ

Country Status (8)

Country Link
US (1) US8907333B2 (ja)
EP (1) EP2137758A1 (ja)
JP (1) JP5538210B2 (ja)
KR (1) KR101156280B1 (ja)
CN (1) CN101675506B (ja)
DE (1) DE102007018431A1 (ja)
HK (1) HK1139789A1 (ja)
WO (1) WO2008128821A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007040726A1 (de) * 2007-08-29 2009-03-05 Robert Bosch Gmbh Gassensor
JP5682880B2 (ja) * 2008-04-28 2015-03-11 独立行政法人物質・材料研究機構 ナノ結晶粒子分散液と電子デバイス並びにその製造方法
DE102008058040A1 (de) * 2008-11-18 2010-05-27 Evonik Degussa Gmbh Formulierungen enthaltend ein Gemisch von ZnO-Cubanen und sie einsetzendes Verfahren zur Herstellung halbleitender ZnO-Schichten
DE102009009338A1 (de) 2009-02-17 2010-08-26 Evonik Degussa Gmbh Indiumalkoxid-haltige Zusammensetzungen, Verfahren zu ihrer Herstellung und ihre Verwendung
DE102009009337A1 (de) 2009-02-17 2010-08-19 Evonik Degussa Gmbh Verfahren zur Herstellung halbleitender Indiumoxid-Schichten, nach dem Verfahren hergestellte Indiumoxid-Schichten und deren Verwendung
DE102009028801B3 (de) 2009-08-21 2011-04-14 Evonik Degussa Gmbh Verfahren zur Herstellung Indiumoxid-haltiger Schichten, nach dem Verfahren herstellbare Indiumoxid-haltige Schicht und deren Verwendung
DE102009028802B3 (de) 2009-08-21 2011-03-24 Evonik Degussa Gmbh Verfahren zur Herstellung Metalloxid-haltiger Schichten, nach dem Verfahren herstellbare Metalloxid-haltige Schicht und deren Verwendung
DE102010006269B4 (de) 2009-12-15 2014-02-13 Evonik Industries Ag Verfahren zur Erzeugung leitender oder halbleitender metalloxidischer Schichten auf Substraten, auf diese Weise hergestellte Substrate und deren Verwendung
DE102009054997B3 (de) 2009-12-18 2011-06-01 Evonik Degussa Gmbh Verfahren zur Herstellung von Indiumoxid-haltigen Schichten, nach dem Verfahren hergestellte Indiumoxid-haltige Schichten und ihre Verwendung
DE102009054998A1 (de) 2009-12-18 2011-06-22 Evonik Degussa GmbH, 45128 Verfahren zur Herstellung von Indiumchlordialkoxiden
KR101867272B1 (ko) * 2010-03-05 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그의 제작 방법
DE102010031895A1 (de) 2010-07-21 2012-01-26 Evonik Degussa Gmbh Indiumoxoalkoxide für die Herstellung Indiumoxid-haltiger Schichten
DE102010043668B4 (de) 2010-11-10 2012-06-21 Evonik Degussa Gmbh Verfahren zur Herstellung von Indiumoxid-haltigen Schichten, nach dem Verfahren hergestellte Indiumoxid-haltige Schichten und ihre Verwendung
DE102011084145A1 (de) * 2011-10-07 2013-04-11 Evonik Degussa Gmbh Verfahren zur Herstellung von hochperformanten und elektrisch stabilen, halbleitenden Metalloxidschichten, nach dem Verfahren hergestellte Schichten und deren Verwendung
CN104335333A (zh) * 2012-06-01 2015-02-04 三菱化学株式会社 含金属氧化物半导体层的制造方法和电子设备
US11371951B2 (en) 2012-09-27 2022-06-28 Sensirion Ag Gas sensor comprising a set of one or more sensor cells
US8802568B2 (en) 2012-09-27 2014-08-12 Sensirion Ag Method for manufacturing chemical sensor with multiple sensor cells
DE102014202718A1 (de) 2014-02-14 2015-08-20 Evonik Degussa Gmbh Beschichtungszusammensetzung, Verfahren zu ihrer Herstellung und ihre Verwendung

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3242468B2 (ja) 1992-11-09 2001-12-25 三井金属鉱業株式会社 導電性針状酸化亜鉛の製造方法
EP0940406B1 (de) 1998-02-19 2002-11-13 Goldschmidt AG Phosphorsäureester und ihre Verwendung als Dispergiermittel
DE19940797A1 (de) 1999-08-27 2001-03-01 Goldschmidt Ag Th Durch Akoxylierung erhaltene blockcopolymere, styrenoxidhaltige Polyalkylenoxide und deren Verwendung
DE10212680A1 (de) 2002-03-22 2003-10-09 Degussa Nanoskaliges Zinkoxid, Verfahren zu seiner Herstellung und Verwendung
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
DE10232115A1 (de) 2002-07-16 2004-02-05 Goldschmidt Ag Organopolysiloxane zur Entschäumung wässriger Systeme
DE10235758A1 (de) 2002-08-05 2004-02-26 Degussa Ag Dotiertes Zinkoxidpulver, Verfahren zu seiner Herstellung und Verwendung
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
DE10343728A1 (de) 2003-09-22 2005-04-21 Degussa Zinkoxidpulver
DE10348825A1 (de) 2003-10-21 2005-06-02 Goldschmidt Ag Dispergiermittel zur Herstellung wässriger Pigmentpasten
DE102004003675A1 (de) * 2004-01-24 2005-08-11 Degussa Ag Dispersion und Beschichtungszubereitung enthaltend nanoskaliges Zinkoxid
WO2006008175A1 (en) 2004-07-23 2006-01-26 Eth Zurich Rapid flame synthesis of doped zno nanorods with controlled aspect ration
JP2006097884A (ja) 2004-08-30 2006-04-13 Nsk Ltd シャフトと自在継手のヨークとの結合部
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US20070093004A1 (en) * 2005-10-25 2007-04-26 Park Sang H Method of manufacturing thin film transistor including ZnO thin layer
DE102009009338A1 (de) 2009-02-17 2010-08-26 Evonik Degussa Gmbh Indiumalkoxid-haltige Zusammensetzungen, Verfahren zu ihrer Herstellung und ihre Verwendung
DE102009009337A1 (de) 2009-02-17 2010-08-19 Evonik Degussa Gmbh Verfahren zur Herstellung halbleitender Indiumoxid-Schichten, nach dem Verfahren hergestellte Indiumoxid-Schichten und deren Verwendung
DE102009028802B3 (de) 2009-08-21 2011-03-24 Evonik Degussa Gmbh Verfahren zur Herstellung Metalloxid-haltiger Schichten, nach dem Verfahren herstellbare Metalloxid-haltige Schicht und deren Verwendung
DE102009028801B3 (de) 2009-08-21 2011-04-14 Evonik Degussa Gmbh Verfahren zur Herstellung Indiumoxid-haltiger Schichten, nach dem Verfahren herstellbare Indiumoxid-haltige Schicht und deren Verwendung
DE102009050703B3 (de) 2009-10-26 2011-04-21 Evonik Goldschmidt Gmbh Verfahren zur Selbstassemblierung elektrischer, elektronischer oder mikromechanischer Bauelemente auf einem Substrat und damit hergestelltes Erzeugnis
DE102009054997B3 (de) 2009-12-18 2011-06-01 Evonik Degussa Gmbh Verfahren zur Herstellung von Indiumoxid-haltigen Schichten, nach dem Verfahren hergestellte Indiumoxid-haltige Schichten und ihre Verwendung
DE102009054998A1 (de) 2009-12-18 2011-06-22 Evonik Degussa GmbH, 45128 Verfahren zur Herstellung von Indiumchlordialkoxiden
DE102010031592A1 (de) 2010-07-21 2012-01-26 Evonik Degussa Gmbh Indiumoxoalkoxide für die Herstellung Indiumoxid-haltiger Schichten
DE102010031895A1 (de) 2010-07-21 2012-01-26 Evonik Degussa Gmbh Indiumoxoalkoxide für die Herstellung Indiumoxid-haltiger Schichten

Also Published As

Publication number Publication date
HK1139789A1 (en) 2010-09-24
US20100132788A1 (en) 2010-06-03
US8907333B2 (en) 2014-12-09
KR20100002258A (ko) 2010-01-06
CN101675506A (zh) 2010-03-17
JP2010525560A (ja) 2010-07-22
EP2137758A1 (en) 2009-12-30
CN101675506B (zh) 2012-08-08
KR101156280B1 (ko) 2012-06-13
WO2008128821A1 (en) 2008-10-30
DE102007018431A1 (de) 2008-10-30

Similar Documents

Publication Publication Date Title
JP5538210B2 (ja) 熱分解法酸化亜鉛層を含む層複合材料及び該複合材料を含む電界効果トランジスタ
EP1881750B1 (en) Electrically Conductive Feature Fabrication Process
JP5681878B2 (ja) パターン化導体、半導体及び誘電体材料のための印刷処理
JP6271716B2 (ja) シリコン／ゲルマニウム系ナノ粒子及び高粘度アルコール溶媒を含有する印刷用インク
KR102060492B1 (ko) 고성능 및 전기 안정성의 반전도성 금속 산화물 층의 제조 방법, 및 상기 방법에 따라 제조된 층 및 그의 용도
EP2347033A2 (de) Formulierungen enthaltend ein gemisch von zno-cubanen und sie einsetzendes verfahren zur herstellung halbleitender zno-schichten
US9340678B2 (en) Process to form aqueous precursor and aluminum oxide film
Lee et al. Solution-processed ternary alloy aluminum yttrium oxide dielectric for high performance indium zinc oxide thin-film transistors
Choi et al. High-performance amorphous indium oxide thin-film transistors fabricated by an aqueous solution process at low temperature
JP2016506441A (ja) 超低濃度金属汚染物質を有するシリコン／ゲルマニウム系ナノ粒子ペースト
JP5894393B2 (ja) 酸化物粒子分散液
JP2007173472A (ja) 有機半導体層の形成方法及びそれを用いた有機半導体素子の製造方法
DE102013010099B4 (de) Verfahren zur Herstellung strukturierter Beschichtungen, mit dem Verfahren hergestellte strukturierte Beschichtungen und ihre Verwendung
TWI629245B (zh) 羥鋅化合物之氨化調合物
TWI612127B (zh) 蝕刻材料、基材以及太陽電池與其製造方法
JP6060611B2 (ja) 組成物
JP2010093260A (ja) 半導体インク配合物
KR101865573B1 (ko) 반도체 전구체용액, 이의 제조방법 및 이를 이용하여 제조된 반도체층
JP5888202B2 (ja) 液状組成物
Yao et al. Effects of Laser Treatment of Terbium-Doped Indium Oxide Thin Films and Transistors
JP2006005092A (ja) 電界効果トランジスタ
MUSAT et al. HIGH-K DIELECTRIC INORGANIC-ORGANIC HYBRID THIN FILMS FOR FIELD EFFECT TRANSISTORS (FETFT).
KR20180013819A (ko) 탄소계 코팅액 조성물, 이의 제조방법, 및 이를 이용한 패터닝방법
CN106328542A (zh) 薄膜晶体管的制备方法
Hutagalung et al. Phase formation study of CuAlO2 transparent conductive oxide thin films

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140331

R150 Certificate of patent or registration of utility model

Ref document number: 5538210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees