KR101156280B1 - 발열성 산화 아연 층을 포함하는 층 복합재 및 그 복합재를 포함하는 전계-효과 트랜지스터 - Google Patents

발열성 산화 아연 층을 포함하는 층 복합재 및 그 복합재를 포함하는 전계-효과 트랜지스터 Download PDF

Info

Publication number
KR101156280B1
KR101156280B1 KR1020097021622A KR20097021622A KR101156280B1 KR 101156280 B1 KR101156280 B1 KR 101156280B1 KR 1020097021622 A KR1020097021622 A KR 1020097021622A KR 20097021622 A KR20097021622 A KR 20097021622A KR 101156280 B1 KR101156280 B1 KR 101156280B1
Authority
KR
South Korea
Prior art keywords
zinc oxide
layer
dielectric layer
dispersion
layered composite
Prior art date
Application number
KR1020097021622A
Other languages
English (en)
Other versions
KR20100002258A (ko
Inventor
프랭크-마틴 페트라트
하이코 티임
스펜 힐
안드레 에베르즈
고시 오까무라
롤란트 슈메헬
Original Assignee
포르슝스젠트룸 카를스루에 게엠베하
에보니크 데구사 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포르슝스젠트룸 카를스루에 게엠베하, 에보니크 데구사 게엠베하 filed Critical 포르슝스젠트룸 카를스루에 게엠베하
Publication of KR20100002258A publication Critical patent/KR20100002258A/ko
Application granted granted Critical
Publication of KR101156280B1 publication Critical patent/KR101156280B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Pigments, Carbon Blacks, Or Wood Stains (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Paints Or Removers (AREA)

Abstract

본 발명은 유전체 층, 및 발열성 산화 아연을 포함하고 상기 유전체 층에 접착된 층을 포함하는 층 복합재에 관한 것이다. 본 발명은 또한 발열성 산화 아연을 산화 아연 입자가 200 nm 이하의 평균 응집체 직경으로 존재하는 분산액의 형태로 유전체 층에 적용하고, 상기 산화 아연 층을 건조시킨 다음 200℃ 미만의 온도에서 처리하는, 층 복합재의 제조 방법에 관한 것이다. 발열성 산화 아연을 기판 층 또는 기판 층의 복합재에, 산화 아연 입자가 200 nm 이하의 평균 응집체 직경으로 존재하는 분산액의 형태로 적용하여 산화 아연 층을 형성한 다음, 상기 산화 아연 층 및 기판 층을 200℃ 미만의 온도에서 처리하고, 상기 산화 아연 층에 유전체 층을 적용하는, 층 복합재의 제조 방법이 개시되어 있다. 상기 층 복합재를 갖는 전계-효과 트랜지스터가 또한 개시되어 있다.
층 복합재, 유전체, 발열성 산화 아연, 전계-효과 트랜지스터

Description

발열성 산화 아연 층을 포함하는 층 복합재 및 그 복합재를 포함하는 전계-효과 트랜지스터 {Layers Composite Comprising a Pyrogenic Zinc Oxide Layer and Field-Effect Transistor Comprising This Composite}
본 발명은 발열성 산화 아연-포함 층 복합재 및 상기 복합재를 포함하는 전계-효과 트랜지스터에 관한 것이다. 본 발명은 또한 상기 복합재의 제조 방법에 관한 것이다.
전계-효과 트랜지스터에 반도체 물질로 산화 아연(ZnO)을 사용하는 것이 문헌에 기재되어 있다. 예를 들면 경우에 따라, 예컨대 CVD, PE-CVD 또는 원자 빔 에피탁시와 같이 기체 상으로부터 증착된 층이 전계-효과 트랜지스터에서 뛰어난 성질을 갖는 것으로 알려져 있다.
상기 공정의 단점은 고가의 진공 시스템을 필요로 한다는 점이고, 이는 이들의 인쇄된 전자제품의 분야에의 사용을 저해한다.
이와 관련하여 다양한 입자 형태학을 갖는 콜로이드 계를 사용하는 것이 또한 알려져 있다. 이렇게 생성된 층이 소위 채널을 형성하고, 여기에서, 소위 게이트에서 전압을 인가함으로써, 전하 운반체가 유도되며, 이는 스위치-온 상태에서 전류의 전송을 위해 필요하다.
상기 시스템의 단점은 산화 아연 층이 충분한 전계-효과 이동성(μFET)을 수득하기 위해 높은 후처리 온도에서 열처리되어야 한다는 것이다. 상기 온도는 전형적으로 적어도 200℃, 많은 경우에는 심지어 300℃보다 높은 영역이다.
그러므로, 본 발명의 목적은 낮은 후처리 온도에서도 전계-효과 이동성 및 온/오프 비의 면에서 양호한 반도체 성질을 갖는 시스템을 제공하는 것이다.
또한 본 발명의 목적은 그러한 시스템의 제조 방법을 제공하는 것이다. 상기 방법은 대량-인쇄된 회로의 제조를 위한 비용을 낮추는 데 특히 기여해야 한다.
본 발명은 유전체 층, 및 발열성 산화 아연을 포함하고 상기 유전체 층에 결합된 층을 포함하는 층 복합재를 제공한다.
복합재는 고정된 방식으로 서로에 대하여 접착된 층들을 의미하는 것으로 이해된다.
유전체 층은 무기 및 유기 물질을 포함한다. 무기 물질은 예를 들면, 표면-개질된 형태로 존재할 수도 있는 이산화 규소, 산화 알루미늄, 규소-티탄 혼합 산화물일 수 있다. 알려진 표면 개질제는 예를 들면 헥사메틸디실라잔 또는 옥타데실트리클로로실란이다.
유기 물질은 예를 들면, 폴리(퍼플루오로에틸렌-코-부테닐 비닐에테르), 폴리프로필렌-코-부텐, 폴리비닐페놀 (PVP), 폴리메틸 아크릴레이트 (PMMA), PVP-코-PMMA, 폴리프로필렌 (PP), 폴리이소부틸렌 또는 폴리스티렌 (PS)와 같은 중합체 계일 수 있다.
발열성 산화 아연은 아연 또는 아연 화합물의 화염 중 산화에 의해 형성되는 것을 의미하는 것으로 이해된다. 화염 자체는 수소성 연소 기체와 산소-함유 기체의 반응의 결과로 생긴다. 이는 바람직하게는 수소/산소 화염을 수반한다. 어쩌면, 본 발명에서 발열성 산화 아연의 유리한 성질은 상기 제조 공정 도중 높은 온도에 기인한 것이다. 동시에, 입자는 고온에 단시간만 노출된다. 반응기의 산화 영역 중 체류 시간은 일반적으로 5 내지 200 밀리초이다. 이어서, 상기 입자를 1000 K/초 내지 50 000 K/초 사이의 냉각 속도로 냉각시킨다. 발열성 산화 아연은 응집된 주요 입자의 형태로 존재하며 통상적으로 10 내지 200 m2/g의 BET 표면적을 갖는다.
발열성 산화 아연은 도핑된 형태로 존재할 수도 있다. 적합한 도판트 성분은 예를 들면 알루미늄, 갈륨, 인듐, 안티몬, 니오븀, 주석, 란탄, 마그네슘, 불소, 리튬, 비스무트, 규소, 게르마늄 또는 티탄일 수 있다. 도판트 성분은 산화 아연의 주요 입자에 균일한 분포로 존재하거나, 산화 아연의 주요 입자의 표면에 풍부하게 존재하거나, 입자의 부피 내에 또는 표면에 풍부하게, 부분적으로 덩어리의 형태로 존재할 수 있다. 도판트 성분의 비율은 산화 아연을 기준으로 바람직하게는 0.0005 내지 10 중량%, 더욱 바람직하게는 0.0005 내지 5 중량%이다. 반도체 전자공학에 알려진 바와 같이, 도핑의 정도를 통해, 전자 구성요소의 성질을 넓은 한도 내에서 변화시키는 것이 가능하다.
발열성 산화 아연을 포함하는 층의 두께는 제한되지 않는다. 일반적으로, 이는 10 nm 내지 10 μm이다. 10 내지 500 nm의 범위가 특히 바람직할 수 있다.
발열성 산화 아연을 유전체 층에 접착시킨다. 유전체 층의 두께는 바람직하게는 50 nm 내지 1 μm이다. 100 내지 500 nm의 범위가 특히 바람직하다.
유전체 층 자체를 다시 예를 들면 PET로 된 중합체 필름과 같은 층, 또는 도핑되거나 도핑되지 않은 실리콘 웨이퍼 위에 적용할 수 있다.
발열성 산화 아연을 포함하는 층도, 예를 들면 PET로 된 중합체 필름, 또는 도핑되거나 도핑되지 않은 실리콘 웨이퍼와 같은 층 위에 마찬가지로 적용될 수 있다.
발열성 산화 아연을 포함하는 층의 두께가 10 내지 500 nm이고 유전체 층의 두께가 10 내지 500 nm인 복합재가 특히 바람직하다.
바람직하게는, 발열성 산화 아연을 포함하는 층은 그 외로 임의의 추가 금속 산화물 입자를 포함하지 않는다.
또한, 발열성 산화 아연을 포함하는 층은 또한 유기 분획을 포함할 수도 있는 것으로 밝혀졌다. 이러한 유기 성분은 전형적으로, 산화 아연-함유 층의 적용에서 유래하는 (공)중합체이다. 일반적으로, 상기 유기 분획을 가능한 한 낮게 유지하는 것이 유리하다. 그러나, 산화 아연을 기준으로 15 중량%에 이르는 유기 분획으로도, 허용가능한 반도체 성질이 수득된다.
본 발명은 또한 발열성 산화 아연을 산화 아연 입자가 200 nm 이하의 평균 응집체 직경으로 존재하는 분산액의 형태로 유전체 층에 적용하여 유전체 층 위에 산화 아연 층을 형성한 다음, 상기 산화 아연 층 및 유전체 층을 200℃ 미만의 온도에서 처리하는, 층 복합재의 제조 방법을 제공한다.
또한, 본 발명은 발열성 산화 아연을 기판 층 또는 기판 층의 복합재 위에, 산화 아연 입자가 200 nm 이하의 평균 응집체 직경으로 존재하는 분산액의 형태로 적용한 다음, 상기 산화 아연 층 및 기판 층을 200℃ 미만의 온도에서 처리하고, 유전체 층을 상기 산화 아연 층에 적용하는, 층 복합재의 제조 방법을 제공한다.
전술한 방법은 또한 상기 복합재에 존재하는 층에 전극을 적용하는 가능성을 포함한다.
분산액의 적용을 위해, 당업자에게 공지된 방법이 사용가능하다. 그 예는 침지-코팅, 스핀-온 코팅, 잉크젯 코팅, 플렉소 인쇄, 오프셋 인쇄, 그라비어 인쇄 또는 스크린-인쇄를 포함한다. 상기 분산액은, 건조 단계 이전 및 열 처리 단계 이전의 둘다에 1회 넘게 적용될 수 있다.
분산액의 적용 후 및 열 처리 이전에, 건조 단계가 삽입될 수 있다. 건조는 분산액의 적용 후 수득되는 산화 아연 층을 실온에서 또는 50℃ 이하의 온도에서 1 내지 24 시간 동안 두는 것을 의미하는 것으로 이해된다. 그 도중, 분산액 중 대부분의 액체 상이 증발된다. 시간은 선택되는 온도에 주로 좌우된다.
본 발명에 따르는 방법은 산화 아연 층의 열 처리가 200℃ 미만의 낮은 온도에서 수행되는 점이 주목할 만하다. 바람직한 범위는 80 내지 180℃, 특히 바람직한 범위는 100 내지 150℃로 밝혀졌다. 낮은 온도는 또한 발열성 산화 아연을 열 민감성 유기 기판 위에 적용하는 것을 가능하게 한다.
열 처리의 시간은 미리 시험에 의해 결정되어야 한다. 예를 들면 적외선 장 또는 강력 건조기와 같은 사용되는 건조 장치에 따라, 열 처리의 시간은 수 초 내지 수 분 사이이다. 일반적으로, 1 내지 60 초가 충분하다.
분산액 중 산화 아연 입자의 평균 응집체 직경이 결정적인 것으로 밝혀졌다. 입자의 평균 응집체 직경이 200 nm 이하인 경우에만 유용한 전자 구성요소가 수득될 수 있는 것으로 밝혀졌다. 평균 응집체 직경은 바람직하게는 70 내지 200 nm, 더욱 바람직하게는 90 내지 180 nm이다. 본 발명의 맥락에서, 평균 응집체 직경은 수-평균 d50 값을 의미하는 것으로 이해된다. 그러한 응집체 크기를 수득하기 위해, 충분히 높은 에너지 입력을 보장하는 분산 장치가 필요하다. 이는 적어도 200 kJ/m3이어야 한다. 이는 예를 들면 울트라 터락스(Ultra Turrax) 기계, 초음파 또는 교반식 볼 밀과 같은 회전자-고정자 원리에 따르는 시스템을 포함한다. 행성운동의 혼련기/믹서를 이용하여 보다 높은 에너지 입력이 가능하다. 그러나, 상기 시스템의 효율성은 입자를 미분쇄하는 데 요구되는 높은 전단 에너지를 도입하기 위해, 가공되는 혼합물의 충분히 높은 점도와 관련되어 있다. 고압 균질기가 특히 미세한 분산액을 제공할 수 있다. 상기 장치에서, 고압 하에 미리-분산된 2개의 스트림이 노즐을 통해 감압된다. 2개의 분산 제트가 서로 정확하게 만나고 입자들이 자체로서 분마된다. 또 다른 구현예에서는, 입자들이 방호벽 영역에 대하여 충돌하는 것 외에는, 예비분산이 고압 하에 마찬가지로 일어난다. 상기 작업은 더 작은 입자 크기를 수득하기 위해 원하는 만큼 자주 반복될 수 있다. 상기 분산 장치는 조합되어 사용될 수도 있다. 추가의 사용 전에, 상기 분산액을 다시 한 번 여과하여 임의의 존재하는 조대 입자를 제거할 수 있다.
분산액 중 산화 아연 입자의 비율은 제한적이 아니다. 이는 통상적으로 분산액을 기준으로 5 내지 60 중량%의 범위이다. 분산액 중 산화 아연 입자의 비율은 바람직하게는 10 내지 50 중량%이다.
사용되는 산화 아연 입자의 종류는 그들이 발열성으로 제조된다면 제한되지 않는다. 특히, 출원 DE-A-10343728, US6335002, DE-A-10212680, DE-A-10235758 또는 EP-A-598284에 개시된 산화 아연이 사용될 수 있다.
입자로부터 다양한 형태학을 갖는 응집체가 형성되는 산화 아연 입자를 사용하는 것이 바람직하게 가능하다. 그러한 산화 아연 입자는 DE-A-10343728에 개시되어 있으며, 여기에서 상기 응집체는 0 내지 10% 정도 원형, 30 내지 50% 정도 타원형, 30 내지 50% 정도 선형, 및 20 내지 30% 정도 분지형으로 존재한다. 분명하게, 그러한 응집체 구조를 갖는 발열성 산화 아연 입자가 본 발명에 따르는 복합재의 제조에 특히 적합하다.
상기 분산액은 재응집 및 침강에 대하여 분산액을 안정화시키는 물질을 더 포함할 수 있다. 일반적으로, 이러한 물질은 종류, 산화 아연 농도 및 분산액 중 액체 상의 종류에 따라, 상기 분산액에 존재하는 산화 아연을 기준으로 0.01 내지 20 중량%의 비율로 수성 또는 유기 형태로 존재할 수 있다. 일반적으로, 이들 물질의 비교적 낮은 비율이 추구되는데, 그 이유는 이것이 전자 구성요소의 성능에 긍정적인 효과를 가질 수 있기 때문이다. 적합한 물질은 예를 들면 다음과 같다:
랜덤 분포를 갖는 스티렌 옥시드-기재 폴리알킬렌 옥시드 또는 하기 화학식 (1)의 블럭 공중합체:
R1O(SO)a(EO)b(PO)c(BO)dR2
상기 식 중,
R1 = 8 내지 13개의 탄소 원자를 갖는 직쇄 또는 분지쇄 또는 지환족 라디칼이고,
R2 = 수소, 각 경우 1 내지 8개의 탄소 원자를 갖는 아실 라디칼, 알킬 라디칼 또는 카르복실산 라디칼이고,
SO = 스티렌 옥시드, EO = 에틸렌 옥시드, PO = 프로필렌 옥시드, BO = 부틸렌 옥시드이고,
a = 1 내지 5, b = 3 내지 50, c = 0 내지 3, d = 0 내지 3, 및 b ≥ a+c+d이다.
a = 1 내지 1.9인 화합물은 예를 들면 EP-A-1078946에 기재되어 있다.
하기 화학식 (2)의 인산 에스테르를 사용하는 것도 가능하다:
Figure 112009063438478-pct00001
상기 식 중,
R =
Figure 112009063438478-pct00002
또는
Figure 112009063438478-pct00003
이고,
여기에서,
x는 1 또는 2이고,
n은 2 내지 18의 수이며,
m 및 o는 각각 2 내지 100의 수이고,
k는 2 내지 4의 수이며,
R"은 H 또는 직쇄 또는 분지쇄 알킬 라디칼이고, 이는 추가의 작용기에 의해 임의로 치환될 수 있으며,
R'은 알킬, 알크아릴, 알케닐 또는 술포프로필 라디칼이다.
바람직하게 사용되는 화합물이 예를 들면 EP-A-940406에 기재되어 있다.
화학식 (3)으로 표시되는 블럭 공중합체 및 그들의 염을 사용하는 것도 가능하다:
[R1O(SO)a(EO)b(CH2CHCH3O)c(BO)d]xP(=O)(OH)3-x
상기 식 중, R1 = 1 내지 22개의 탄소 원자를 갖는 직쇄, 분지쇄 또는 지환족 라디칼, SO = 스티렌 옥시드, EO = 에틸렌 옥시드, BO = 부틸렌 옥시드이고,
a = 1 이상 2 미만, b = 0 내지 100, c = 0 내지 10, d = 0 내지 3이며 b ≥ a + c + d이다.
또한,
A) 1종 이상의 아미노-작용성 중합체와
B) 화학식 (4)/(4a)로 표시되는 1종 이상의 폴리에스테르, 및
T-C(O)-[O-A-C(O)]x-OH
T-O-[C(O)-A-O-]y-Z
C) 화학식 (5)/(5a)로 표시되는 1종 이상의 폴리에테르의 부분적 또는 완전한 반응에 의해 수득가능한 화합물을 사용하는 것도 가능하며,
T-C(O)-B-Z
T-O-B-Z
상기 식에서,
T는 수소 라디칼 및/또는 1 내지 24개의 탄소 원자를 갖는 임의로 치환된 직쇄 또는 분지쇄 아릴, 아릴알킬, 알킬 또는 알케닐 라디칼이고,
A는 직쇄, 분지쇄, 고리형 및 방향족 탄화수소의 군에서 선택된 하나 이상의 2가 라디칼이며,
Z는 술폰산, 황산, 포스폰산, 인산, 카르복실산, 이소시아네이트, 에폭시드, 특히 인산 및 (메트)아크릴산으로 이루어진 군에서 선택된 하나 이상의 라디칼이고,
B는 화학식 (6)의 라디칼이며:
-(C1H21O)a - (CmH2mO)b - (CnH2nO)c - (SO)d -
상기 식에서,
a, b, c는 서로 독립적으로 0 내지 100의 값이고, 단, 합 a + b + c ≥ 0, 바람직하게는 5 내지 35, 특히 10 내지 20이며, 단 합 a + b + c + d > 0이고,
d ≥ 0, 바람직하게는 1 내지 5이며,
l, m 및 n은 서로 독립적으로 각각 2 이상, 바람직하게는 2 내지 4이고,
x 및 y는 서로 독립적으로 ≥ 2이다.
하기 화학식 (7)의 유기폴리실록산을 사용하는 것도 가능하다:
Figure 112009063438478-pct00004
상기 식에서,
R1은 1 내지 4개의 탄소 원자를 갖는 알킬 라디칼 또는 아릴 라디칼이지만, R1 라디칼의 80% 이상은 메틸 라디칼이고,
R2는 분자 내에서 동일 또는 상이하며, 다음 a) ~ d)와 같이 정의될 수 있다:
a)
Figure 112009063438478-pct00005
[식 중,
R3는 수소 또는 알킬 라디칼이고,
R4는 수소, 알킬 또는 카르복실 라디칼이며,
c는 1 내지 20의 수이고,
d는 0 내지 50의 수이며, e는 0 내지 50의 수], 또는
b) -(CH2-)fOR5
[식 중,
R5는 수소, 알킬, 카르복실 라디칼, 또는 에테르 기를 임의로 함유하는 디메틸올프로판 라디칼이고,
f는 2 내지 20의 수], 또는
c) -(CH2-)g(OC2H4-)h(OC3H6-)i(OC4H8)j(OCH2CH(C6H5))kOR6
[식 중,
R6는 수소, 알킬 또는 카르복실 라디칼이고,
g는 2 내지 6의 수이며,
h는 0 내지 20의 수이고,
i는 1 내지 50의 수이며,
j는 0 내지 10의 수이고,
k는 0 내지 10의 수], 또는
d) R1 기에 상응하는 기: 단, 평균 분자에서 하나 이상의 R2 라디칼은 정의 (a)를 가지며, a는 1 내지 500, 바람직하게는 1 내지 200, 특히 1 내지 50의 수이고, b는 0 내지 10, 바람직하게는 5 미만의 수, 특히 0이다.
이러한 종류의 화합물은 예를 들면 EP-A-1382632에 기재되어 있다.
하기 a), b), c)를 갖는 스티렌 옥시드-기재 옥시알킬렌 글리콜 알케닐 에테르 또는 폴리알킬렌 옥시드 알케닐 에테르 및 불포화 카르복실산, 바람직하게는 디카르복실산 유도체를 기재로 하는 공중합체를 사용하는 것도 가능하다:
a) 화학식 (8a, 8b, 8c 및/또는 8d)의 하나 이상의 구성 기 1 내지 80 몰%:
Figure 112009063438478-pct00006
Figure 112009063438478-pct00007
Figure 112009063438478-pct00008
Figure 112009063438478-pct00009
[상기 식에서,
R1 = H, 1 내지 5개의 탄소 원자를 갖는 지방족 탄화수소 라디칼이고,
p = 1 내지 4, q = 0 내지 6, t = 0 내지 4, i = 1 내지 6, l = 1 내지 2, m = 2 내지 18이고, H 원자 상의 지수는 l과 m의 곱으로 형성되며,
n = 0 내지 100, o = 0 내지 100, SO = 스티렌 옥시드이고,
(SO)i 및 알킬렌 옥시드 유도체는 폴리에테르 내에 랜덤하게 또는 블럭으로 분포하는 것이 가능하지만, 상기 기들은 블럭별 구조이고 다음 서열을 따르는 것이 바람직하며:
- (SO)i - [(CmHlmO)n-(CmHlmO)o] - R2
식 중, R2 = H, 1 내지 20개의 탄소 원자를 갖는 지방족의, 임의로 분지화된 탄화수소 라디칼, 5 내지 8개의 탄소 원자를 갖는 지환족 탄화수소, 임의로 치환되거나 인산 에스테르 (바람직하게는 모노에스테르) 유도체, 설페이트 유도체 또는 술포네이트 유도체일 수 있는 6 내지 14개의 탄소 원자를 갖는 아릴 라디칼임]
b) 화학식 (9)의 구성 기 1 내지 90 몰%:
Figure 112009063438478-pct00010
[상기 식에서,
S = -H, -COOMa, -COOR3이고,
M = 수소, 1가 또는 2가의 금속 양이온, 암모늄 이온, 유기 아민 라디칼이며,
a = 1 또는, M이 2가의 금속 양이온일 경우, 1/2이고,
R3 = 1 내지 20개의 탄소 원자를 갖는 지방족의, 임의로 분지화된 탄화수소 라디칼, 5 내지 8개의 탄소 원자를 갖는 지환족 탄화수소, 6 내지 14개의 탄소 원 자를 갖는 아릴 라디칼이며,
T = -U1-R4 또는 -U1-(CmH1mO)n-(CmH1mO)o-R2이고,
U1 = -COO-, -CONH-, -CONR3-, -O-, -CH2O-이며,
R4 = H, Ma, R3 또는 -Q1-NQ2Q3이고,
식 중,
Q1은 2 내지 24개의 탄소 원자를 갖는 2가의 알킬렌 라디칼이고,
Q2 및 Q3는 1 내지 12개의 탄소 원자를 갖는 지방족 및/또는 지환족 알킬 라디칼이며, 선택적으로 -Q1-N(+)O(-)Q2Q3로 산화되고,
m, n, l, o, R1 및 R2는 상기 정의된 바와 같음]
c) 화학식 (10)의 구성 기 0 내지 10 몰%:
Figure 112009063438478-pct00011
[상기 식에서,
T1 = -U1-(CmHlmO)n-(CmHlmO)o-R5이고,
R5 = R4 또는
Figure 112009063438478-pct00012
이며,
식 중, U2 = -OOC-, -NHOC-, -O-, -O-CH2-이고,
m, n, l, o, S, R1, R2 및 U1은 상기 정의된 바와 같음]
이러한 종류의 화합물은 예를 들면 DE-A-10348825에 기재되어 있다.
Mw가 바람직하게는 200 내지 2 000 000 g/mol, 더욱 바람직하게는 1000 내지 50 000 g/mol인 폴리아크릴산, 및 그의 염을 사용하는 것도 가능하다.
분산액은 수성 또는 유기 분산액이거나, 물과 유기 용매를 액체 상으로 갖는 혼합물로 이루어질 수 있지만, 모든 경우 단일 액체 상만이 존재한다. "수성"은 액체 상의 대부분이 물로 이루어져 있음을 의미하는 것으로 이해된다. "유기"는 액체 상이 적어도 1종의 유기 용매로 주로 또는 완전히 이루어지는 것을 의미하는 것으로 이해된다. 적합한 유기 용매는 에탄올, 메탄올, 프로판올, 부탄올, 아세톤, 에틸 아세테이트, 부틸 아세테이트, 알칸 및/또는 에테르일 수 있다.
본 발명의 맥락에서, 수성 분산액 또는 부틸 아세테이트를 기재로 하는 분산액이 바람직하다.
본 발명은 또한 본 발명의 층 복합재를 포함하는 전계-효과 트랜지스터를 제공한다.
특히, 전계-효과 트랜지스터는 게이트 접촉, 소스 접촉, 드레인 접촉, 및 소 스 접촉과 드레인 접촉의 사이에 존재하는 채널 영역을 포함하고, 상기 채널 영역이 발열성 산화 아연을 포함하는 본 발명의 층 복합재의 부분이다.
본 발명에 따르는 전계-효과 트랜지스터는 바람직하게는 적어도 2?10-3 cm2/V?s의 이동성을 갖는다.
본 발명은 또한,
a1) 기판 층을 제공하고,
a2) 소스 전극 및 드레인 전극을 설치하고,
a3) 상기 소스 및 드레인 전극을 갖는 기판 층에 발열성 산화 아연을 적용하고,
a4) 상기 산화 아연 층 위에 유전체 층을 적용하고,
a5) 상기 유전체 층 위에 게이트 전극을 설치하는 단계,
또는
b1) 기판 층을 제공하고,
b2) 게이트 전극을 설치하고,
b3) 상기 게이트 전극을 포함하는 기판 층 위에 유전체 층을 적용하고,
b4) 상기 유전체 층 위에 소스 전극 및 드레인 전극을 설치하고,
b5) 소스 및 드레인 전극을 갖는 유전체 층에 발열성 산화 아연을 적용하는 단계,
또는
c1) 기판 층을 제공하고,
c2) 소스 및 드레인 전극을 갖는 기판 층에 발열성 산화 아연을 적용하고,
c3) 발열성 산화 아연을 포함하는 층 위에 소스 전극 및 드레인 전극을 설치하고,
c4) 소스 및 드레인 전극을 갖는 산화 아연 층 위에 유전체 층을 적용하고,
c5) 상기 유전체 층 위에 게이트 전극을 설치하는 단계,
또는
d1) 기판 층을 제공하고,
d2) 게이트 전극을 설치하고,
d3) 상기 게이트 전극을 포함하는 기판 층 위에 유전체 층을 적용하고,
d4) 상기 게이트 전극을 갖는 유전체 층에 발열성 산화 아연을 적용하고,
d5) 발열성 산화 아연을 포함하는 층 위에 소스 전극 및 드레인 전극을 설치하는 단계
를 포함하고, 상기 발열성 산화 아연이, 각 경우 산화 아연 입자가 200 nm 이하의 평균 응집체 직경으로 존재하는 분산액의 형태로 적용되고, 상기 층이 200℃ 미만의 온도에서 처리되는, 전계-효과 트랜지스터의 제조 방법을 제공한다.
특징 a1-a5에 따르는 전계-효과 트랜지스터의 구조를 도 1a에, 특징 b1-b5에 따르는 것을 도 1b에, 특징 c1-c5에 따르는 것을 도 1c에, 특징 d1-d5에 따르는 것을 도 1d에 나타낸다. 도면에서, 1 = 산화 아연을 포함하는 층; 2 = 유전체 층; 3 = 기판; 4 = 게이트; 5 = 소스; 6 = 드레인이다.
기판 층에 유용한 재료는 중합체 필름, 예를 들면 PET인 것으로 밝혀졌다.
상기 분산액 적용 후 및 열 처리 이전에, 건조 단계가 삽입될 수 있다. 분산액의 적용 방법, 건조 조건 및 열 처리의 조건, 사용되는 산화 아연 입자의 종류 및 농도, 및 또한 사용될 수 있는 물질은 본 발명의 층 복합재의 제조에 대하여 전술한 것과 동일하다.
본 발명은 또한 본 발명의 층 복합재의 태양 전지, 디스플레이, 센서, RFID 태그를 제조하기 위한 용도를 제공한다.
사용된 산화 아연: DE-A-10343728의 실시예 3에 해당하는 BET 25 m2/g
사용된 분산액: 분산액 D1 및 D2는 전술한 산화 아연을 2500 bar에서 물 또는 n-부틸 아세테이트에 고압 균질화시킴으로써 수득된다. 첨가제는 분말 첨가 이전 또는 도중에 첨가된다.
사용된 분산액
D1 D2
액체 상 n-부틸 아세테이트
산화 아연 중량%1) 34 35
폴리아크릴산3) 중량%2) 1 -
테고 디스퍼스 (Tego Dispers) 715 W 중량%2) 2 -
디스퍼빅 (Disperbyk) 9077 중량%2) - 10
평균 응집체 직경 d50 nm 102 137
1) 분산액 기준; 2) ZnO 기준; 3) Na 염, Mw = 2500 g/mol
전계-효과 트랜지스터 (FET):
7 내지 21 Ohm?cm의 비저항을 갖는 도핑된 실리콘 웨이퍼를 사용하였다. 그 표면은 250 nm의 두께를 갖는 열적 이산화 규소로 이루어졌다. 상기 웨이퍼를 아세톤 및 이소프로판에 의해 초음파 조에서 각 경우 10 분 동안 처리하였다. 이어서, 1 l/분의 산소 유량에서 UV-오존 처리를 3 분 동안 수행하였다. 다음, 분산액 D1을 2 단계로 (첫 번째 단계: 500 rpm, 10 초; 두 번째 단계: 2000 rpm, 30 초) 스핀-온에 의해 적용하였다. 이어서, 공기 중 90℃의 온도에서 30 분 동안 건조를 수행하였다.
알루미늄으로 만들어진 소스 및 드레인 전극을 5 Å/초의 증착 속도로 섀도우마스크를 통해 적용하였다. FET 구조를 갖는 웨이퍼를 프로버(prober)의 도움으로 접촉시키고, 후면 상의 게이트 접촉은 전도성 은으로 웨이퍼 상에 고정된 구리 시트에 의해 구축되었다. 그 구조를 도 2(전도성 은은 나타내지 않음)에 재현하였다. 송신 및 출력 특성을 변수 분석기(Agilent 4156 C)의 도움으로 기록하였다. 도 3, 4는 상기 FET의 출력 및 송신 특성을 나타낸다. 전계-효과 이동성은 80 V의 게이트 전압 Ug에서 2.5?10-3 cm2/Vs였다.
마찬가지로, 분산액 D2를 이용하여 전계-효과 트랜지스터를 수득할 수 있다. 수득되는 트랜지스터는 D1로부터 얻은 것과 유사한 거동을 나타냈다.

Claims (11)

  1. 유전체 층, 및 발열성 산화 아연을 포함하고 상기 유전체 층에 접착된 층을 포함하는 층 복합재로서,
    상기 발열성 산화 아연은 수소성 연소 기체와 산소-함유 기체의 반응의 결과 생성되는 화염 중에서 아연 또는 아연 화합물을 산화시킴으로써 형성되고,
    상기 층 복합재는 발열성 산화 아연을 산화 아연 입자가 200 nm 이하의 평균 응집체 직경으로 존재하는 분산액의 형태로 유전체 층에 적용하여 상기 유전체 층 위에 산화 아연 층을 형성한 다음, 상기 산화 아연 층 및 유전체 층을 200℃ 미만의 온도에서 처리하여 얻어지고,
    상기 분산액은 분산액에 존재하는 산화 아연을 기준으로 0.01 내지 20 중량%의 비율로 수성 또는 유기 형태로 존재하는 물질로서
    스티렌 옥시드-기재 폴리알킬렌 옥시드;
    인산 에스테르;
    블럭 공중합체 및 그들의 염;
    1종 이상의 폴리에스테르 및 1종 이상의 폴리에테르와 1종 이상의 아미노-작용성 중합체의 부분적 또는 완전 고형화 생성물;
    유기 폴리실록산;
    스티렌 옥시드-기재 옥시알킬렌 글리콜 알케닐 에테르 또는 폴리알킬렌 옥시드 알케닐 에테르, 및 불포화 카르복실산 또는 디카르복실산 유도체를 기재로 하는 공중합체; 또는
    폴리아크릴산
    에서 선택된 물질을 포함하는 것인, 층 복합재.
  2. 제1항에 있어서, 상기 분산액이 침지-코팅, 스핀-온 코팅, 잉크젯 코팅, 플렉소 인쇄, 오프셋 인쇄, 그라비어 인쇄 또는 스크린-인쇄에 의해 적용되는 것을 특징으로 하는 층 복합재.
  3. 제1항 또는 제2항에 있어서, 열 처리가 80 내지 180℃에서 일어나는 것을 특징으로 하는 층 복합재.
  4. 제1항 또는 제2항에 있어서, 산화 아연 입자의 평균 응집체 직경이 70 내지 200 nm인 것을 특징으로 하는 층 복합재.
  5. 제1항 또는 제2항에 있어서, 분산액 중 발열성 산화 아연의 비율이 5 내지 60 중량%인 것을 특징으로 하는 층 복합재.
  6. 제1항 또는 제2항에 있어서, 상기 분산액이 산화 아연을 기준으로 0.01 내지 20 중량%의 1종 이상의 안정화 첨가제를 함유하는 것을 특징으로 하는 층 복합재.
  7. 제1항에 따르는 층 복합재를 포함하는 전계-효과 트랜지스터.
  8. a1) 기판 층을 제공하는 단계,
    a2) 소스 전극 및 드레인 전극을 설치하는 단계,
    a3) 상기 소스 및 드레인 전극을 갖는 기판 층에 발열성 산화 아연을 적용하는 단계,
    a4) 상기 산화 아연 층 위에 유전체 층을 적용하는 단계,
    a5) 상기 유전체 층 위에 게이트 전극을 설치하는 단계,
    또는
    b1) 기판 층을 제공하는 단계,
    b2) 게이트 전극을 설치하는 단계,
    b3) 상기 게이트 전극을 포함하는 기판 층 위에 유전체 층을 적용하는 단계,
    b4) 상기 유전체 층 위에 소스 전극 및 드레인 전극을 설치하는 단계,
    b5) 소스 및 드레인 전극을 갖는 유전체 층에 발열성 산화 아연을 적용하는 단계,
    또는
    c1) 기판 층을 제공하는 단계,
    c2) 소스 및 드레인 전극을 갖는 기판 층에 발열성 산화 아연을 적용하는 단계,
    c3) 발열성 산화 아연을 포함하는 층 위에 소스 전극 및 드레인 전극을 설치하는 단계,
    c4) 소스 및 드레인 전극을 갖는 산화 아연 층 위에 유전체 층을 적용하는 단계,
    c5) 상기 유전체 층 위에 게이트 전극을 설치하는 단계,
    또는
    d1) 기판 층을 제공하는 단계,
    d2) 게이트 전극을 설치하는 단계,
    d3) 상기 게이트 전극을 포함하는 기판 층 위에 유전체 층을 적용하는 단계,
    d4) 상기 게이트 전극을 갖는 유전체 층에 발열성 산화 아연을 적용하는 단계,
    d5) 발열성 산화 아연을 포함하는 층 위에 소스 전극 및 드레인 전극을 설치하는 단계
    를 포함하고, 상기 발열성 산화 아연이, 각 경우 산화 아연 입자가 200 nm 이하의 평균 응집체 직경으로 존재하는 분산액의 형태로 적용되고, 상기 층이 200℃ 미만의 온도에서 처리되는, 제7항에 따르는 전계-효과 트랜지스터의 제조 방법.
  9. 태양 전지, 디스플레이, 센서 또는 RFID 태그의 제조에 사용되는 것을 특징으로 하는, 제1항 또는 제2항에 따르는 층 복합재.
  10. 삭제
  11. 삭제
KR1020097021622A 2007-04-19 2008-03-10 발열성 산화 아연 층을 포함하는 층 복합재 및 그 복합재를 포함하는 전계-효과 트랜지스터 KR101156280B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007018431.1 2007-04-19
DE200710018431 DE102007018431A1 (de) 2007-04-19 2007-04-19 Pyrogenes Zinkoxid enthaltender Verbund von Schichten und diesen Verbund aufweisender Feldeffekttransistor
PCT/EP2008/052820 WO2008128821A1 (en) 2007-04-19 2008-03-10 Layers composite comprising a pyrogenic zinc oxide layer and field-effect transistor comprising this composite

Publications (2)

Publication Number Publication Date
KR20100002258A KR20100002258A (ko) 2010-01-06
KR101156280B1 true KR101156280B1 (ko) 2012-06-13

Family

ID=39672852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097021622A KR101156280B1 (ko) 2007-04-19 2008-03-10 발열성 산화 아연 층을 포함하는 층 복합재 및 그 복합재를 포함하는 전계-효과 트랜지스터

Country Status (8)

Country Link
US (1) US8907333B2 (ko)
EP (1) EP2137758A1 (ko)
JP (1) JP5538210B2 (ko)
KR (1) KR101156280B1 (ko)
CN (1) CN101675506B (ko)
DE (1) DE102007018431A1 (ko)
HK (1) HK1139789A1 (ko)
WO (1) WO2008128821A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007040726A1 (de) * 2007-08-29 2009-03-05 Robert Bosch Gmbh Gassensor
JP5682880B2 (ja) * 2008-04-28 2015-03-11 独立行政法人物質・材料研究機構 ナノ結晶粒子分散液と電子デバイス並びにその製造方法
DE102008058040A1 (de) * 2008-11-18 2010-05-27 Evonik Degussa Gmbh Formulierungen enthaltend ein Gemisch von ZnO-Cubanen und sie einsetzendes Verfahren zur Herstellung halbleitender ZnO-Schichten
DE102009009337A1 (de) 2009-02-17 2010-08-19 Evonik Degussa Gmbh Verfahren zur Herstellung halbleitender Indiumoxid-Schichten, nach dem Verfahren hergestellte Indiumoxid-Schichten und deren Verwendung
DE102009009338A1 (de) 2009-02-17 2010-08-26 Evonik Degussa Gmbh Indiumalkoxid-haltige Zusammensetzungen, Verfahren zu ihrer Herstellung und ihre Verwendung
DE102009028802B3 (de) 2009-08-21 2011-03-24 Evonik Degussa Gmbh Verfahren zur Herstellung Metalloxid-haltiger Schichten, nach dem Verfahren herstellbare Metalloxid-haltige Schicht und deren Verwendung
DE102009028801B3 (de) 2009-08-21 2011-04-14 Evonik Degussa Gmbh Verfahren zur Herstellung Indiumoxid-haltiger Schichten, nach dem Verfahren herstellbare Indiumoxid-haltige Schicht und deren Verwendung
DE102010006269B4 (de) 2009-12-15 2014-02-13 Evonik Industries Ag Verfahren zur Erzeugung leitender oder halbleitender metalloxidischer Schichten auf Substraten, auf diese Weise hergestellte Substrate und deren Verwendung
DE102009054998A1 (de) 2009-12-18 2011-06-22 Evonik Degussa GmbH, 45128 Verfahren zur Herstellung von Indiumchlordialkoxiden
DE102009054997B3 (de) 2009-12-18 2011-06-01 Evonik Degussa Gmbh Verfahren zur Herstellung von Indiumoxid-haltigen Schichten, nach dem Verfahren hergestellte Indiumoxid-haltige Schichten und ihre Verwendung
WO2011108381A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE102010031895A1 (de) 2010-07-21 2012-01-26 Evonik Degussa Gmbh Indiumoxoalkoxide für die Herstellung Indiumoxid-haltiger Schichten
DE102010043668B4 (de) 2010-11-10 2012-06-21 Evonik Degussa Gmbh Verfahren zur Herstellung von Indiumoxid-haltigen Schichten, nach dem Verfahren hergestellte Indiumoxid-haltige Schichten und ihre Verwendung
DE102011084145A1 (de) * 2011-10-07 2013-04-11 Evonik Degussa Gmbh Verfahren zur Herstellung von hochperformanten und elektrisch stabilen, halbleitenden Metalloxidschichten, nach dem Verfahren hergestellte Schichten und deren Verwendung
JP6131949B2 (ja) * 2012-06-01 2017-05-24 三菱化学株式会社 金属酸化物含有半導体層の製造方法及び電子デバイス
US8802568B2 (en) 2012-09-27 2014-08-12 Sensirion Ag Method for manufacturing chemical sensor with multiple sensor cells
US11371951B2 (en) 2012-09-27 2022-06-28 Sensirion Ag Gas sensor comprising a set of one or more sensor cells
DE102014202718A1 (de) 2014-02-14 2015-08-20 Evonik Degussa Gmbh Beschichtungszusammensetzung, Verfahren zu ihrer Herstellung und ihre Verwendung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218221A1 (en) 2002-05-21 2003-11-27 the State of Oregon acting by and through the behalf of Oregon State University Transistor structures and methods for making the same
US20050017302A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Transistor including a deposited channel region having a doped portion
WO2006008175A1 (en) 2004-07-23 2006-01-26 Eth Zurich Rapid flame synthesis of doped zno nanorods with controlled aspect ration

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3242468B2 (ja) 1992-11-09 2001-12-25 三井金属鉱業株式会社 導電性針状酸化亜鉛の製造方法
DE59903364D1 (de) 1998-02-19 2002-12-19 Goldschmidt Ag Th Phosphorsäureester und ihre Verwendung als Dispergiermittel
DE19940797A1 (de) 1999-08-27 2001-03-01 Goldschmidt Ag Th Durch Akoxylierung erhaltene blockcopolymere, styrenoxidhaltige Polyalkylenoxide und deren Verwendung
DE10212680A1 (de) 2002-03-22 2003-10-09 Degussa Nanoskaliges Zinkoxid, Verfahren zu seiner Herstellung und Verwendung
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
DE10232115A1 (de) 2002-07-16 2004-02-05 Goldschmidt Ag Organopolysiloxane zur Entschäumung wässriger Systeme
DE10235758A1 (de) 2002-08-05 2004-02-26 Degussa Ag Dotiertes Zinkoxidpulver, Verfahren zu seiner Herstellung und Verwendung
DE10343728A1 (de) * 2003-09-22 2005-04-21 Degussa Zinkoxidpulver
DE10348825A1 (de) 2003-10-21 2005-06-02 Goldschmidt Ag Dispergiermittel zur Herstellung wässriger Pigmentpasten
DE102004003675A1 (de) * 2004-01-24 2005-08-11 Degussa Ag Dispersion und Beschichtungszubereitung enthaltend nanoskaliges Zinkoxid
JP2006097884A (ja) * 2004-08-30 2006-04-13 Nsk Ltd シャフトと自在継手のヨークとの結合部
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US20070093004A1 (en) * 2005-10-25 2007-04-26 Park Sang H Method of manufacturing thin film transistor including ZnO thin layer
DE102009009337A1 (de) * 2009-02-17 2010-08-19 Evonik Degussa Gmbh Verfahren zur Herstellung halbleitender Indiumoxid-Schichten, nach dem Verfahren hergestellte Indiumoxid-Schichten und deren Verwendung
DE102009009338A1 (de) * 2009-02-17 2010-08-26 Evonik Degussa Gmbh Indiumalkoxid-haltige Zusammensetzungen, Verfahren zu ihrer Herstellung und ihre Verwendung
DE102009028801B3 (de) * 2009-08-21 2011-04-14 Evonik Degussa Gmbh Verfahren zur Herstellung Indiumoxid-haltiger Schichten, nach dem Verfahren herstellbare Indiumoxid-haltige Schicht und deren Verwendung
DE102009028802B3 (de) * 2009-08-21 2011-03-24 Evonik Degussa Gmbh Verfahren zur Herstellung Metalloxid-haltiger Schichten, nach dem Verfahren herstellbare Metalloxid-haltige Schicht und deren Verwendung
DE102009050703B3 (de) * 2009-10-26 2011-04-21 Evonik Goldschmidt Gmbh Verfahren zur Selbstassemblierung elektrischer, elektronischer oder mikromechanischer Bauelemente auf einem Substrat und damit hergestelltes Erzeugnis
DE102009054998A1 (de) * 2009-12-18 2011-06-22 Evonik Degussa GmbH, 45128 Verfahren zur Herstellung von Indiumchlordialkoxiden
DE102009054997B3 (de) * 2009-12-18 2011-06-01 Evonik Degussa Gmbh Verfahren zur Herstellung von Indiumoxid-haltigen Schichten, nach dem Verfahren hergestellte Indiumoxid-haltige Schichten und ihre Verwendung
DE102010031592A1 (de) * 2010-07-21 2012-01-26 Evonik Degussa Gmbh Indiumoxoalkoxide für die Herstellung Indiumoxid-haltiger Schichten
DE102010031895A1 (de) * 2010-07-21 2012-01-26 Evonik Degussa Gmbh Indiumoxoalkoxide für die Herstellung Indiumoxid-haltiger Schichten

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218221A1 (en) 2002-05-21 2003-11-27 the State of Oregon acting by and through the behalf of Oregon State University Transistor structures and methods for making the same
US20050017302A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Transistor including a deposited channel region having a doped portion
WO2006008175A1 (en) 2004-07-23 2006-01-26 Eth Zurich Rapid flame synthesis of doped zno nanorods with controlled aspect ration

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
국제저널(Thin Solid Films, Vol.498, pp.142-145, 2006.) *

Also Published As

Publication number Publication date
US8907333B2 (en) 2014-12-09
JP5538210B2 (ja) 2014-07-02
JP2010525560A (ja) 2010-07-22
US20100132788A1 (en) 2010-06-03
CN101675506B (zh) 2012-08-08
DE102007018431A1 (de) 2008-10-30
HK1139789A1 (en) 2010-09-24
EP2137758A1 (en) 2009-12-30
WO2008128821A1 (en) 2008-10-30
CN101675506A (zh) 2010-03-17
KR20100002258A (ko) 2010-01-06

Similar Documents

Publication Publication Date Title
KR101156280B1 (ko) 발열성 산화 아연 층을 포함하는 층 복합재 및 그 복합재를 포함하는 전계-효과 트랜지스터
EP2347033B1 (de) Formulierungen enthaltend ein gemisch von zno-cubanen und sie einsetzendes verfahren zur herstellung halbleitender zno-schichten
US9859379B2 (en) Graphene layer transfer
TW201137170A (en) Process for producing indium oxide-containing layers, indium oxide-containing layers produced by the process and use thereof
JP2010526445A (ja) パターン化導体、半導体及び誘電体材料のための印刷処理
Lee et al. Solution-processed ternary alloy aluminum yttrium oxide dielectric for high performance indium zinc oxide thin-film transistors
Dong et al. Improving the air-stability of n-type organic thin-film transistors by polyacrylonitrile additive
Khound et al. Hybrid La2O3-cPVP dielectric for organic thin film transistor applications
RU2640237C2 (ru) Композиции, содержащие аммиачные гидроксоцинковые соединения
KR20180138500A (ko) 금속산화물 박막을 포함하는 트랜지스터 제조 방법
JP2010093260A (ja) 半導体インク配合物
Hwang et al. Hybrid gate insulator for OTFT using dip-coating method
KR101607962B1 (ko) 저온-용액공정으로 제조된 알루미나/폴리이미드 게이트 절연체 및 이를 포함하는 박막 트랜지스터
KR20190041822A (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
Kim et al. Thickness modulation effects of Al2O3 capping layers on device performance for the top-gate thin-film transistors using solution-processed poly (4-vinyl phenol)/Zn-Sn-O gate stacks
JP2020102645A (ja) 半導体素子とその製造方法
MUSAT et al. HIGH-K DIELECTRIC INORGANIC-ORGANIC HYBRID THIN FILMS FOR FIELD EFFECT TRANSISTORS (FETFT).
CN118919413A (zh) 一种基于稀土氧氯化物LaOCl介电薄膜的制备及LaOCl/MoS2场效应晶体管的构筑方法
TW201939756A (zh) 半導體膜,及使用該半導體膜之半導體元件,以及分散液
Johnson et al. Green Semiconductor Manufacturing–Potential New Routes Using Aqueous Solution Chemistry
CN106328542A (zh) 薄膜晶体管的制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160526

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170525

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180525

Year of fee payment: 7