JP5525132B2 - 半導体デバイス - Google Patents

半導体デバイス Download PDF

Info

Publication number
JP5525132B2
JP5525132B2 JP2007506169A JP2007506169A JP5525132B2 JP 5525132 B2 JP5525132 B2 JP 5525132B2 JP 2007506169 A JP2007506169 A JP 2007506169A JP 2007506169 A JP2007506169 A JP 2007506169A JP 5525132 B2 JP5525132 B2 JP 5525132B2
Authority
JP
Japan
Prior art keywords
poly
polymer
polymer dielectric
organic
passive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007506169A
Other languages
English (en)
Other versions
JP2007531308A (ja
Inventor
エフ． リヨンズ クリストファー
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Publication of JP2007531308A publication Critical patent/JP2007531308A/ja
Application granted granted Critical
Publication of JP5525132B2 publication Critical patent/JP5525132B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes
    • H10K10/26—Diodes comprising organic-organic junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H10K85/143—Polyacetylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H10K85/146—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE poly N-vinylcarbazol; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

概して、本発明は、ポリマー誘電体を備えた集積回路チップに関する。メモリエレメントは有機メモリデバイスで相互接続するので、本発明は、より詳細にはポリマー誘電体に関する。
コンピュータおよびメモリデバイスの基本的機能として、情報を処理して、記録することが挙げられる。一般的なコンピュータシステムでは、これらの算術、論理、メモリ演算は、多くの場合で"０"及び"１"と称される２つの状態間を可逆的に切替えることができる装置により実行される。このようなスイッチング装置は、これらの様々な機能を実行し、この２つの状態を高速で切替えできる半導体デバイスから製造される。
例えば、データの記録又は処理を行うための電子アドレスデバイス又は論理デバイスは、無機ソリッドステート技術を用いて、具体的には結晶シリコンデバイスで作られる。金属酸化半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）は、主要製品の１つである。
コンピュータ及びメモリデバイスをより高速で、より小さく、より低価格なものにするためには、切手サイズのシリコン上にこれまで以上のトランジスタとその他の電子構造を詰め込み、集積化を図ることが必要である。切手サイズのシリコンには数千万のトランジスタを含めることができ、各トランジスタは、数百ナノメータほどに小さくなっている。しかし、シリコンベースのデバイスは、その基本的な物理サイズの限界へと近づきつつある。
概して、無機ソリッドステートデバイスは、複雑な構造をしているため、原価高とデータの記録密度の損失を招いている。無機半導体材料をベースとした揮発性半導体メモリ回路には、記録された情報を保持するために、熱と多量の電力消費とを伴う電流が常に供給されていなければならない。不揮発性半導体デバイスでは、データ転送速度が減少し、比較的多くの電力が消費され、またかなり複雑なものとなっている。
更に、無機ソリッドステートのデバイスサイズが縮小し、集積度が増大することにともない、アライメントの許容範囲に対する感度が増し、製造が著しくより困難になる。極小サイズで機能を形成することは、動作回路の製造に極小サイズが用いられるということを示すものではない。極小サイズよりももっと小さい、例えば、極小サイズの４分の１のアライメントの許容範囲を有することが求められている。
無機ソリッドステートデバイスの大きさを変更する場合に、注入物の拡散長の問題が生じる。サイズが縮小されることにともない、シリコンの注入物の拡散長により工程設計に困難性が生じる。これに関連して、注入物の流動性を低減し、また高温における時間を減らすために多くの調整がなされる。しかし、このような調整が、際限なく継続されるかについては明らかではない。
半導体の接合部に対して（逆バイアス方向に）電圧を印加すると、接合部周辺に空乏領域が生成される。空乏領域幅は、半導体のドーピングレベルに依存する。空乏領域が広がり、他の空乏領域と接触すると、パンチスルー又は制御されていない電流が発生するおそれがある。
ドーピングレベルがより高くなると、パンチスルーの発生を防ぐために必要な分離を最小化する傾向がある。しかし、単位距離あたりの電圧の大きな変化は、電界の規模が大きいということを示すことから、距離単位あたりの電圧変化が大きければ、更なる困難性が生じる。このような、電位勾配の大きい場を移動する電子は、最小の伝導帯エネルギーよりも実質的に高いエネルギーレベルにまで加速される。このような電子は、ホットエレクトロンとして知られており、また絶縁体を通過するのに十分なエネルギーを有するので、半導体デバイスの品質を不可逆的に低下させることにつながっている。
デバイスのスケーリング及び集積化が、モノリシック半導体基板の絶縁をより困難にしている。特に、デバイス各々横方向において絶縁することは、状況によって困難な場合がある。他の難点は、漏れ電流のスケーリングである。更に他の難点は、基板内の担体の拡散がもたらすものである。つまり、自由な担体が数十ミクロンを超えて拡散し、格納された電荷を中和してしまうことがある。
小型で軽量の電子機器に対する継続的要求から、先端材料および設計に対する必要性が生じている。これは、電子市場における最新の傾向、例えば、無線通信およびポータブルコンピュータへの高まる需要が、小型／軽量デバイスフィーチャおよび高速動作速度にますます重点をおくようになっているからである。信頼できる電子回路動作を保証するために、隣接する導体間を適切に電気的絶縁する必要がある。適切な電気的絶縁により、高周波で悪化するおそれがある高電圧アークおよび漏れ電流が軽減される。チップ上のデバイス密度が増加するにつれ、適切な電気的絶縁を実現するうえでの困難性も増す。
ウェハの寸法が大きくなり、および／または、トランジスタデバイスの寸法が縮小すると、層間絶縁膜に関する懸念がより重きくなる。無機酸化物および窒化物のような最新の層間絶縁膜材料には有利な面もあるが、同様に難点もある。回路を設計する際に、望ましくない拡散、クロストーク、十分な絶縁（電気および温度とも）、熱膨張率、短チャネル効果、漏れ、極限寸法制御、ドレインがもたらす障壁低下などの特定の物理的特性を説明することがさらに重要である。層間絶縁膜材料の欠点を軽減することが望まれる。
本発明のいくつかの形態の基本的な理解を提供するために、本発明の概略を以下に記す。この要約は、本発明のキーとなる／重要な要素の識別、あるいは本発明の技術的範囲の詳細な説明を意図としたものではない。この要約の唯一の目的は、後述する更に詳細な説明の前置きとして、簡潔化した形で本発明のいくつかの概念を表すことにある。
本発明は、プラスチック基板、ポリマー誘電体、導電性ポリマーおよび有機半導体のうちの２つ以上の熱膨張率が実質的に一致し、その結果、温度変化による望ましくない影響を軽減するメモリチップと半導体チップとを提供する。さらに、本発明は、２つ以上のプラスチック基板、ポリマー誘電体、導電性ポリマーおよび有機半導体により、比較的軽量で柔軟性のあるメモリチップと半導体チップとを提供する。
本発明に従い用いられるポリマー誘電体は、低誘電率、低散逸率、低吸収率、熱的安定性、機械的安定性、高降伏電圧、および、高ガラス転移温度のうちの１つ以上を備えている。本発明の１つの形態は、ポリマー誘電体を含む半導体デバイス、有機半導体材料および受動層を含む少なくとも１つのアクティブデバイスに関する。本発明の別の形態は、導電性ポリマーをさらに含む半導体デバイスに関する。
前述の、および関連する目的を達成するために、本発明は以下で十分に説明し、かつ、請求の範囲で具体的に指摘した特徴を含む。以下の説明および添付の図面は、本発明の特定の例示的形態および実装品を詳細に説明する。しかし、これらは、本発明の原理が適用される様々な方法のうちの一部を示すのみである。本発明のその他の目的、優位性、及び新たな特徴は、添付の図面と併せて検討されるときに本発明の以下の詳細な説明から明らかにされるであろう。
概して、ポリマー誘電体は、シリカおよび窒化シリコンなどの半導体基板として一般に使用される無機材料よりも軽量であり、また、熱膨張率が高い。概して、熱膨張率は、１単位あたりの温度の上昇に対応しての長さの増加分として定義される。本発明では、有機半導体あるいはポリマーメモリデバイスに関連してポリマー誘電体が使用される。本発明では任意に、導電性ポリマーとともにポリマー誘電体も使用される。これに関連して、本発明は、軽量で構造に屈曲性がある（セミフレキシブルの）メモリチップおよび半導体チップを提供し、ポリマー誘電体、導電性ポリマー、および有機半導体のうちの２つ以上の熱膨張率は実質的に一致する。
本発明に従い作られた集積回路チップは、ポリマー誘電体を含む。ポリマー誘電体は比較的軽量であり、特に有機半導体あるいはポリマーメモリセルから作られたアクティブデバイスを含む基板上に形成された材料の多くに実質的に一致する熱膨張率を有する。誘電体をポリマー誘電体により製造しているので、温度変化が有機半導体あるいはポリマーメモリデバイスを含む集積回路チップの性能、信頼性、および／または、機械的安定性に悪影響を与えることはない。
ポリマー誘電体は、低誘電率材料(誘電率の低い材料)などの絶縁材である。Low K材料、即ち低誘電率材料は、半導体基板内の様々な層間、デバイス間、構造間および領域間に電気的絶縁を与える。本発明での目的においては、低誘電率材料の誘電率は約３以下である。別の実施形態では、低誘電率材料の誘電率は約２．４以下である。また別の実施形態では、低誘電率材料の誘電率は約１．８以下である。さらにまた別の実施形態では、低誘電率材料の誘電率は約１．５以下である。
ポリマー誘電体は、セルフパターナブル(self-patternable)（フォトレジストの必要性がない）、あるいはノンセルフパターナブル(nonself-patternable)（フォトレジストを使用する必要がある、あるいは、パターニングされるマスクが必要である）のいずれであってもよい。場合によっては、セルフパターナブルのポリマー誘電体を使用することにより、集積回路デバイスを製造する際にフォトリソグラフィステップの必要性なくすことができる。
ポリマー誘電体の一般的な例としては、低誘電率ポリマーおよび低誘電率フッ素重合体が挙げられる。ポリマー誘電体の例としては、ポリイミド (polyimides)、フッ化ポリイミド(fluorinated polyimides)、ポリシルセスキオキサン(polysilsequioxane)、例えば、水素ポリシルセスキオキサン(hydrogen polysilsequioxanes)、メチルポリシルセスキオキサン(methyl polysilsequioxanes)、ブチルポリシルセスキオキサン(butyl polysilsequioxanes)、およびフェニルポリシルセスキオキサン(phenyl polysilsequioxanes)など、ベンゾシクロブテン(BCB:benzocyclobutenes))、フッ化ベンゾシクロブテン(fluorinated benzocyclobutene)、ポリフェニレン(polyphenylene)、ポリシラザン(polysilazanes)、ポリフェニルキノキサリン(polyphenylquinoxaline)、２，２−ビストリフルオロメチル−４，５−ジフルオロ−１，３−ジオキソールコポリマー(copolymers of 2,2-bistrifluoromethyl-4,5-difluoro-l, 3-dioxole)、パーフルオロアルコキシレジン(perfluoroalkoxy resin)、フッ化エチレンプロピレン(fluorinated ethylene propylene)、フルオロメタクリル酸(fluoromethacrylate)、ポリアリレンエーテル(poly(arylene ether))、フッ化ポリ（アリレンエーテル）(fuorinated poly(arylene ether))、フッ化パリレン、ポリ（ｐ−キシルキシレン）(poly(p-xylxylene)、フッ化ポリ（ｐ−キシルキシレン）(poly(p-xylxylene)、パリレンＦ、パリレンＮ、パリレンＣ、パリレンＤ、アモルファスポリテトラフルオロエチレン(amorphous polytetrafluoroethylene)、ポリキノリン(polyquinoline)、ポリフェニルキノザリン(polyphenylquinoxalines)、高分子フォトレジスト材料(polymeric photoresist materials)および同種のものが挙げられる。
特に商業的に入手可能なポリマー誘電体としては、ペルフルオロビフェニル（perfluorobiphenyl）および芳香族ビスフェノールから誘導されたと考えられているAlliedAignal社のFLARE（TM）、Applied Material社のBlack Diamond（TM）、Asahi Chemical社のCYTOPフッ素重合体およびALCAP-S、Dowchemical社のSiLK(R)およびCYCLOTENE(R)ＢＣＢ、DuPont社のKAPTON(R)ポリイミドおよびIMIDEX(R)ポリイミド、Shipley社のZIRKON、DuPont社のTEFLON(R)ポリテトラフルオロエチレン、Dow Corning社のXLKおよび3MS、Hitachi Chemical社のHSG RZ25、Honeywell Electronic Materials社のHOSP（TM）およびNANOGLASS（TM）、JSR Microelectronics社のLKD、Novellus社のCORAL（TM）およびAF4、Clariant社のSPINFIL（TM）ポリシラザンおよびPIMEL（TM）ポリイミド、Schumacher社のVELOX（TM）PAE-2の商品名のものが含まれる。
一般に、ポリマー誘電体は、スピンオンあるいはCVD(Chemical Vapor Deposition:化学蒸着)蒸着技術のいずれかを用いて形成される。CVDにおいては、レジストを蒸着する間において有機溶剤は用いられない。CVDには、連続的PECVDに加えて、パルスプラズマエンハンスト化学蒸着法(PECVD：Pulsed Plasma Enhanced Chemical Vapor Deposition)および熱分解CVDが含まれる。例えば、プラズマ重合は、フッ素樹脂誘電体を蒸着する一般的な方法である。PECVDは、グロー放電地域内にフィルムを蒸着するために先駆ガスを励起するよう、連続的高周波電源（radio frequency power）を使用する。
本発明の集積回路装置はさらに、無機誘電体を含んでいてもよいし、含んでいなくてもよい。そのような無機誘電体としては、シリカ、窒化シリコン、酸窒化シリコン、その他の金属酸化物および同種のものが挙げられる。１つの具体的な実施形態では、ポリマー誘電体を含む有機半導体デバイスはシリカを含まない。
ポリマー誘電体は透明、半透明、あるいは、不透明であり得る。ポリマー誘電体は、アクティブ半導体デバイスの処理と製造とを促進するのに十分な融点あるいはガラス転移温度を有する（有機半導体デバイス形成のなど）。一実施形態では、ポリマー誘電体の融点および／またはガラス転移温度は約１２５℃以上で約４２５℃以下である。別の実施形態では、ポリマー誘電体の融点および／またはガラス転移温度は約１３５℃以上約４００℃以下である。また別の実施形態では、ポリマー誘電体の融点および／またはガラス転移温度は約１４０℃以上約３００℃以下である。
場合によっては、酸素および／または水蒸気の望ましくない浸透による影響を受け易いポリマー誘電体もある。このような場合、任意の水蒸気および／または酸素のバリア層をポリマー誘電体の表面に蒸着してよい。この任意のバリア層は、水蒸気および／または酸素の少なくとも一部がポリマー誘電体に浸透するのを妨げるように機能する。ポリマー誘電体を通じての酸素および水蒸気の拡散を低減するおよび／またはなくすために、バリア層としては、酸化シリコン、窒化シリコン、アルミニウム酸化物などの非導電性金属酸化物、アルミニウム／パリレンなどの金属／ポリマーが交互に形成された層、シリカ／シクロテン(cyclotene)などの無機誘電体メディア／ポリマーを交互に形成したものが挙げられる。金属／ポリマーが交互に形成された層が用いられる場合、考えられるあらゆる短絡を防ぐために、最上層あるいは最終層は絶縁材で作られるのが望ましい。
有機半導体デバイスおよびポリマーメモリデバイスのアクティブデバイスとしては、不揮発性有機メモリセル、有機半導体トランジスタ、ポリマー半導体トランジスタ、不揮発性のポリマーメモリセル、プログラマブル有機メモリセルおよびこれらに類するものが挙げられる。概して、これらのアクティブデバイスは、２つの電極間に有機半導体を備えており、あるいは、３つの電極に囲まれた有機半導体を備えている。本文中に記載された集積回路チップは、中央処理装置(CPU)などの論理デバイス；ＤＲＡＭデバイスやＳＲＡＭデバイス及びこれらに類する不揮発性メモリ；入力／出力デバイス（Ｉ／Ｏチップ）；ＥＥＰＲＯＭ、ＥＰＲＯＭ、ＰＲＯＭおよびこれらに類する不揮発性メモリデバイスに用いることができる。
１つ以上の電極は制御可能な導電媒体を挟む２つの電極間に配置され得るので、有機メモリセルは少なくとも２つの電極を含む。電極は、導電性金属、導電性金属合金、導電性金属酸化物、導電性ポリマーフィルム、半導体材料、および同種のものといった導電性材料から作られる。
電極の材料としては、具体的には、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、プラチナ、銀、チタン、亜鉛、およびそれらの合金、インジウム−スズ酸化物（ＩＴＯ：Indium-Tin Oxide)、ポリシリコン、ドープしたアモルファスシリコン、金属シリサイド、およびこれらに類するもの、のうちの少なくとも１つが挙げられる。合金電極としては具体的に、Hastelloy(R）、Kovar(R）、Invar、Monel(R）Inconel(R）、真ちゅう、ステンレススチール、マグネシウム銀合金、および様々なその他の合金などが含まれる。
一実施形態では、各電極の厚みはそれぞれ独立して約０．０１μｍ以上約１０μｍ以下である。別の実施形態では、各電極の厚みはそれぞれ独立して約０．０５μｍ以上約５μｍ以下である。また別の実施形態では、各電極の厚みはそれぞれ独立して約０．１μｍ以上約１μｍ以下である。
有機半導体デバイスおよびポリマーメモリデバイスのアクティブデバイスは有機半導体および受動層を含み、これにより制御可能な導電媒体を構成することができる。制御可能な導電媒体は、外部刺激を用いて制御可能な方法で、導電状態あるいは非導電状態にすることができる。概して、外部刺激を用いない場合は、制御可能な導電媒体は非導電性であるか、あるいは高インピーダンスを有している。さらに、いくつかの実施形態では、制御可能な導電媒体に対して制御可能な方法で様々な程度の導電率／抵抗率が確定され得る。
例えば、制御可能な導電媒体に対する様々な程度の導電率／抵抗率には、非導電状態、高導電状態、半導電状態、および、抵抗値が様々の抵抗状態を含む（換言すれば、制御可能な導電媒体は複数の導電状態を有し得る）制御可能な導電媒体は外部刺激（外部刺激とは、制御可能な導電媒体の外から生じることを意味する）により制御可能な方法で、導電状態、非導電状態、あるいはその間のどのような状態（導電率の程度）にすることができる。
例えば、所定の非導電性の制御可能な導電媒体は、外部電場、放射線などを受けて、導電性の制御可能な導電媒体へと変換される。制御可能な導電媒体は、１つ以上の有機半導体層および１つ以上の受動層を含む。受動層は導電促進化合物を含む。
一実施形態では、制御可能な導電媒体は、受動層に隣接した少なくとも１つの有機半導体層を含む（有機半導体層と受動層との間にはどのような中間層も存在しない）。従って、有機半導体は、炭素ベースの構造を有しており、多くの場合で従来のＭＯＳＦＥＴとは異なる炭素−水素ベースの構造を有する。
有機半導体材料は、π軌道が重なっている点、および／または、安定した酸化状態を少なくとも２つ有するという点で一般的に特徴付けられる。有機半導体材料はまた、２つ以上の共鳴構造が採用されるという点でも特徴付けられる。π軌道の重なりは、制御可能な導電媒体の制御可能な導電特性となる。
有機半導体層に注入される電荷量は有機半導体層の導電度にも影響を及ぼす。これに関連して、共役有機ポリマーなどの有機半導体層は、電荷（正孔および／または電子）の提供と受け入れとを行うことができる。概して、ポリマーの有機半導体または原子／原子団は、少なくとも２つの相対的に安定した状態を有する。この２つの相対的に安定した酸化状態により、有機半導体が電荷の提供と受け入れとを行い、導電促進化合物と電気的に相互作用することができる。
有機半導体層の、電荷の提供と受け入れとを行い、受動層と電気的に相互作用する能力はまた、導電促進化合物の性質に依存する。概して、有機半導体は、可変の電気導電率を有するポリマーを含む。一実施形態では、有機半導体は共役有機ポリマーを含む。別の実施形態では、有機半導体は、反復単位内に芳香族基を有する共役有機ポリマーを含む。
可変電気導電率を備えたポリマーの例としては、ポリアセチレン(polyacetylene)、ポリジフェニルアセチレン（polydiphenylacetylene）、ポリ(ｔ−ブチル)ジフェニルアセチレン（poly(t-butyl)diphenylacetylene）、ポリ(トリフロロメチル）ジフェニルアセチレン（poly(trifluoromethyl)diphenylacetylene）、ポリビス（トリフロロメチル）アセチレン(polybis（trifluoromethyl)acetylenes)、ポリビス（ｔ−ブチルジフェニル）アセチレンpolybis(t-butyldiphenyl acetylenes)、ポリ（トリメチルシリル）ジフェニルアセチレン(poly(ttrimethylsilyl) diphenylacetylene)、ポリ(カルバゾル)ジフェニルアセチレン(poly(carbazole)diphenylacetylene)、ポリジアセチレン(polydiacetylene)、ポリフェニルアセチレン(polyphenylacetylene)、ポリポリジンアセチレン(polypyridineacetylene)、ポリメトキシフェニルアセチレン(polymethoxyphenylacetylene)、ポリメチルフェニルアセチレン(polymethylphenylacetylene)、ポリ(ｔ-ブチル）フェニルアセチレン(poly(t-butyl)phenylacetylene)、ポリニトロ−フェニルアセチレン(polynitro- phenylacetylene)、ポリ（トリフロロメチル）フェニルアセチレン(poly(trifluoromethyl) phenylacetylene、ポリ（トリメチルシリル）フェニルアセチレン(poly(trimethylsilyl)pheylacetylene)、ポリジピロリルメタン(polydipyrrylmethane)、ポリインドキノン(polyindoqiunone)、ポリジヒドロキシインドール(polydihydroxyindole)、ポリトリヒドロキシインドール( polytrihydroxyindole)、フラン−ポリジヒドロキシインドール(furane- polydihydroxyindole)、ポリインドキノン−２−カルボキシル(polyindoqiunone-2-carboxyl)、ポリインドキノン(polyindoqiunone)、ポリベンゾビスチアゾル( polybenzobisthiazole)、ポリ（ｐ−フェニレンスルフィド）(poly(p-phenylene sulfide))、ポリアニリン(polyaniline)、ポリチオフェン(polythiophene)、ポリピロール(polypyrrole)、ポリシラン(polysilane)、ポリスチレン(polystyrene)、ポリフラン(polyfuran)、ポリインドール(polyindole)、ポリアズレン(polyazulene)、ポリフェニレン(polyphenylene)、ポリピリジン(polypyridine)、ポリビピリジン(polybipyridine)、ポリフタロシアニン(polyphthalocyanine)、ポリセクシチオフェン(polysexithiofene)、ポリ（シリコノキソヘミポルフィラジン）(poly(siliconoxohemiporphyrazine))、ポリ（ゲルマニウムオキソヘミポルフィラジン(poly(germaniumoxohemiporphyrazine))、ポリ（エチレンジオキシチオフェン）(poly(ethylenedioxythiophene))、ポリメタロセン錯体（鉄、バナジウム、クロム、コバルト、ニッケル、およびこれらに類するもの)、ポリピリジン金属錯体（ルテニウム、オスミウム、およびこれに類するもの)、およびこれらに類するものが挙げられる。
一実施形態では、有機半導体層には塩を用いたドープは行われない。別の実施形態では、有機半導体層には塩を用いたドープが行われる。塩とは、陰イオンと陽イオンとを有するイオン化合物である。
有機半導体層をドープするために用いられる塩の一般的な例としては、アルカリ土類金属ハロゲン、硫酸塩、過硫酸塩、硝酸塩、リン酸塩など、アルカリ金属ハロゲン、硫酸塩、過硫酸塩、硝酸塩、リン酸塩など、遷移金属ハロゲン、硫酸塩、過硫酸塩、硝酸塩、リン酸塩など、アンモニウムハロゲン、硫酸塩、過硫酸塩、硝酸塩、リン酸塩など、第４アルキルアンモニウムハロゲン、硫酸塩、過硫酸塩、硝酸塩、リン酸塩など、が挙げられる。
一実施形態では、有機半導体層の厚さは約０．００１μｍ以上約５μｍ以下である。別の実施形態では、有機半導体層の厚さは約０．０１μｍ以上約２．５μｍ以下である。さらに別の実施形態では、有機半導体層の厚さは約０．０５μｍ以上約１μｍ以下である。
有機半導体層は、スピンオン技術（ポリマー／ポリマー先駆物質および溶剤の混合物を蒸着し、その後、基板／電極からその溶剤を除去する技術）、ガス反応蒸着、ガス気相蒸着などを任意に含む化学蒸着法（ＣＶＤ：Chemical Vapor Deposition)、により形成され得る。ＣＶＤには、低圧化学蒸着法（ＬＰＣＶＤ：Low Pressure CVD)、プラズマエンハンスト化学蒸着法（ＰＥＣＶＤ：Plasma Enhanced CVD)、および高密度化学蒸着法（ＨＤＣＶＤ：High Density CVD)が含まれる。有機半導体材料は、形成あるいは蒸着中に、電極間に自己整合（セルフアセンブル）する。有機ポリマーの１つ以上の端部を有機ポリマーの端部を電極／受動層と結合する官能基にすることは、通常は必要ではない。
有機半導体材料と受動層との間に共有結合が形成され得る。別の実施形態では、有機半導体層と受動層との間に優れた電荷担体／電子を提供するために、密接に接続していることが求められる。有機半導体層および受動層は、その２つの層の間で電荷担体/電子交換が生じることから、電気的に結合される。
受動層には、制御可能な導電媒体の制御可能な導電特性となる、少なくとも１つの導電促進化合物が含まれる。注入により形成される導電促進化合物は、電荷（正孔および／または電子）の提供と受け入れを行うことができ、および／または、銅イオンのソースとして機能することができる。その結果、受動層は、電極と有機ポリマー層／受動層のインターフェース間で正孔、電子、および／またはイオンの移動を行い、有機ポリマー層への電荷／担体の注入を容易にし、および／または、有機ポリマー層の電荷担体（イオン、正孔、および／または電子）の濃度を高めることができる。
場合によっては、受動層は逆極性の電荷を記録することができ、その結果、全体として有機メモリデバイスの電荷バランスをとることができる。導電促進化合物対して相対的に安定した酸化状態が２つあることにより、容易に電荷／電荷担体を記録できる。受動層のフェルミ準位は、有機半導体層の価電子帯に接近している。その結果、（有機半導体層）に注入された電荷担体は、荷電された有機半導体層が実質的に変化しない場合、受動層において電荷と再結合し得る。
エネルギー帯の位置を決めるには、電荷注入の容易さと電荷（データ）保持時間の長さとの間で妥協することが必要である。印加される外部電場は、電場の方向に応じて受動層と有機層との間のエネルギー障壁を低減することができる。
したがって、プログラミング動作(programming operation)あるいは書き込み動作において、順方向の電場の電荷注入を向上させ、また、消去動作において逆電場の電荷再結合を改善することができる。
受動層は、有機半導体層を形成する場合、特に、有機半導体層が共役有機ポリマーを含む場合に、触媒として機能する場合がある。これに関連して、共役有機ポリマーのポリマー骨格がまず受動層に隣接して形成され、受動層表面から離れる方向で、および、実質的に受動層表面に垂直に成長またはアセンブルされ得る。
その結果、有機ポリマーのポリマー骨格は、電極が移動する方向に、あるいは、受動層から離れた方向に自己整合し得る。
受動層を形成し得る導電促進化合物の例としては、硫化銅（Ｃｕ２Ｓ、ＣｕＳ）、銅リッチ硫化銅（Ｃｕ３Ｓ，ＣｕＳ；Ｃｕ３Ｓ、Ｃｕ２Ｓ）、酸化銅（ＣｕＯ、Ｃｕ２Ｏ）、セレン化銅（Ｃｕ２Ｓｅ、ＣｕＳｅ）、テルル銅(copper telluride:Ｃｕ２Ｔｅ、ＣｕＴｅ）、酸化マンガン（ＭｎＯ２）、二酸化チタン（ＴｉＯ２）、酸化インジウム（Ｉ３Ｏ４）、硫化銀（Ａｇ２Ｓ、ＡｇＳ）、硫化金（Ａｕ２Ｓ、ＡｕＳ）、酸化鉄（Ｆｅ３Ｏ４）、砒化コバルト（ＣｏＡｓ２）、砒化ニッケル（ＮｉＡｓ）、およびこれらに類するものが挙げられる。
イオンは導電促進化合物を介して移動し得るが、導電促進化合物は、電場の強度下で、必ずしもイオンに解離する必要はない。受動層は、２つ以上のサブ（副）受動層を含み得、各副層には、同じ、異なる、あるいは多数の導電促進化合物を含む。受動層は、酸化技術を用いて成長される、気相反応、注入技術を用いて形成される、あるいは電極上／電極間に堆積される。
長い電荷保持時間を助長するために、受動層は、その形成後にプラズマとともに処理される場合がある。このプラズマ処理は、受動層のエネルギー障壁を改変する。一実施形態では、導電促進化合物を含む受動層の厚さは、約２Å以上約０．１μｍ以下である。別の実施形態では、受動層の厚さは約１０Å以上約０．０１μｍ以下である。さらに別の実施形態では、受動層の厚さは約５０Å以上約０．００５μｍ以下である。
有機メモリデバイス／セルの動作は、スイッチング効果を得るように、外部刺激を供給することで促進される。この外部刺激には、外部電界および／または光放射が含まれる。
有機メモリセルは、様々な条件の下で、導電性（低インピーダンス、つまり“オン”状態）又は非導電性（高インピーダンス、つまり“オフ”状態）のどちらか一方である。
メモリセルは更に、非常に高い導電状態（非常に低いインピーダンス状態）、高導電状態（低インピーダンス状態）、導電状態（中間レベルのインピーダンス状態）、及び非導電状態（高インピーダンス状態）などの、１つ以上の導電性もしくは低インピーダンス状態を有し得、これにより２ビット以上の情報、又は４ビット以上の情報などのような、単一の有機メモリセルの複数ビット情報を記録することができる。メモリセルの、“オン”状態から“オフ“状態への切り替えは、印加電界などの外部刺激がしきい値を超える場合に発生する。メモリセルの、“オフ”状態から“オン“状態への切り替えは、外部刺激がしきい値を超えない場合、あるいは外部刺激が存在しない場合に発生する。しきい値は、有機メモリセルおよび受動層を構成する材料の固有特性、様々な層の厚さなどを含むファクタ数に応じて変化する。
概して、しきい値を超える印加電界などの外部刺激の存在（”プログラミング”状態）は、印加電圧の、有機メモリセルへの／有機メモリセルからの情報の書き込みあるいは消去を可能にする。また、しきい値以下の印加電界などの外部刺激は、印加電圧の、有機メモリセルからの情報の読み出しを可能にする。一方で、しきい値を超えない外部刺激は、有機メモリセルへの／有機メモリセルからの情報の書き込みあるいは消去を行わない。
有機メモリセルに情報を書込むために、しきい値を超える電圧あるいはパルス信号が印加される。メモリセルに書込まれた情報を読み出すために、いずれの極の電圧又は電界も印加される。インピーダンスを測定することによって、有機メモリセルが低インピーダンス状態にあるか、又は高インピーダンス状態にあるか（従って、“オン”であるか“オフ”であるか）が決定される。有機メモリセルに書込まれた情報を消去するために、しきい値を超える書き込み信号の極とは反対の負電圧が印加される。
図１は、例示的な有機メモリセル１０４の分解図１０２に加えて、本発明の１つの形態による基板１０１上に、あるいは基板１０１にわたって配置された複数の有機メモリセルを含むマイクロエレクトロニック有機メモリデバイス１００の簡単な説明を示す。
マイクロエレクトロニック有機メモリデバイス１００は、基板１０１上に現在配置されている行、列、および層（後述する３次元方向）によって決定される所望の数の有機メモリセルを含む。有機メモリセルはポリマー誘電体１０３に形成される。
第１電極１０６と第２電極１０８とは実質的に垂直方向に示されている。しかし、分解図１０２の構造を実現するために、その他の方向も可能である。各有機メモリセル１０４は、第１電極１０６および第２電極１０８を含み、その間には制御可能な導電性媒体１１０を有する。制御可能な導電性媒体１１０は、有機半導体層１１２および受動層１１４を含む。簡素化のために、周辺回路およびデバイスは示していない。
図２は、本発明の一形態による基板２０１上に／基板２０１にわたって、複数の有機半導体を含む３次元のマイクロエレクトロニック有機メモリデバイス２００を示す。この３次元のマイクロエレクトロニック有機メモリデバイス２００は、複数の第１電極２０２、複数の第２電極２０４、および、ポリマー誘電体２０３内に形成された複数のメモリセル層２０６を含む。それぞれの第１および第２電極間には、制御可能な導電性媒体（図示せず）がある。複数の第１電極２０２と複数の第２電極２０４とは実質的に垂直方向に示されているが、その他の方向も可能である。ポリマー誘電体および有機メモリデバイス（相対的に重い無機トランジスタおよび無機誘電体ではなく）により、マイクロエレクトロニック有機メモリデバイスは相対的に軽量であり、また、ポリマー誘電体と有機メモリデバイスとは有機ベースの材料であることから、熱膨張率は相対的に一致する。図２において、簡素化のために、周辺回路およびデバイスは示していない。
図３を参照することで、本発明はさらに理解され、またその利点はさらに明らかとなる。ポリマー誘電体構造３１２、３２２、３２４、および３２６（およびポリマー誘電体構造として任意に３０８）を備えた多機能の半導体デバイス３００を示す。基板３０２上に／基板３０２によって支えられている多機能の半導体デバイス３００は、ｎ−型にドープされた領域３０４およびｎ＋型にドープされた領域３０６を含み、各領域にはシャロートレンチアイソレーション（ＳＴＩ：Shallow Trench Isolation)領域３０８が形成されている。ＳＴＩ領域３０８は、ポリマー誘電体あるいはシリカなどの無機誘電体から形成され得る。ＳＴＩ領域の下には、チャネルストップインプラント（ＣＳＩ：Channel Stop Implant)領域３１０が形成される。ｎ＋型にドープされた領域３０６上には第１ポリマー誘電体構造３１２が配置される。
第１ポリマー誘電体構造３１２内には、タングステンプラグ３１４が存在する。このタングステンプラグ３１４は、利用可能ないずれの製造技術のうち、ダマシンあるいはデュアルダマシンプロセスを用いて形成され得る。タングステンプラグ３１４の下にはｐ＋領域３１３が存在する。第２ポリマー誘電体構造あるいはストップ層誘電体（ＳＬＤ：Stop Layer Dielectric)は、第１ポリマー誘電体構造３１２上に配置される。このＳＬＤ３２２は、第１ポリマー誘電体構造３１２と同じ、あるいは別の材料を含み得るが、別の材料を含むことが好ましい。ＳＬＤ３２２の上には、第３ポリマー誘電体構造３２４が配置される。この第３ポリマー誘電体構造３２４は、第１ポリマー誘電体構造３１２および／またはＳＬＤ３２２と同じ材料あるいは別の材料を含み得るが、ＳＬＤ３２２とは異なる材料を、第１ポリマー誘電体構造３１２とは同じ材料を含むことが好ましい。第３ポリマー誘電体構造３２４内には、導電性ポリマー接続構造３１６、導電性ポリマービット線３１８、および、銅パッド３２０が形成される。
別の形態では、導電性ポリマー接続構造３１６および導電性ポリマービット線３１８の一方あるいは双方は、金属導電材料から形成され得る。第４ポリマー誘電体構造あるいはポリマー層間誘電体（ＩＬＤ：Interlayer Dielectric)は、第３ポリマー誘電体構造３２４上に配置される。ＩＬＤ３２６は第１ポリマー誘電体構造３１２、第３ポリマー誘電体構造３２４、および／またはＳＬＤ３２２と同じあるいは別の材料を含み得る。
ＩＬＤ３２６内には、ポリマーメモリセル３２７の一部が形成される。具体的には、銅パッド３２０上にポリマー有機半導体材料３２８が形成され、ポリマー有機半導体材料３２８上に上部電極３３０が形成される。ＩＬＤ３２６には付加的な層が形成され得るが、簡素化のためにそのような層は示していない。多機能半導体デバイス３００において、第１ポリマー誘電体構造３１２、ＳＬＤ３２２、第３ポリマー誘電体構造３２４、導電性ポリマー接続構造３１６、導電性ポリマービット線３１８、および、ＩＬＤ３２６は、軽量で相対的に一致する熱膨張率を提供し、これによりデバイス３００の信頼性と利便性が向上する。
ポリマー誘電体を備えた有機半導体デバイスは、メモリを必要とするどのようなデバイスにおいても有益である。
例えば、有機半導体デバイスは、コンピューター、器具、産業設備、ハンドヘルドデバイス、通信機器、医療用具、研究開発設備、運搬用車両、レーダー／衛星装置、および同種のものに有益である。有機メモリデバイスおよびポリマー誘電体の小型化と軽量化により、ハンドヘルドデバイス、具体的にはハンドヘルド電子デバイスは、携帯性が向上している。ハンドヘルドデバイスの例としては、携帯電話およびその他の双方向通信デバイス、パーソナルデータアシスタント、ポケットベル、ノート型パソコン、リモコン、レコーダ（ビデオまたはオーディオ）、ラジオ、小型テレビ、ウェブビューア、カメラ、および同種のものが挙げられる。
本発明を特定の好適な実施形態あるいは複数の実施形態に関連して示し、説明しているが、本明細書と添付の図面を読み、理解すれば等価の変更及び修正が可能なことは当業者にとって明らかである。
上述のコンポーネント（アセンブリ、デバイス、回路など）によって実施される様々な機能、このようなコンポーネントを説明するために用いられる用語（“手段”に関係するものはどれも含む）は、本明細書に例示された本発明の実施形態の機能を実施する、開示された構造と構造的に等価ではないが、特に言及されていない限りは、説明されているコンポーネントの具体的な機能（つまり、機能的に等価の）を実施するどのコンポーネントにも対応することを意図とする。
更に、本発明の特定的な特徴がいくつかの実施形態のうちの１つに関して説明されているが、このような特徴は、いずれの所定の又は特定のアプリケーションに所望である又は便利な、その他の実施形態の１つ以上の特徴と組み合わせることもできる。
本発明の方法およびデバイスは、半導体メモリおよび半導体製造分野で有益である。
本発明の１つの形態によるポリマー誘電体内の複数の有機メモリセルを含む２次元のミクロ電子デバイスの斜視図。 本発明の別の形態によるポリマー誘電体内の複数の有機メモリセルを含む３次元のミクロ電子デバイスの斜視図。 本発明による複数の有機半導体デバイスおよびポリマー誘電体を含む集積回路デバイスの１つの形態を例示した断面図。

Claims (3)

  1. 基板（１０１）と、
    前記基板（１０１）上に形成されたポリマー誘電体（１０３）と、
    前記ポリマー誘電体（１０３）内において前記基板（１０１）上に形成された第１の電極（１０６）と、
    前記ポリマー誘電体（１０３）内において前記第１の電極（１０６）上に形成された受動層（１１４）と、
    前記ポリマー誘電体（１０３）内において前記受動層（１１４）上に形成された有機半導体材料（１１２）と、
    前記ポリマー誘電体（１０３）内において前記有機半導体材料（１１２）上に形成された第２の電極（１０８）とを備え、
    前記ポリマー誘電体（１０３）は、ポリイミド、フッ化ポリイミド、ポリシルセスキオキサン、ベンゾシクロブテン、フッ化ベンゾシクロブテン、ポリフェニレン、ポリシラザン、ポリフェニルキノキサリン、２，２−ビストリフルオロメチル−４，５−ジフルオロ−１，３−ジオキソールコポリマー、パーフルオロアルコキシレジン、フッ化エチレンプロピレン、フルオロメタクリル酸、ポリ（アリレンエーテル）、フッ化ポリ（アリレンエーテル）、フッ化パリレン、ポリ（ｐ−キシルキシレン）、フッ化ポリ（ｐ−キシルキシレン）、パリレンＦ、パリレンＮ、パリレンＣ、パリレンＤ、アモルファス・ポリテトラフルオロエチレン、ポリキノリン、およびポリフェニルキノザリンのうち少なくとも１つからなり、
    前記有機半導体材料（１１２）は、ポリアセチレン、ポリジフェニルアセチレン、ポリ(ｔ−ブチル)ジフェニルアセチレン、ポリ(トリフロロメチル）ジフェニルアセチレン、ポリビス（トリフロロメチル）アセチレン、ポリビス（ｔ−ブチルジフェニル）アセチレン、ポリ（トリメチルシリル）ジフェニルアセチレン、ポリ(カルバゾル)ジフェニルアセチレン、ポリジアセチレン、ポリフェニルアセチレン、ポリピリジンアセチレン、ポリメトキシフェニルアセチレン、ポリメチルフェニルアセチレン、ポリ(ｔ-ブチル）フェニルアセチレン、ポリニトロ−フェニルアセチレン、ポリ（トリフロロメチル）フェニルアセチレン、ポリ（トリメチルシリル）フェニルアセチレン、ポリジピロリルメタン、ポリインドキノン、ポリジヒドロキシインドール、ポリトリヒドロキシインドール、フラン−ポリジヒドロキシインドール、ポリインドキノン−２−カルボキシル、ポリベンゾビスチアゾル、ポリ（ｐ−フェニレンスルフィド）、ポリアニリン、ポリチオフェン、ポリピロール、ポリシラン、ポリスチレン、ポリフラン、ポリインドール、ポリアズレン、ポリフェニレン、ポリピリジン、ポリビピリジン、ポリフタロシアニン、ポリセクシチオフェン、ポリ（シリコノキソヘミポルフィラジン）、ポリ（ゲルマニウムオキソヘミポルフィラジン）、ポリ（エチレンジオキシチオフェン）、ポリメタロセン錯体、およびポリピリジン金属錯体のうち少なくとも１つによって構成された共役有機ポリマーからなり、
    前記受動層（１１４）は、導電促進化合物としての、硫化銅、銅リッチ硫化銅、酸化銅、セレン化銅、テルル銅、酸化マンガン、二酸化チタン、酸化インジウム、硫化銀、硫化金、酸化鉄、砒化コバルト、および砒化ニッケルのうち少なくとも１つからなり、
    前記受動層（１１４）が触媒として機能し、前記共役有機ポリマーが、前記受動層（１１４）に隣接して形成され、前記受動層（１１４）の表面から離れる方向に成長し、
    前記ポリマー誘電体（１０３）の熱膨張率と前記有機半導体材料（１１２）の熱膨張率とが実質的に一致する、半導体デバイス（１００）。
  2. 前記ポリマー誘電体（１０３）は、１２５℃以上４２５℃以下のガラス転移温度あるいは融点を有しており、前記ポリマー誘電体（１０３）の誘電率は３以下である、請求項１に記載の半導体デバイス（１００）。
  3. 前記第１の電極（１０６）および前記第２の電極（１０８）は、それぞれ、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、プラチナ、銀、チタン、亜鉛、およびそれらの合金、インジウム−スズ酸化物（ＩＴＯ：Indium-Tin Oxide)、ポリシリコン、ドープしたアモルファスシリコン、金属シリサイド、およびこれらに類するもの、のうちの少なくとも１つからなるか、または、Hastelloy(R）、Kovar(R）、Invar、Monel(R）Inconel(R）、真ちゅう、ステンレススチール、およびマグネシウム銀合金のいずれかからなる、請求項１または２に記載の半導体デバイス(１００）。
JP2007506169A 2004-04-02 2005-02-11 半導体デバイス Expired - Fee Related JP5525132B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/817,467 2004-04-02
US10/817,467 US7608855B2 (en) 2004-04-02 2004-04-02 Polymer dielectrics for memory element array interconnect
PCT/US2005/004680 WO2005104188A2 (en) 2004-04-02 2005-02-11 Polymer dielectrics for memory element array interconnect

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011219250A Division JP2012049552A (ja) 2004-04-02 2011-10-03 半導体デバイス

Publications (2)

Publication Number Publication Date
JP2007531308A JP2007531308A (ja) 2007-11-01
JP5525132B2 true JP5525132B2 (ja) 2014-06-18

Family

ID=35059740

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007506169A Expired - Fee Related JP5525132B2 (ja) 2004-04-02 2005-02-11 半導体デバイス
JP2011219250A Pending JP2012049552A (ja) 2004-04-02 2011-10-03 半導体デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011219250A Pending JP2012049552A (ja) 2004-04-02 2011-10-03 半導体デバイス

Country Status (8)

Country Link
US (1) US7608855B2 (ja)
JP (2) JP5525132B2 (ja)
KR (1) KR101134156B1 (ja)
CN (2) CN104091816A (ja)
DE (1) DE112005000747T5 (ja)
GB (1) GB2426867B (ja)
TW (1) TWI389366B (ja)
WO (1) WO2005104188A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361713B4 (de) * 2003-12-30 2008-02-07 Qimonda Ag Verwendung von Charge-Transfer-Komplexen aus einem Elektronendonor und einem Elektronenakzeptor als Basis für resistive Speicher und Speicherzelle enthaltend diese Komplexe
US8044387B1 (en) * 2004-07-07 2011-10-25 Spansion Llc Semiconductor device built on plastic substrate
US7221599B1 (en) * 2004-11-01 2007-05-22 Spansion, Llc Polymer memory cell operation
US7919825B2 (en) * 2006-06-02 2011-04-05 Air Products And Chemicals, Inc. Thin film transistors with poly(arylene ether) polymers as gate dielectrics and passivation layers
KR100829385B1 (ko) * 2006-11-27 2008-05-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
EP1936712A1 (en) * 2006-12-23 2008-06-25 ETH Zürich Organic field-effect transistors with polymeric gate dielectric and method for making same
US8424078B2 (en) 2007-11-06 2013-04-16 International Business Machines Corporation Methodology for secure application partitioning enablement
KR100989618B1 (ko) * 2008-06-16 2010-10-26 한양대학교 산학협력단 고분자 박막 안에 포함된 나노입자를 이용한 ｗｏｒｍ기억소자
DE102009047880A1 (de) * 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Organische elektronische Vorrichtung und Verfahren zu dessen Herstellung
KR101110594B1 (ko) * 2010-02-09 2012-02-15 한국세라믹기술원 메모리 소자의 적층막 및 이의 제조방법
US9006712B2 (en) * 2011-03-16 2015-04-14 Novaled Ag Organic memory element
US10026911B2 (en) 2016-01-15 2018-07-17 Corning Incorporated Structure for transistor switching speed improvement utilizing polar elastomers

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663270A (en) * 1984-04-25 1987-05-05 The Johns Hopkins University Multistate optical switching and memory using an amphoteric organic charge transfer material
JPH01245577A (ja) * 1988-03-28 1989-09-29 Canon Inc スイッチング素子
JPH03289169A (ja) * 1990-04-05 1991-12-19 Toagosei Chem Ind Co Ltd 半導体記憶装置
US6320200B1 (en) * 1992-06-01 2001-11-20 Yale University Sub-nanoscale electronic devices and processes
US5475341A (en) * 1992-06-01 1995-12-12 Yale University Sub-nanoscale electronic systems and devices
JPH11504749A (ja) * 1996-02-16 1999-04-27 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 共役ポリマーまたはオリゴマーのライトワンスリードメニー電気的記憶素子
JPH104087A (ja) * 1996-06-14 1998-01-06 Sony Corp 半導体装置およびその製造方法
JPH1092804A (ja) * 1996-09-19 1998-04-10 Sony Corp 多孔質誘電体膜の製造方法
JPH10321719A (ja) * 1997-05-19 1998-12-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US6348700B1 (en) * 1998-10-27 2002-02-19 The Mitre Corporation Monomolecular rectifying wire and logic based thereupon
US6314019B1 (en) * 1999-03-29 2001-11-06 Hewlett-Packard Company Molecular-wire crossbar interconnect (MWCI) for signal routing and communications
US6208553B1 (en) * 1999-07-01 2001-03-27 The Regents Of The University Of California High density non-volatile memory device incorporating thiol-derivatized porphyrins
US6324091B1 (en) * 2000-01-14 2001-11-27 The Regents Of The University Of California Tightly coupled porphyrin macrocycles for molecular memory storage
US7276788B1 (en) * 1999-08-25 2007-10-02 Micron Technology, Inc. Hydrophobic foamed insulators for high density circuits
US6272038B1 (en) * 2000-01-14 2001-08-07 North Carolina State University High-density non-volatile memory devices incorporating thiol-derivatized porphyrin trimers
US6212093B1 (en) * 2000-01-14 2001-04-03 North Carolina State University High-density non-volatile memory devices incorporating sandwich coordination compounds
JP2001237241A (ja) * 2000-02-24 2001-08-31 Hitachi Ltd 低誘電率膜とそれを用いた半導体装置
KR20020030272A (ko) 2000-03-28 2002-04-24 롤페스 요하네스 게라투스 알베르투스 집적 회로 및 이를 포함하는 트랜스폰더 및 시큐리티페이퍼 및 집적 회로 내의 메모리 프로그래밍 방법
US6524944B1 (en) * 2000-07-17 2003-02-25 Advanced Micro Devices, Inc. Low k ILD process by removable ILD
US6465306B1 (en) * 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
JP4886160B2 (ja) * 2001-05-07 2012-02-29 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド セルフアセンブリによるポリマーフィルムを用いた記憶装置およびその製造方法
US6858481B2 (en) * 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
WO2003017282A1 (fr) * 2001-08-13 2003-02-27 Advanced Micro Devices, Inc. Cellule de memoire
DE10212878B4 (de) * 2002-03-22 2007-11-29 Qimonda Ag Halbleiterschaltungsanordnung und Halbleiterspeichereinrichtung
WO2003094238A1 (en) * 2002-05-02 2003-11-13 Ideal Star Inc. Integrating device
JP4239693B2 (ja) * 2002-06-07 2009-03-18 三菱化学株式会社 情報記憶デバイスと、この情報記憶デバイスを用いた情報記憶・再生方法
US6828685B2 (en) 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP2004128471A (ja) 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
US7220985B2 (en) 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline
US6656763B1 (en) * 2003-03-10 2003-12-02 Advanced Micro Devices, Inc. Spin on polymers for organic memory devices
US6955939B1 (en) * 2003-11-03 2005-10-18 Advanced Micro Devices, Inc. Memory element formation with photosensitive polymer dielectric

Also Published As

Publication number Publication date
DE112005000747T5 (de) 2008-06-26
US20050224922A1 (en) 2005-10-13
GB0619093D0 (en) 2006-11-08
WO2005104188A3 (en) 2006-03-02
GB2426867A (en) 2006-12-06
KR101134156B1 (ko) 2012-04-24
CN104091816A (zh) 2014-10-08
TW200605422A (en) 2006-02-01
GB2426867B (en) 2008-11-26
TWI389366B (zh) 2013-03-11
JP2012049552A (ja) 2012-03-08
JP2007531308A (ja) 2007-11-01
KR20070011439A (ko) 2007-01-24
US7608855B2 (en) 2009-10-27
WO2005104188A2 (en) 2005-11-03
CN1998082A (zh) 2007-07-11

Similar Documents

Publication Publication Date Title
JP5525132B2 (ja) 半導体デバイス
US7288782B1 (en) Use of Ta-capped metal line to improve formation of memory element films
JP5443246B2 (ja) 有機メモリデバイスを処理する方法
US7129133B1 (en) Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film
JP4642895B2 (ja) メモリセンシング回路における薄膜ダイオード電圧しきい値の温度補償
KR100988060B1 (ko) 적층 유기 메모리 장치, 그 동작 방법, 및 그 제조방법
JP4903562B2 (ja) メモリデバイス及びこのデバイスの使用方法ないし製造方法
US6787458B1 (en) Polymer memory device formed in via opening
US7344912B1 (en) Method for patterning electrically conducting poly(phenyl acetylene) and poly(diphenyl acetylene)
JP5058596B2 (ja) 平面有機メモリデバイスおよびその製造方法
KR101018053B1 (ko) 자기 정렬되는 메모리 소자 및 워드라인
JP2007519220A5 (ja)
US7306988B1 (en) Memory cell and method of making the memory cell
US7777218B1 (en) Memory cell containing copolymer containing diarylacetylene portion
US8012673B1 (en) Processing a copolymer to form a polymer memory cell
US7141482B1 (en) Method of making a memory cell
US7232765B1 (en) Utilization of a Ta-containing cap over copper to facilitate concurrent formation of copper vias and memory element structures
US7323418B1 (en) Etch-back process for capping a polymer memory device
US8044387B1 (en) Semiconductor device built on plastic substrate
US7115440B1 (en) SO2 treatment of oxidized CuO for copper sulfide formation of memory element growth
US7067349B1 (en) Ion path polymers for ion-motion memory
US7374654B1 (en) Method of making an organic memory cell

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071122

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080205

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100412

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120508

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140411

R150 Certificate of patent or registration of utility model

Ref document number: 5525132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees