JPH03289169A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は半導体記憶装置の改良に関する。特に、ＲＯＭ
型半導体記憶装置の改良に関する。

〔従来の技術〕

半導体記憶装置は、電圧が連続して印加されている期間
のみ情報を記憶しつづけることができる揮発性の半導体
記憶装置と、書き込まれた情報が半永久的に保持される
不揮発性の半導体記憶装置とに分類される。また、一方
、極めて短時間でその情報を読み出すことのできるＲＡ
Ｍ型の半導体記憶装置と、簡易には追加的書き込みをな
すことができないが書き込まれた情報を安定に保存する
機能はあり書き込まれている情報を読み出して使用する
用途に専ら利用されるＲＯＭ型の半導体記憶装置とに分
類されることもある０本発明は、不揮発性であり、かつ
、ＲＯＭ型である半導体記憶装置の改良である。

従来技術に係る不揮発性ＲＯＭ型半導体記憶装置の一例
であるフユーズＲＯＭ型半導体記憶装置について略述す
る。

第６図参照 図において、れとＹ、とは相互に交叉して配置されてい
るが、しかし、相互に絶縁されている配線であり、順次
電圧を印加されて情報を書き込み及び／または読み出す
ために使用される０図示する従来技術に係るフユーズＲ
ＯＭ型半導体記憶装置においては、Ｘ方向の配線をアド
レス線、Ｙ方向の配線をデータ線と云う、Ｆ７．はフユ
ーズであり、アドレス線Ｘ、とデータ線Ｙ、との各交点
（セル）を短絡している。そして、フユーズＦ　１１１
１の存在不存在をもって、アドレス線Ｘ、、とデータ線
Ｙ、との交点をもって示されるセルに書き込まれている
情報が「ｌ」であるか「Ｏ」であるかを表す。

第７図参照 か覧るフユーズＲＯＭ型半導体記憶装置を製造するには
、例えばシリコン基板５の表面に二酸化シリコン膜等の
絶縁膜５１を形成し、多結晶シリコン膜を形成した後、
これを平行する複数の線状にバターニングして、アドレ
ス線Ｘ、、またはデータ線Ｙ、を形成する０次に、ＣＶ
Ｄ法等を使用して二酸化シリコン膜等の配線間絶縁ｗＪ
５２を形成する。

アドレスＭＸ、とデータ線Ｙいとの交点に相当する領域
に平面積の小さな開口（付番せず）を形成した後、アル
ミニウム等の金属ｆｉｌＣ付番せず）を形成する。この
アルミニウム等の金１！Ｅ膜（付番せず）は上記の開口
を介して、下層のアドレス線Ｘ、、またはデータ線Ｙ、
とオーミックに接続される。その後、上記のアルミニウ
ム等の金属膜（付番せず）を、下層のアドレス線Ｘｆｉ
またはデータ＆ｉｌＹ、と上記の関口領域において交叉
し相互に平行する複数の線状にパターニングして、上層
をなす　データ線Ｙ、またはアドレス線Ｘ、、を形成す
る。

その結果、このデータ線Ｙ、またはアドレス線Ｘ７は、
下層のアドレス線Ｘ、ｌまたはデータ線Ｙいと、各セル
領域において、上記の平面積の小さな開口を埋設し断面
積の小さな金属柱（フユーズ）を介して、上記の下層の
アドレス線Ｘ７またはデータ線Ｙ、と接続されることに
なる。

情報を書き込むには、アドレス線ｘｎとデータ線Ｙヨと
を順次選択して各交点（セル）Ｘ、Ｙ。

を順次選択しながら、情報が書き込まれるべきセルが選
択されたときのみ大電流を流してフユーズＦ、、、を溶
断する。

情報を読み出すには、アドレスｗＡＸ、、とデータ＆１
１Ｙ、とを順次選択して各交点（セル）ｘ、ｙ。

を順次選択し、アドレス線Ｘイとデータ線Ｙ１との接続
・不接続を判読する。

〔発明が解決しようとする課題〕

上記のフユーズＲＯＭ型半導体記憶装置も、構造・製造
方法とも簡易であり、実用上、十分有用ではあるが、動
作機構を異にするＲＯＭ型半導体記憶装置を開発するこ
とは、将来の技術発展の基礎ともなり、また、技術豊富
化の見地からも、産業上有用である。

本発明の目的は、この要請にもとづくものであり、従来
のＲＯＭ型半導体記憶装置とは動作ｉｔｓを異にするＲ
ＯＭ型半導体記憶装置を提供することにある。

〔課題を解決するための手段］ 上記の目的は、一方向に並設される第１の配線（アドレ
ス線またはデータ線）の複数（１）と、この第１の配線
（アドレス線またはデータ線）の複数（１）の上に形成
されるキャリヤ発生層（２）と、このキャリヤ発生Ｎ（
２）の、情報が書き込まれているセル領域（上記の第１
の配線と下記の第２の配線との交点）の上のみに形成さ
れるキャリヤ輸送層（３１）と、前記のキャリヤ発生層
（２）の上の、情報が書き込まれているセル領域（上記
の第１の配線と下記の第２の配線との交点）以外の領域
の上に形成される絶縁層（３２）と、この絶縁層（３２
）と前記のキャリヤ輸送層（３１）との上に、前記の第
１の配線（アドレス線またはデータｗＡ）の複数（１）
と交叉する方向に並設される第２の配線（データ線また
はアドレスｆＩ）の複数（４）とを有する半導体記憶装
置によって連成される。

上記の構成の半導体記憶装置において、キャリヤ輸送Ｎ
（３１）の材料にはポリシランが好適である。

このポリシランは、一般に、重合体、特に次式をもって
示すホモポリマー、コポリマー、または、ターポリマー
を包含する。

Ｒ，Ｒ，Ｒ。

（Ｓ　ｉ　）　、　　−（Ｓ　ｉ　）　、　　−（Ｓ　
ｉ　）　−Ｒ，Ｒ，Ｒ。

但し、 式中、Ｒ，、Ｒ，、Ｒ，、Ｒ４、Ｒ，、および、Ｒ４は
、アルキル基、アリール基、置換アルキル基、？Ｉ！換
アリール基、および、アルコキシ基からなる群より選ば
れ、ｍ、ｎ、および、ｐは全ポリマー組成中の上記各モ
ノマーユニットの割合を示す数（モル％：以下％と省略
する。）であり、ｍ＋ｎ＋ｐの総計は１００％に等しく
、ｍ、ｎ、または、ｐは各々０〜１００％でありうる。

上記ポリシランのモノマーユニットはいずれも重合体全
体にランダムに分布しているか、または、変化量のブロ
ック状である。このポリシランの重量平均分子量は、好
ましくは、１，０００以上であり、更に好ましくは、上
限値が２，０００，０００である。

また、上記−放火のＲで代表される置換基におけるアル
キル基の例には、１個の炭素原子乃至約２４個の炭素原
子、好ましくは１〜８個の炭素原子を有する直鎖状また
は枝分れアルキル基、例えば、メチル基、エチル基、プ
ロピル基、ブチル基、アミル基、ヘキシル基、オクチル
基、ノニル基、デシル基、ペンタデシル基、ステアリル
基、または、アリル基を包含する不飽和アルキル基、お
よび、他の同様な置換アルキル基がある。特に好ましい
アルキル基は、メチル基、エチル基、プロピル基、およ
び、ブチル基である。アリール置換基は６〜約２４個の
炭素原子を有するものであり、フェニル基、ナフチル基
、および、アンスリル基等がある。これらのアルキルお
よびアリール基は、アルキル基、了り一ル基、ハロゲン
基、ニトロ基、アミノ基、アルコキシ基、シアノ基、お
よび、他の関連置換基で置換できる。

アルコキシ基の例は、メトキシ基、エトキシ基、プロポ
キシ基、ブトキシ基、および、他の同様な置換基の如き
１〜約１０個の炭素原子を有するものである。

本発明に係る半導体記憶装置のキャリヤ輸送層（３１）
の材料として有効であり、前述の一般式に含まれる有機
ポリシランの具体的な例には、ポリ（メチルフェニル）
シラン、ポリ（メチルフェニルシリレンーコージメチル
）シラン、ポリ　（フェニルエチル）シラン、ポリ（ｐ
−トリルメチル）シラン、ポリ　（ジフェニルシリレン
ーコーフェニルメチル）シラン等のフェニル基を有する
ポリシラン、ポリ（シクロヘキシルメチル）シラン、ポ
リ　（ターシャリ−ブチルメチル）シラン、ポリ（ｎ−
プロピルメチル）シラン、ポリ　（シクロトリメチレン
）シラン、ポリ（シクロテトラメチレン）シラン、ポリ
　（シクロペンタメチレン）シラン、ポリ　（ジーｔ−
プチルシリレンーコージメチル）シラン、ポリ（シアノ
エチルメチル）シラン、ポリ（２−アセトキシエチルメ
チル）シラン、ポリ（２−カルボメトキシエチルメチル
）シラン等があり、フェニル基を有するポリシランが特
に好ましい。

これらのポリシランは、公知の方法で台底することがで
きる（例えば、Ｒ，Ｃ，Ｗｅｓｔ、　Ｃｏ１１１ｐｒｅ
ｈｅｎ−ｓ：ｖｅ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｓｔｒ
ｙ、νｏ１．２．　Ｃｈａｐｔｅｒ　９．４゜Ｐ、３６
５〜３８７　（１９Ｂ２）、　ｅｄｉｔｅｄ　ｂｙ　Ｇ
、　Ｗｉｌｋｉｎｓｏｎｅｔ　ａｌ、、　Ｐｅｒｇａｍ
ｏｎ　Ｐｒｅｓｓ、　Ｎｅｗ　Ｙｏｒｋ）。

本発明に係る半導体記憶装置のキャリヤ輸送層（３１）
は、公知の方法で形成することができる。

例えば、溶媒コーティング法、ラミネーティング法、あ
るいは、溶融押出法、デイツプコーティング法、または
、スプレー法等が使用可能である。

本発明に係る半導体記憶装置のキャリヤ輸送層（３１）
の膜厚は１ｎ〜１００ｎが好ましい、特に、５ｎ〜２０
ｎが好ましい。

本発明に係る半導体記憶装置のキャリヤ発生層（２）の
材料としては、種々の材料が使用可能である。

まず、色素系のキャリヤ発生層の材料としては、１金１
１フタロシアニン、銅フタロシアニン、バナジルフタロ
シアニン、チタニルフタロシアニン等のフタロシアニン
系色素、スーダンレッド、ダイアンレッド、ジェナスグ
リーンＢ等のアゾ系色素、アルコールイエロー、ピレン
キノン、インダンスレンブリリアント、バイオレットＲ
ＲＰ等のキノン系色素、キノシアニン系色素、インジゴ
、チオインジゴ等のインジゴ系色素、インドファストオ
レンジ等のビスベンゾイミダゾール系色素、キナクリド
ン系色素等が挙げられる。

これらは必要に応し、ポリエステル、ポリビニルブチラ
ール、ポリカーボネート、エポキシ樹脂、ポリヒドロキ
シエーテル樹脂などの樹脂バインダーと混合して用いる
こともできる。

無機系のキャリヤ発生層材料としては、無定型セレン、
セレン合金、例えば３セレン化２ヒ素、三方晶セレン、
水素化アモルファスシリコン、ゲルマニウム、シリコン
・ゲルマニウム合金等が挙げられる。キャリヤ発生Ｎ（
２）の厚さは、本発明の目的を達成する限りにおいて任
意の厚さであり得る。好ましくは、０．１ｎから５ｎの
厚さである。

並設される第１の配線の複数（１）と第２の配線の複数
（４）との材料としては、銅、アルミニウム、金、ＩＴ
Ｏ等の導電性材料を用いることができるが、上層の配線
材料には、透光性導電性材料を用いることが必要である
。よって、上層の配線材料には、ＩＴＯを用いることが
必須である。

キャリヤ発生層（２）上の領域のうち、情報が書き込ま
れるセル領域に対応する領域のみにキャリヤ輸送ｊｉ　
（３１）であるポリシランの膜を形威し、キャリヤ発生
Ｎ（２）上の領域のうち、情報が書き込まれるセル領域
以外の領域に絶縁Ｎ　（３２）であるシリコン酸化物の
膜を形成するには、例えば、導電体！（１）の前面上に
キャリヤ発生層（２）とポリシランの膜とを重ねて形威
し、このポリシランの膜の上に、アドレス線及びデータ
線のパターンと情報が書き込まれるべきセルのパターン
とを有するマスクを使用して上記のポリシランの膜に紫
外線照射をなせばよい、ポリシランの膜は紫外線照射に
よってシリコン酸化物の膜に転換されるから、情報の書
き込まれるセル領域以外の領域がシリコン酸化物に転換
されるからである。

ポリシランをシリコン酸化物に変化させるためのエネル
ギー線の機能は、これを照射して光化学反応を発生させ
てポリシランに含まれる結合を切断するか、または、ポ
リシランの中に架橋を実現することにあるから、この化
学反応を実現するに十分なエネルギーを有するエネルギ
ー線であればよいが、具体的には波長が４００ｎｍ以下
の紫外線（好ましい下限値は１１００ｎ、更に好ましい
下限値は３００　ｎｍである。）、アルゴンフッ素エキ
シマ・レーザー光、シンクロトロン放射光、Ｘ線、エレ
クトロンビーム、イオンビーム等の粒子線、炭酸ガスレ
ーザー光等を用いることが出来る。経済的な方法として
は、水銀ランプからの紫外線が好ましいが、より微細な
パターンを焼付けるためには、エレクトロンビーム、エ
キシマ・レーザー光が望ましい。

また、ポリシランに照射するエネルギー線の照射量はポ
リシランの種類・分子量やポリシランの膜のＨ厚等に依
存する。例えば、重量平均分子量が５，０００であるポ
リ　（メチルフェニル）シランの場合、膜厚を６μとす
ると、３００〜４００ｎｍの波長の紫外光を発生するク
セノンランプを使用すると仮定したとき、９．２　ｍ　
Ｗ／ｃＪのエネルギー密度をもって、約２２分照射すれ
ば、照射領域の膜厚全体を絶縁物に転換することができ
る。換言すれば、上記の条件の場合、膜厚１＃１を絶縁
物に転換するに要するエネルギーは約０．２Ｊ／ｃ−Ｊ
である。

〔作用〕

本発明は、ポリシラン等が、本来は正電荷を導通する性
質を有する導電性物質であるが、紫外線照射によって容
易にシリコン酸化物に転換されると云う新たに見出され
た性質を利用したものである。

そして、本発明に係る半導体記憶装置は、例えば、導電
体１１１１上にキャリヤ発生層２とポリシラン等の膜と
を形成し、このポリシラン等の膜の上に、アドレス線及
びデータ線のパターンと情報が書き込まれるべきセルの
パターンとを有するマスクを使用して上記のポリシラン
等の膜に紫外線照射をなして情報の書き込まれるセル領
域以外の領域をシリコン酸化物に転換し、ＴＴＯ膜等透
光性導電体膜をもって表面側配線（第２の配線）４を形
成しであるので、使用されるポリシラン等が絶縁物化し
ない程度のエネルギーを有する光（可視光）の照射下に
おいて使用すれば、ＲＯＭ型半導体記憶装置として機能
する。

〔実施例〕

以下、図面を参照して、本発明の一実施例に係るＲＯＭ
型半導体記憶装置についてさらに説明す第２図参照 シリコン基板５の表面を酸化して酸化シリコン層５１に
転換し、アルミニウム層５３を形成する。

第３図参照 アルくニウム層５３をエツチングして、相互に平行する
複数の第１の配線（アドレス線またはデータ線）１を形
成する０図においては、紙面に平行に表されている。

相互に平行な複数の第１の配線（アドレス線またはデー
タ線）１が形成されている基板５の上に、チタニルフタ
ロシアニン（ＴｔＯＰｃ）をポリビニルブチラール（Ｐ
ＶＢ）中に重量比１対１で分散した組成物を膜ｒ！Ｉ−
０，５ｎに塗布して、キャリヤ発生層２を形成する。そ
の上に、メチルフエニルジクロロシランを原材料として
なす−ｅｓｔらの方法を使用して、トルエン中で金属ナ
トリウムを用いて重合して得られた重量平均分子量１０
，０００のポリシランをベンゼンに溶解させ、バーコー
ド法を使用して塗布した後、乾燥して、厚さ６ｎのポリ
シランの膜３を形成する。

第４図・第５図参照 第１の配線１のパターンと、後述する第２の配線４のパ
ターンと、情報が書き込まれるべきセルのパターンとを
有するマスクを使用して、選択的に紫外線露光をなし、
情報が書き込まれるべきセルの領域以外の領域を絶縁層
（シリコン酸化物層）３２に転換し、一方、情報が書き
込まれるべきセルの領域はポリシランの膜のま覧残留し
て、このポリシランの膜をもってキャリヤ輸送層３１を
構成する（このキャリヤ輸送層３１の領域が情報が書き
込まれるべきセルの領域である。）、第４図は断面図を
表し、第５図は平面図を表わす、第５図において、破線
で囲まれた帯状領域がアドレス線の領域とデータ線の領
域とであり、白地領域が情報が書き込まれるべきセル領
域をなすキャリヤ輸送層３１であり、斜線の施された領
域が絶縁層３２である。

第１ａ図参照 ＩＴＯＩＩ！を形成した後これをパターニングして、第
１の配線１と交叉する方向に並設される第２の配線４を
形成する。

以上の工程をもって、本実施例に係るＲＯＭ型半導体記
檀装置が完成する。

第１ｂ図参照 上記のＲＯＭ型半導体記憶装置を使用してなす情報の読
み出しは、可視光ＶＲの照射下においてなされる。ポリ
シランよりなるキャリヤ輸送層３１は導電性ではあるが
、抵抗が大きく、可視光ＶＲの照射を利用して、キャリ
ヤ発生層２から正電荷を誘発しないと十分大きな出力電
流が得られないからである。

〔発明の効果〕

以上説明せるとおり、本発明に係る半導体記憶装置は、
アドレス線またはデータ線と、このアドレス線またはデ
ータ線の上に形成される、キャリヤ発生層と、このキャ
リヤ発生層の領域のうち、情報が書き込まれるセル領域
（第１の配線と第２の配線との交点）に対応する領域の
みに形成されるポリシランの膜等よりなるキャリヤ輸送
層と、キャリヤ発生層の領域のうち、情報が書き込まれ
るセル領域（第１の配線と第２の配線との交点）以外の
領域に形成される絶縁層とよりなる積層体と、この積層
体の上に形成される、透光性電極よりなるデータ線また
はアドレス線とをもって構成されており、可視光ＶＲの
照射下において、アドレス線とデータ線とに順次電圧を
印加して各セルを選択すると、情報が書き込まれている
セル領域のみにおいて、キャリヤ発生層から発生したキ
ャリヤがキャリヤ輸送層を介して信号として出力される
。

よって、本発明によれば、その用途は従来のフユーズＲ
ＯＭ型の半導体記憶装置とお＼むね同一であるが、その
動作機構は従来技術に係るフユーズＲＯＭ型の半導体記
憶装置とは全く異なるフユーズＲＯＭ型の半導体記憶装
置が提供される。

【図面の簡単な説明】

第１ａ図は、本発明の一実施例に係るＲＯＭ型の半導体
記憶装置の断面図である。 第１ｂ図は、本発明の一実施例に係るＲＯＭ型の半導体
記憶装置の情報読み出し状態の説明図である。 第２図〜第４図は、本発明の一実施例に係るＲＯＭ型の
半導体記憶装置の各主要製造工程完了後の断面図である
。 第５図は、本発明の一実施例に係るＲＯＭ型の半導体記
憶装置の製造方法におけるキャリヤ輸送層製造工程完了
後の平面図である。 第６図は、フユーズＲＯＭ型の半導体記憶装置半導体記
憶装置の説明図である。 第７図は、従来技術に係るフユーズＲＯＭ型の半導体記
憶装置の断面図である。 １・・・第１の配線、 ２・・・キャリヤ発生層、 ３・・・ポリシランの膜、 ３１・・・キャリヤ輸送層、 ３２・・・酸化シリコン膜（絶縁Ｍ）、４・・・第２の
配線（ＩＴＯ膜）、 ５・・・シリコン基板、 ５１・　・ ５２・　・ ５３・　・ χ７　・ １ Ｆ、・ 絶縁膜（酸化シリコン膜）、 絶縁膜（酸化シリコン膜）、 アルミニウム層、 ・アドレス線、 ・データ線、 ・フユーズ。 第　５　図 １フ

Claims (1)

1. 【特許請求の範囲】 ［１］一方向に並設される第１の配線の複数（１）と、 該第１の配線の複数（１）の上に形成されるキャリヤ発
   生層（２）と、 該キャリヤ発生層（２）の上に、情報が書き込まれるセ
   ル領域に対応して形成されるキャリヤ輸送層（３１）と
   、 前記キャリヤ発生層（２）の上に、情報が書き込まれる
   セル領域以外の領域に対応して形成される絶縁層（３２
   ）と、 該絶縁層（３２）と前記キャリヤ輸送層（３１）との上
   に、前記第１の配線の複数（１）と交叉する方向に並設
   される第２の配線の複数（４）とを有することを特徴と
   する半導体記憶装置。 ［２］前記キャリヤ輸送層（３１）の材料はポリシラン
   であることを特徴とする請求項［１］記載の半導体記憶
   装置。