JP5515586B2 - Wiring board and manufacturing method thereof - Google Patents
Wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP5515586B2 JP5515586B2 JP2009231417A JP2009231417A JP5515586B2 JP 5515586 B2 JP5515586 B2 JP 5515586B2 JP 2009231417 A JP2009231417 A JP 2009231417A JP 2009231417 A JP2009231417 A JP 2009231417A JP 5515586 B2 JP5515586 B2 JP 5515586B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- plating
- layer
- holes
- core layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、スルーホールを有するコア層の一面側に表層を積層してなる配線基板に関し、特にスルーホール内壁のメッキを介して放熱を行うものに関する。 The present invention relates to a wiring board in which a surface layer is laminated on one surface side of a core layer having a through hole, and more particularly to a circuit board that radiates heat through plating of an inner wall of a through hole.
一般に、この種の配線基板としては、電気絶縁性のコア層の一面側に電気絶縁性の表層を積層したものが知られている。ここで、コア層には通常スルーホールが設けられている。このスルーホールは、当該コア層の厚さ方向に貫通する孔を設け、当該孔の内壁にメッキを設けるとともに当該孔に充填部材を充填してなるものである。 In general, as this type of wiring substrate, a substrate in which an electrically insulating surface layer is laminated on one side of an electrically insulating core layer is known. Here, the core layer is usually provided with a through hole. The through-hole is formed by providing a hole penetrating in the thickness direction of the core layer, plating the inner wall of the hole, and filling the hole with a filling member.
さらに、この配線基板においては、表層とコア層との間に、スルーホールのメッキと電気的に接続された内層導体を設け、この内層導体と、表層に設けられた導電性の表層導体とを、表層をその厚さ方向に貫通するビアホールを介して、電気的に接続している。 Further, in this wiring board, an inner layer conductor electrically connected to the through hole plating is provided between the surface layer and the core layer, and the inner layer conductor and the conductive surface layer conductor provided on the surface layer are provided. The surface layer is electrically connected through a via hole penetrating in the thickness direction.
ここで、この配線基板においては、孔径の異なるスルーホールが混在する場合があり、この場合、スルーホールの内壁に形成されたメッキについては、一般には、孔径の大きなスルーホールではメッキ厚さが大きく、孔径の小さなスルーホールのではメッキ厚さが小さいものであった。これは、孔径が大きい方が、孔の内壁にメッキが堆積しやすいためである。 Here, in this wiring board, through holes having different hole diameters may coexist. In this case, generally, the plating formed on the inner wall of the through hole has a large plating thickness in the through hole having a large hole diameter. In the case of a through hole with a small hole diameter, the plating thickness was small. This is because plating tends to deposit on the inner wall of the hole when the hole diameter is large.
一方で、従来より、孔径の異なるスルーホールの内壁にメッキを形成するものであって、小径のスルーホール用の孔を先に形成して、その内壁に1回目のメッキを行い、次に、大径のスルーホール用の孔を形成し、小径および大径の両方のスルーホール用の孔の内壁に2回目のメッキを行う方法が提案されている(特許文献1参照)。 On the other hand, conventionally, plating is performed on the inner wall of a through hole having a different hole diameter, and a hole for a small diameter through hole is formed first, and the inner wall is plated for the first time. A method has been proposed in which holes for large-diameter through holes are formed, and the inner walls of both small-diameter and large-diameter through holes are plated for the second time (see Patent Document 1).
ところで、本発明者は、配線基板として、発熱の大きいパワー素子などの発熱素子と、それよりも発熱の小さい制御素子や受動素子とを混載するものについて、検討を進めている。そして、この場合、発熱素子については、コア層に設けたスルーホールのメッキを介して放熱を行うことを考えた。 By the way, the inventor has been studying a wiring board in which a heating element such as a power element that generates a large amount of heat and a control element or a passive element that generates less heat are mixedly mounted. In this case, the heat generating element is considered to radiate heat through plating of a through hole provided in the core layer.
つまり、スルーホールとして放熱性の異なるものを設け、制御素子や受動素子は放熱性の小さなスルーホールに接続し、発熱素子については、放熱性の大きなスルーホールに接続して、放熱を行うようにすることを考えた。その場合、放熱性の大きなスルーホールについては、その内壁のメッキを厚くする必要がある。 In other words, through-holes with different heat dissipation are provided, control elements and passive elements are connected to through-holes with low heat dissipation, and heating elements are connected to through-holes with high heat dissipation to dissipate heat. Thought to do. In that case, it is necessary to thicken the inner wall of the through-hole having a large heat dissipation property.
しかしながら、近年、配線基板の小型化・薄型化の要望により、コア層も薄型化される傾向にあり、それに伴って、上記したような孔径の差異によるスルーホールの内壁のメッキ厚さの差異が、ほとんど生じなくなってきている。 However, in recent years, due to the demand for smaller and thinner wiring boards, the core layer also tends to be thinner, and accordingly, the difference in the plating thickness of the inner wall of the through hole due to the difference in the hole diameter as described above. , Almost no longer occur.
また、上記特許文献1の方法は、スルーホールの孔径によってメッキの構成を変えてはいるものの、スルーホールの放熱性の差異を考慮したものではない。 Moreover, although the method of the said patent document 1 changes the structure of plating with the hole diameter of a through hole, it does not consider the difference in the heat dissipation of a through hole.
本発明は、上記問題に鑑みてなされたものであり、スルーホールを有するコア層の一面側に表層を積層してなり、スルーホール内壁のメッキを介して放熱を行う配線基板において、スルーホールの放熱性の差異に応じてスルーホールの内壁のメッキの厚さを、容易に制御できるようにすることを目的とする。 The present invention has been made in view of the above problems, and in a wiring board in which a surface layer is laminated on one side of a core layer having a through hole, and heat is radiated through plating of the inner wall of the through hole, The object is to make it possible to easily control the thickness of the plating on the inner wall of the through hole according to the difference in heat dissipation.
請求項1に記載の発明は、配線基板の製造方法に係るものであり、スルーホール(30、31)として、放熱性の異なる第1のスルーホール(30)と第2のスルーホール(31)とを形成するものであり、スルーホール(30、31)の形成工程では、コア層(10)の厚さ方向に貫通する孔として、放熱性の大きな方の第1のスルーホール(30)用の孔(30a)、および、放熱性の小さな方の第2のスルーホール(31)用の孔(31a)を形成し、メッキ(32、33)を、第1のスルーホール(30)用の孔(30a)の内壁、および、第2のスルーホール(31)用の孔(31a)の内壁に同時に形成し、その後、第1のスルーホール(30)用の孔(30a)に充填部材(34)を充填し、次に、第2のスルーホール(31)用の孔(31a)における内壁のメッキ(33)をエッチングすることにより薄膜化し、しかる後、第2のスルーホール(31)用の孔(31a)に充填部材(34)を充填することを特徴とする。 The invention according to claim 1 relates to a method of manufacturing a wiring board. As through-holes (30, 31), first through-holes (30) and second through-holes (31) having different heat dissipation properties are provided. In the step of forming the through holes (30, 31), as a hole penetrating in the thickness direction of the core layer (10), the first through hole (30) having a larger heat dissipation property is used. Holes (30a) and holes (31a) for the second through holes (31) having a smaller heat dissipation property are formed, and plating (32, 33) is formed for the first through holes (30). It is simultaneously formed on the inner wall of the hole (30a) and the inner wall of the hole (31a) for the second through hole (31), and then the filling member is formed in the hole (30a) for the first through hole (30). 34) and then the second through hole (31 The inner wall plating (33) in the hole (31a) for use is made thin by etching, and then the filling member (34) is filled in the hole (31a) for the second through hole (31). And
それによれば、放熱性の大きな方の第1のスルーホール(30)においては、メッキ(32)をエッチングせず、放熱性の小さな方の第2のスルーホール(31)におけるメッキ(33)をエッチングしてメッキ厚さを薄くすることができる。よって、本発明によれば、スルーホール(30、31)の放熱性の差異に応じてスルーホール(30、31)の内壁のメッキ(32、33)の厚さを、容易に制御することができる。 According to this, the plating (32) is not etched in the first through hole (30) having the larger heat dissipation, and the plating (33) in the second through hole (31) having the smaller heat dissipation is not formed. Etching can reduce the plating thickness. Therefore, according to the present invention, the thickness of the plating (32, 33) on the inner wall of the through hole (30, 31) can be easily controlled according to the difference in heat dissipation of the through hole (30, 31). it can.
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
図1は、本発明の第1実施形態に係る配線基板1の概略断面構成を示す図である。本実施形態の配線基板1は、大きくは、板状をなすコア層10の両板面側に表層20、21を設けてなる積層基板であり、基板内部のスルーホール30、31、内層導体40〜42、ビアホール50、さらに表層20、21に設けられた表層導体60〜62といった各配線が電気的に接続されたものである。
(First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of a wiring board 1 according to the first embodiment of the present invention. The wiring board 1 of the present embodiment is a laminated board in which the
コア層10は、電気絶縁性の板状の部材であり、ガラス繊維に樹脂を含浸させてなるプリプレグや、エポキシ樹脂や、さらに樹脂にガラスや無機酸化物などの無機物のフィラーを含有させた材料などよりなる。また、コア層10は単層でも多層の集合体でもよい。
The
表層20、21は、電気絶縁性のものであり、コア層10の一面(図1中の上面)に貼り付けられた第1の表層20と、コア層10の他面(図1中の下面)に貼り付けられた第2の表層21とよりなる。この表層20、21の材質は、コア層10と同様のものにできる。また、各表層20、21は単層でも多層の集合体でもよい。
The
ここで、コア層10には、当該コア層10の一面から他面へ貫通する、すなわちコア層10の厚さ方向にてコア層10を貫通するスルーホール30、31が設けられている。ここでは、スルーホール30、31は、放熱性の異なる第1のスルーホール30と第2のスルーホール31とよりなる。
Here, the
放熱性の大きな方の第1のスルーホール30は、コア層10を厚さ方向に貫通する孔と、この孔の内壁に設けられた第1のメッキ32と、この孔に充填され当該孔を埋める充填部材34とにより構成されている。
The first through
一方、放熱性の小さな方の第2のスルーホール31は、コア層10を厚さ方向に貫通する孔と、この孔の内壁に設けられた第2のメッキ33と、この孔に充填され当該孔を埋める充填部材34とにより構成されている。
On the other hand, the second through
ここで、両スルーホール30、31を構成する孔は、コア層10に対してパンチングや切削などの孔あけ加工を施すことにより形成される。また、充填部材34は、エポキシ樹脂などの電気絶縁性材料や、銅などの金属ペーストに代表される導電性材料よりなり、印刷やポッティングなどにより、充填が行われるものである。
Here, the holes constituting both the through
そして、本実施形態では、図1に示されるように、放熱性の大きな方の第1のスルーホール30においては、その内壁に形成されている第1のメッキ32が、2層のメッキ層32a、32bが積層されてなるものとしている。ここで、これら2層のメッキ層32a、32bについては、孔の内壁側から下側メッキ層32a、上側メッキ層32bとする。
In the present embodiment, as shown in FIG. 1, in the first through
そして、これら下側メッキ層32a、上側メッキ層32bは、一般のスルーホールの内壁のメッキと同様に、電気メッキもしくは無電解メッキにより形成されたCuメッキなどよりなる。下側メッキ層32aと上側メッキ層32bとは、異なる金属メッキであってもよいが、典型的には、同じ金属とする。たとえば、本実施形態の第1のメッキ32は、2層のCuメッキよりなるメッキ層32a、32bが積層されたものにできる。
The
それに対して、本実施形態では、図1に示されるように、放熱性の小さな方の第2のスルーホール31においては、その内壁に形成されている第2のメッキ33が1層のメッキ層よりなるものとしている。後述するが、この第2のメッキ33は、上記第1のメッキ31の下側メッキ層32aと同じメッキ工程により同時に形成されるものであり、当該下側メッキ32aと同一の材質である。
On the other hand, in the present embodiment, as shown in FIG. 1, the
そして、本実施形態においては、第1のスルーホール30の第1のメッキ32の厚さ、つまり下側メッキ層32aと上側メッキ層32bの合計厚さは、第2のスルーホール31の第2のメッキ33の厚さよりも大きいものとされている。たとえば、第1のメッキ32の厚さが40μm以上で、第2のメッキ33の厚さが20μm以下である。
In the present embodiment, the thickness of the
また、本実施形態では、第1のスルーホール30と第2のスルーホール31とでは、孔径が同じであってもよいし、異なるものであってもよい。図1に示される例では、第1のスルーホール30の孔径の方が第2のスルーホール31の孔径よりも大きいものとなっている。
In the present embodiment, the first through
また、図1に示されるように、内層導体40、41、42は、第1の表層20とコア層10との間、および、第2の表層21とコア層10との間に、それぞれ設けられている。これら内層導体40〜42のうちコア層10の一面側にて第2のスルーホール31の直上に設けられている内層導体41は、蓋メッキ41として構成されている。
Further, as shown in FIG. 1, the
この蓋メッキ41は、第2のスルーホール31を被覆して、いわゆる蓋をするように設けられたものである。ここで、蓋メッキ41は、第2のスルーホール31の第2のメッキ33と接触して電気的に接続されている。
The lid plating 41 is provided so as to cover the second through-
そして、この蓋メッキ41は、第1のスルーホール30における第1のメッキ32のうち内壁側から数えて2層目以降のメッキ層32bと同一の層により形成されたものである。つまり、蓋メッキ41は、上側メッキ層32bと同じメッキ工程にて同時に形成されるメッキ層よりなる。
The lid plating 41 is formed of the same layer as the second and subsequent plating layers 32b counted from the inner wall side of the
また、蓋メッキ41を除く内層導体40、42は、ここでは、第1のメッキ32を構成する2層のメッキ層32a、32bと同じメッキ層により形成されている。つまり、当該内層導体40、42は、下側メッキ層32a、上側メッキ層32bを順次形成していくメッキ工程において、これらメッキ層32a、32bと同時に形成されるメッキ層よりなる。
In addition, the
そして、蓋メッキ41を除く内層導体40、42は、両スルーホール30、31のメッキ32、33と電気的に接続され、各スルーホール30、31からコア層10の一面、他面上を引き回された配線として構成されている。なお、当該配線としての内層導体40、42のうち、図1ではスルーホール30、31に接していないものであっても、図示しない部分にて引き回されて接続がなされている。
The
また、図1において、コア層10の他面側に設けられた上記配線としての内層導体40、42のうち両スルーホール30、31の間に位置する内層導体42は、スルーホール間接続導体42として構成されている。このスルーホール間接続導体42は、一端が第1のスルーホール30の第1のメッキ32に接続され、他端が第2のスルーホール31の第2のメッキ33に接続されている。
Further, in FIG. 1, among the
こうして、両スルーホール30、31のメッキ32、33は、コア層10の他面側にて、スルーホール間接続導体42を介して電気的・熱的に接続されている。一方、コア層10の一面側では、両スルーホール30、31のメッキ32、33は電気的・熱的に接続されていない。
In this way, the
また、本実施形態の配線基板1においては、電子部品としては、発熱の大きいパワー素子などの発熱素子や、発熱の小さい制御素子や受動素子(以下、上記発熱素子との対応でこれらを非発熱素子という)が混合して搭載されるが、これら電子部品はコア層10の一面側の第1の表層20に搭載される。一方、コア層10の他面側の第2の表層21には、図1に示されるようにアルミ筐体などの冷却部材2を接続し、配線基板1の熱を放熱するようにしている。
Further, in the wiring board 1 of the present embodiment, as electronic components, a heating element such as a power element that generates a large amount of heat, a control element or a passive element that generates a small amount of heat (hereinafter referred to as a non-heat generating element corresponding to the heating element). The electronic components are mounted on the
各表層20、21の表面には、一般と同様、Cuメッキなどよりなる導電性の表層導体60、61、62が設けられている。第1の表層20の表層導体60、61のうち第1のスルーホール30寄りに位置する表層導体60は、放熱を要する発熱素子が搭載され接続される発熱素子搭載用の導体であり、第2のスルーホール31寄りに位置する表層導体61は、放熱が実質的に不要な制御素子や受動素子などの非発熱素子が搭載され接続される非発熱素子搭載用の導体である。
Conductive
ここで、第1の表層20には、第1の表層20の厚さ方向に貫通し上記の各素子搭載用の表層導体60、61と内層導体40、41とを電気的に接続するビアホール50が設けられている。このビアホール50は、第1の表層20にレーザで孔あけを行い、その孔に銅メッキなどにより導体を埋め込んでなるものである。
Here, the
また、コア層10の他面側の第2の表層21の外面には、第1の表層20のものと同様の材質よりなる表層導体62が設けられているが、これは、冷却部材2と熱的に接続して放熱を行う用をなすものである。
Further, a
こうして、本実施形態の配線基板1が構成されている。この配線基板1における発熱素子と非発熱素子との間の電気および熱の接続経路について述べると、発熱素子搭載用の表層導体60は、コア層10の一面側にてビアホール50、内層導体40を介して第1のスルーホール30の第1のメッキ32に接続され、そこから、コア層10の他面側にてスルーホール間接続導体42を介して、第2のスルーホール31の第2のメッキ33に接続され、そこから再びコア層10の一面側にて蓋メッキ41や内層配線40、ビアホール50を介して非発熱素子搭載用の表層導体61に接続されている。
Thus, the wiring board 1 of the present embodiment is configured. The electrical and thermal connection paths between the heat generating elements and the non-heat generating elements in the wiring board 1 will be described. The
そのため、上記素子の搭載状態においては、上記発熱素子からの電流や熱は、この接続経路を通って上記非発熱素子に流れることになるが、発熱素子からの熱は、放熱性の小さい第2のスルーホール31は通りにくく、主として、第2のスルーホール31以外の接続部分へ放熱されていくことになる。そのため、発熱素子の熱が非発熱素子に伝わるのを極力防止することができる。
Therefore, in the mounted state of the element, the current and heat from the heat generating element flow to the non-heat generating element through this connection path, but the heat from the heat generating element is the second heat dissipation. This through-
次に、本実施形態の配線基板1の製造方法について、図2を参照して述べる。図2は、本製造方法を示す工程図であり、各ワークを断面的に示したものである。 Next, a method for manufacturing the wiring board 1 of the present embodiment will be described with reference to FIG. FIG. 2 is a process diagram showing the present manufacturing method, and shows each workpiece in cross-section.
まず、用意されるコア層10は、板状の樹脂の両板面に銅箔が貼り付けられたものである。つまり、コア層10の両板面は銅箔よりなるものである。なお、この銅箔は図1、図2では省略してある。
First, the
次に、図2(a)に示されるように、パンチングやドリルなどにより、コア層10に対して、コア層10の厚さ方向に貫通する孔30a、31aを設ける。この孔として、放熱性の大きな方の第1のスルーホール用の孔30a、および、放熱性の小さな方の第2のスルーホール用の孔31aを形成する。
Next, as shown in FIG. 2A, holes 30a and 31a penetrating in the thickness direction of the
次に、1回目のメッキ工程を行う。具体的には、無電解メッキや電気メッキにより銅メッキを行い、コア層10の両板面および各孔30a、31aの内壁に、1回目のメッキ層M1を形成する。このメッキ層M1のうち、第1のスルーホール用の孔30aの内壁のものは下側メッキ層32aとなり、第2のスルーホール用の孔31aの内壁のものは第2のメッキ33となる。ここまでの状態が図2(a)に示される。
Next, the first plating step is performed. Specifically, copper plating is performed by electroless plating or electroplating, and the first plating layer M1 is formed on both plate surfaces of the
次に、図2(b)に示されるように、両スルーホール用の孔30a、31aのうち第2のスルーホール用の孔31aのみに充填部材34を充填する。具体的には、第1のスルーホール用の孔30aを閉塞し、第2のスルーホール用の孔31aでは開口するマスクK1を用い、このマスクK1によってコア層10の一面をマスキングした状態で、充填部材34を印刷・供給する。
Next, as shown in FIG. 2B, the filling
この充填部材34の充填に伴い、実質的に第2のスルーホール31ができあがる。この後、第2のスルーホール用の孔31aから突出する充填部材34を除去し、コア層10の両板面を平坦化する等の目的で、必要に応じて、コア層10の両板面を研磨するようにしてもよい。
As the filling
そして、図2(c)に示されるように、2回目のメッキ工程を行う。この工程では、具体的には、無電解メッキや電気メッキにより銅メッキを行い、コア層10の両板面および第1のスルーホール30用の孔30aの内壁における1回目のメッキ層M1の上に、2回目のメッキ層M2を形成する。
Then, as shown in FIG. 2C, a second plating step is performed. In this step, specifically, copper plating is performed by electroless plating or electroplating, and the upper surface of the first plating layer M1 on the both plate surfaces of the
このとき、第2のスルーホール用の孔31aでは、当該孔31aに埋められた充填部材34によって内壁のメッキ層M1つまり第2のメッキ33は被覆保護されているので、2回目のメッキ層M2は付着しない。
At this time, in the second through
こうして積層された2層のメッキ層M1、M2のうち、第1のスルーホール用の孔30aの内壁のものは、下側メッキ層32aと上側メッキ層32bとからなる第1のメッキ32となる。また、両スルーホール用の孔30a、31a間のものはスルーホール間接続導体42となる。また、第2のスルーホール31の直上に形成された2回目のメッキ層M2は、蓋メッキ41となる。ここまでの状態が図2(c)に示される。
Of the two plated layers M1 and M2 thus laminated, the inner wall of the first through-
次に、図2(d)に示されるように、両スルーホール用の孔30a、31aのうち第1のスルーホール用の孔30aのみに充填部材34を充填する。具体的には、上記したマスクを用いた選択的な充填部材34の印刷・供給方法を用いればよい。この充填部材34の充填に伴い、実質的に第1のスルーホール30ができあがる。
Next, as shown in FIG. 2D, the filling
その後は、フォトリソグラフ法により、コア層10の両面側において2層のメッキ層M1、M2を上記内層導体40、42の形状にパターニングする。こうして、両スルーホール30、31および内層導体40〜42が形成されたコア層10ができあがる。
Thereafter, the two plated layers M1 and M2 are patterned into the shape of the
そして、このコア層10の両面に、表層20、21を熱圧着などにより貼り付け、固定する。そして、表層20に対してビアホール50となる孔をレーザで開ける。次に、無電解メッキや電気メッキにより銅メッキを行い、この銅メッキによってビアホール用の孔の充填、および、表層導体60〜62となる導体層の形成を行う。
Then, the surface layers 20 and 21 are attached to both surfaces of the
そして、フォトリソグラフ法により、表層導体60〜62となる導体層をパターニングすることで、表層導体60〜62を形成する。こうして本実施形態の配線基板1ができあがる。 And the surface layer conductors 60-62 are formed by patterning the conductor layer used as the surface layer conductors 60-62 by the photolithographic method. Thus, the wiring board 1 of this embodiment is completed.
ところで、本実施形態によれば、放熱性の大きな方の第1のスルーホール30の第1のメッキ32を2層以上のメッキ層が積層されたものにすることで、放熱性の小さな方の第2のスルーホール31における1層のみの第2のメッキ33よりもメッキ厚さを厚くし、放熱性を大きくしている。
By the way, according to the present embodiment, the
よって、本実施形態によれば、放熱性の異なるスルーホール30、31について、その放熱性の差異に応じて、その内壁のメッキ32、33の厚さを、容易に制御することができる。つまり、厚くしたい方の第1のメッキ32を2層以上のメッキ層が積層されたものとすることで、スルーホールの孔径によらず、放熱性に応じてメッキ厚さを制御することができるのである。
Therefore, according to the present embodiment, the thicknesses of the
また、上述したように、第1のスルーホール30と第2のスルーホール31とでは、孔径が同じであっても、異なっていてもよいが、同じであれば、コア層10に対してスルーホール用の孔30a、31aを開けるときに、第1のスルーホール用の孔30aと第2のスルーホール用の孔31aとで、同一径のパンチング用金型やドリルを用いればよい。そして、このように、同一サイズの孔開け治具を用いることができるので、孔あけ加工が容易になる。
In addition, as described above, the first through
また、上述したが、本実施形態では、第1の表層20とコア層10との間には、内層導体として第2のスルーホール31を被覆する蓋メッキ41が設けられている。
In addition, as described above, in the present embodiment, the lid plating 41 that covers the second through
上述のように、本配線基板1の形成においては、スルーホール30、31を形成したコア層10の一面に第1の表層20を貼り付け、その後、当該表層20にレーザでビアホール50となる孔を開ける。また、このレーザによる孔あけは、この種の配線基板では一般的に行われることである。
As described above, in the formation of the wiring substrate 1, the
ここで、本実施形態によれば、第2のスルーホール31に蓋メッキ41をすることで、この蓋メッキ41がビアホール50の孔開け加工における終点ストッパとなる。そのため、当該孔あけのときに、第2のスルーホール31がレーザによって損傷すること等が防止される。
Here, according to the present embodiment, the lid plating 41 is used as the end point stopper in the drilling of the via
また、本実施形態では、この蓋メッキ41は、第1のスルーホール30の2層目のメッキ層である上側メッキ層32bと同一の層よりなり、この上側メッキ層32bを形成するときに、同時に蓋メッキ41も形成される。そのため、蓋メッキ41形成のための工程を別途用意することが不要となり、工程の簡略化を図れる。
Further, in the present embodiment, the lid plating 41 is made of the same layer as the
また、本実施形態では、上述したように、コア層10の一面側に搭載される電子部品のうち発熱の大きい発熱素子は第1のスルーホール30の第1のメッキ32に接続され、発熱の小さい非発熱素子は第2のスルーホール31の第2のメッキ33に接続される。そして、これら両素子の間では、第1のスルーホール30および第2のスルーホール31の両メッキ32、33がスルーホール間接続導体42を介して直列に電気的・熱的に接続された状態とされる。
Further, in the present embodiment, as described above, among the electronic components mounted on the one surface side of the
そのため、発熱の大きい発熱素子からの熱が発熱の小さい非発熱素子へ伝わろうとするのを、放熱性が小さく熱が伝わりにくい第2のスルーホール31によって防止することができる。
Therefore, it is possible to prevent the heat from the heat generating element that generates a large amount of heat from being transmitted to the non-heat generating element that generates a small amount of heat by the second through-
なお、上記図示例では、第1のスルーホール30の第1のメッキ32は、2層であったが、本実施形態において、当該第1のメッキ32は、3層以上のメッキ層よりなるものであてもよい。
In the illustrated example, the
(第2実施形態)
図3は、本発明の第2実施形態に係る配線基板3の概略断面構成を示す図である。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
(Second Embodiment)
FIG. 3 is a diagram showing a schematic cross-sectional configuration of the
図3に示されるように、本配線基板3は、上記同様、コア層10と、コア層10の一面側に積層された第1の表層20と、コア層10の他面側に積層された第2の表層21と、コア層10に設けられた第1のスルーホール30、第2のスルーホール31と、各表層20、21とコア層10との間に設けられた内層導体40、42と、第1の表層20に設けられた表層導体60、61と、第1の表層20に設けられたビアホール50とを備えて構成されている。
As shown in FIG. 3, the
ここで、図3に示されるように、本配線基板3においては、放熱性の大きな方の第1のスルーホール30における第1のメッキ32、および、放熱性の小さな方の第2のスルーホール31における第2のメッキ33は、ともに1層のみで構成されたものであり、第1のメッキ32の厚さは、第2のメッキ33の厚さよりも大きいものであることが、上記第1実施形態と相違するところである。
Here, as shown in FIG. 3, in the
つまり、メッキの数に関していえば、本実施形態は、上記第1実施形態における第1のメッキ32の2層目のメッキ層32bを無くした構成である。なお、図3では、第1のスルーホール30の孔径の方が第2のスルーホール31の孔径よりも大きいものとなっているが、本実施形態においても、第1のスルーホール30と第2のスルーホール31とでは、互いの孔径が同じであってもよいし、異なるものであってもよい。
That is, regarding the number of platings, this embodiment has a configuration in which the
また、このメッキ数を減らしたことにより、本配線基板3においては、上記第1実施形態の蓋メッキ41は無くなり、スルーホール間接続導体42およびそれ以外の内層導体40については、2層のメッキ層が積層されたものではなく、1層のメッキ層にて構成されている。
Further, by reducing the number of platings, the
ここで、本実施形態では、蓋メッキを省略しているため、第2のスルーホール31の直上にはビアホールを設けていない。その代わりに、第2のスルーホール31から外れた位置まで内層導体40を引き回し、当該位置にて第1の表層21にビアホール50を設け、それを介して、第1の表層20上の表層導体61と第2のスルーホール31とを接続している。なお、図3では、コア層10の他面側の第2の表層21において上記冷却部材2に熱的に接続される上記表層導体62(図1参照)は、省略されている。
Here, in this embodiment, since the lid plating is omitted, no via hole is provided immediately above the second through
次に、本実施形態の配線基板3の製造方法について、図4を参照して述べる。図4は、本製造方法を示す工程図であり、各ワークを断面的に示したものである。
Next, the manufacturing method of the
まず、上記第1実施形態と同様に、コア層10を用意し、これにパンチングやドリルなどにより、コア層10に対して、放熱性の大きな方の第1のスルーホール用の孔30a、および、放熱性の小さな方の第2のスルーホール用の孔31aを形成する。
First, as in the first embodiment, a
そして、図4(a)に示されるように、1回目のメッキ工程を行う。具体的には、無電解メッキや電気メッキにより銅メッキを行い、コア層10の両板面および各孔30a、31aの内壁に、同時にメッキ層M1を形成する。このメッキ層M1のうち、第1のスルーホール用の孔30aの内壁のものは、第1のメッキ32となり、第2のスルーホール用の孔31aの内壁のものは、第2のメッキ33となる。
Then, the first plating step is performed as shown in FIG. Specifically, copper plating is performed by electroless plating or electroplating, and a plating layer M1 is simultaneously formed on both plate surfaces of the
次に、図4(b)に示されるように、両スルーホール用の孔30a、31aのうち第1のスルーホール用の孔30aのみに充填部材34を充填する。この充填は、具体的には、上記第1実施形態と同様(上記図2(b)参照)、マスクK2を用いた選択的な印刷方法により行う。
Next, as shown in FIG. 4B, the filling
つまり、図4(a)に示されるように、第2のスルーホール用の孔31aを閉塞し、第2のスルーホール用の孔31aでは開口するマスクK2を用い、このマスクK2によってコア層10の一面をマスキングした状態で、充填部材34を印刷・供給する。この充填部材34の充填に伴い、図4(b)に示されるように、実質的に第1のスルーホール31ができあがる。
That is, as shown in FIG. 4A, the second through-
なお、本実施形態における充填部材34の選択的な充填、および、上記第1実施形態における充填部材34の選択的な充填については、図2や図4のようにマスクK1、K2による印刷でもよいが、ディスペンス法で行ってもよい。
The selective filling of the filling
こうして、第1のスルーホール用の孔30aの内壁の第1のメッキ32は、当該孔30aを埋める充填部材34によって封止され、保護される。そして、この状態で、第2のスルーホール用の孔31aにおける内壁のメッキ、すなわち第2のメッキ33をエッチングすることにより薄膜化する。このエッチング後の状態が図4(c)に示される。
Thus, the
このエッチングは、具体的には一般的な銅のエッチング液、たとえば酸系のエッチャントを用いたウェットエッチングにより行う。このとき、コア層10の両板面のメッキ層M1もエッチングされるので、当該エッチング後には、コア層10の両板面のメッキ層M1は、エッチングされない第1のスルーホール30の第1のメッキ32よりも薄くなりがちである。
Specifically, this etching is performed by wet etching using a general copper etching solution, for example, an acid-based etchant. At this time, since the plating layers M1 on both plate surfaces of the
つまり、本実施形態では、できあがった上記配線基板3において、内層導体40、42のメッキ厚さよりも、第1のスルーホール30の第1のメッキ32のメッキ厚さの方が大きくなりがちである。
That is, in the present embodiment, in the
次に、図4(d)に示されるように、第2のスルーホール用の孔31aに充填部材34を充填すると、実質的に第2のスルーホール31ができあがる。この充填については、上記同様、マスクによる印刷やディスペンス法などにより行える。なお、この充填をマスク印刷によって行う場合には、上記エッチング後であって当該充填を行う前に、コア層10の両板面を研磨して、当該板面より突出する第1のスルーホール30の充填部材34を除去するようにしてもよい。
Next, as shown in FIG. 4D, when the filling
また、このコア層10の両板面を研磨することは、第2のスルーホール用の孔31aに充填部材34を充填した後に行ってもよい。それにより、両スルーホール用の孔30a、31aから突出する充填部材34を除去し、コア層10の両板面を平坦化する。なお、これら研磨は必要に応じて行えばよい。ここまでの状態が、図4(e)に示される。
Further, the polishing of both the plate surfaces of the
こうして、コア層10に対して、本実施形態の両スルーホール30、31が形成される。その後は、フォトリソグラフ法により、コア層10の両面側においてメッキ層M1を上記内層導体40、42の形状にパターニングする。こうして、両スルーホール30、31および内層導体40〜42が形成されたコア層10ができあがる。
Thus, the through
後は、上記第1実施形態と同様に、コア層10の両面への表層20、21の貼り付け・固定、ビアホール50となる孔の孔開け、ビアホール用の孔の充填、および、表層導体60〜62となる導体層の形成を行う。そして、表層導体60〜62となる導体層のパターニングを行い、表層導体60〜62を形成する。こうして本実施形態の配線基板3ができあがる。
After that, as in the first embodiment, the surface layers 20 and 21 are attached and fixed to both surfaces of the
ところで、本実施形態の製造方法によれば、放熱性の大きな方の第1のスルーホール30における第1のメッキ32をエッチングせず、放熱性の小さな方の第2のスルーホール31における第2のメッキ33のみをエッチングしてメッキ厚さを薄くするようにしている。
By the way, according to the manufacturing method of the present embodiment, the
そのため、たとえば第1、第2のスルーホール30、31の孔径が同じであっても、また、第2のスルーホール31の方が第1のスルーホール30よりも孔径が大きいものであっても、上記エッチングによる薄膜化によって、放熱性の小さな方の第2のスルーホール31のメッキ33の方を薄いものにできる。
Therefore, for example, even if the hole diameters of the first and second through
つまり、本実施形態においても、上記第1実施形態と同様に、スルーホールの孔径によらず、放熱性に応じてメッキ厚さを制御することができる。そのため、本実施形態によれば、スルーホール30、31の放熱性の差異に応じてスルーホール30、31の内壁のメッキ32、33の厚さを、容易に制御することができる。
That is, also in the present embodiment, the plating thickness can be controlled in accordance with the heat dissipation property, regardless of the diameter of the through hole, as in the first embodiment. Therefore, according to the present embodiment, the thicknesses of the
また、上記図示例では、各スルーホール30、31のメッキ32、33は1層であったが、ともに2層以上であってもよい。つまり、上記図4(a)にて両スルーホール用の孔30a、31aの内壁に形成するメッキ層M1は、2層以上でもよい。
In the illustrated example, the
このとき、両孔30a、31aの内壁でメッキ層の積層数は同じであるが、この場合も、後工程で第2のスルーホール31のメッキ33のみに上記エッチングを行うことにより、第1のスルーホール30のメッキ32よりも第2のスルーホール31のメッキ33を薄くしてやればよい。
At this time, the number of plating layers stacked on the inner walls of both
(他の実施形態)
図5、図6に、本発明の他の実施形態に係る配線基板の概略断面図を示す。図5は、上記第1実施形態に示した配線基板を一部変形したものである。
(Other embodiments)
5 and 6 are schematic cross-sectional views of a wiring board according to another embodiment of the present invention. FIG. 5 shows a partial modification of the wiring board shown in the first embodiment.
この図5のものは、上記図1に示した配線基板1において、コア層10と第1の表層20との間に設けられた内層導体として、さらに第1のスルーホール30を被覆する蓋メッキ43を付加したものである。
5 is a cover plating that covers the first through-
この蓋メッキ43も他の内層導体と同様に、銅メッキ等よりなる。つまり、本実施形態では、上記第1実施形態の図2に示される製造工程において、図2(d)の状態から、さらに、前のメッキ工程と同様に、3回目のメッキ工程を行い、コア層10の両板面にメッキ層を形成してやればよい。
The lid plating 43 is also made of copper plating or the like, like the other inner layer conductors. That is, in this embodiment, in the manufacturing process shown in FIG. 2 of the first embodiment, the third plating process is further performed from the state of FIG. A plating layer may be formed on both plate surfaces of the
その後は、上記第1実施形態と同様に、コア層10の両面への表層20、21の貼り付け・固定、ビアホール50となる孔の孔開け、ビアホール用の孔の充填、および、表層導体60〜62となる導体層の形成・パターニングを行うことで、図5に示される配線基板ができあがる。
Thereafter, as in the first embodiment, the surface layers 20 and 21 are attached and fixed to both surfaces of the
この場合、第1のスルーホール30の蓋メッキ43を形成するメッキ層と同一の層が、追加されるため、図5に示されるように、第2のスルーホール31の蓋メッキ41は2層のメッキ層となり、それ以外のスルーホール間接続導体42を含む内層導体40、42は、3層のメッキ層が積層されたものとなる。
In this case, since the same layer as the plating layer forming the lid plating 43 of the first through
そして、この場合、内層導体として第2のスルーホール31だけでなく、第1のスルーホール30にも蓋メッキ43が設けられ、これがビアホールのレーザ孔開けを行うときの終点ストッパとなる。そのため、この第1のスルーホール30の蓋メッキ43の直上においても、第1の表層20にビアホール50が設けられている。
In this case, not only the second through-
そして、図5に示されるように、このビアホール50および蓋メッキ43を介して、第1の表層20の外面に位置する発熱素子用の表層導体60と第1のスルーホール30の第1のメッキ32とが接続されている。
Then, as shown in FIG. 5, the first plating of the
また、図6は、上記第2実施形態に示した配線基板を一部変形したものである。このものは、上記図3に示した配線基板3において、コア層10と第1の表層20との間に設けられた内層導体として、さらに第1のスルーホール30を被覆する蓋メッキ43と、第2のスルーホール31を被覆する蓋メッキ41とを付加したものである。
FIG. 6 shows a partial modification of the wiring board shown in the second embodiment. This is a cover plating 43 for covering the first through-
これら蓋メッキ41、43は、図6の配線基板における他の内層導体と同様に、銅メッキ等よりなる。つまり、本実施形態では、上記第2実施形態の図4に示される製造工程において、図4(e)の状態から、さらに、メッキ工程を行い、コア層10の両板面にメッキ層を形成してやればよい。その後は、上記第2実施形態と同様に、表層20、21の貼り付け・固定、ビアホール50および表層導体60〜62の形成を行うことで、図6に示される配線基板ができあがる。
These lid platings 41 and 43 are made of copper plating or the like, similarly to other inner layer conductors in the wiring board of FIG. That is, in this embodiment, in the manufacturing process shown in FIG. 4 of the second embodiment, a plating process is further performed from the state of FIG. 4E to form plated layers on both plate surfaces of the
この場合、上記図3に示される配線基板3に対して、両蓋メッキ41、43を形成するメッキ層と同一の層が、追加されるため、図6に示されるように、スルーホール間接続導体42を含む内層導体40、42は、2層のメッキ層が積層されたものとなる。
In this case, since the same layer as the plating layer for forming both
そして、この場合、両スルーホール30、31に蓋メッキ41、43が設けられるため、両スルーホール30、31の蓋メッキ41、43の直上において、第1の表層20にビアホール50を設け、このビアホール50および蓋メッキ41、43を介して、表層導体60、61と各スルーホール30、31の各メッキ32、33とを接続している。
In this case, since the
なお、上記各実施形態では、コア層10の両板面に表層20、21を設けていたが、表層としては、発熱素子および非発熱素子といった電子部品が搭載されるコア層10の一面側の第1の表層20のみであってもよい。つまり可能ならば、たとえば上記図1や図3に示される配線基板1、3において、第2の表層21および第2の表層21の外面の表層導体62が省略された構成のものであってもよい。
In each of the above-described embodiments, the surface layers 20 and 21 are provided on both plate surfaces of the
10 コア層
20 第1の表層
30 第1のスルーホール
30a 第1のスルーホール用の孔
31 第2のスルーホール
31a 第2のスルーホール用の孔
32 第1のメッキ
32b 第1のメッキの上側メッキ層
33 第2のメッキ
34 充填部材
40 内層導体
41 内層導体としての蓋メッキ
42 内層導体としてのスルーホール間接続導体
60 発熱素子用の表層導体
61 非発熱素子用の表層導体
DESCRIPTION OF
Claims (1)
前記コア層(10)の一面側に、前記メッキ(32、33)と電気的に接続された内層導体(40)を形成し、 Forming an inner layer conductor (40) electrically connected to the plating (32, 33) on one surface side of the core layer (10);
続いて、前記コア層(10)の一面側に電気絶縁性の表層(20)を積層し、前記表層(20)に、導電性の表層導体(60、61)を設けるとともに、前記表層(20)の厚さ方向に貫通し前記表層導体(60、61)と前記内層導体(40)とを電気的に接続するビアホール(50)を形成するようにした配線基板の製造方法において、 Subsequently, an electrically insulating surface layer (20) is laminated on one surface side of the core layer (10), and conductive surface layer conductors (60, 61) are provided on the surface layer (20), and the surface layer (20 In the method of manufacturing a wiring board, a via hole (50) is formed which penetrates in the thickness direction and electrically connects the surface layer conductors (60, 61) and the inner layer conductor (40).
前記スルーホール(30、31)として、放熱性の異なる第1のスルーホール(30)と第2のスルーホール(31)とを形成するものであり、 As the through holes (30, 31), a first through hole (30) and a second through hole (31) having different heat dissipation are formed,
前記スルーホール(30、31)の形成工程では、 In the formation process of the through holes (30, 31),
前記コア層(10)の厚さ方向に貫通する孔として、放熱性の大きな方の前記第1のスルーホール(30)用の孔(30a)、および、放熱性の小さな方の前記第2のスルーホール(31)用の孔(31a)を形成し、As the hole penetrating in the thickness direction of the core layer (10), the hole (30a) for the first through hole (30) having the larger heat dissipation and the second hole having the smaller heat dissipation. Forming a hole (31a) for the through hole (31);
前記メッキ(32、33)を、前記第1のスルーホール(30)用の孔(30a)の内壁、および、前記第2のスルーホール(31)用の孔(31a)の内壁に同時に形成し、 The plating (32, 33) is simultaneously formed on the inner wall of the hole (30a) for the first through hole (30) and the inner wall of the hole (31a) for the second through hole (31). ,
その後、前記第1のスルーホール(30)用の孔(30a)に前記充填部材(34)を充填し、 Thereafter, the filling member (34) is filled into the hole (30a) for the first through hole (30),
次に、前記第2のスルーホール(31)用の孔(31a)における内壁のメッキ(33)をエッチングすることにより薄膜化し、 Next, the inner wall plating (33) in the hole (31a) for the second through hole (31) is etched to form a thin film,
しかる後、前記第2のスルーホール(31)用の孔(31a)に前記充填部材(34)を充填することを特徴とする配線基板の製造方法。 Thereafter, the filling member (34) is filled in the hole (31a) for the second through hole (31).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009231417A JP5515586B2 (en) | 2009-10-05 | 2009-10-05 | Wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009231417A JP5515586B2 (en) | 2009-10-05 | 2009-10-05 | Wiring board and manufacturing method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014013131A Division JP2014099647A (en) | 2014-01-28 | 2014-01-28 | Wiring board and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011082250A JP2011082250A (en) | 2011-04-21 |
JP5515586B2 true JP5515586B2 (en) | 2014-06-11 |
Family
ID=44076022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009231417A Expired - Fee Related JP5515586B2 (en) | 2009-10-05 | 2009-10-05 | Wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5515586B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012235036A (en) * | 2011-05-09 | 2012-11-29 | Shimadzu Corp | Thick copper foil printed wiring board for mounting heating component and manufacturing method of the same |
JP2013243293A (en) * | 2012-05-22 | 2013-12-05 | Shimada Phys & Chem Ind Co Ltd | Printed wiring board and manufacturing method of the same |
JP5601430B2 (en) * | 2012-09-25 | 2014-10-08 | 株式会社デンソー | Electronic equipment |
WO2014050081A1 (en) * | 2012-09-25 | 2014-04-03 | 株式会社デンソー | Electronic device |
JP2014216567A (en) * | 2013-04-26 | 2014-11-17 | 株式会社デンソー | Multilayer substrate and electronic apparatus using the same |
JP2014220307A (en) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | Multilayer board, electronic device using the same and method of manufacturing multilayer board |
JP2015012161A (en) * | 2013-06-28 | 2015-01-19 | 株式会社デンソー | Electronic device |
CN104703409B (en) * | 2013-12-09 | 2018-03-16 | 深南电路有限公司 | Circuit board processing method and relevant apparatus |
JP5764234B2 (en) * | 2014-04-23 | 2015-08-19 | 島田理化工業株式会社 | Method for manufacturing printed wiring board |
CN105338758B (en) * | 2014-06-11 | 2018-03-20 | 深南电路有限公司 | Multistage hole copper differentiation circuit board and its processing method |
CN115551232A (en) * | 2022-11-30 | 2022-12-30 | 惠州市金百泽电路科技有限公司 | Circuit board processing method for improving electroplating hole filling cavity and circuit board |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6336598A (en) * | 1986-07-30 | 1988-02-17 | 日立コンデンサ株式会社 | Manufacture of wiring board |
JP2003133725A (en) * | 2001-10-26 | 2003-05-09 | Ngk Spark Plug Co Ltd | Method for manufacturing wiring board |
JP2004153142A (en) * | 2002-10-31 | 2004-05-27 | Kubota Corp | Electronic circuit board |
JP2007305617A (en) * | 2006-05-08 | 2007-11-22 | Clover Denshi Kogyo Kk | Multilayer wiring board |
-
2009
- 2009-10-05 JP JP2009231417A patent/JP5515586B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011082250A (en) | 2011-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5515586B2 (en) | Wiring board and manufacturing method thereof | |
JP5077324B2 (en) | Wiring board | |
JP4767269B2 (en) | Method for manufacturing printed circuit board | |
US20150257261A1 (en) | Printed wiring board | |
KR101181105B1 (en) | The radiant heat circuit board and the method for manufacturing the same | |
JP2010272836A (en) | Heat dissipating substrate and method of manufacturing the same | |
JP2016066705A (en) | Printed wiring board and method for manufacturing the same | |
JP2013532901A (en) | Heat dissipation circuit board and manufacturing method thereof | |
CN108353499B (en) | Substrate and method for manufacturing substrate | |
JP5183045B2 (en) | Circuit equipment | |
TW201637522A (en) | Printed circuit boards having profiled conductive layer and methods of manufacturing same | |
KR102268388B1 (en) | Printed circuit board and manufacturing method thereof | |
KR101119259B1 (en) | Hybrid heat-radiating substrate and manufacturing method thereof | |
JP5884611B2 (en) | Electronic equipment | |
JP2008016805A (en) | Printed circuit board, and method of manufacturing the same | |
JP2007250608A (en) | Circuit board including hollow part, method for manufacturing the same, method for manufacturing circuit device using the same | |
CN105191512B (en) | Printed circuit board and manufacturing methods | |
JP2006049762A (en) | Part built-in substrate and manufacturing method thereof | |
JP2014099647A (en) | Wiring board and method of manufacturing the same | |
JP2007116071A (en) | Package for electronic part | |
JP2005072184A (en) | Compound substrate of metal core and multilayer substrate | |
KR100805450B1 (en) | Combined printed circuit board and manufacturing method thereof | |
CN108260304B (en) | Composite circuit board and method for manufacturing the same | |
JP2023013121A (en) | Wiring board and manufacturing method of wiring board | |
JP2004253774A (en) | Multilayer printed wiring board provided with recess for embedding electronic component, and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140128 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5515586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |