JP2003133725A - Method for manufacturing wiring board - Google Patents

Method for manufacturing wiring board

Info

Publication number
JP2003133725A
JP2003133725A JP2001329755A JP2001329755A JP2003133725A JP 2003133725 A JP2003133725 A JP 2003133725A JP 2001329755 A JP2001329755 A JP 2001329755A JP 2001329755 A JP2001329755 A JP 2001329755A JP 2003133725 A JP2003133725 A JP 2003133725A
Authority
JP
Japan
Prior art keywords
layer
conductor
conductor layer
base layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001329755A
Other languages
Japanese (ja)
Inventor
Kenzo Kawaguchi
健藏 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001329755A priority Critical patent/JP2003133725A/en
Publication of JP2003133725A publication Critical patent/JP2003133725A/en
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a wiring board capable of patterning a wiring layer from a conductive layer without generating any problem concerning a base layer having a conductive layer on the base layer surface and a through-hole conductor packed with a resin packing body. SOLUTION: This method for manufacturing a wiring board 1 is provided with a process for perforating a through-hole 9 in a base layer 6 and a process for forming a conductive layer 37 on a base layer surface 35 by carrying out plating, and for forming a through-hole conductor 11 in the through-hole 9. Also, this method is provided with a process for forming a resin packing body 13 in the through-hole conductor 11 and a process for removing an expanding part 13b of the resin packing body 13. Also, this method is provided with a process for thinning the thickness of the conductive layer 37 of the base layer surface 35. Then, the thinned conductive layer 37 is patterned so that a wiring layer can be formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、導体層をパターニ
ングして形成した配線層を有する配線基板の製造方法に
関し、特に、上記導体層まで延びるスルーホール導体を
有し、このスルーホール導体内に樹脂充填体が充填され
た配線基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a wiring board having a wiring layer formed by patterning a conductor layer, and in particular, having a through-hole conductor extending to the above-mentioned conductor layer. The present invention relates to a method for manufacturing a wiring board filled with a resin filling body.

【0002】[0002]

【従来の技術】従来より、配線基板を製造する過程にお
いて、基層表面に形成されたCu層等の導体層をパター
ニングして配線層を形成することがよく行われている。
具体的には、基層表面の導体層上に、配線層のパターン
に対応した所定パターンのエッチングレジスト層を形成
する。そして、このレジスト層から露出した導体層をエ
ッチング除去して、配線層を形成する。しかし、エッチ
ングすべき導体層が厚いと、エッチングが不十分となり
やすく、除去すべき導体層が完全に除去されずに基層表
面に残ることがある。その結果、配線層にショートを引
き起こす恐れがある。また、エッチングは、厚さ方向だ
けでなく、厚さ方向と垂直な水平方向にも進行するの
で、エッチングレジスト層に覆われた導体層もエッチン
グで抉り取られ、配線が細化しやすい。特に、エッチン
グすべき導体層の厚さが厚いと、この現象が顕著に現れ
る。このため、微細なパターンを形成すると、配線層に
オープンを引き起こす恐れがある。
2. Description of the Related Art Conventionally, in the process of manufacturing a wiring board, a wiring layer is often formed by patterning a conductor layer such as a Cu layer formed on the surface of a base layer.
Specifically, an etching resist layer having a predetermined pattern corresponding to the pattern of the wiring layer is formed on the conductor layer on the surface of the base layer. Then, the conductor layer exposed from the resist layer is removed by etching to form a wiring layer. However, if the conductor layer to be etched is thick, the etching tends to be insufficient, and the conductor layer to be removed may not be completely removed and may remain on the surface of the base layer. As a result, a short circuit may occur in the wiring layer. Further, since the etching progresses not only in the thickness direction but also in the horizontal direction perpendicular to the thickness direction, the conductor layer covered with the etching resist layer is also removed by etching, and the wiring is easily thinned. In particular, this phenomenon becomes prominent when the conductor layer to be etched is thick. Therefore, if a fine pattern is formed, there is a risk that the wiring layer may be opened.

【0003】これに対し、従来では、次のような方策が
提案がされている。即ち、基層表面の導体箔を、化学エ
ッチング等により減厚させて、それから、薄くした導体
箔をパターニングに供する。このようにパターニング前
に予め導体箔を薄くしておけば、上述の配線間に導体が
残る問題や配線が細化する問題を解決することができ
る。
On the other hand, conventionally, the following measures have been proposed. That is, the conductor foil on the surface of the base layer is reduced in thickness by chemical etching or the like, and then the thinned conductor foil is subjected to patterning. If the conductor foil is thinned in advance before patterning as described above, it is possible to solve the above-mentioned problem that the conductor remains between the wiring and the problem that the wiring is thinned.

【0004】[0004]

【発明が解決しようとする課題】ところで、従来では、
基層表面の導体箔を減厚してから、基層に孔等を形成し
ている。導体箔の厚みを薄くしておけば、孔開け加工の
負担が小さくて済むという理由からである。このため、
基層にスルーホール導体を形成する場合には、まず、基
層表面の導体箔を減厚してから、その後、基層にスルー
ホールを穿孔し、次に、メッキによりスルーホール導体
を形成して、さらに、その内部に樹脂充填体を充填す
る。そして、基層表面の導体層をパターニングして配線
層を形成することになる。
By the way, in the prior art,
After reducing the thickness of the conductor foil on the surface of the base layer, holes and the like are formed in the base layer. This is because if the thickness of the conductor foil is made thin, the burden of punching can be reduced. For this reason,
When forming a through-hole conductor in the base layer, first, reduce the thickness of the conductor foil on the surface of the base layer, then punch a through-hole in the base layer, and then form a through-hole conductor by plating. , The inside of which is filled with a resin filling body. Then, the conductor layer on the surface of the base layer is patterned to form a wiring layer.

【0005】しかしながら、このような方法で配線基板
を製造すると、スルーホール導体はメッキのみにより形
成されるのに対して、基層表面の導体層は、導体箔と、
スルーホール導体の形成と共に導体箔上に形成されたメ
ッキ層とからなる。つまり、スルーホール導体の厚さに
比して、基層表面の導体層が厚くなる。このため、スル
ーホール導体の厚みと基層表面の厚みを独立に自由に決
められない。また、前述の諸問題も生じる。即ち、パタ
ーニングしたときに、基層表面の導体層のエッチングが
不十分となりやすく、基層表面に導体が残ることがあ
る。その結果、配線層にショートを引き起こす恐れがあ
る。また、エッチングが水平方向にも進行し、エッチン
グレジスト層に覆われた導体層もエッチングで抉り取ら
れ、配線が細化しやすい。その結果、配線層にオープン
を引き起こす恐れがあるため、微細な配線の形成が困難
である。一方、基板表面の導体層を薄くするために、メ
ッキ層を薄く形成すると、一緒に形成されるスルーホー
ル導体が薄くなりすぎて、スルーホール導体に導通不良
などの不具合が生じる恐れがある。
However, when a wiring board is manufactured by such a method, the through-hole conductor is formed only by plating, whereas the conductor layer on the surface of the base layer is a conductor foil.
The through-hole conductor is formed, and the plated layer is formed on the conductor foil. That is, the conductor layer on the surface of the base layer is thicker than the thickness of the through-hole conductor. Therefore, the thickness of the through-hole conductor and the thickness of the base layer surface cannot be freely determined independently. In addition, the above-mentioned problems occur. That is, when patterned, the conductor layer on the surface of the base layer is likely to be insufficiently etched, and the conductor may remain on the surface of the base layer. As a result, a short circuit may occur in the wiring layer. Further, the etching progresses in the horizontal direction, and the conductor layer covered with the etching resist layer is also removed by the etching, so that the wiring is likely to be thinned. As a result, there is a risk of causing an open in the wiring layer, making it difficult to form fine wiring. On the other hand, if the plating layer is formed thin in order to thin the conductor layer on the surface of the substrate, the through-hole conductor formed together becomes too thin, which may cause a defect such as poor conduction in the through-hole conductor.

【0006】また、スルーホール導体を有する配線基板
を製造する場合には、次のような問題が生じる場合もあ
る。即ち、スルーホール導体上及び樹脂充填体の端面上
にさらに導体層(蓋メッキ層と称することがある)を形
成することがある。スルーホール導体上に直接ビア導体
等を接続したい場合などである。蓋メッキ層を形成する
と、基層表面のうち樹脂充填体上以外の部分の導体層
は、元からあった導体層にさらに後から蓋メッキ層と同
時に形成されたメッキ層が加わるので、導体層が厚くな
る。一方、樹脂充填体上の導体層は蓋メッキ層だけであ
るので、周囲の導体層よりは薄い。このため、もし、こ
れらの導体層をパターニングする際し、その直前に導体
層を薄化すると、樹脂充填体上以外の厚いの導体層を薄
くしようとすれば、樹脂充填体上の蓋メッキ層がほとん
どなくなってしまう恐れがある。逆に、蓋メッキ層の厚
さをある程度確保しようとすれば、厚い部分の導体層を
ほとんど薄くすることができず、その結果、パターニン
グの際に、上述の配線間に導体が残る問題や配線が細化
する問題が生じやすい。
Further, when manufacturing a wiring board having a through-hole conductor, the following problems may occur. That is, a conductor layer (sometimes referred to as a lid plating layer) may be further formed on the through-hole conductor and the end surface of the resin filling body. For example, when it is desired to directly connect a via conductor or the like on the through-hole conductor. When the lid plating layer is formed, the conductor layer of the portion of the base layer surface other than on the resin filler is added to the original conductor layer and the plating layer formed at the same time as the lid plating layer later. Get thicker. On the other hand, since the conductor layer on the resin filling body is only the lid plating layer, it is thinner than the surrounding conductor layers. Therefore, if the conductor layer is thinned immediately before patterning these conductor layers, if a thick conductor layer other than on the resin filling body is thinned, the lid plating layer on the resin filling body is thinned. Is almost gone. On the contrary, if it is attempted to secure a certain thickness of the lid plating layer, the conductor layer in the thick portion can hardly be thinned, and as a result, the problem that the conductor remains between the above wirings during patterning and wiring The problem of thinning is likely to occur.

【0007】本発明はかかる現状に鑑みてなされたもの
であって、基層表面に導体層を有すると共に、樹脂充填
体が充填されたスルーホール導体を有する基層や、さら
に樹脂充填体等の上に導体層(蓋メッキ層)が形成され
た基層について、上述の諸問題を生じることなく、導体
層から配線層をパターニングすることができる配線基板
の製造方法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and has a conductor layer on the surface of the base layer, and a base layer having a through-hole conductor filled with a resin filling material, and further a resin filling material and the like. It is an object of the present invention to provide a method for manufacturing a wiring board, which allows a wiring layer to be patterned from a conductor layer without causing the above-mentioned problems with respect to a base layer on which a conductor layer (cover plating layer) is formed.

【0008】[0008]

【課題を解決するための手段、作用及び効果】その解決
手段は、基層にスルーホールを穿孔するスルーホール形
成工程と、メッキを施し、上記基層の表面に導体層を形
成すると共に、上記スルーホールの内壁面にスルーホー
ル導体を形成するメッキ工程と、上記スルーホール導体
内に樹脂充填体を形成する樹脂充填体形成工程と、上記
樹脂充填体のうち上記基層表面から膨出した部分を除去
する除去工程と、上記除去工程後、上記基層表面の導体
層の厚みを薄くする導体層薄化工程と、薄くした上記導
体層をパターニングして配線層を形成するパターニング
工程と、を備える配線基板の製造方法である。
[Means for Solving the Problems, Actions and Effects] The means for solving the problems are a through hole forming step of forming a through hole in a base layer, a plating process to form a conductor layer on the surface of the base layer, and the through hole. A plating step of forming a through-hole conductor on the inner wall surface of the resin, a resin-filling body forming step of forming a resin filling body in the through-hole conductor, and a portion of the resin filling body bulging from the base layer surface is removed. A removing step; a conductor layer thinning step after the removing step to reduce the thickness of the conductor layer on the surface of the base layer; and a patterning step to pattern the thinned conductor layer to form a wiring layer. It is a manufacturing method.

【0009】本発明では、基層にスルーホール導体を形
成しさらに樹脂充填体を形成しておき、その後、パター
ニング前に導体層の薄化を行う。このように製造すれ
ば、スルーホール導体を十分な厚さにすることができ
る。従って、スルーホール導体が薄くなることに起因す
る導通不良等の不具合を防止することができる。一方、
基層表面の導体層の厚みを、スルーホール導体の厚みと
は独立に、つまり、スルーホール導体の厚みを十分確保
した状態で、十分に薄くすることができる。このため、
パターニング工程において、配線層を確実かつ精度良く
形成することができる。即ち、エッチングが不十分で除
去すべき導体層が完全に除去されずに基層表面に残るこ
とがない。従って、配線層にショートが生じにくい。ま
た、エッチングは、厚さ方向だけでなく、厚さ方向と垂
直な水平方向にも進行し、エッチングレジスト層に覆わ
れた導体層もエッチングで抉り取られるが、エッチング
する導体層が十分に薄くされているので、この抉れを最
小限に留めることができる。従って、配線の細化を防止
することができ、微細な配線パターンを形成しても、配
線層にオープンが生じにくくなる。
In the present invention, the through-hole conductor is formed on the base layer, and the resin filling body is further formed on the base layer, and then the conductor layer is thinned before patterning. If manufactured in this way, the through-hole conductor can have a sufficient thickness. Therefore, it is possible to prevent problems such as poor conduction due to the thinned through-hole conductor. on the other hand,
The thickness of the conductor layer on the surface of the base layer can be made sufficiently thin independently of the thickness of the through-hole conductor, that is, in the state where the thickness of the through-hole conductor is sufficiently secured. For this reason,
In the patterning process, the wiring layer can be formed reliably and accurately. That is, since the etching is insufficient, the conductor layer to be removed is not completely removed and does not remain on the surface of the base layer. Therefore, a short circuit is unlikely to occur in the wiring layer. Further, the etching progresses not only in the thickness direction but also in the horizontal direction perpendicular to the thickness direction, and the conductor layer covered with the etching resist layer is also removed by etching, but the conductor layer to be etched is sufficiently thin. It is possible to minimize this gouging. Therefore, it is possible to prevent the wiring from being thinned, and even if a fine wiring pattern is formed, the wiring layer is unlikely to be opened.

【0010】本明細書において、基層とは、コア基板や
配線基板を製造する過程で得られ、その表裏面間を貫通
するスルーホールを形成する基板をいう。例えば、1層
の樹脂絶縁層からなるコア基板が挙げられる。また、コ
ア基板に銅箔が貼られた銅張コア基板であっても良い。
また例えば、複数の樹脂絶縁層と配線層とが交互に積層
された積層基板などが挙げられる。
In the present specification, the base layer refers to a substrate which is obtained in the process of manufacturing a core substrate or a wiring substrate and forms through holes penetrating between the front and back surfaces thereof. For example, a core substrate including one resin insulating layer can be used. Further, it may be a copper clad core substrate in which a copper foil is attached to the core substrate.
Further, for example, a laminated substrate in which a plurality of resin insulating layers and wiring layers are alternately laminated can be cited.

【0011】スルーホール形成工程では、基層にスルー
ホールを形成することができれば、どのような方法を利
用しても良い。例えば、ドリルやレーザによりスルーホ
ールを形成する方法が挙げられる。メッキ工程では、基
層表面の導体層とスルーホール導体とを形成することが
できれば、どのような方法を利用しても良い。一般に
は、無電解メッキをした後、電解メッキを行って形成す
る。
In the through hole forming step, any method may be used as long as the through hole can be formed in the base layer. For example, there is a method of forming a through hole with a drill or a laser. In the plating step, any method may be used as long as the conductor layer on the surface of the base layer and the through-hole conductor can be formed. Generally, it is formed by performing electroless plating and then electrolytic plating.

【0012】樹脂充填体形成工程では、スルーホール導
体内に樹脂充填体を形成することができれば、どのよう
な方法を利用しても良い。例えば、スルーホール導体の
位置及び開口に対応した透孔を有する所定パターンのマ
スクを用いて、スルーホール導体内に樹脂ペーストを印
刷充填し、その後、樹脂ペーストを熱硬化させるなどし
て、樹脂充填体を形成する方法が挙げられる。除去工程
では、樹脂充填体のうち基層表面から膨出した部分を除
去することができれば、どのような方法を利用しても良
い。例えば、ベルトサンダー研磨やバフ研磨等の機械的
研磨により除去する方法が挙げられる。なお、このよう
な除去工程を行うのは、最初から樹脂充填体の端面が基
層表面と面一になるように樹脂充填体を形成することが
困難であるため、樹脂充填体の一部が基層表面から膨出
するように樹脂充填体を大きめに形成しておく必要があ
るからである。
In the resin filling body forming step, any method may be used as long as the resin filling body can be formed in the through-hole conductor. For example, by using a mask having a predetermined pattern having through holes corresponding to the positions and openings of the through-hole conductors, the resin paste is printed and filled in the through-hole conductors, and then the resin paste is cured by heat. Examples include methods of forming the body. In the removing step, any method may be used as long as it is possible to remove the portion of the resin filling body that bulges from the surface of the base layer. For example, a method of removing by mechanical polishing such as belt sander polishing or buff polishing may be used. In addition, it is difficult to form such a resin filling body from the beginning so that the end surface of the resin filling body is flush with the base layer surface from the beginning, so that a part of the resin filling body is formed into the base layer. This is because it is necessary to form the resin filling body in a larger size so as to bulge from the surface.

【0013】導体層薄化工程では、基層表面の導体層の
厚みを薄くすることができれば、どのような方法を利用
しても良い。例えば、化学エッチングや機械的研磨によ
り導体層を薄化する方法が挙げられる。なお、導体層
は、後のパターニング工程で配線層を確実にかつ精度良
く形成できるように、薄化後の厚みを選択するとよい。
パターニング工程では、薄くした導体層をパターニング
して配線層を形成することができれば、どのような方法
を利用しても良い。例えば、導体層上に、配線層のパタ
ーンに対応した所定パターンのエッチングレジスト層を
形成する。そして、このレジスト層から露出した導体層
をエッチング除去し、その後、レジスト層を剥離して、
配線層を形成する方法が挙げられる。
In the conductor layer thinning step, any method may be used as long as the thickness of the conductor layer on the surface of the base layer can be reduced. For example, there is a method of thinning the conductor layer by chemical etching or mechanical polishing. The conductor layer may have a thickness after thinning so that the wiring layer can be reliably and accurately formed in the subsequent patterning step.
In the patterning step, any method may be used as long as the thinned conductor layer can be patterned to form the wiring layer. For example, an etching resist layer having a predetermined pattern corresponding to the pattern of the wiring layer is formed on the conductor layer. Then, the conductor layer exposed from this resist layer is removed by etching, and then the resist layer is peeled off,
A method of forming a wiring layer may be used.

【0014】さらに、上記の配線基板の製造方法であっ
て、前記スルーホール形成工程に用いる前記基層の表面
には、予め表面導体層が形成されており、前記メッキ工
程で形成する前記導体層は、上記表面導体層とその上に
メッキにより形成するメッキ層とからなる配線基板の製
造方法とするのが好ましい。
Further, in the above method of manufacturing a wiring board, a surface conductor layer is previously formed on the surface of the base layer used in the through hole forming step, and the conductor layer formed in the plating step is It is preferable to provide a method of manufacturing a wiring board including the surface conductor layer and a plating layer formed on the surface conductor layer by plating.

【0015】基層の表面に予め表面導体層が形成されて
いる場合、メッキ工程を行うと、表面導体層にメッキ層
の厚さが加わるので、導体層の厚さが特に厚くなる。こ
のため、パターニングの際に、前述した配線間に導体が
残る問題や配線が細化する問題が特に生じやすい。
When the surface conductor layer is previously formed on the surface of the base layer, the plating step increases the thickness of the conductor layer because the thickness of the plated layer is added to the surface conductor layer. For this reason, during patterning, the above-mentioned problem of a conductor remaining between wirings and the problem of thinning wirings are particularly likely to occur.

【0016】しかるに、本発明では、基層にスルーホー
ル導体等を先に形成しておき、その後、パターニング工
程前に導体層薄化工程を行って、導体層を薄くするの
で、スルーホール導体を十分な厚さにする一方で、スル
ーホール導体の厚みとは独立に、基層表面の導体層の厚
みを十分に薄くすることができる。このため、パターニ
ング工程において、配線層を確実かつ精度良く形成する
ことができる。即ち、エッチングが不十分で除去すべき
導体層が完全に除去されずに基層表面に残ることがな
い。従って、配線層にショートが生じにくい。また、エ
ッチングによる水平方向の導体層の抉れを最小限に留め
ることができる。従って、配線の細化を防止することが
でき、微細な配線パターンを形成しても、配線層にオー
プンが生じにくくなる。
However, according to the present invention, since the through-hole conductor or the like is first formed in the base layer and then the conductor layer thinning step is performed before the patterning step to thin the conductor layer, the through-hole conductor is sufficiently formed. On the other hand, the thickness of the conductor layer on the surface of the base layer can be made sufficiently thin independently of the thickness of the through-hole conductor. Therefore, the wiring layer can be formed reliably and accurately in the patterning step. That is, since the etching is insufficient, the conductor layer to be removed is not completely removed and does not remain on the surface of the base layer. Therefore, a short circuit is unlikely to occur in the wiring layer. Further, it is possible to minimize the hollowing of the conductor layer in the horizontal direction due to etching. Therefore, it is possible to prevent the wiring from being thinned, and even if a fine wiring pattern is formed, the wiring layer is unlikely to be opened.

【0017】さらに、上記のいずれかに記載の配線基板
の製造方法であって、前記導体層薄化工程は、前記基層
表面の導体層の厚みをエッチングにより薄くする工程で
あり、上記導体層薄化工程後、前記パターニング工程前
に、前記樹脂充填体のうち上記導体層薄化工程により上
記基層表面から突出した部分を除去する第2除去工程を
も備える配線基板の製造方法とすると良い。
Further, in the method for manufacturing a wiring board according to any one of the above, the conductor layer thinning step is a step of thinning the thickness of the conductor layer on the surface of the base layer by etching. After the forming step and before the patterning step, the wiring board manufacturing method may also include a second removing step of removing a portion of the resin filling body protruding from the base layer surface by the conductor layer thinning step.

【0018】本発明によれば、導体層薄化工程では、導
体層の厚みをエッチングにより薄くする。また、この工
程後、パターニング工程の前に、樹脂充填体のうち導体
層薄化工程により基層表面から突出した部分を除去する
第2除去工程をも備える。一般に基層表面にはうねり等
が生じているため、機械的研磨等では、導体層を均一に
薄くするのが困難である。一方、本発明のように、エッ
チングにより導体層の厚みを薄くすると、導体層を容易
にかつ均一に薄くすることができる。
According to the present invention, in the conductor layer thinning step, the conductor layer is thinned by etching. Further, after this step and before the patterning step, there is also provided a second removing step of removing a portion of the resin filling body protruding from the base layer surface by the conductor layer thinning step. Generally, since the surface of the base layer has undulations, it is difficult to uniformly thin the conductor layer by mechanical polishing or the like. On the other hand, if the conductor layer is thinned by etching as in the present invention, the conductor layer can be easily and uniformly thinned.

【0019】ところが、導体層薄化工程をエッチングに
より行うと、導体層全体を均一にエッチングすることが
できるが、樹脂充填体はエッチングされないので、その
結果、樹脂充填体の端部がエッチング後の導体層(基層
表面)から突出した状態となる。この状態のままで基層
に新たに樹脂絶縁層を積層すると、その樹脂絶縁層の表
面に凹凸が生じ、表面の平坦性が損なわれる恐れがあ
る。しかし、本発明では、さらに第2除去工程で、樹脂
充填体のうち導体層薄化工程により基層表面から突出し
た部分を除去し、樹脂充填体の端面を基層表面と面一に
する。従って、その後の工程で基層に新たに樹脂絶縁層
を積層しても、樹脂絶縁層の表面は平坦にすることがで
きる。
However, when the conductor layer thinning step is performed by etching, the entire conductor layer can be uniformly etched, but the resin filling body is not etched. As a result, the end portion of the resin filling body is not etched. It is in a state of protruding from the conductor layer (base layer surface). If a resin insulating layer is newly laminated on the base layer in this state, unevenness may occur on the surface of the resin insulating layer and the flatness of the surface may be impaired. However, in the present invention, in the second removing step, the portion of the resin filler protruding from the base layer surface is removed by the conductor layer thinning step, and the end face of the resin filler is flush with the base layer surface. Therefore, the surface of the resin insulating layer can be made flat even if a new resin insulating layer is laminated on the base layer in the subsequent step.

【0020】他の解決手段は、基層にスルーホールを穿
孔するスルーホール形成工程と、メッキを施し、上記基
層の表面に第1導体層を形成すると共に、上記スルーホ
ールの内壁面にスルーホール導体を形成する第1メッキ
工程と、上記スルーホール導体内に樹脂充填体を形成す
る樹脂充填体形成工程と、上記樹脂充填体のうち上記基
層表面から膨出した部分を除去する除去工程と、上記除
去工程後、上記基層表面の第1導体層の厚みを薄くする
導体層薄化工程と、上記導体層薄化工程後、再びメッキ
を施し、上記樹脂充填体上を含む上記基層表面に第2導
体層を形成する第2メッキ工程と、上記第1導体層と第
2導体層とからなる導体層をパターニングして配線層を
形成するパターニング工程と、を備える配線基板の製造
方法である。
Another solution is a through hole forming step of forming a through hole in a base layer, plating is performed to form a first conductor layer on the surface of the base layer, and a through hole conductor is formed on the inner wall surface of the through hole. A first plating step for forming a resin filling body, a resin filling body forming step for forming a resin filling body in the through-hole conductor, a removing step for removing a portion of the resin filling body bulging from the surface of the base layer, After the removing step, a conductor layer thinning step of reducing the thickness of the first conductor layer on the surface of the base layer, and after the conductor layer thinning step, plating is performed again to form a second layer on the surface of the base layer including on the resin filling body. A method of manufacturing a wiring board, comprising: a second plating step of forming a conductor layer; and a patterning step of patterning a conductor layer including the first conductor layer and the second conductor layer to form a wiring layer.

【0021】本発明によれば、導体層薄化工程を、単に
パターニング工程よりも前に行うだけでなく、さらに、
第2メッキ工程よりも前に行う。もし、導体層薄化工程
よりも先に第2メッキ工程を行うと、解決課題で述べた
ように、樹脂充填体上以外の部分の導体層は厚くなる
が、一方、樹脂充填体上の導体層は厚くならない。この
ため、その後に導体層薄化工程を行ったときに、厚い部
分の導体層を薄くしようとすれば、樹脂充填体上の導体
層がほとんどなくなってしまう恐れがある。逆に、樹脂
充填体上の導体層の厚さをある程度確保しようとすれ
ば、厚い部分の導体層をほとんど薄くすることができ
ず、その結果、パターニングの際に、配線間に導体が残
る問題や配線が細化する問題が生じる。
According to the present invention, not only is the conductor layer thinning step performed prior to the patterning step,
It is performed before the second plating step. If the second plating step is performed before the conductor layer thinning step, as described in the problem to be solved, the conductor layer on the portion other than on the resin filling body becomes thicker, while the conductor on the resin filling body is thickened. The layers do not get thick. Therefore, when the conductor layer thinning step is performed thereafter, if the conductor layer in the thick portion is to be thinned, there is a possibility that the conductor layer on the resin filling body is almost lost. On the contrary, if it is attempted to secure a certain thickness of the conductor layer on the resin-filled body, the conductor layer in the thick portion can hardly be thinned, and as a result, the conductor remains between the wirings during patterning. And the problem that wiring becomes thin occurs.

【0022】これに対し、本発明では、上述のように、
第2メッキ工程よりも前に導体層薄化工程を行っている
ので、樹脂充填体上の導体層(第2導体層)の厚さを減
らすことなく、基層表面の導体層の厚みを十分薄くする
ことができる。従って、パターニング工程において、配
線層を確実かつ精度良く形成することができる。即ち、
エッチングが不十分で除去すべき導体層が完全に除去さ
れずに基層表面に残ることがない。従って、配線層にシ
ョートが生じにくい。また、エッチングによる水平方向
の導体層の抉れを最小限に留めることができる。従っ
て、配線の細化を防止することができ、微細な配線パタ
ーンを形成しても、配線層にオープンが生じにくくな
る。
On the other hand, in the present invention, as described above,
Since the conductor layer thinning step is performed before the second plating step, the thickness of the conductor layer on the base layer surface can be sufficiently reduced without reducing the thickness of the conductor layer (second conductor layer) on the resin filling body. can do. Therefore, in the patterning step, the wiring layer can be formed reliably and accurately. That is,
Due to insufficient etching, the conductor layer to be removed is not completely removed and does not remain on the surface of the base layer. Therefore, a short circuit is unlikely to occur in the wiring layer. Further, it is possible to minimize the hollowing of the conductor layer in the horizontal direction due to etching. Therefore, it is possible to prevent the wiring from being thinned, and even if a fine wiring pattern is formed, the wiring layer is unlikely to be opened.

【0023】また、本発明では、基層にスルーホール導
体及び樹脂充填体を先に形成しておき、その後、導体層
薄化工程を経てから、第2メッキ工程及びパターニング
工程を行う。このように製造すれば、スルーホール導体
を十分な厚さにすることができる。従って、スルーホー
ル導体が薄くなることに起因する導通不良等の不具合を
防止することができる。一方、第1導体層の厚みは、後
に第2導体層が形成されることを考慮して、しかもスル
ーホール導体の厚みとは独立に、十分に薄くすることが
できる。このため、第2導体層が加わっても、導体層全
体の厚さを十分に薄くすることができる。さらに、第2
導体層は、導体層薄化工程後に形成するため、これを十
分な厚さに形成することができる。
Further, in the present invention, the through-hole conductor and the resin filling body are first formed in the base layer, and thereafter, the conductor layer thinning step is performed, and then the second plating step and the patterning step are performed. If manufactured in this way, the through-hole conductor can have a sufficient thickness. Therefore, it is possible to prevent problems such as poor conduction due to the thinned through-hole conductor. On the other hand, the thickness of the first conductor layer can be made sufficiently thin in consideration of the formation of the second conductor layer later, and independently of the thickness of the through-hole conductor. Therefore, even if the second conductor layer is added, the thickness of the entire conductor layer can be made sufficiently thin. Furthermore, the second
Since the conductor layer is formed after the conductor layer thinning step, it can be formed to have a sufficient thickness.

【0024】なお、スルーホール形成工程、第1,第2
メッキ工程、樹脂充填体形成工程、除去工程、導体層薄
化工程、及びパターニング工程については、前述した通
りである。また、第2メッキ工程で再びメッキを行うの
は、樹脂充填体上に第2導体層(蓋メッキ層)を形成す
ることにより、スルーホール導体上に直接ビア導体等を
接続することが可能になるからである。このような形態
を、Via on PTHと称することがある。配線基板
の小型化により、配線等の狭ピッチ化が進む現在におい
ては、Via on PTHは、しばしば見られる形態で
ある。
The through hole forming step, the first and second steps
The plating process, the resin filling body forming process, the removing process, the conductor layer thinning process, and the patterning process are as described above. Further, the second plating step is performed again by forming the second conductor layer (cover plating layer) on the resin-filled body so that the via conductor or the like can be directly connected to the through-hole conductor. Because it will be. Such a form may be referred to as Via on PTH. Via-on-PTH is a form that is often seen at present when the pitch of wirings is becoming narrower due to the miniaturization of wiring boards.

【0025】さらに、上記の配線基板の製造方法であっ
て、前記スルーホール形成工程に用いる前記基層の表面
には、予め表面導体層が形成されており、前記メッキ工
程で形成する前記第1導体層は、上記表面導体層とその
上にメッキにより形成するメッキ層とからなる配線基板
の製造方法とするのが好ましい。
Further, in the above-mentioned wiring board manufacturing method, a surface conductor layer is previously formed on the surface of the base layer used in the through hole forming step, and the first conductor formed in the plating step is formed. The layer is preferably a method of manufacturing a wiring board including the surface conductor layer and a plated layer formed on the surface conductor layer by plating.

【0026】基層表面に予め表面導体層が形成されてい
る場合、メッキ工程を行うと、表面導体層にメッキ層の
厚さが加わるので、導体層の厚さが特に厚くなる。この
ため、パターニングの際に、前述した配線間に導体が残
る問題や配線が細化する問題が特に生じやすい。
When the surface conductor layer is previously formed on the surface of the base layer, the plating step causes the thickness of the plated layer to be added to the surface conductor layer, so that the thickness of the conductor layer becomes particularly thick. For this reason, during patterning, the above-mentioned problem of a conductor remaining between wirings and the problem of thinning wirings are particularly likely to occur.

【0027】しかるに、本発明では、基層にスルーホー
ル導体等を先に形成しておき、その後、第2メッキ工程
前に導体層薄化工程を行って、導体層を薄くするので、
スルーホール導体の厚さを十分な厚さにする一方で、ス
ルーホール導体の厚みとは独立に、基層表面の導体層の
厚みを十分に薄くすることができる。このため、パター
ニング工程において、配線層を確実かつ精度良く形成す
ることができる。即ち、エッチングが不十分で除去すべ
き導体層が完全に除去されずに基層表面に残ることがな
い。従って、配線層にショートが生じにくい。また、エ
ッチングによる水平方向の導体層の抉れを最小限に留め
ることができる。従って、配線の細化を防止することが
でき、微細な配線パターンを形成しても、配線層にオー
プンが生じにくくなる。
However, in the present invention, the through-hole conductor or the like is formed on the base layer first, and then the conductor layer thinning step is performed before the second plating step to thin the conductor layer.
While making the thickness of the through-hole conductor sufficient, the thickness of the conductor layer on the surface of the base layer can be made sufficiently thin independently of the thickness of the through-hole conductor. Therefore, the wiring layer can be formed reliably and accurately in the patterning step. That is, since the etching is insufficient, the conductor layer to be removed is not completely removed and does not remain on the surface of the base layer. Therefore, a short circuit is unlikely to occur in the wiring layer. Further, it is possible to minimize the hollowing of the conductor layer in the horizontal direction due to etching. Therefore, it is possible to prevent the wiring from being thinned, and even if a fine wiring pattern is formed, the wiring layer is unlikely to be opened.

【0028】さらに、上記のいずれかに記載の配線基板
の製造方法であって、前記導体層薄化工程は、前記基層
表面の第1導体層の厚みをエッチングにより薄くする工
程であり、上記導体層薄化工程後、前記第2メッキ工程
前に、前記樹脂充填体のうち上記導体層薄化工程により
上記基層表面から突出した部分を除去する第2除去工程
をも備える配線基板の製造方法とすると良い。
Furthermore, in the method for manufacturing a wiring board according to any one of the above, the conductor layer thinning step is a step of thinning the thickness of the first conductor layer on the surface of the base layer by etching. After the layer thinning step and before the second plating step, a method for manufacturing a wiring board, which also includes a second removing step of removing a portion of the resin filling body protruding from the base layer surface by the conductor layer thinning step. Good to do.

【0029】本発明によれば、導体層薄化工程では、導
体層の厚みをエッチングにより薄くする。また、この工
程後、第2メッキ工程の前に、樹脂充填体のうち導体層
薄化工程により基層表面から突出した部分を除去する第
2除去工程をも備える。一般に基層表面にはうねり等が
生じているため、機械的研磨等では、導体層を均一に薄
くするのが困難である。一方、本発明のように、エッチ
ングにより導体層の厚みを薄くすると、導体層を容易に
かつ均一に薄くすることができる。
According to the present invention, in the conductor layer thinning step, the thickness of the conductor layer is reduced by etching. Further, after this step and before the second plating step, there is also provided a second removing step of removing a portion of the resin filler protruding from the base layer surface by the conductor layer thinning step. Generally, since the surface of the base layer has undulations, it is difficult to uniformly thin the conductor layer by mechanical polishing or the like. On the other hand, if the conductor layer is thinned by etching as in the present invention, the conductor layer can be easily and uniformly thinned.

【0030】ところが、導体層薄化工程をエッチングに
より行うと、導体層全体を均一にエッチングすることが
できるが、樹脂充填体はエッチングされないので、その
結果、樹脂充填体の端部がエッチング後の導体層(基層
表面)から突出した状態となる。この状態のままで基層
に新たに樹脂絶縁層を積層すると、その樹脂絶縁層の表
面に凹凸が生じ、表面の平坦性が損なわれる恐れがあ
る。しかし、本発明では、さらに第2除去工程で、樹脂
充填体のうち導体層薄化工程により基層表面から突出し
た部分を除去し、樹脂充填体の端面を基層表面と面一に
する。従って、その後の工程で基層に新たに樹脂絶縁層
を積層しても、樹脂絶縁層の表面は平坦にすることがで
きる。
However, if the conductor layer thinning step is performed by etching, the entire conductor layer can be uniformly etched, but the resin filling body is not etched. As a result, the end portion of the resin filling body is not etched. It is in a state of protruding from the conductor layer (base layer surface). If a resin insulating layer is newly laminated on the base layer in this state, unevenness may occur on the surface of the resin insulating layer and the flatness of the surface may be impaired. However, in the present invention, in the second removing step, the portion of the resin filler protruding from the base layer surface is removed by the conductor layer thinning step, and the end face of the resin filler is flush with the base layer surface. Therefore, the surface of the resin insulating layer can be made flat even if a new resin insulating layer is laminated on the base layer in the subsequent step.

【0031】[0031]

【発明の実施の形態】(実施形態1)以下、本発明の実
施の形態を、図面を参照しつつ説明する。本実施形態1
の配線基板1について、図1に主面3側の部分拡大断面
図を示す。この配線基板1は、主面3と図示しない裏面
とを有する略矩形の略板形状である。その中心には、ガ
ラス繊維布にエポキシ樹脂を含浸させた複合材からなる
略板形状のコア基板(樹脂絶縁層)5を備える。そし
て、その両面には、エポキシ樹脂等からなるソルダーレ
ジスト層(樹脂絶縁層)7がそれぞれ積層されている。
BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) Hereinafter, embodiments of the present invention will be described with reference to the drawings. Embodiment 1
FIG. 1 shows a partially enlarged sectional view of the wiring board 1 on the main surface 3 side. The wiring board 1 has a substantially rectangular plate shape having a main surface 3 and a back surface (not shown). At the center thereof, a substantially plate-shaped core substrate (resin insulating layer) 5 made of a composite material obtained by impregnating glass fiber cloth with epoxy resin is provided. A solder resist layer (resin insulating layer) 7 made of epoxy resin or the like is laminated on each of the surfaces.

【0032】このうちコア基板5には、これを貫通する
直径約350μmのスルーホール9が所定の位置に複数
形成され、それらの内周面には、略筒状で厚さ約22μ
mのスルーホール導体11がそれぞれ形成されている。
そして、各スルーホール導体11内には、エポキシ樹脂
等からなる略円柱形状の樹脂充填体13が充填されてい
る。一方、ソルダーレジスト層7には、これを貫通する
パッド用開口15が所定の位置に複数形成されている。
Of these, a plurality of through holes 9 having a diameter of about 350 μm are formed in the core substrate 5 at predetermined positions, and the inner peripheral surfaces of the through holes 9 are substantially cylindrical and have a thickness of about 22 μ.
m through-hole conductors 11 are respectively formed.
Then, each through-hole conductor 11 is filled with a substantially cylindrical resin filling body 13 made of epoxy resin or the like. On the other hand, the solder resist layer 7 has a plurality of pad openings 15 penetrating the solder resist layer 7 at predetermined positions.

【0033】コア基板5とソルダーレジスト層7との層
間には、配線やパッド等の所定パターンの配線層21
(厚さ約20μm)が形成されている。配線層21の一
部は、コア基板3に形成されたスルーホール導体11と
接続している。また、配線層21のうちパッド21p
は、この配線基板1にICチップなどの電子部品を搭載
するため、ソルダーレジスト層7のパッド用開口15内
に露出している。なお、このパッド21pの表面には、
酸化防止のため、Niメッキ層が形成され、さらにその
表面にはAuメッキ層が形成されている(図示しな
い)。
Between the core substrate 5 and the solder resist layer 7, a wiring layer 21 having a predetermined pattern such as wiring and pads is formed.
(Thickness of about 20 μm) is formed. A part of the wiring layer 21 is connected to the through hole conductor 11 formed on the core substrate 3. Also, the pad 21p of the wiring layer 21
Since the electronic components such as IC chips are mounted on the wiring board 1, the exposed portions are exposed in the pad openings 15 of the solder resist layer 7. In addition, on the surface of the pad 21p,
A Ni plating layer is formed to prevent oxidation, and an Au plating layer is formed on the surface of the Ni plating layer (not shown).

【0034】このような配線基板1は、次のようにして
製造する。即ち、まず、コア基板5の両面に厚さ約12
μmのCu箔31が張られた略板形状の両面銅張のコア
基板5を用意し、スルーホール形成工程において、図2
に示すように、ドリルによりスルーホール9を所定の位
置に複数穿孔する。なお、本実施形態では、両面銅張コ
ア基板が基層6であり、基層表面35をなすCu箔31
は表面導体層である。次に、メッキ工程において、この
基層6に無電解Cuメッキ及び電解Cuメッキを順次施
し、図3に示すように、基層6の両面略全面に厚さ約2
2μmのCuメッキ層33を加え、銅箔31とCuメッ
キ層33とからなる導体層37を形成する。またこれと
共に、スルーホール9の内周面に、導通に十分な厚さ約
22μmの略筒状のスルーホール導体11を形成する。
Such a wiring board 1 is manufactured as follows. That is, first, the thickness of the core substrate 5 is about 12
A substantially plate-shaped double-sided copper-clad core substrate 5 with a Cu foil 31 of μm is prepared, and in a through-hole forming step, as shown in FIG.
As shown in, a plurality of through holes 9 are drilled at predetermined positions with a drill. In the present embodiment, the double-sided copper clad core substrate is the base layer 6, and the Cu foil 31 forming the base layer surface 35 is used.
Is a surface conductor layer. Next, in a plating step, the base layer 6 is sequentially subjected to electroless Cu plating and electrolytic Cu plating, and as shown in FIG.
A Cu plating layer 33 of 2 μm is added to form a conductor layer 37 including the copper foil 31 and the Cu plating layer 33. At the same time, a substantially cylindrical through-hole conductor 11 having a thickness of about 22 μm, which is sufficient for conduction, is formed on the inner peripheral surface of the through-hole 9.

【0035】次に、樹脂充填体形成工程において、図4
に示すように、スルーホール導体11内にエポキシ樹脂
等からなる樹脂充填体13を充填形成する。具体的に
は、スルーホール導体11の位置及び開口に対応した透
孔を有する所定パターンのマスク(図示しない)を用い
て、スルーホール導体11内に樹脂ペーストを印刷充填
し、その後、樹脂ペーストを熱硬化させて、樹脂充填体
13を形成する。その際、樹脂充填体13の端面が基層
表面35と面一になるように形成することは困難である
ので、樹脂充填体13の一部(膨出部13b)が基層表
面35から膨出するように、樹脂充填体13を大きめに
形成する。
Next, in the resin filling body forming step, as shown in FIG.
As shown in FIG. 5, a resin filling body 13 made of epoxy resin or the like is filled in the through hole conductor 11. Specifically, a resin paste is printed and filled in the through-hole conductor 11 using a mask (not shown) having a predetermined pattern having through holes corresponding to the positions and openings of the through-hole conductor 11, and then the resin paste is filled with the resin paste. The resin filling body 13 is formed by thermosetting. At that time, since it is difficult to form the end surface of the resin filling body 13 so as to be flush with the base layer surface 35, a part of the resin filling body 13 (bulging portion 13b) bulges from the base layer surface 35. As described above, the resin filling body 13 is formed in a large size.

【0036】次に、第1除去工程において、樹脂充填体
13が形成された基層6の基層表面35をバフ研磨し、
図5に示すように、樹脂充填体13のうち基層表面35
から膨出した膨出部13bを除去する。これにより、樹
脂充填体13の端面13mが基層表面35と面一にな
る。
Next, in the first removing step, the base layer surface 35 of the base layer 6 on which the resin filler 13 is formed is buffed,
As shown in FIG. 5, the base layer surface 35 of the resin filler 13
The bulging part 13b bulging out from is removed. As a result, the end surface 13m of the resin filling body 13 becomes flush with the base layer surface 35.

【0037】次に、導体層薄化工程において、図6に示
すように、Cu箔31とCuメッキ層33とからなる導
体層37の厚みをエッチングにより薄くする。具体的に
は、厚さ約34μmの導体層37を約25μmの厚さま
で薄くする。この厚みは、後のパターニング工程で配線
層21を確実にかつ精度良く形成することを考慮して選
択したものである。本実施形態では、このように導体層
薄化工程を、除去工程後、後述するパターニング工程前
に行っている。このため、スルーホール導体11の厚み
を薄くすることなく、基層表面35の導体層37の厚み
だけを薄くすることができる。つまり、両者の厚みを独
立して決定することができる。
Next, in the conductor layer thinning step, as shown in FIG. 6, the conductor layer 37 composed of the Cu foil 31 and the Cu plating layer 33 is thinned by etching. Specifically, the conductor layer 37 having a thickness of about 34 μm is thinned to a thickness of about 25 μm. This thickness is selected in consideration of surely and accurately forming the wiring layer 21 in the subsequent patterning process. In this embodiment, the conductor layer thinning step is performed after the removing step and before the patterning step described later. Therefore, it is possible to reduce only the thickness of the conductor layer 37 on the base layer surface 35 without reducing the thickness of the through-hole conductor 11. That is, the thicknesses of both can be independently determined.

【0038】なお、この工程では、導体層37はエッチ
ングされて全体に薄くなるが、樹脂充填体13はエッチ
ングされないので、その結果、樹脂充填体13の端部1
3tが基層表面35から突出する。このため、この状態
のまま後の工程を行い、基層6にソルダーレジスト層7
を積層すると、ソルダーレジスト層7の表面に凹凸が生
じ、表面の平坦性が損なわれる恐れがある。そこで次
に、第2除去工程において、基層表面35を再びバフ研
磨し、図7に示すように、樹脂充填体13のうち導体層
薄化工程により基層表面35から突出した端部13tを
除去する。これにより、樹脂充填体13の端面13mが
基層表面35と面一になる。
In this step, the conductor layer 37 is etched to be thin overall, but the resin filling body 13 is not etched. As a result, the end portion 1 of the resin filling body 13 is etched.
3t projects from the base layer surface 35. Therefore, the subsequent steps are performed in this state, and the solder resist layer 7 is formed on the base layer 6.
When these are laminated, the surface of the solder resist layer 7 may be uneven, and the flatness of the surface may be impaired. Then, next, in the second removing step, the base layer surface 35 is buffed again to remove the end portion 13t of the resin filler 13 protruding from the base layer surface 35 by the conductor layer thinning step, as shown in FIG. . As a result, the end surface 13m of the resin filling body 13 becomes flush with the base layer surface 35.

【0039】次に、パターニング工程において、薄くし
た導体層37をパターニングして、図8に示すように、
配線層21を形成する。具体的には、導体層37上にエ
ッチングレジスト層を形成し、これを露光現像して配線
層21のパターンと対応する所定パターンに形成する。
そして、このレジスト層から露出する導体層37をエッ
チング除去する。エッチング後、エッチングレジスト層
を剥離すれば、所定パターンの配線層21が形成され
る。
Next, in the patterning step, the thinned conductor layer 37 is patterned, and as shown in FIG.
The wiring layer 21 is formed. Specifically, an etching resist layer is formed on the conductor layer 37, and this is exposed and developed to form a predetermined pattern corresponding to the pattern of the wiring layer 21.
Then, the conductor layer 37 exposed from this resist layer is removed by etching. After etching, if the etching resist layer is peeled off, the wiring layer 21 having a predetermined pattern is formed.

【0040】その際、導体層37は、上述の導体層薄化
工程で十分に薄くされている(厚さ約25μm)ので、
配線層21を確実かつ精度良く形成することができる。
即ち、エッチングが不十分で除去すべき導体層37が完
全に除去されずに基層表面35に残ることがない。従っ
て、配線層21にショートが生じにくい。また、エッチ
ングは、厚さ方向だけでなく、厚さ方向と垂直な水平方
向にも進行し、エッチングレジスト層に覆われた導体層
37もエッチングで抉り取られるが、エッチングする導
体層37が十分に薄くされているので、この抉れを最小
限に留めることができる。従って、配線の細化を防止す
ることができ、配線層21にオープンが生じにくい。こ
のため、例えば線幅約20μmなど、微細な配線層21
を形成することができる。特に、本実施形態1では、基
層6に形成された導体層37がCu箔31とCuメッキ
層33とからなり、その厚みが大きいため、パターニン
グ工程で諸問題が生じやすい。しかし、上述したように
導体層薄化工程でこの厚い導体層37を十分に薄くして
いるので、配線層21を確実かつ精度良く形成すること
ができる。
At this time, since the conductor layer 37 is sufficiently thinned (thickness is about 25 μm) in the conductor layer thinning step described above,
The wiring layer 21 can be formed reliably and accurately.
That is, the conductor layer 37 to be removed due to insufficient etching is not completely removed and does not remain on the base layer surface 35. Therefore, a short circuit is unlikely to occur in the wiring layer 21. Further, the etching progresses not only in the thickness direction but also in the horizontal direction perpendicular to the thickness direction, and the conductor layer 37 covered with the etching resist layer is also removed by etching, but the conductor layer 37 to be etched is sufficient. Being thin, you can minimize this gouging. Therefore, it is possible to prevent the wiring from being thinned, and the wiring layer 21 is less likely to be opened. Therefore, for example, a fine wiring layer 21 having a line width of about 20 μm
Can be formed. In particular, in the first embodiment, since the conductor layer 37 formed on the base layer 6 is composed of the Cu foil 31 and the Cu plating layer 33 and has a large thickness, various problems are likely to occur in the patterning process. However, since the thick conductor layer 37 is sufficiently thinned in the conductor layer thinning step as described above, the wiring layer 21 can be formed reliably and accurately.

【0041】次に、ソルダーレジスト層形成工程におい
て、基層6上に、パッド用開口15を有するソルダーレ
ジスト層7を形成する。具体的には、基層6上に半硬化
のソルダーレジスト層を形成し、パッド用開口15に対
応した所定パターンのマスクを用いて露光し現像する。
その後、さらに加熱処理し硬化させて、所定パターンの
ソルダーレジスト層7を形成する。その際、前述の第2
除去工程において、樹脂充填体13の突起部13tを除
去し、基層表面35を平坦にしたので、その上に積層す
るソルダーレジスト層7の表面(主面3)も平坦にする
ことができる。その後は、Ni−Auメッキ工程におい
て、ソルダーレジスト層7から露出するパッド21p上
に、酸化防止のため、Niメッキ層を形成し、さらにそ
の上にAuメッキ層を形成する。このようにして、図1
に示した配線基板1が完成する。
Next, in the solder resist layer forming step, the solder resist layer 7 having the pad openings 15 is formed on the base layer 6. Specifically, a semi-cured solder resist layer is formed on the base layer 6, and exposed and developed using a mask having a predetermined pattern corresponding to the pad openings 15.
Then, it is further heat-treated and cured to form the solder resist layer 7 having a predetermined pattern. At that time, the above-mentioned second
In the removing step, since the protrusion 13t of the resin filling body 13 is removed and the base layer surface 35 is made flat, the surface (main surface 3) of the solder resist layer 7 laminated thereon can also be made flat. After that, in the Ni-Au plating step, a Ni plating layer is formed on the pad 21p exposed from the solder resist layer 7 to prevent oxidation, and an Au plating layer is further formed thereon. In this way, FIG.
The wiring board 1 shown in is completed.

【0042】(実施形態2)次いで、第2の実施形態に
ついて説明する。なお、上記実施形態1と同様な部分の
説明は、省略または簡略化する。本実施形態2の配線基
板101について、図9に主面103側の部分拡大断面
図を示す。この配線基板101は、主面103と図示し
ない裏面とを有する略矩形の略板形状である。その中心
には、略板形状のコア基板105を備える。そして、そ
の両面には、エポキシ樹脂等からなる第1樹脂絶縁層1
07がそれぞれ積層されている。さらに、第1樹脂絶縁
層107上には、エポキシ樹脂等からなる第2樹脂絶縁
層109が積層されている。また、第2樹脂絶縁層10
9上には、ソルダーレジスト層111が積層されてい
る。
(Second Embodiment) Next, a second embodiment will be described. The description of the same parts as those in the first embodiment will be omitted or simplified. FIG. 9 shows a partially enlarged cross-sectional view of the main surface 103 side of the wiring board 101 according to the second exemplary embodiment. The wiring board 101 has a substantially rectangular plate shape having a main surface 103 and a back surface (not shown). At the center thereof, a substantially plate-shaped core substrate 105 is provided. The first resin insulation layer 1 made of epoxy resin or the like is provided on both sides of the first resin insulation layer 1.
07 are laminated respectively. Further, a second resin insulation layer 109 made of epoxy resin or the like is laminated on the first resin insulation layer 107. In addition, the second resin insulation layer 10
A solder resist layer 111 is laminated on the surface 9.

【0043】このうちコア基板105と第1樹脂絶縁層
107には、これらを貫通するスルーホール113が所
定の位置に複数形成され、さらに、その内壁面に厚さ約
22μmの略筒状のスルーホール導体115がそれぞれ
形成されている。そして、各スルーホール導体115に
略円柱形状の樹脂充填体117が充填されている。ま
た、第1樹脂絶縁層107には、これを貫通する第1ビ
ア孔119が所定の位置に複数形成され、各第1ビア孔
119には、略椀状の第1ビア導体121が形成されて
いる。一方、第2樹脂絶縁層109には、これを貫通す
る第2ビア孔123が所定の位置に複数形成され、各第
2ビア孔123には、略椀状の第2ビア導体125が形
成されている。また、ソルダーレジスト層111には、
これを貫通するパッド用開口127が所定の位置に複数
形成されている。
Of these, a plurality of through holes 113 penetrating the core substrate 105 and the first resin insulating layer 107 are formed at predetermined positions, and the inner wall surface of the through holes 113 has a substantially cylindrical shape with a thickness of about 22 μm. The hole conductors 115 are formed respectively. Each through-hole conductor 115 is filled with a resin filling body 117 having a substantially columnar shape. A plurality of first via holes 119 penetrating the first resin insulating layer 107 are formed at predetermined positions, and a substantially bowl-shaped first via conductor 121 is formed in each first via hole 119. ing. On the other hand, a plurality of second via holes 123 penetrating the second resin insulating layer 109 are formed at predetermined positions, and a substantially bowl-shaped second via conductor 125 is formed in each second via hole 123. ing. Further, the solder resist layer 111 has
A plurality of pad openings 127 passing through this are formed at predetermined positions.

【0044】コア基板105と第1樹脂絶縁層107と
の層間には、厚さ約12μmの第1配線層131が形成
されている。第1配線層131は、スルーホール導体1
15や第1ビア導体121と接続している。また、第1
樹脂絶縁層107と第2樹脂絶縁層109との層間に
も、厚さ約25μmの第2配線層133が形成されてい
る。第2配線層133は、スルーホール導体115や第
1ビア導体121、第2ビア導体125と接続してい
る。さらに、第2配線層133の一部は、スルーホール
導体115及び樹脂充填体117上に形成された蓋メッ
キ層133fとなっている。そして、この蓋メッキ層1
33f上には、第2ビア導体125が直接接続してい
る。また、第2樹脂絶縁層109とソルダーレジスト層
111の層間にも、厚さ約15μmの第3配線層135
が形成されている。第3配線層135は、第2ビア導体
125と接続している。さらに、第2配線層135の一
部のパッド135pは、ソルダーレジスト層111のパ
ッド用開口127内に露出している。
A first wiring layer 131 having a thickness of about 12 μm is formed between the core substrate 105 and the first resin insulating layer 107. The first wiring layer 131 includes the through-hole conductor 1
15 and the first via conductor 121. Also, the first
A second wiring layer 133 having a thickness of about 25 μm is also formed between the resin insulating layer 107 and the second resin insulating layer 109. The second wiring layer 133 is connected to the through-hole conductor 115, the first via conductor 121, and the second via conductor 125. Further, a part of the second wiring layer 133 is a lid plating layer 133f formed on the through hole conductor 115 and the resin filling body 117. And this lid plating layer 1
The second via conductor 125 is directly connected to 33f. In addition, a third wiring layer 135 having a thickness of about 15 μm is provided between the second resin insulation layer 109 and the solder resist layer 111.
Are formed. The third wiring layer 135 is connected to the second via conductor 125. Further, a part of the pad 135p of the second wiring layer 135 is exposed in the pad opening 127 of the solder resist layer 111.

【0045】このような配線基板101は、次のように
して製造する。まず、両面銅張のコア基板105を用意
する。そして、第1パターニング工程において、銅箔を
パターニングして、図10に示すように、第1配線層1
31を形成する。具体的には、銅箔上に第1配線層13
1のパターンに対応した所定パターンのエッチングレジ
スト層(図示しない)を形成する。そして、このレジス
ト層から露出する銅箔をエッチング除去する。エッチン
グ後、エッチングレジスト層を剥離すれば、所定パター
ンの第1配線層131が形成される。
Such a wiring board 101 is manufactured as follows. First, a double-sided copper-clad core substrate 105 is prepared. Then, in the first patterning step, the copper foil is patterned to form the first wiring layer 1 as shown in FIG.
31 is formed. Specifically, the first wiring layer 13 is formed on the copper foil.
An etching resist layer (not shown) having a predetermined pattern corresponding to the pattern 1 is formed. Then, the copper foil exposed from this resist layer is removed by etching. After etching, if the etching resist layer is peeled off, the first wiring layer 131 having a predetermined pattern is formed.

【0046】次に、第1絶縁層形成工程において、コア
基板105及び第1配線層131上に第1樹脂絶縁層1
07を形成する(図11参照)。本実施形態2では、こ
の基板が基層140となる。次に、レーザにより第1ビ
ア孔119を所定の位置に複数穿孔すると共に、スルー
ホール形成工程において、ドリルによりスルーホール1
13を所定の位置に複数穿孔する。その後、第1メッキ
工程において、基層140に無電解Cuメッキ及び電解
Cuメッキを順次施し、図11に示すように、基層14
0(第1樹脂絶縁層107)の略全面に厚さ約22μm
の第1Cuメッキ層(第1導体層)141を形成すると
共に、第1ビア孔119に略椀状の第1ビア導体121
を、スルーホール113の内周面に厚さ約22μmの略
筒状のスルーホール導体115を形成する。
Next, in the first insulating layer forming step, the first resin insulating layer 1 is formed on the core substrate 105 and the first wiring layer 131.
07 is formed (see FIG. 11). In the second embodiment, this substrate becomes the base layer 140. Next, a plurality of first via holes 119 are drilled at predetermined positions by a laser, and the through holes 1 are drilled in the through hole forming step.
Plural holes 13 are drilled at predetermined positions. After that, in the first plating step, electroless Cu plating and electrolytic Cu plating are sequentially applied to the base layer 140, and as shown in FIG.
0 (first resin insulation layer 107) has a thickness of approximately 22 μm over substantially the entire surface.
Of the first Cu plated layer (first conductor layer) 141 is formed, and the first via conductor 121 having a substantially bowl shape is formed in the first via hole 119.
On the inner peripheral surface of the through hole 113, a substantially cylindrical through hole conductor 115 having a thickness of about 22 μm is formed.

【0047】次に、樹脂充填体形成工程において、図1
2に示すように、スルーホール導体115内に樹脂充填
体117を形成する。作り方は上記実施形態1と同様で
ある。樹脂充填体117の膨出部117bは、基層表面
143から膨出する。次に、第1除去工程において、樹
脂充填体117が形成された基層140の基層表面14
3をバフ研磨し、図13に示すように、樹脂充填体11
7のうち基層表面143から膨出した膨出部117bを
除去する。これにより、樹脂充填体117の端面117
mが基層表面143と面一になる。
Next, in the resin filling body forming step, as shown in FIG.
As shown in FIG. 2, a resin filling body 117 is formed in the through hole conductor 115. The manufacturing method is the same as that of the first embodiment. The bulging portion 117b of the resin filling body 117 bulges from the base layer surface 143. Next, in the first removing step, the base layer surface 14 of the base layer 140 on which the resin filler 117 is formed
3 is buffed, and as shown in FIG.
The bulging portion 117b bulging from the base layer surface 143 of No. 7 is removed. As a result, the end surface 117 of the resin filling body 117 is
m is flush with the base layer surface 143.

【0048】次に、導体層薄化工程において、図14に
示すように、基層表面143の第1Cuメッキ層(第1
導体層)141の厚みをエッチングにより薄くする。具
体的には、厚さ約22μmの第1Cuメッキ層141を
約15μmの厚さまで薄くする。この厚みは、後の第2
メッキ工程で第2Cuメッキ層145が重ねて形成され
ること、及び、パターニング工程で第2配線層133を
確実にかつ精度良く形成することを考慮して選択する。
なお、この工程では、第1Cuメッキ層141はエッチ
ングされて全体に薄くなるが、樹脂充填体117はエッ
チングされないので、その結果、樹脂充填体117の端
部117tが基層表面143から突出する。このため、
この状態のまま後の工程を行い、この基層140に第2
樹脂絶縁層109を形成すると、第2樹脂絶縁層109
の表面に凹凸が生じ、表面の平坦性が損なわれる恐れが
ある。
Next, in the conductor layer thinning step, as shown in FIG. 14, the first Cu plating layer (first layer) on the surface 143 of the base layer is formed.
The conductor layer 141 is thinned by etching. Specifically, the first Cu plating layer 141 having a thickness of about 22 μm is thinned to a thickness of about 15 μm. This thickness is the second
The selection is made in consideration of the fact that the second Cu plated layer 145 is overlaid and formed in the plating step and that the second wiring layer 133 is formed reliably and accurately in the patterning step.
In this step, the first Cu plated layer 141 is etched to be thin overall, but the resin filler 117 is not etched. As a result, the end 117t of the resin filler 117 projects from the base layer surface 143. For this reason,
In this state, the subsequent steps are performed to form a second layer on the base layer 140.
When the resin insulation layer 109 is formed, the second resin insulation layer 109 is formed.
There is a risk that unevenness will occur on the surface of the and the flatness of the surface will be impaired.

【0049】そこで次に、第2除去工程において、基層
表面143を再び研磨し、図15に示すように、樹脂充
填体117のうち導体層薄化工程により基層表面143
から突出した端部117tを除去する。これにより、樹
脂充填体117の端面が基層表面143と面一になる。
Then, next, in the second removing step, the base layer surface 143 is polished again, and as shown in FIG. 15, the base layer surface 143 of the resin filler 117 is subjected to the conductor layer thinning step.
The end 117t protruding from is removed. As a result, the end surface of the resin filling body 117 becomes flush with the base layer surface 143.

【0050】次に、第2メッキ工程において、基層14
0に無電解メッキ及び電解メッキを順次施し、図16に
示すように、基層表面143に第2Cuメッキ層(第2
導体層)145を形成する。このとき、樹脂充填体11
7上には、第2ビア導体125を直接接続するための、
いわゆる蓋メッキ層145f(厚さ約12μm)が形成
される。
Next, in the second plating step, the base layer 14
No. 0 is sequentially subjected to electroless plating and electrolytic plating, and as shown in FIG. 16, a second Cu plating layer (second
Conductor layer) 145 is formed. At this time, the resin filling body 11
7 for directly connecting the second via conductor 125,
A so-called lid plating layer 145f (thickness: about 12 μm) is formed.

【0051】ここで、前述の導体層薄化工程は、後述す
るパターニング工程よりも前に行うだけでなく、さら
に、このCuメッキ工程よりも前に行う必要がある。も
しも導体層薄化工程よりも先にこの第2メッキ工程を行
うと、樹脂充填体117上以外の部分(樹脂充填体11
7の周囲の部分)の導体層147は、元からあった第1
Cuメッキ層141に、さらに後から形成する第2Cu
メッキ層145が加わるので導体層147が厚くなる。
一方、樹脂充填体117上には、第2Cuメッキ層14
5(蓋メッキ層145f)のみが形成される。このた
め、導体層147のうち厚い部分を薄くすべく、その後
に導体層形成工程を行うと、樹脂充填体117上の第2
Cuメッキ層145(蓋メッキ層145f)がほとんど
除去されてしまう恐れがある。逆に、樹脂充填体117
上の第2Cuメッキ層145(蓋メッキ層145f)の
厚みをある程度確保しようとすれば、導体層147のう
ち厚い部分をほとんど薄くすることができず、その結
果、パターニングの際に、配線間にCuが残る問題や配
線が細化する問題が生じる。
Here, the above-described conductor layer thinning step needs to be performed not only before the patterning step described later, but also before this Cu plating step. If the second plating step is performed before the conductor layer thinning step, the portion other than the resin filling body 117 (the resin filling body 11)
7), the conductor layer 147 of the periphery 7) is the first
Second Cu to be formed later on the Cu plating layer 141
Since the plating layer 145 is added, the conductor layer 147 becomes thick.
On the other hand, the second Cu plating layer 14 is formed on the resin filler 117.
5 (lid plating layer 145f) is formed. Therefore, when the conductor layer forming step is performed thereafter to reduce the thickness of the conductor layer 147, the second portion on the resin filling body 117 is reduced.
The Cu plating layer 145 (lid plating layer 145f) may be almost removed. On the contrary, the resin filler 117
If an attempt is made to secure a certain thickness of the upper second Cu plating layer 145 (lid plating layer 145f), the thick portion of the conductor layer 147 can hardly be thinned, and as a result, during patterning, between the wirings, There is a problem that Cu remains and a problem that wiring is thinned.

【0052】しかし、本実施形態では、第2メッキ工程
よりも前に導体層薄化工程を行っているので、樹脂充填
体117上の第2Cuメッキ層145(蓋メッキ層14
5f)の厚さを減らすことなく十分な厚さを確保しつ
つ、基層表面143の導体層147の厚みを十分薄くす
ることができる。しかも、この厚さをスルーホール導体
115の厚さと独立に決められる。
However, in this embodiment, since the conductor layer thinning step is performed before the second plating step, the second Cu plating layer 145 (the lid plating layer 14) on the resin filling body 117 is performed.
The thickness of the conductor layer 147 on the base layer surface 143 can be made sufficiently thin while ensuring a sufficient thickness without reducing the thickness of 5f). Moreover, this thickness can be determined independently of the thickness of the through-hole conductor 115.

【0053】次に、第2パターニング工程において、第
1Cuメッキ層141と第2Cuメッキ層145とから
なる導体層147をパターニングして、図17に示すよ
うに、第2配線層133を形成する。作り方は、第1パ
ターニング工程と同様に、導体層147上に第2配線層
133のパターンに対応した所定パターンのエッチング
レジスト層(図示しない)を形成する。そして、このレ
ジスト層から露出する導体層147をエッチング除去す
る。エッチング後は、エッチングレジスト層を剥離す
る。
Next, in the second patterning step, the conductor layer 147 including the first Cu plated layer 141 and the second Cu plated layer 145 is patterned to form a second wiring layer 133 as shown in FIG. As a method of making, an etching resist layer (not shown) having a predetermined pattern corresponding to the pattern of the second wiring layer 133 is formed on the conductor layer 147 as in the first patterning step. Then, the conductor layer 147 exposed from this resist layer is removed by etching. After etching, the etching resist layer is peeled off.

【0054】その際、導体層147は、導体層薄化工程
により十分に薄くされている(厚さ約27μm)ので、
第2配線層133を確実かつ精度良く形成することがで
きる。即ち、エッチングが不十分で除去すべき導体層1
47が完全に除去されずに基層表面143に残ることが
ない。従って、第2配線層133にショートが生じにく
い。また、エッチングにより、エッチングレジスト層に
覆われた導体層147も抉り取られるが、エッチングす
る導体層147が十分に薄くされているので、この抉れ
を最小限に留めることができる。従って、配線の細化を
防止することができ、第2配線層133にオープンが生
じにくい。このため、微細な配線を形成することができ
る。
At this time, since the conductor layer 147 is sufficiently thinned (thickness is about 27 μm) by the conductor layer thinning step,
The second wiring layer 133 can be formed reliably and accurately. That is, the conductor layer 1 to be removed due to insufficient etching
47 is not completely removed and does not remain on the base layer surface 143. Therefore, a short circuit is unlikely to occur in the second wiring layer 133. Further, the conductor layer 147 covered with the etching resist layer is also removed by the etching, but since the conductor layer 147 to be etched is sufficiently thin, this removal can be minimized. Therefore, it is possible to prevent the wiring from being thinned, and it is difficult for the second wiring layer 133 to be opened. Therefore, fine wiring can be formed.

【0055】次に、第2絶縁層形成工程において、図1
8に示すように、基層140上に第2樹脂絶縁層109
を形成する。その際、前述の第2除去工程において、樹
脂充填体117の突起部117tを除去し、基層表面1
43を平坦にしたので、その上に積層する第2樹脂絶縁
層109の表面も平坦にすることができる。次に、レー
ザにより第2ビア孔123を所定の位置に複数穿孔す
る。その後、無電解Cuメッキ及び電解Cuメッキを順
次施し、第2樹脂絶縁層109の略全面に厚さ約15μ
mのCuメッキ層151を形成すると共に、第2ビア孔
123に略椀状の第2ビア導体125を形成する。これ
により、一部の第2ビア導体125は、蓋メッキ層14
5fを介してスルーホール導体115に直接接続され
る。
Next, in the second insulating layer forming step, as shown in FIG.
8, the second resin insulation layer 109 is formed on the base layer 140.
To form. At that time, in the above-described second removing step, the protrusion 117t of the resin filling body 117 is removed, and the base layer surface 1
Since 43 is made flat, the surface of the second resin insulation layer 109 laminated thereon can also be made flat. Next, a plurality of second via holes 123 are drilled at predetermined positions with a laser. After that, electroless Cu plating and electrolytic Cu plating are sequentially performed, and a thickness of about 15 μm is formed on substantially the entire surface of the second resin insulation layer 109.
A Cu plated layer 151 of m is formed, and a substantially bowl-shaped second via conductor 125 is formed in the second via hole 123. As a result, some of the second via conductors 125 are covered by the lid plating layer 14
It is directly connected to the through-hole conductor 115 via 5f.

【0056】次に、第3パターニング工程において、第
2樹脂絶縁層上のCuメッキ層151をパターニングし
て、図19に示すように、第3配線層135を形成す
る。パターニングの手法は、第1配線層131や第2配
線層133の場合と同様である。次に、ソルダーレジス
ト層形成工程において、第2樹脂絶縁層109及び第3
配線層135上に、パッド用開口127を有するソルダ
ーレジスト層111を形成する。作り方は上記実施形態
1と同様であるその後は、Ni−Auメッキ工程におい
て、ソルダーレジスト層111から露出するパッド13
5pに、Niメッキ層を形成し、さらにその上にAuメ
ッキ層を形成する。このようにして、図9に示した配線
基板101が完成する。
Next, in a third patterning step, the Cu plating layer 151 on the second resin insulating layer is patterned to form a third wiring layer 135, as shown in FIG. The patterning method is the same as that for the first wiring layer 131 and the second wiring layer 133. Next, in the solder resist layer forming step, the second resin insulation layer 109 and the third resin insulation layer 109
A solder resist layer 111 having a pad opening 127 is formed on the wiring layer 135. The manufacturing method is the same as that of the first embodiment, and thereafter, in the Ni-Au plating step, the pad 13 exposed from the solder resist layer 111.
A Ni plating layer is formed on 5p, and an Au plating layer is further formed thereon. In this way, the wiring board 101 shown in FIG. 9 is completed.

【0057】以上において、本発明を実施形態に即して
説明したが、本発明は上記各実施形態1,2に限定され
るものではなく、その要旨を逸脱しない範囲で、適宜変
更して適用できることはいうまでもない。例えば、上記
各実施形態1,2の各メッキ工程では、無電解メッキを
行った後に電解メッキを行い、メッキ層を形成している
が、例えば、無電解メッキだけでメッキ層を形成するよ
うにしても良い。また、上記各実施形態1,2の導体層
薄化工程では、エッチングにより導体層37,141の
厚みを薄くしているが、機械的研磨等により導体層3
7,141を薄くすることも可能である。また、上記実
施形態2では、第2メッキ工程において、無電解メッキ
及び電解メッキを順次行っているが、樹脂充填体117
に直接電解メッキが可能な樹脂(金属粉入り樹脂)を用
いることで、電解メッキのみで済ませることもできる。
Although the present invention has been described with reference to the embodiments, the present invention is not limited to the first and second embodiments, and is appropriately modified and applied without departing from the scope of the invention. It goes without saying that you can do it. For example, in each of the plating steps of Embodiments 1 and 2 described above, the electroless plating is performed and then the electroplating is performed to form the plating layer. However, for example, the electroless plating may be used to form the plating layer. May be. In the conductor layer thinning step of each of the first and second embodiments, the conductor layers 37 and 141 are thinned by etching, but the conductor layer 3 is mechanically polished or the like.
It is also possible to make 7,141 thinner. Further, in the second embodiment, the electroless plating and the electrolytic plating are sequentially performed in the second plating step.
By using a resin (metal powder-containing resin) that can be directly electroplated, it is possible to perform only electroplating.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施形態1に係る配線基板の部分拡大断面図で
ある。
FIG. 1 is a partially enlarged cross-sectional view of a wiring board according to a first embodiment.

【図2】実施形態1の配線基板の製造方法に関し、基層
にスルーホールを穿孔した様子を示す説明図である。
FIG. 2 is an explanatory diagram showing a state in which through holes are formed in a base layer in the method for manufacturing a wiring board according to the first embodiment.

【図3】実施形態1の配線基板の製造方法に関し、基層
にCuメッキ層及びスルーホール導体を形成した様子を
示す説明図である。
FIG. 3 is an explanatory diagram showing a state where a Cu plating layer and a through-hole conductor are formed on a base layer in the method for manufacturing a wiring board according to the first embodiment.

【図4】実施形態1の配線基板の製造方法に関し、スル
ーホール導体内に樹脂充填体を形成した様子を示す説明
図である。
FIG. 4 is an explanatory view showing a state where a resin filling body is formed in the through-hole conductor in the method for manufacturing the wiring board according to the first embodiment.

【図5】実施形態1の配線基板の製造方法に関し、樹脂
充填体の膨出部を研磨除去した様子を示す説明図であ
る。
FIG. 5 is an explanatory diagram showing a state in which a bulging portion of a resin filling body is polished and removed in the method for manufacturing a wiring board according to the first embodiment.

【図6】実施形態1の配線基板の製造方法に関し、基層
表面の導体層の厚みを薄くした様子を示す説明図であ
る。
FIG. 6 is an explanatory diagram showing a state in which the thickness of the conductor layer on the surface of the base layer is reduced in the method for manufacturing a wiring board according to the first embodiment.

【図7】実施形態1の配線基板の製造方法に関し、樹脂
充填体の端部を研磨除去した様子を示す説明図である。
FIG. 7 is an explanatory diagram showing a state where the end portion of the resin filling body is polished and removed in the method for manufacturing the wiring board according to the first embodiment.

【図8】実施形態1の配線基板の製造方法に関し、導体
層をパターニングし、配線層を形成した様子を示す説明
図である。
FIG. 8 is an explanatory diagram showing a state in which a conductor layer is patterned to form a wiring layer in the method of manufacturing the wiring board according to the first embodiment.

【図9】実施形態2に係る配線基板の部分拡大断面図で
ある。
FIG. 9 is a partially enlarged cross-sectional view of a wiring board according to a second embodiment.

【図10】実施形態2の配線基板の製造方法に関し、コ
ア基板上に第1配線層を形成した様子を示す説明図であ
る。
FIG. 10 is an explanatory diagram showing a state in which a first wiring layer is formed on a core substrate in the method of manufacturing the wiring substrate according to the second embodiment.

【図11】実施形態2の配線基板の製造方法に関し、基
層に第1Cuメッキ層、第1ビア導体及びスルーホール
導体を形成した様子を示す説明図である。
FIG. 11 is an explanatory view showing a state in which a first Cu plating layer, a first via conductor and a through hole conductor are formed in a base layer in the method for manufacturing a wiring board according to the second embodiment.

【図12】実施形態2の配線基板の製造方法に関し、ス
ルーホール導体内に樹脂充填体を形成した様子を示す説
明図である。
FIG. 12 is an explanatory diagram showing a state where a resin filling body is formed in a through-hole conductor in the method for manufacturing a wiring board according to the second embodiment.

【図13】実施形態2の配線基板の製造方法に関し、樹
脂充填体の膨出部を研磨除去した様子を示す説明図であ
る。
FIG. 13 is an explanatory diagram showing a state in which a bulging portion of a resin filling body is polished and removed in the method for manufacturing a wiring board according to the second embodiment.

【図14】実施形態2の配線基板の製造方法に関し、基
層表面の導体層の厚みを薄くした様子を示す説明図であ
る。
FIG. 14 is an explanatory diagram showing a state in which the thickness of the conductor layer on the surface of the base layer is reduced in the method for manufacturing the wiring board according to the second embodiment.

【図15】実施形態2の配線基板の製造方法に関し、樹
脂充填体の端部を研磨除去した様子を示す説明図であ
る。
FIG. 15 is an explanatory diagram showing a state where the end portion of the resin filling body is polished and removed in the method for manufacturing the wiring board according to the second embodiment.

【図16】実施形態2の配線基板の製造方法に関し、第
2Cuメッキ層を形成した様子を示す説明図である。
FIG. 16 is an explanatory diagram showing a state in which a second Cu plated layer is formed in the method for manufacturing the wiring board according to the second embodiment.

【図17】実施形態1の配線基板の製造方法に関し、導
体層をパターニングし、第2配線層を形成した様子を示
す説明図である。
FIG. 17 is an explanatory view showing a state in which the second wiring layer is formed by patterning the conductor layer in the method for manufacturing the wiring board according to the first embodiment.

【図18】実施形態2の配線基板の製造方法に関し、第
2樹脂絶縁層にCuメッキ層及び第2ビア導体を形成し
た様子を示す説明図である。
FIG. 18 is an explanatory diagram showing a state in which a Cu plating layer and a second via conductor are formed in the second resin insulating layer in the method for manufacturing the wiring board according to the second embodiment.

【図19】実施形態2の配線基板の製造方法に関し、第
2樹脂絶縁層上に第3配線層を形成した様子を示す説明
図である。
FIG. 19 is an explanatory diagram showing a state in which a third wiring layer is formed on the second resin insulating layer in the method of manufacturing the wiring board according to the second embodiment.

【符号の説明】[Explanation of symbols]

1,101 配線基板 5 コア基板 6,140 基層 9,113 スルーホール 11,115 スルーホール導体 13,117 樹脂充填体 13b,117b (樹脂充填体の)膨出部 13t,117t (樹脂充填体の)端部 21 配線層 31 銅箔(表面導体層) 33 Cuメッキ層(メッキ層) 35,143 基層表面 37 (表面導体層とメッキ層とからな
る)導体層 133 第2配線層 141 第1Cuメッキ層(第1導体層) 145 第2Cuメッキ層(第2導体層) 145f 蓋メッキ層 147 (第1導体層と第2導体層とからな
る)導体層
1, 101 Wiring board 5 Core board 6, 140 Base layer 9, 113 Through hole 11, 115 Through hole conductor 13, 117 Resin filling body 13b, 117b (Resin filling body) Swelling portion 13t, 117t (Resin filling body) Edge 21 Wiring layer 31 Copper foil (surface conductor layer) 33 Cu plating layer (plating layer) 35,143 Base layer surface 37 (consisting of surface conductor layer and plating layer) Conductor layer 133 Second wiring layer 141 First Cu plating layer (First conductor layer) 145 Second Cu plating layer (second conductor layer) 145f Lid plating layer 147 (consisting of first conductor layer and second conductor layer) Conductor layer

フロントページの続き Fターム(参考) 5E314 AA24 BB05 BB13 CC01 DD05 DD07 DD08 FF05 FF17 GG14 5E317 AA24 BB01 BB11 CC31 CC44 CC51 CD01 CD23 CD25 CD27 CD32 GG01 GG14 GG16 5E339 AB02 AC01 AD03 AE01 BD02 BD03 BD08 BD11 BE11 CE06 CE10 EE10 GG02 5E346 AA05 AA06 AA42 AA43 BB01 CC02 CC08 CC32 DD01 DD32 EE33 FF04 GG15 GG17 GG22 GG28 HH07 Continued front page    F term (reference) 5E314 AA24 BB05 BB13 CC01 DD05                       DD07 DD08 FF05 FF17 GG14                 5E317 AA24 BB01 BB11 CC31 CC44                       CC51 CD01 CD23 CD25 CD27                       CD32 GG01 GG14 GG16                 5E339 AB02 AC01 AD03 AE01 BD02                       BD03 BD08 BD11 BE11 CE06                       CE10 EE10 GG02                 5E346 AA05 AA06 AA42 AA43 BB01                       CC02 CC08 CC32 DD01 DD32                       EE33 FF04 GG15 GG17 GG22                       GG28 HH07

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】基層にスルーホールを穿孔するスルーホー
ル形成工程と、 メッキを施し、上記基層の表面に導体層を形成すると共
に、上記スルーホールの内壁面にスルーホール導体を形
成するメッキ工程と、 上記スルーホール導体内に樹脂充填体を形成する樹脂充
填体形成工程と、 上記樹脂充填体のうち上記基層表面から膨出した部分を
除去する除去工程と、 上記除去工程後、上記基層表面の導体層の厚みを薄くす
る導体層薄化工程と、 薄くした上記導体層をパターニングして配線層を形成す
るパターニング工程と、を備える配線基板の製造方法。
1. A through hole forming step of forming a through hole in a base layer, and a plating step of forming a conductor layer on the surface of the base layer by plating and forming a through hole conductor on the inner wall surface of the through hole. A resin filling body forming step of forming a resin filling body in the through-hole conductor; a removing step of removing a portion of the resin filling body that bulges from the base layer surface; and a removing step after the removing step. A method for manufacturing a wiring board, comprising: a conductor layer thinning step of reducing the thickness of the conductor layer; and a patterning step of patterning the thinned conductor layer to form a wiring layer.
【請求項2】請求項1に記載の配線基板の製造方法であ
って、 前記導体層薄化工程は、前記基層表面の導体層の厚みを
エッチングにより薄くする工程であり、 上記導体層薄化工程後、前記パターニング工程前に、前
記樹脂充填体のうち上記基層表面から突出した部分を除
去する第2除去工程をも備える配線基板の製造方法。
2. The method for manufacturing a wiring board according to claim 1, wherein the conductor layer thinning step is a step of thinning the conductor layer on the surface of the base layer by etching. After the step and before the patterning step, the method for manufacturing a wiring board further includes a second removing step of removing a portion of the resin filling body protruding from the surface of the base layer.
【請求項3】基層にスルーホールを穿孔するスルーホー
ル形成工程と、 メッキを施し、上記基層の表面に第1導体層を形成する
と共に、上記スルーホールの内壁面にスルーホール導体
を形成する第1メッキ工程と、 上記スルーホール導体内に樹脂充填体を形成する樹脂充
填体形成工程と、 上記樹脂充填体のうち上記基層表面から膨出した部分を
除去する除去工程と、 上記除去工程後、上記基層表面の第1導体層の厚みを薄
くする導体層薄化工程と、 上記導体層薄化工程後、再びメッキを施し、上記樹脂充
填体上を含む上記基層表面に第2導体層を形成する第2
メッキ工程と、 上記第1導体層と第2導体層とからなる導体層をパター
ニングして配線層を形成するパターニング工程と、を備
える配線基板の製造方法。
3. A through-hole forming step of forming a through-hole in a base layer, plating is performed to form a first conductor layer on a surface of the base layer, and a through-hole conductor is formed on an inner wall surface of the through hole. 1 plating step, a resin filling body forming step of forming a resin filling body in the through-hole conductor, a removing step of removing a portion of the resin filling body that bulges from the surface of the base layer, and after the removing step, Conductor layer thinning step for reducing the thickness of the first conductor layer on the surface of the base layer, and plating again after the conductor layer thinning step to form a second conductor layer on the surface of the base layer including on the resin filling body. Second
A method of manufacturing a wiring board, comprising: a plating step; and a patterning step of patterning a conductor layer including the first conductor layer and the second conductor layer to form a wiring layer.
【請求項4】請求項3に記載の配線基板の製造方法であ
って、 前記導体層薄化工程は、前記基層表面の第1導体層の厚
みをエッチングにより薄くする工程であり、 上記導体層薄化工程後、前記第2メッキ工程前に、前記
樹脂充填体のうち上記基層表面から突出した部分を除去
する第2除去工程をも備える配線基板の製造方法。
4. The method of manufacturing a wiring board according to claim 3, wherein the conductor layer thinning step is a step of thinning the thickness of the first conductor layer on the surface of the base layer by etching. After the thinning step and before the second plating step, a method of manufacturing a wiring board further comprising a second removing step of removing a portion of the resin filler protruding from the surface of the base layer.
JP2001329755A 2001-10-26 2001-10-26 Method for manufacturing wiring board Pending JP2003133725A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001329755A JP2003133725A (en) 2001-10-26 2001-10-26 Method for manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001329755A JP2003133725A (en) 2001-10-26 2001-10-26 Method for manufacturing wiring board

Publications (1)

Publication Number Publication Date
JP2003133725A true JP2003133725A (en) 2003-05-09

Family

ID=19145602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001329755A Pending JP2003133725A (en) 2001-10-26 2001-10-26 Method for manufacturing wiring board

Country Status (1)

Country Link
JP (1) JP2003133725A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202156B2 (en) 2003-11-18 2007-04-10 Ngk Spark Plug Co., Ltd. Process for manufacturing a wiring substrate
JP2010067897A (en) * 2008-09-12 2010-03-25 Hitachi Chem Co Ltd Method of manufacturing printed circuit board
JP2011082250A (en) * 2009-10-05 2011-04-21 Denso Corp Wiring board and method for manufacturing the same
JP2014099647A (en) * 2014-01-28 2014-05-29 Denso Corp Wiring board and method of manufacturing the same
JP2019134045A (en) * 2018-01-30 2019-08-08 株式会社伸光製作所 Collective circuit board and manufacturing method of the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202156B2 (en) 2003-11-18 2007-04-10 Ngk Spark Plug Co., Ltd. Process for manufacturing a wiring substrate
JP2010067897A (en) * 2008-09-12 2010-03-25 Hitachi Chem Co Ltd Method of manufacturing printed circuit board
JP2011082250A (en) * 2009-10-05 2011-04-21 Denso Corp Wiring board and method for manufacturing the same
JP2014099647A (en) * 2014-01-28 2014-05-29 Denso Corp Wiring board and method of manufacturing the same
JP2019134045A (en) * 2018-01-30 2019-08-08 株式会社伸光製作所 Collective circuit board and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US7681310B2 (en) Method for fabricating double-sided wiring board
JP2006287034A (en) Manufacturing method of wiring substrate utilizing electrolytic plating
JP2006196768A (en) Method of manufacturing wiring board
JPH1187931A (en) Manufacture of printed circuit board
JP2003133725A (en) Method for manufacturing wiring board
JP2001189561A (en) Multilayer wiring board and manufacturing method therefor
JP4051273B2 (en) Wiring board and method of manufacturing wiring board
JP5317491B2 (en) Method for manufacturing printed wiring board
JP2003218490A (en) Printed wiring board and its manufacturing method
JP2001257474A (en) Method of manufacturing wiring board
JP3874669B2 (en) Wiring board manufacturing method
JP2005197648A (en) Method for manufacturing a circuit board wired by electroplating
JP2004087697A (en) Method for manufacturing wiring board
KR100797669B1 (en) Printed Circuit Board and Fabricating Method of the same
JPH1187886A (en) Production of printed wiring board
JP2004047587A (en) Method for manufacturing wiring circuit board, and wiring circuit board
JP2005057077A (en) Manufacturing method of wiring board
JP2647007B2 (en) Manufacturing method of printed wiring board
JP2003133726A (en) Method for manufacturing wiring board
JP3095857B2 (en) Substrate for mounting electronic components
JPH11126951A (en) Printed circuit board and its manufacture
JP2003168868A (en) Method for manufacturing printed circuit board
JP3817291B2 (en) Printed wiring board
JP2005064011A (en) Printed wiring board and its manufacturing method
JP2002100851A (en) Method of manufacturing printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060915

A131 Notification of reasons for refusal

Effective date: 20061010

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070327