JP2019134045A - Collective circuit board and manufacturing method of the same - Google Patents

Collective circuit board and manufacturing method of the same Download PDF

Info

Publication number
JP2019134045A
JP2019134045A JP2018014173A JP2018014173A JP2019134045A JP 2019134045 A JP2019134045 A JP 2019134045A JP 2018014173 A JP2018014173 A JP 2018014173A JP 2018014173 A JP2018014173 A JP 2018014173A JP 2019134045 A JP2019134045 A JP 2019134045A
Authority
JP
Japan
Prior art keywords
copper layer
circuit board
thickness
insulating base
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018014173A
Other languages
Japanese (ja)
Other versions
JP6962641B2 (en
Inventor
河野 功
Isao Kono
功 河野
聡 小田
Satoshi Oda
聡 小田
春日 洋一
Yoichi Kasuga
洋一 春日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Seisakusho KK
Original Assignee
Shinko Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Seisakusho KK filed Critical Shinko Seisakusho KK
Priority to JP2018014173A priority Critical patent/JP6962641B2/en
Publication of JP2019134045A publication Critical patent/JP2019134045A/en
Application granted granted Critical
Publication of JP6962641B2 publication Critical patent/JP6962641B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

To provide a collective circuit board capable of minimizing a decrease in positional accuracy of individual circuit boards due to expansion and contraction of a circuit board constituting a unit product part in a block part by blasting.SOLUTION: The collective circuit board includes: a block part 1m, having an insulating base material 10, through holes 10a and 10a', a first copper layer 11, and a second copper layer 12, in which circuit boards, in which a predetermined wiring pattern made of the first and second copper layers is formed, constituting a unit product part 1n having a predetermined product shape and via hole formed by a through hole are arranged in a matrix; and a frame part 1k that surrounds the outer periphery of the same, and is configured so that an insulating base material has a thickness of 25 μm or more and 65 μm or less, side surfaces have blasted surfaces 10a-1 and 10a'-1 formed by blasting in a state where a first copper layer formed on both surfaces of the insulating base material has a thickness of 11 μm or more and 15 μm or less, and the first copper layer on which the second copper layer is formed has a thickness of 4 μm or more and 10 μm or less.SELECTED DRAWING: Figure 1

Description

本発明は、ブラスト加工により製品形状を形成した集合回路基板とその製造方法に関する。   The present invention relates to an aggregate circuit board having a product shape formed by blasting and a method for manufacturing the same.

携帯機器向けを中心として、各電子部品の小型・薄型化が進んでおり、電子部品を搭載する回路基板(プリント基板)に対しても同様に小型・薄型化が求められている。
集合回路基板は、単位製品部をなす回路基板がマトリックス状に配置されたブロック部を有している。そして個々の回路基板は、電子部品として組み立てられるために必要な外形形状に形成されている。
個々の回路基板の外形形状の一部は、隣接する回路基板との接続のために連結部が形成されているタイプのものが普通である。そして集合回路基板は、ブロック部の外周を囲むフレーム部を有している。
従来、回路基板材料に対する、個々の回路基板の外形形状やビアホールとなる貫通穴の形成には、例えば、次の特許文献1や2に記載のようなドリル加工やレーザ加工が用いられている。
Each electronic component is becoming smaller and thinner mainly for portable devices, and the circuit board (printed substrate) on which the electronic component is mounted is also required to be smaller and thinner.
The collective circuit board has a block portion in which circuit boards constituting unit product parts are arranged in a matrix. Each circuit board is formed in an outer shape necessary to be assembled as an electronic component.
A part of the outer shape of each circuit board is usually of a type in which a connecting portion is formed for connection with an adjacent circuit board. The collective circuit board has a frame portion surrounding the outer periphery of the block portion.
Conventionally, for example, drilling or laser processing described in Patent Documents 1 and 2 is used to form the outer shape of each circuit board and the formation of a through-hole serving as a via hole with respect to the circuit board material.

特開2016−167578号公報JP 2006-167578 A 特開2012−235176号公報JP 2012-235176 A

ドリル加工やレーザ加工は、個々の回路基板の外形形状やビアホールを形成するために貫通穴を1穴ずつ形成し、形成した貫通穴を継ぎ合わせる必要がある上、集合回路基板では、多数の貫通穴をあける必要性がある。
このため、集合回路基板の製造にドリル加工やレーザ加工を用いると、生産性が非常に悪くコスト高となってしまう。
また、ビアホール等の極小径の貫通穴を形成する場合、レーザ加工では炭化した加工面のデスミア処理が難しく、ドリル加工では、ドリルの径を細くしたものを用いる必要が生じ、折れや破損の虞が高くなる問題を抱えている。
In drilling and laser processing, it is necessary to form through holes one by one in order to form the external shape and via hole of each circuit board, and to connect the formed through holes. There is a need to drill holes.
For this reason, when drilling or laser processing is used for manufacturing the collective circuit board, the productivity is very poor and the cost is high.
In addition, when forming a through hole with a very small diameter such as a via hole, it is difficult to perform a desmear process on the carbonized surface by laser processing, and in drilling, it is necessary to use a drill with a reduced diameter, which may be broken or damaged. Have the problem of getting higher.

回路基板材料に開口部やビアホールを設けるその他の加工方法としてはプレス加工があるが、プレス加工に用いる精密金型は高額である上、単位製品部をなす回路基板の外形を形成するための開口形状や、単位製品部をなす回路基板内部のビアホールの大きさや位置が異なるごとに対応した別個の精密金型が必要となる。このため、集合回路板の製造にプレス加工を用いると、莫大な製造コストがかかる。   Other processing methods for providing openings and via holes in circuit board materials include pressing, but precision molds used for pressing are expensive, and openings for forming the outline of circuit boards that form unit product parts A separate precision mold corresponding to the shape and the size and position of the via hole inside the circuit board constituting the unit product portion is required. For this reason, if press working is used for manufacturing the collective circuit board, a huge manufacturing cost is required.

そこで、本件発明者らは、ブラスト加工を用いた集合回路基板の製造について考察、検討を行った。
ブラスト加工は、ドリル加工、レーザ加工、プレス加工等に比べて、加工精度がよく、品質の劣化がなく、コストを抑えて生産効率よく形成できる。
しかし、ブラスト加工により貫通穴を形成すると、砥粒を物理的に回路基板材料に高速衝突させるため、回路基板材料がZ方向に圧縮されXY方向に伸びを生じる。そのため、ブロック部の各単位製品部をなす回路基板の位置精度が低下する。
また、回路基板の製造においては、絶縁基材と、絶縁基材の両面に配線回路となるべき第1の銅層を有する回路基板材料を用いて、貫通孔を形成し、形成した貫通穴の壁面に第2の銅層をめっき形成して表裏の配線回路となるべき第1の銅層との導通をとり、その後、第1の銅層と第2の銅層とが積層された部位に対し、エッチング加工を施すことによって配線回路を形成するが、貫通穴の壁面に第2の銅層をめっき形成すると表裏の配線回路となるべき第1の銅層の上に第2の銅層が積層されることで、積層された部位の銅層の厚さが増える。一方、回路基板を構成する絶縁基材の厚さや配線回路となる銅層の厚さは顧客仕様により厚さが指定されており、自由に変更することができない。このため、回路基板の製造に用いる回路基板材料には、絶縁基材の両面に有する第1の銅層について、表裏の配線回路の導通をとるために積層される第2の銅層の厚さ分を減らしたものを用いる必要がある。
しかし、表裏の配線回路の導通をとるためのめっきにより積層される第2の銅層の厚さ分を減らした、薄い表裏の第1の銅層を備えた回路基板材料に対してブラスト加工を行うと、回路基板材料がブラスト加工によりZ方向に圧縮されることによって生じるXY方向への伸びが大きくなり、ブロック部の各単位製品の位置精度の低下が大きくなってしまう。
Therefore, the present inventors have considered and studied the production of an aggregate circuit board using blasting.
Blasting has better processing accuracy, no deterioration in quality, and can be formed with low production cost and high production efficiency compared to drilling, laser processing, press processing, and the like.
However, when the through hole is formed by blasting, the abrasive is physically collided with the circuit board material at a high speed, so that the circuit board material is compressed in the Z direction and stretched in the XY direction. For this reason, the positional accuracy of the circuit board forming each unit product portion of the block portion is lowered.
Further, in the manufacture of a circuit board, a through hole is formed using a circuit board material having an insulating base and a first copper layer to be a wiring circuit on both sides of the insulating base, and the through hole formed The second copper layer is plated on the wall surface to establish electrical continuity with the first copper layer that should be the front and back wiring circuit, and then the first copper layer and the second copper layer are laminated on the part. On the other hand, the wiring circuit is formed by etching, but when the second copper layer is formed by plating on the wall surface of the through hole, the second copper layer is formed on the first copper layer to be the front and back wiring circuits. By laminating, the thickness of the copper layer of the laminated portion increases. On the other hand, the thickness of the insulating base material constituting the circuit board and the thickness of the copper layer serving as the wiring circuit are specified by customer specifications and cannot be freely changed. For this reason, the circuit board material used for the production of the circuit board includes the thickness of the second copper layer that is laminated for the conduction of the front and back wiring circuits with respect to the first copper layer on both sides of the insulating base. It is necessary to use one with reduced minutes.
However, blasting is applied to the circuit board material having the thin first and second copper layers, in which the thickness of the second copper layer laminated by plating for the conduction of the front and back wiring circuits is reduced. If it does, the expansion | extension to the XY direction produced by compressing a circuit board material to a Z direction by blasting will become large, and the fall of the positional accuracy of each unit product of a block part will become large.

本発明は上記課題を鑑みてなされたものであり、ブラスト加工によるブロック部内における単位製品部をなす回路基板の伸縮に起因する個々の回路基板の位置精度の低下を小さく抑えることができ、加工精度がよく、品質の劣化がなく、コストを抑えて生産効率よく形成することの可能な集合回路基板とその製造方法を提供することを目的としている。   The present invention has been made in view of the above problems, and it is possible to suppress a decrease in position accuracy of each circuit board due to expansion and contraction of the circuit board forming the unit product part in the block part by blasting, and processing accuracy Therefore, an object of the present invention is to provide a collective circuit board that can be formed with good production efficiency without cost deterioration and with reduced cost, and a method for manufacturing the same.

上記目的を達成するため、本発明による集合回路基板は、絶縁基材と、前記絶縁基材を貫通する貫通穴と、前記絶縁基材の両面に形成された第1の銅層と、前記第1の銅層の表面と前記貫通穴の壁面とに形成された第2の銅層を有し、前記第1の銅層と前記第2の銅層とからなる所定の配線パターンの回路が形成され、前記貫通穴により所定の製品形状及びビアホールが形成された単位製品部をなす回路基板がマトリックス状に配置されたブロック部と、前記ブロック部の外周を囲むフレーム部とを有する集合回路基板であって、前記絶縁基材は、25μm以上65μm以下の厚さを有し、前記所定の製品形状が形成された部位における前記絶縁基材の側面が、前記絶縁基材の両面に形成された前記第1の銅層が11μm以上15μm以下の厚さを有する状態においてブラスト加工されることによって形成されたブラスト加工面を有し、前記第2の銅層が形成された状態における前記第1の銅層は、4μm以上10μm以下の厚さを有することを特徴とする。   In order to achieve the above object, an assembled circuit board according to the present invention includes an insulating base, a through hole penetrating the insulating base, a first copper layer formed on both surfaces of the insulating base, and the first A circuit having a predetermined wiring pattern having a second copper layer formed on the surface of the copper layer of 1 and the wall surface of the through hole is formed of the first copper layer and the second copper layer. A circuit board having a block portion in which a circuit board forming a unit product portion in which a predetermined product shape and a via hole are formed by the through hole is arranged in a matrix, and a frame portion surrounding an outer periphery of the block portion. The insulating base material has a thickness of 25 μm or more and 65 μm or less, and side surfaces of the insulating base material at a portion where the predetermined product shape is formed are formed on both surfaces of the insulating base material. The thickness of the first copper layer is 11 μm or more and 15 μm or less The first copper layer in the state where the second copper layer is formed has a thickness of 4 μm or more and 10 μm or less. It is characterized by.

また、本発明による集合回路基板の製造方法は、絶縁基材と、前記絶縁基材を貫通する貫通穴と、前記絶縁基材の両面に形成された第1の銅層と、前記第1の銅層の表面と前記貫通穴の壁面とに形成された第2の銅層を有し、前記第1の銅層と前記第2の銅層とからなる所定の配線パターンの回路が形成され、前記複数の貫通穴により所定の製品形状とビアホールが形成された単位製品部をなす回路基板がマトリックス状に配置されたブロック部と、前記ブロック部の外周を囲むフレーム部とを有する集合回路基板の製造方法であって、下記(a)〜(j)の順の工程を含むことを特徴とする。

(a)厚さが25μm以上65μm以下の絶縁基材の両面に形成された厚さが11μm以上15μm以下の第1の銅層を有する基板材料を準備する工程。
(b)前記基板材料の両面に第1のレジスト層を形成し、前記貫通穴を形成するための第1のレジストマスクを形成する工程。
(c)前記第1のレジストマスクの開口部から露出する前記第1の銅層をエッチング加工により除去し、前記絶縁基材を露出させる工程。
(d)前記第1のレジストマスクの前記開口部に露出した前記絶縁基材に対し一方の面側からブラスト加工により前記絶縁基材の厚さが略半分の厚さとなる凹部を形成し、次、他方の面側から前記ブラスト加工により前記凹部の底面を貫通して前記貫通穴を形成する工程。
(e)前記第1のレジストマスクを除去する工程。
(f)前記第1の銅層をエッチング加工により4μm以上10μm以下の厚さに薄化する工程。
(g)薄化した前記第1の銅層の表面と前記貫通穴の壁面とに所定厚さの第2の銅層を、めっき加工により形成する工程。
(h)前記第2の銅層が形成された前記基板材料の両面に第2のレジスト層を形成し、前記回路を形成するための第2のレジストマスクを形成する工程。
(i)前記第2のレジストマスクの開口部から露出する前記第1の銅層と前記第2の銅層とで構成された銅層に対しエッチング加工により前記回路を形成する工程。
(j)前記第2のレジストマスクを除去する工程。
Moreover, the manufacturing method of the collective circuit board according to the present invention includes an insulating base, a through hole penetrating the insulating base, a first copper layer formed on both surfaces of the insulating base, and the first A second copper layer formed on the surface of the copper layer and the wall surface of the through hole, and a circuit of a predetermined wiring pattern comprising the first copper layer and the second copper layer is formed; A collective circuit board having a block portion in which a circuit board forming a unit product portion in which a predetermined product shape and a via hole are formed by the plurality of through holes is arranged in a matrix, and a frame portion surrounding an outer periphery of the block portion It is a manufacturing method, Comprising: The process of the order of following (a)-(j) is included, It is characterized by the above-mentioned.
(A) A step of preparing a substrate material having a first copper layer having a thickness of 11 μm or more and 15 μm or less formed on both surfaces of an insulating base material having a thickness of 25 μm or more and 65 μm or less.
(B) forming a first resist layer on both surfaces of the substrate material and forming a first resist mask for forming the through hole;
(C) The process of removing the said 1st copper layer exposed from the opening part of a said 1st resist mask by an etching process, and exposing the said insulating base material.
(D) forming a recess in which the thickness of the insulating base material is approximately half the thickness by blasting from one side of the insulating base material exposed in the opening of the first resist mask; And a step of forming the through hole through the bottom surface of the recess by blasting from the other surface side.
(E) removing the first resist mask.
(F) A step of thinning the first copper layer to a thickness of 4 μm to 10 μm by etching.
(G) A step of forming, by plating, a second copper layer having a predetermined thickness on the surface of the thinned first copper layer and the wall surface of the through hole.
(H) forming a second resist layer on both surfaces of the substrate material on which the second copper layer is formed, and forming a second resist mask for forming the circuit;
(I) A step of forming the circuit by etching a copper layer composed of the first copper layer and the second copper layer exposed from the opening of the second resist mask.
(J) A step of removing the second resist mask.

本発明によれば、ブラスト加工による基板材料の伸びを抑制し、ブロック部内の単位製品の位置精度を設計値±20μm以内に保つことができ、加工精度がよく、品質の劣化がなく、コストを抑えて生産効率よく形成することの可能な集合回路基板とその製造方法が得られる。   According to the present invention, it is possible to suppress the elongation of the substrate material due to blast processing, and to maintain the position accuracy of the unit product in the block portion within the design value ± 20 μm, the processing accuracy is good, the quality is not deteriorated, and the cost is reduced. An aggregate circuit board that can be formed with low production efficiency and a manufacturing method thereof can be obtained.

本発明の一実施形態にかかる集合回路基板の概略構成を示す説明図で、(a)は集合回路基板における単位製品部をなす回路基板の配置を概念的に示す平面図、(b)は単位製品部をなす一つの回路基板における絶縁基材上の銅層の積層状態、絶縁基材の側面の加工状態を示す断面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an explanatory diagram showing a schematic configuration of an aggregate circuit board according to an embodiment of the present invention, in which (a) is a plan view conceptually showing an arrangement of circuit boards constituting unit product parts in the aggregate circuit board, and (b) is a unit. It is sectional drawing which shows the lamination | stacking state of the copper layer on the insulating base material in one circuit board which makes a product part, and the processing state of the side surface of an insulating base material. 本発明の一実施形態にかかる集合回路基板の製造工程、及び、製造工程における第1の銅層の厚さの変化を示す説明図である。It is explanatory drawing which shows the manufacturing process of the collective circuit board concerning one Embodiment of this invention, and the change of the thickness of the 1st copper layer in a manufacturing process. 本発明の実施例と比較例にかかる集合回路基板の製造方法により製造した夫々の集合回路基板の位置精度を示すグラフである。It is a graph which shows the position accuracy of each collective circuit board manufactured with the manufacturing method of the collective circuit board concerning the Example and comparative example of this invention.

実施形態の説明に先立ち、本発明の集合回路基板とその製造方法の導出過程及びその作用効果について説明する。
上述したように、回路基板材料に製品形状やビアホールを形成するための貫通穴を加工する方法として、ドリル加工、レーザ加工、プレス加工がある。
本件発明者らは、まず、従来一般的に用いられているドリル加工により、回路基板材料に製品形状やビアホールを形成するための貫通穴を加工することの可否について考察及び検討した。
しかし、ドリル加工では、個々の回路基板の製品形状やビアホールを形成するために貫通穴を1穴ずつ形成し、形成した貫通穴を継ぎ合わせる必要がある上、集合回路基板では、多数の貫通穴をあける必要性があるため、生産性が非常に悪くコスト高となってしまうという結論に至った。
Prior to the description of the embodiments, the process of deriving the collective circuit board and the method for manufacturing the same according to the present invention and the operation and effects thereof will be described.
As described above, there are drilling, laser processing, and press processing as methods for processing a through hole for forming a product shape or a via hole in a circuit board material.
The present inventors first considered and examined whether or not it is possible to process a through hole for forming a product shape and a via hole in a circuit board material by drilling that is generally used conventionally.
However, in drilling, it is necessary to form through holes one by one in order to form product shapes and via holes of individual circuit boards, and the formed through holes must be joined together. This led to the conclusion that the productivity was very poor and the cost was high.

そこで、本件発明者らは、次に、レーザ加工、プレス加工により、回路基板材料に製品形状やビアホールを形成するための貫通穴を加工することの可否について、考察及び検討した。
しかるに、レーザ加工方法は、加工端面が炭化し、炭化部分が導電性を有してしまう虞がある。
本件発明者らは、過去に、デスミア処理を施すことにより炭化樹脂を除去する試験を行ったが、デスミア処理では炭化樹脂を完全に除去することができなかった。
また、炭化部分が導電性を有してショートした状態の回路基板から炭化部分を、電子部品搭載時に除去することは困難である。
しかも、レーザ加工は、加工時間が長くかかり、生産性が悪くなる上、レーザ加工のための設備コストも高くなる。
Accordingly, the inventors of the present invention next considered and examined whether or not it is possible to process a through hole for forming a product shape and a via hole in a circuit board material by laser processing and press processing.
However, in the laser processing method, the processing end face may be carbonized, and the carbonized portion may have conductivity.
In the past, the present inventors conducted a test to remove the carbonized resin by performing a desmear treatment, but the carbonized resin could not be completely removed by the desmear treatment.
Further, it is difficult to remove the carbonized portion from the circuit board in a state where the carbonized portion has conductivity and is short-circuited when the electronic component is mounted.
Moreover, the laser processing takes a long processing time, the productivity is deteriorated, and the equipment cost for the laser processing is increased.

また、プレス加工は、単位製品部の製品形状及びビアホールの大きさや位置が異なるごとに対応した別個の精密金型が必要となる。このため、プレス加工を用いて、所定の製品形状及びビアホールが形成された単位製品部をなす回路基板がマトリックス状に配置されたブロック部と、ブロック部の外周を囲むフレーム部とを有する集合回路基板を形成しようとすると、莫大な製造コストがかかる。   Moreover, the press work requires a separate precision die corresponding to each product shape of the unit product portion and the size and position of the via hole. For this reason, a collective circuit having a block portion in which a circuit board forming a unit product portion in which a predetermined product shape and a via hole are formed is arranged in a matrix using press working, and a frame portion surrounding the outer periphery of the block portion If it is going to form a board | substrate, a huge manufacturing cost will start.

そこで、本件発明者らは、ブラスト加工により回路基板材料に製品形状やビアホールを形成するための貫通穴を加工することの可否について形成することを着想し、考察及び検討した。
ブラスト加工は、回路基板材料における加工対象部位のみを露出させるようにレジストマスクで覆った状態にして、微細砥粒を圧縮エアで高速噴射して加工対象部位の基板を除去する加工方法である。
また、ブラスト加工は、ドリル加工とは異なり、レジストマスク形成後にブラスト加工装置への手動でのセットが必要となり、一方向に搬送される連続したライン上での製造ができない。このため、連続したライン上での電子部品搭載用基板の製造には、用い難い加工方法である。
本件発明者らが、他の加工方法と比較検討したところ、ブラスト加工は、ドリル加工とは異なり、単位製品部をなす回路基板における所定の製品形状を精度よく加工でき、また、単位製品部をなす回路基板における所定の製品形状とビアホールとを同時形成でき、さらに、レーザ加工とは異なり加工面の炭化がなく、しかも、プレス加工とは異なり設計の自由度も広く、製造コストも低減できることが判明した。
また、本発明者が、さらに検討したところ、回路基板材料に製品形状やビアホールを形成するための貫通穴を加工するためにブラスト加工を用いることには、次のような課題があることも判明した。
Accordingly, the present inventors have conceived, studied and studied the idea of forming a product shape and the possibility of processing a through hole for forming a via hole in a circuit board material by blasting.
Blasting is a processing method in which only a processing target portion in a circuit board material is covered with a resist mask so that the substrate is exposed at high speed with compressed air to remove the substrate at the processing target portion.
Also, unlike drilling, blasting requires manual setting on a blasting machine after resist mask formation, and cannot be manufactured on a continuous line conveyed in one direction. For this reason, it is a processing method that is difficult to use for manufacturing an electronic component mounting board on a continuous line.
The inventors of the present invention have compared and compared with other processing methods. Unlike drilling, the blast processing can accurately process a predetermined product shape on the circuit board forming the unit product portion. It is possible to simultaneously form a predetermined product shape and via hole on the circuit board to be formed. Furthermore, unlike laser processing, there is no carbonization of the processed surface, and unlike press processing, the design freedom is wide and the manufacturing cost can be reduced. found.
Further, the present inventors have further studied and found that the use of blasting for processing a product shape and a through hole for forming a via hole in a circuit board material has the following problems. did.

上述したように、ブラスト加工は、加工対象以外の部位にレジストマスクを形成した回路基板材料に対し、微細砥粒を圧縮エアで高速噴射して加工対象部位の回路基板材料を除去する加工法である。ブラスト加工により貫通穴を形成すると、砥粒を物理的に回路基板材料に高速衝突させるため、回路基板材料がZ方向に圧縮されXY方向に伸びを生じる。そのため、ブロック部の各単位製品の位置精度が低下する。   As described above, blasting is a processing method in which fine abrasive grains are sprayed at high speed with compressed air on a circuit board material in which a resist mask is formed in a part other than the processing target, and the circuit board material in the processing target part is removed. is there. When the through hole is formed by blasting, the abrasive is physically collided with the circuit board material at a high speed, so that the circuit board material is compressed in the Z direction and stretched in the XY direction. Therefore, the position accuracy of each unit product in the block portion is lowered.

ブラスト加工において、レジストマスクで覆われている部位の基板材料の圧縮を緩和してXY方向への伸びを抑えるための方策としては、加工対象以外の部位に形成するレジストマスクに用いるレジスト膜の膜厚を厚くすることが考えられる。
しかし、レジスト膜の膜厚を厚くすると、露光及び現像を経てレジスト膜に形成されるマスク形状の加工精度が低下し、その結果、ブラスト加工により形成される製品形状の加工精度が低下する。しかも、レジスト膜の膜厚を厚くすると、その分、材料費がかさみ、生産コストが高くなる。
In the blast processing, as a measure for relaxing the compression of the substrate material in the portion covered with the resist mask and suppressing the expansion in the XY direction, a film of a resist film used for a resist mask formed in a portion other than the processing target It is conceivable to increase the thickness.
However, when the thickness of the resist film is increased, the processing accuracy of the mask shape formed on the resist film through exposure and development decreases, and as a result, the processing accuracy of the product shape formed by blast processing decreases. In addition, when the resist film is thickened, the material cost is increased and the production cost is increased accordingly.

また、回路基板の製造においては、絶縁基材と、絶縁基材の両面に配線回路となるべき第1の銅層を有する回路基板材料を用いて、貫通孔を形成し、形成した貫通穴の壁面に第2の銅層をめっき形成して表裏の配線回路となるべき第1の銅層との導通をとり、その後、第1の銅層と第2の銅層とが積層された部位に対し、エッチング加工を施すことによって配線回路を形成するが、貫通穴の壁面に第2の銅層をめっき形成すると表裏の配線回路となるべき第1の銅層の上に第2の銅層が積層されることで、積層された部位の銅層の厚さが増える。一方、回路基板を構成する絶縁基材の厚さや配線回路となる銅層の厚さは顧客仕様により厚さが指定されており、自由に変更することができない。このため、回路基板の製造に用いる回路基板材料には、絶縁基材の両面に有する第1の銅層について、表裏の配線回路の導通をとるために積層される第2の銅層の厚さ分を減らしたものを用いる必要がある。
しかし、表裏の配線回路の導通をとるためのめっきにより積層される第2の銅層の厚さ分を減らした、薄い表裏の第1の銅層を備えた回路基板材料に対してブラスト加工を行うと、回路基板材料がブラスト加工によりZ方向に圧縮されることによって生じるXY方向への伸びが大きくなり、ブロック部の各単位製品の位置精度の低下が大きくなってしまう。
Further, in the manufacture of a circuit board, a through hole is formed using a circuit board material having an insulating base and a first copper layer to be a wiring circuit on both sides of the insulating base, and the through hole formed The second copper layer is plated on the wall surface to establish electrical continuity with the first copper layer that should be the front and back wiring circuit, and then the first copper layer and the second copper layer are laminated on the part. On the other hand, the wiring circuit is formed by etching, but when the second copper layer is formed by plating on the wall surface of the through hole, the second copper layer is formed on the first copper layer to be the front and back wiring circuits. By laminating, the thickness of the copper layer of the laminated portion increases. On the other hand, the thickness of the insulating base material constituting the circuit board and the thickness of the copper layer serving as the wiring circuit are specified by customer specifications and cannot be freely changed. For this reason, the circuit board material used for the production of the circuit board includes the thickness of the second copper layer that is laminated for the conduction of the front and back wiring circuits with respect to the first copper layer on both sides of the insulating base. It is necessary to use one with reduced minutes.
However, blasting is applied to the circuit board material having the thin first and second copper layers, in which the thickness of the second copper layer laminated by plating for the conduction of the front and back wiring circuits is reduced. If it does, the expansion | extension to the XY direction produced by compressing a circuit board material to a Z direction by blasting will become large, and the fall of the positional accuracy of each unit product of a block part will become large.

しかるに、本件発明者らは、このブラスト加工方法における問題点を検証し、試行錯誤を繰り返す過程において、最終製品における配線回路となる銅層について顧客仕様の厚さを変更することなく、ブラスト加工による回路基板材料のXY方向への伸びを抑えることの可能な方策を着想し、本発明を導出するに至った。   However, the present inventors verified the problem in this blasting method, and in the process of repeating trial and error, without changing the thickness of the customer specification for the copper layer that becomes the wiring circuit in the final product, by blasting The inventors have conceived a policy that can suppress the elongation of the circuit board material in the XY direction, and have led to the present invention.

本発明の集合回路基板は、絶縁基材と、絶縁基材を貫通する貫通穴と、絶縁基材の両面に形成された第1の銅層と、第1の銅層の表面と貫通穴の壁面とに形成された第2の銅層を有し、第1の銅層と第2の銅層とからなる所定の配線パターンの回路が形成され、貫通穴により所定の製品形状及びビアホールが形成された単位製品部をなす回路基板がマトリックス状に配置されたブロック部と、前記ブロック部の外周を囲むフレーム部とを有する集合回路基板であって、絶縁基材は、25μm以上65μm以下の厚さを有し、所定の製品形状が形成された部位における絶縁基材の側面が、絶縁基材の両面に形成された第1の銅層が11μm以上15μm以下の厚さを有する状態においてブラスト加工されることによって形成されたブラスト加工面を有し、第2の銅層が形成された状態における第1の銅層は、4μm以上10μm以下の厚さを有する。   The collective circuit board of the present invention includes an insulating base material, a through hole penetrating the insulating base material, a first copper layer formed on both surfaces of the insulating base material, a surface of the first copper layer, and a through hole. A second copper layer formed on the wall surface, a circuit having a predetermined wiring pattern composed of the first copper layer and the second copper layer is formed, and a predetermined product shape and a via hole are formed by the through hole The assembly circuit board has a block part in which circuit boards constituting the unit product parts are arranged in a matrix and a frame part surrounding the outer periphery of the block part, and the insulating base has a thickness of 25 μm or more and 65 μm or less And the side surface of the insulating base material at the portion where the predetermined product shape is formed is blasted in a state where the first copper layer formed on both surfaces of the insulating base material has a thickness of 11 μm or more and 15 μm or less Blasted surface formed by A first copper layer in a state in which the second copper layer is formed has a thickness of 10μm or more 4 [mu] m.

本発明の集合回路基板のように、絶縁基材が25μm以上65μm以下の厚さを有し、所定の製品形状が形成された部位における絶縁基材の側面が、絶縁基材の両面に形成された第1の銅層が11μm以上15μm以下の厚さを有する状態においてブラスト加工されることによって形成されたブラスト加工面を有する構成にすれば、ブラスト加工によりブラスト加工面が形成されるときに、回路基板材料における25μm以上65μm以下の厚さを有する絶縁基材の両面に形成された11μm以上15μm以下の厚さを有する第1の銅層が、回路基板材料に高速衝突する砥粒の圧力を緩和し、XY方向への伸びを抑える効果が高くなる。その結果、ブラスト加工により形成されるブロック部における単位製品部をなす回路基板の位置精度を設計値±20μm以内に保つことができる。   As in the collective circuit board of the present invention, the insulating base material has a thickness of 25 μm or more and 65 μm or less, and the side surfaces of the insulating base material at the part where the predetermined product shape is formed are formed on both surfaces of the insulating base material. If the first copper layer has a blasted surface formed by blasting in a state having a thickness of 11 μm to 15 μm, when the blasted surface is formed by blasting, The first copper layer having a thickness of 11 μm or more and 15 μm or less formed on both surfaces of an insulating base material having a thickness of 25 μm or more and 65 μm or less in the circuit board material causes the pressure of the abrasive grains that collide with the circuit board material at high speed. The effect of mitigating and suppressing elongation in the XY direction is enhanced. As a result, the positional accuracy of the circuit board forming the unit product portion in the block portion formed by blasting can be kept within the design value ± 20 μm.

これに対し、所定の製品形状が形成された部位における絶縁基材の側面に形成されたブラスト加工面が、25μm以上65μm以下の厚さを有する絶縁基材の両面に形成された第1の銅層が11μmを下回る厚さを有する状態においてブラスト加工されることによって形成されたものであると、ブラスト加工によりブラスト加工面が形成されるときに、回路基板材料における25μm以上65μm以下の厚さを有する絶縁基材の両面に形成された11μmを下回る厚さを有する第1の銅層が、回路基板材料に高速衝突する砥粒の圧力を緩和しきれず、XY方向への伸びを抑える効果が得られない。その結果、ブラスト加工により形成されるブロック部における単位製品部をなす回路基板の位置精度を設計値±20μm以内に保つことができず、位置精度の低下が大きくなってしまう。   On the other hand, the first copper formed on both surfaces of the insulating substrate having a thickness of 25 μm or more and 65 μm or less, wherein the blasted surface formed on the side surface of the insulating substrate in the portion where the predetermined product shape is formed When the blasted surface is formed by blasting when the layer has a thickness of less than 11 μm, the thickness of the circuit board material is 25 μm or more and 65 μm or less. The first copper layer having a thickness of less than 11 μm formed on both surfaces of the insulating base material has an effect of suppressing the elongation in the XY direction because the pressure of the abrasive grains colliding with the circuit board material at high speed cannot be alleviated. I can't. As a result, the positional accuracy of the circuit board constituting the unit product portion in the block portion formed by blasting cannot be kept within the design value ± 20 μm, and the degradation of the positional accuracy becomes large.

また、所定の製品形状が形成された部位における絶縁基材の側面に形成されたブラスト加工面が、25μm以上65μm以下の厚さを有する絶縁基材の両面に形成された第1の銅層が15μmを上回る厚さを有する状態においてブラスト加工されることによって形成されたものであると、ブラスト加工によりブラスト加工面が形成されるときに、回路基板材料における25μm以上65μm以下の厚さを有する絶縁基材の両面に形成された15μmを上回る厚さを有する第1の銅層が、回路基板材料に高速衝突する砥粒の圧力を緩和し、XY方向への伸びを抑える効果が高くなる。しかし、15μmを上回る厚さを有する第1の銅層によって、貫通穴を形成すべき絶縁基材が露出している部位へ衝突する砥粒の圧力が弱められてしまい、所定の製品形状に形成するための貫通穴を形成するまでに時間がかかってしまう。砥粒の噴射時間が長時間に及ぶと、レジストマスクに覆われていた部位の回路基板材料が露出し、砥粒が衝突することで削り取られてしまい、回路基板としての製品の品質が悪くなる虞がある。
ブラスト加工において、レジストマスクで覆われている部位を露出させることなく単位製品部における開口部や外縁部を形成するための方策としては、加工対象以外の部位に形成するレジストマスクに用いるレジスト膜の膜厚を厚くすることが考えられる。
しかし、レジスト膜の膜厚を厚くすると、露光及び現像を経てレジスト膜に形成されるマスク形状の加工精度が低下し、その結果、ブラスト加工により形成される所定の製品形状及びビアホールの加工精度が低下する。しかも、レジスト膜の膜厚を厚くすると、その分、材料費がかさみ、生産コストが高くなる。
また、絶縁基材が薄くなれば、その分ブラスト加工時間が短縮されてブロック部における単位製品部をなす回路基板の位置精度を向上させ易くなるが、絶縁基材の厚さが25μmよりも薄い場合は、剛性が低下して搬送不良等を生じる虞がある。一方、絶縁基材の厚さが65μmよりも厚い場合は、ブラスト加工時間が長くなりすぎてブロック部における単位製品部をなす回路基板の位置精度が低下する虞がある。
Moreover, the 1st copper layer formed in the both sides of the insulation base material in which the blasting surface formed in the side surface of the insulation base material in the site | part in which the predetermined | prescribed product shape was formed has a thickness of 25 micrometers or more and 65 micrometers or less is provided. Insulation having a thickness of 25 μm or more and 65 μm or less in the circuit board material when the blasted surface is formed by blasting if it is formed by blasting in a state having a thickness exceeding 15 μm The first copper layer having a thickness of more than 15 μm formed on both surfaces of the substrate relaxes the pressure of the abrasive grains that collide with the circuit board material at a high speed, and the effect of suppressing elongation in the XY direction is enhanced. However, the first copper layer having a thickness exceeding 15 μm weakens the pressure of the abrasive grains that collide with the exposed part of the insulating base material through which the through hole is to be formed, and forms a predetermined product shape. It takes a long time to form a through-hole for this purpose. When the abrasive spray time is long, the circuit board material covered with the resist mask is exposed and scraped off by the collision of the abrasive grains, resulting in poor product quality as a circuit board. There is a fear.
In the blasting process, as a measure for forming the opening and the outer edge in the unit product part without exposing the part covered with the resist mask, the resist film used for the resist mask to be formed in a part other than the processing target is used. It is conceivable to increase the film thickness.
However, increasing the thickness of the resist film decreases the processing accuracy of the mask shape formed on the resist film through exposure and development, and as a result, the processing accuracy of the predetermined product shape and via hole formed by blast processing is reduced. descend. In addition, when the resist film is thickened, the material cost is increased and the production cost is increased accordingly.
In addition, if the insulating base material is thinned, the blasting time is shortened accordingly, and it becomes easier to improve the positional accuracy of the circuit board forming the unit product portion in the block portion. However, the thickness of the insulating base material is thinner than 25 μm. In such a case, there is a risk that the rigidity is lowered and poor conveyance or the like occurs. On the other hand, when the thickness of the insulating base material is larger than 65 μm, the blasting time becomes too long, and the position accuracy of the circuit board forming the unit product portion in the block portion may be lowered.

なお、本件発明者らは、試行錯誤の結果、絶縁基材が25μm以上65μm以下の厚さを有し、所定の製品形状が形成された部位における絶縁基材の側面が、絶縁基材の両面に形成された第1の銅層が11μm以上15μm以下の厚さを有する状態においてブラスト加工されることによって形成されたブラスト加工面を有する構成にすれば、ブラスト加工により形成されるブロック部における単位製品部をなす回路基板の位置精度を設計値±20μm以内に保ちながら、径がφ30μm〜φ50μmの大きさの極小径のビアホールを形成することができることが分かった。   In addition, as a result of trial and error, the inventors of the present invention have a thickness of 25 μm or more and 65 μm or less, and the side surface of the insulating substrate at a site where a predetermined product shape is formed is formed on both surfaces of the insulating substrate. The unit in the block portion formed by blasting is formed by having a blasted surface formed by blasting in a state where the first copper layer formed in the thickness of 11 μm to 15 μm. It has been found that a via hole having a very small diameter of φ30 μm to φ50 μm can be formed while maintaining the positional accuracy of the circuit board constituting the product part within the design value ± 20 μm.

このような本発明の集合回路基板は、下記(a)〜(i)の順の工程を含むことにより、製造できる。

(a)厚さが25μm以上65μm以下の絶縁基材の両面に形成された厚さが11μm以上15μm以下の第1の銅層を有する基板材料を準備する工程。
(b)基板材料の両面に第1のレジスト層を形成し、貫通穴を形成するための第1のレジストマスクを形成する工程。
(c)第1のレジストマスクの開口部から露出する第1の銅層をエッチング加工により除去し、絶縁基材を露出させる工程。
(d)第1のレジストマスクの開口部に露出した絶縁基材に対し一方の面側からブラスト加工により絶縁基材の厚さが略半分の厚さとなる凹部を形成し、次、他方の面側からブラスト加工により凹部の底面を貫通して貫通穴を形成する工程。
(e)第1のレジストマスクを除去する工程。
(f)第1の銅層をエッチング加工により4μm以上10μm以下の厚さに薄化する工程。
(g)薄化した第1の銅層の表面と貫通穴の壁面とに所定厚さの第2の銅層を、めっき加工により形成する工程。
(h)第2の銅層が形成された基板材料の両面に第2のレジスト層を形成し、回路を形成するための第2のレジストマスクを形成する工程。
(i)第2のレジストマスクの開口部から露出する第1の銅層と第2の銅層とで構成された銅層に対しエッチング加工により回路を形成する工程。
(j)第2のレジストマスクを除去する工程。
Such a collective circuit board of the present invention can be manufactured by including the following steps (a) to (i).
(A) A step of preparing a substrate material having a first copper layer having a thickness of 11 μm or more and 15 μm or less formed on both surfaces of an insulating base material having a thickness of 25 μm or more and 65 μm or less.
(B) A step of forming a first resist layer on both surfaces of the substrate material and forming a first resist mask for forming a through hole.
(C) The process of removing the 1st copper layer exposed from the opening part of a 1st resist mask by an etching process, and exposing an insulating base material.
(D) Forming a recess in which the thickness of the insulating base is approximately half by blasting from one side of the insulating base exposed in the opening of the first resist mask, and then the other side A process of forming a through hole through the bottom surface of the recess by blasting from the side.
(E) A step of removing the first resist mask.
(F) A step of thinning the first copper layer to a thickness of 4 μm or more and 10 μm or less by etching.
(G) A step of forming a second copper layer having a predetermined thickness on the surface of the thinned first copper layer and the wall surface of the through hole by plating.
(H) A step of forming a second resist mask for forming a circuit by forming a second resist layer on both surfaces of the substrate material on which the second copper layer is formed.
(I) A step of forming a circuit by etching a copper layer composed of the first copper layer and the second copper layer exposed from the opening of the second resist mask.
(J) A step of removing the second resist mask.

上記(f)の工程における第1の銅層の薄化は、その後の工程(g)で行う両面の回路の導通をとるためのめっき加工により第2の銅層が第1の銅層の上に積層された際に、積層された銅層が製品に必要な配線の厚さとなるようにするために行う。
このように、本発明では、最初に第1の銅層として薄い銅層を備えた基板材料を準備するのではなく、ブラスト加工前は、11μm以上の厚さの第1の銅層を備えた基板材料を準備し、ブラスト加工後に製品として必要な厚さの銅層を形成することで、ブラスト加工によりブラスト加工面が形成されるときに、11μm以上の厚さの第1の銅層が、回路基板材料に高速衝突する砥粒の圧力を緩和し、XY方向への伸びを抑える効果が高くなる。その結果、ブラスト加工により形成されるブロック部における単位製品部をなす回路基板の位置精度の低下を±20μm以内に抑えることができ、その後に、製品として必要な厚さの銅層を形成することで、製品品質が向上する。
The thinning of the first copper layer in the step (f) is performed by plating the second copper layer on the first copper layer by plating for conducting the circuits on both sides in the subsequent step (g). This is performed so that the laminated copper layer has a wiring thickness necessary for the product.
Thus, in the present invention, instead of preparing a substrate material having a thin copper layer as the first copper layer first, the first copper layer having a thickness of 11 μm or more was provided before blasting. By preparing a substrate material and forming a copper layer having a necessary thickness as a product after blasting, when the blasted surface is formed by blasting, the first copper layer having a thickness of 11 μm or more is The effect of relieving the pressure of the abrasive grains that collide with the circuit board material at a high speed and suppressing the elongation in the XY direction is enhanced. As a result, the position accuracy of the circuit board forming the unit product part in the block part formed by blasting can be suppressed to within ± 20 μm, and then a copper layer having a thickness necessary for the product is formed. This improves product quality.

従って、本発明によれば、ブラスト加工による基板材料の伸びを抑制し、ブロック部内の単位製品の位置精度を±20μm以内に抑えることができ、加工精度がよく、品質の劣化がなく、コストを抑えて生産効率よく形成することの可能な集合回路基板とその製造方法が得られる。   Therefore, according to the present invention, it is possible to suppress the elongation of the substrate material due to the blast processing, and to suppress the position accuracy of the unit product within the block portion within ± 20 μm, the processing accuracy is good, the quality is not deteriorated, and the cost is reduced. An aggregate circuit board that can be formed with low production efficiency and a manufacturing method thereof can be obtained.

次に、本発明の実施形態について説明する。
図1は本発明の一実施形態にかかる集合回路基板の概略構成を示す説明図で、(a)は集合回路基板における単位製品部をなす回路基板の配置を概念的に示す平面図、(b)は単位製品部をなす一つの回路基板における絶縁基材上の銅層の積層状態、絶縁基材の側面の加工状態を示す断面図である。図2は本発明の一実施形態にかかる集合回路基板の製造工程、及び、製造工程における第1の銅層の厚さの変化を示す説明図である。図3は本発明の実施例と比較例にかかる集合回路基板の製造方法により製造した夫々の集合回路基板の位置精度を示すグラフである。
Next, an embodiment of the present invention will be described.
FIG. 1 is an explanatory diagram showing a schematic configuration of an aggregate circuit board according to an embodiment of the present invention. FIG. 1A is a plan view conceptually showing an arrangement of circuit boards constituting unit product parts in the aggregate circuit board. ) Is a cross-sectional view showing a laminated state of a copper layer on an insulating base material and a processed state of a side surface of the insulating base material in one circuit board constituting a unit product part. FIG. 2 is an explanatory view showing a manufacturing process of the collective circuit board according to the embodiment of the present invention and a change in the thickness of the first copper layer in the manufacturing process. FIG. 3 is a graph showing the positional accuracy of each collective circuit board manufactured by the collective circuit board manufacturing method according to the example of the present invention and the comparative example.

本発明の一実施形態の集合回路基板1は、図1(a)に示すように、単位製品部をなす回路基板としての単位製品部1nがマトリックス状に配置されたブロック部1mと、ブロック部1mの外周を囲むフレーム部1kとを有している。
単位製品部1nは、図1(b)に示すように、絶縁基材10と、絶縁基材10を貫通する貫通穴10a、10a’と、絶縁基材10の両面に形成された第1の銅層11と、第1の銅層11の表面と貫通穴10a、10a’の壁面とに形成された第2の銅層12を有する。また、第1の銅層11と第2の銅層12とからなる所定の配線パターンの回路が形成され、貫通穴10a、10a’により所定の製品形状及びビアホールが形成されている。
絶縁基材10は、25μm以上65μm以下の厚さを有している。また、所定の製品形状が形成された部位における絶縁基材10の側面が、ブラスト加工面10a−1を有している。
ブラスト加工面10a−1、10a’−1は、絶縁基材10の両面に形成された第1の銅層11が11μm以上15μm以下の厚さを有する状態においてブラスト加工されることによって形成されている。
なお、絶縁基材1aの材料としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、フッ素含有樹脂、ポリエステル樹脂、ポリフェニレンオキサイド樹脂等を、単体または複数樹脂を混合したものを用いることができる。また、各種添加剤や柔軟剤をさらに調合したものや、補強材としてガラス等の無機繊維、ポリエステル樹脂、ポリイミド樹脂、各種天然繊維等の有機繊維を使用したものを用いることもできる。
第2の銅層12が形成された状態における第1の銅層11は、4μm以上10μm以下の厚さを有している。
ビアホールを形成する貫通穴10a’は、φ30μm〜φ50μmに形成されている。
なお、製品形状及びビアホールを形成する貫通穴10a、10a’のブラスト加工面10a−1、10a’−1は、所定の深さ位置での開口径が集合回路基板1の面位置での開口径に比べて狭く形成されている。なお、ここでは、便宜上、狭く形成された部位の図示はしていない。
そして、製品形状及びビアホールを形成する貫通穴10a、10aのブラスト加工面10a−1、10a’−1における、開口径の最も狭い部位は、略中間の深さ位置に形成されている。
As shown in FIG. 1A, a collective circuit board 1 according to an embodiment of the present invention includes a block part 1m in which unit product parts 1n as circuit boards constituting unit product parts are arranged in a matrix, and a block part. And a frame portion 1k surrounding the outer periphery of 1 m.
As shown in FIG. 1B, the unit product portion 1n includes the insulating base 10, the through holes 10a and 10a ′ penetrating the insulating base 10, and the first formed on both surfaces of the insulating base 10. It has the copper layer 11, and the 2nd copper layer 12 formed in the surface of the 1st copper layer 11, and the wall surface of through-hole 10a, 10a '. A circuit having a predetermined wiring pattern made of the first copper layer 11 and the second copper layer 12 is formed, and a predetermined product shape and a via hole are formed by the through holes 10a and 10a ′.
The insulating base material 10 has a thickness of 25 μm or more and 65 μm or less. Moreover, the side surface of the insulating base material 10 in the site | part in which the predetermined product shape was formed has the blasting surface 10a-1.
The blasted surfaces 10a-1, 10a′-1 are formed by blasting in a state where the first copper layer 11 formed on both surfaces of the insulating base material 10 has a thickness of 11 μm or more and 15 μm or less. Yes.
In addition, as a material of the insulating base material 1a, it is possible to use an epoxy resin, a phenol resin, a polyimide resin, a fluorine-containing resin, a polyester resin, a polyphenylene oxide resin, or the like, or a mixture of a plurality of resins. Moreover, what further mix | blended various additives and softening agents, and what used organic fibers, such as inorganic fibers, such as glass, a polyester resin, a polyimide resin, and various natural fibers, can also be used as a reinforcing material.
The first copper layer 11 in a state where the second copper layer 12 is formed has a thickness of 4 μm or more and 10 μm or less.
The through hole 10a ′ for forming the via hole is formed with a diameter of 30 μm to 50 μm.
The blasted surfaces 10a-1 and 10a'-1 of the through holes 10a and 10a 'forming the product shape and the via hole have an opening diameter at a predetermined depth position at the surface position of the collective circuit board 1. It is formed narrower than. Here, for convenience, a narrowly formed portion is not shown.
And the site | part with the narrowest opening diameter in the blasting surface 10a-1, 10a'-1 of the through holes 10a and 10a which form a product shape and a via hole is formed in the substantially intermediate | middle depth position.

このように構成される本実施形態の集合回路基板1は、例えば、次のようにして製造できる(図2参照)。なお、製造の各工程において実施される、薬液洗浄や水洗浄等を含む前処理・後処理等は、便宜上説明を省略する。   The collective circuit board 1 of the present embodiment configured as described above can be manufactured, for example, as follows (see FIG. 2). Note that description of pre-processing and post-processing including chemical solution cleaning and water cleaning performed in each manufacturing process is omitted for the sake of convenience.

まず、厚さが25μm以上65μm以下の絶縁基材10の両面に形成された厚さが11μm以上15μm以下の第1の銅層11を有する基板材料1’を準備する(図2(a)参照)。なお、図2では、便宜上、絶縁基材10、第1の銅層11は、実際とは異なる相対的な厚みで示してある。   First, a substrate material 1 ′ having a first copper layer 11 having a thickness of 11 μm to 15 μm formed on both surfaces of an insulating base material 10 having a thickness of 25 μm to 65 μm is prepared (see FIG. 2A). ). In FIG. 2, for convenience, the insulating base material 10 and the first copper layer 11 are shown with relative thicknesses different from actual ones.

次に、基板材料1’の両面に、第1のレジスト層として所定厚さの第1のドライフィルムレジストをラミネートする。第1のドライフィルムレジストの厚さは、加工する絶縁基材10の厚さ及び最小の開口径により定まる。
第1のドライフィルムレジストの種類は特に限定されないが、通常感光部が硬化するネガタイプのものを用いる。この他にポジタイプのドライフィルムレジストでも良い。また液状のフォトレジストを塗布することでも良い。なお、図2では、便宜上、第1のドライフィルムレジストは、実際とは異なる相対的な厚みで示してある。
Next, a first dry film resist having a predetermined thickness is laminated on both surfaces of the substrate material 1 ′ as a first resist layer. The thickness of the first dry film resist is determined by the thickness of the insulating base material 10 to be processed and the minimum opening diameter.
Although the kind of 1st dry film resist is not specifically limited, Usually, the negative type which a photosensitive part hardens | cures is used. In addition, a positive type dry film resist may be used. Alternatively, a liquid photoresist may be applied. In FIG. 2, for the sake of convenience, the first dry film resist is shown with a relative thickness different from the actual thickness.

次に、第1のドライフィルムレジストにおける所定部位に、貫通穴10a、10a’を形成するためのパターンを露光する。   Next, a pattern for forming the through holes 10a and 10a 'is exposed at predetermined portions of the first dry film resist.

次に、現像し、基板材料1’の両面に夫々の形状の貫通穴10a、10a’が形成された第1のレジストマスク30を形成する(図2(b)参照)。   Next, development is performed to form a first resist mask 30 in which through holes 10a and 10a 'having respective shapes are formed on both surfaces of the substrate material 1' (see FIG. 2B).

次に、両面の第1のレジストマスク30の開口部から露出する第1の銅層11にエッチング加工を施して、第1の銅層11を除去し、除去した部位において絶縁基材10を露出させる(図2(c)参照)。   Next, the first copper layer 11 exposed from the openings of the first resist masks 30 on both sides is etched to remove the first copper layer 11, and the insulating base material 10 is exposed at the removed portion. (See FIG. 2 (c)).

次に、加工する絶縁基材10の厚さ及び最小の開口径により定まる所定の砥粒径のブラスト加工用砥粒を用いて、所定の圧力、所定の噴射量で、スリットノズルを適宜移動させながらブラスト加工用砥粒を噴射して、第1のレジストマスク30の開口部から露出する絶縁基材10に対し一方の面側(例えば、図2に示す絶縁基材10の上面側)からブラスト加工を行い、絶縁基材10を略半分の厚さに掘り込み、開口形状が所定の製品形状の凹部(不図示)と、開口形状が円形の凹部(不図示)を形成する。
次に、第1のレジストマスク30の開口部から露出する絶縁基材10に対しの他方の面側(例えば、図2に示す絶縁基材10の下面側)から、一方の面側と同様にブラスト加工を行い、絶縁基材10を掘り込み、開口形状が所定の製品形状の凹部(不図示)の底面と、開口形状が円形の凹部(不図示)の底面を夫々貫通させる。これにより、貫通穴10a、10a’が形成される(図2(d)参照)。
Next, the slit nozzle is appropriately moved at a predetermined pressure and a predetermined injection amount by using blasting abrasive grains having a predetermined abrasive grain size determined by the thickness of the insulating base material 10 to be processed and the minimum opening diameter. The blasting abrasive grains are sprayed while blasting from one surface side (for example, the upper surface side of the insulating base material 10 shown in FIG. 2) to the insulating base material 10 exposed from the opening of the first resist mask 30. Processing is performed, and the insulating base material 10 is dug into a substantially half thickness to form a recessed portion (not shown) having a predetermined opening shape and a recessed portion (not shown) having a circular opening shape.
Next, from the other surface side (for example, the lower surface side of the insulating base material 10 shown in FIG. 2) with respect to the insulating base material 10 exposed from the opening of the first resist mask 30, similarly to the one surface side. Blasting is performed, and the insulating base material 10 is dug, and an opening shape is penetrated through a bottom surface of a concave portion (not shown) having a predetermined product shape and a bottom surface of a concave portion (not shown) having a circular opening shape. Thereby, the through holes 10a and 10a ′ are formed (see FIG. 2D).

次に、第1のレジストマスク30を剥離する(図2(e)参照)。
次に、第1の銅層11にエッチング加工を施して4μm以上10μm以下の厚さに薄化する(図2(f)参照)。
次に、薄化した第1の銅層11の表面と貫通穴10a、10a’の壁面とに所定厚さの第2の銅層12を、めっき加工により形成する(図2(g)参照)。
Next, the first resist mask 30 is removed (see FIG. 2E).
Next, the first copper layer 11 is etched to reduce the thickness to 4 μm or more and 10 μm or less (see FIG. 2 (f)).
Next, the second copper layer 12 having a predetermined thickness is formed by plating on the surface of the thinned first copper layer 11 and the wall surfaces of the through holes 10a and 10a '(see FIG. 2 (g)). .

次に、第2の銅層12が形成された基板材料1’の両面に、第2のレジスト層として、第2のドライフィルムレジストをラミネートし、第1のレジストマスク30と同様の形成方法を用いて、第1の銅層11と第2の銅層12とが積層された銅層による回路を形成するための第2のレジストマスク31を形成する(図2(h)参照)。
次に、第2のレジストマスク31の開口部から露出する第1の銅層11と第2の銅層12とで構成された銅層に対しエッチング加工を施し、回路を形成する(図2(i)参照)。
その後、第2のレジストマスク31を除去する(図2(j)参照)。
これにより、集合回路基板1が得られる。
Next, a second dry film resist is laminated as a second resist layer on both surfaces of the substrate material 1 ′ on which the second copper layer 12 is formed, and a formation method similar to that for the first resist mask 30 is performed. Then, a second resist mask 31 for forming a circuit with a copper layer in which the first copper layer 11 and the second copper layer 12 are laminated is formed (see FIG. 2 (h)).
Next, the copper layer composed of the first copper layer 11 and the second copper layer 12 exposed from the opening of the second resist mask 31 is etched to form a circuit (FIG. 2 ( i)).
Thereafter, the second resist mask 31 is removed (see FIG. 2 (j)).
Thereby, the collective circuit board 1 is obtained.

本実施形態の集合回路基板1によれば、絶縁基材10が25μm以上65μm以下の厚さを有し、所定の製品形状が形成された部位における絶縁基材10の側面が、絶縁基材10の両面に形成された第1の銅層11が11μm以上15μm以下の厚さを有する状態においてブラスト加工されることによって形成されたブラスト加工面10a−1、10a’−1を有する構成にしたので、ブラスト加工によりブラスト加工面が形成されるときに、回路基板材料1’における25μm以上65μm以下の厚さを有する絶縁基材10の両面に形成された11μm以上15μm以下の厚さを有する第1の銅層11が、回路基板材料1’に高速衝突する砥粒の圧力を緩和し、XY方向への伸びを抑える効果が高くなる。その結果、ブラスト加工により形成されるブロック部1mにおける単位製品部1nをなす回路基板の位置精度を設計値±20μm以内に保つことができる。   According to the collective circuit board 1 of the present embodiment, the insulating base material 10 has a thickness of 25 μm or more and 65 μm or less, and the side surface of the insulating base material 10 at the part where the predetermined product shape is formed is the insulating base material 10. Since the first copper layer 11 formed on both sides of the metal plate 11 has a blasted surface 10a-1, 10a′-1 formed by blasting in a state having a thickness of 11 μm or more and 15 μm or less. When the blasted surface is formed by blasting, the first having a thickness of 11 μm or more and 15 μm or less formed on both surfaces of the insulating substrate 10 having a thickness of 25 μm or more and 65 μm or less in the circuit board material 1 ′. The copper layer 11 relaxes the pressure of the abrasive grains that collide with the circuit board material 1 ′ at a high speed, and the effect of suppressing elongation in the XY direction is enhanced. As a result, the position accuracy of the circuit board forming the unit product portion 1n in the block portion 1m formed by blasting can be kept within the design value ± 20 μm.

また、本実施形態の集合回路基板1によれば、ブラスト加工により形成されるブロック部における単位製品部をなす回路基板の位置精度を設計値±20μm以内に保ちながら、径がφ30μm〜φ50μmの大きさの極小径のビアホールを形成することができる。
また、製品形状及びビアホールを形成する貫通穴10a、10aのブラスト加工面10a−1、10a’−1における、開口径の最も狭い部位は、略中間の深さ位置に形成される。このため、集合回路基板1の単位製品部1nにおけるビアホールに対しビアフィルめっきを実施する場合には、ビアホールにおける略中間の深さ位置の内壁面で留まり易くなり、めっきを充填し易くなる。
Further, according to the collective circuit board 1 of the present embodiment, the diameter is as large as φ30 μm to φ50 μm while maintaining the positional accuracy of the circuit board constituting the unit product part in the block part formed by blasting within the design value ± 20 μm. A very small diameter via hole can be formed.
Further, the narrowest part of the opening diameter in the blasted surfaces 10a-1 and 10a′-1 of the through holes 10a and 10a forming the product shape and the via hole is formed at a substantially intermediate depth position. For this reason, when the via fill plating is performed on the via hole in the unit product portion 1n of the collective circuit board 1, it is easy to stay on the inner wall surface at a substantially intermediate depth position in the via hole, and it is easy to fill the plating.

また、本実施形態の集合回路基板1の製造方法によれば、夫々のブラスト加工面10a−1、10a’−1における、略中間の深さ位置に、開口径の最も狭い部位を形成するようにしたので、集合回路基板1の両側からの夫々のブラスト加工時間を略同じに、半減させることができる。このため、レジスト膜の膜厚を基板材料1’の両側で同じ厚さにすることができ、ブラスト加工に用いるレジスト膜の種類が1種類で済み、また、基板材料1’の両側の夫々のブラスト加工時間を略同じにすることで、加工時間も最小限に短縮できるため、生産効率が向上する。   Further, according to the method of manufacturing the collective circuit board 1 of the present embodiment, the narrowest portion of the opening diameter is formed at a substantially intermediate depth position on each of the blasted surfaces 10a-1, 10a′-1. As a result, the blasting time from both sides of the collective circuit board 1 can be substantially halved. For this reason, the film thickness of the resist film can be made the same on both sides of the substrate material 1 ′, and only one type of resist film is used for blasting. By making the blast processing time substantially the same, the processing time can be shortened to the minimum, so that the production efficiency is improved.

なお、図2の製造工程では、製品形状及びビアホールを形成する貫通穴10a、10a’を形成する工程において、基板材料1’の一方の面側からブラスト加工を行った後に、基板材料1’の他方の側からブラスト加工を行うことによって、貫通穴10a、10a’を形成したが、本発明の実施形態の集合回路基板の製造方法は、その他、基板材料1’の両側から同時にブラスト加工を行うことによって、製品形状及びビアホールを形成する貫通穴10a、10a’を形成するようにしてもよい。
このようにすれば、ブラスト加工時間を大幅に短縮できる。
In the manufacturing process of FIG. 2, in the process of forming the through holes 10 a and 10 a ′ for forming the product shape and the via hole, the blasting is performed from one surface side of the substrate material 1 ′, and then the substrate material 1 ′ is formed. The through holes 10a and 10a ′ are formed by blasting from the other side. However, in the method of manufacturing the collective circuit board according to the embodiment of the present invention, blasting is simultaneously performed from both sides of the substrate material 1 ′. Accordingly, the through holes 10a and 10a ′ for forming the product shape and the via hole may be formed.
In this way, the blasting time can be greatly shortened.

また、本実施形態の集合回路基板1の製造方法によれば、製品形状及びビアホールを形成する貫通穴10a、10a’の形成にブラスト加工を用いるようにしたので、ドリル加工とは異なり、単位製品部1nをなす回路基板における所定の製品形状を精度よく加工でき、また、単位製品部1nをなす回路基板における所定の製品形状とビアホールとを同時形成でき、さらに、レーザ加工とは異なり加工面の炭化がなく、しかも、プレス加工とは異なり設計の自由度も広く、製造コストも低減できる。   Moreover, according to the manufacturing method of the collective circuit board 1 of the present embodiment, since the blasting is used to form the product shape and the through holes 10a and 10a ′ for forming the via holes, the unit product is different from the drilling process. The predetermined product shape on the circuit board forming the part 1n can be processed with high accuracy, and the predetermined product shape and the via hole on the circuit board forming the unit product part 1n can be simultaneously formed. There is no carbonization, and, unlike press processing, the degree of freedom in design is wide and the manufacturing cost can be reduced.

従って、本実施形態によれば、ブラスト加工による基板材料の伸びを抑制し、ブロック部内の単位製品の位置精度を設計値±20μm以内に保つことができ、加工精度がよく、品質の劣化がなく、コストを抑えて生産効率よく形成することの可能な集合回路基板とその製造方法が得られる。   Therefore, according to the present embodiment, the elongation of the substrate material due to blasting can be suppressed, the position accuracy of the unit product in the block portion can be kept within the design value ± 20 μm, the processing accuracy is good, and the quality is not deteriorated. Thus, a collective circuit board that can be formed with low production cost and high production efficiency and a method for manufacturing the same are obtained.

実施例1
まず、厚さが60μmの絶縁基材10の両面に形成された厚さが12μmの第1の銅層11を有する基板材料1’を準備した(図2(a)参照)。
次に、各工程で使用する位置決めの基準となるガイド穴を基板材料1’の4箇所にドリル加工によって形成した(不図示)。
次に、基板材料1’の両面に、第1のレジスト層として所定厚さの第1のドライフィルムレジストをラミネートし、貫通穴10a、10a’を形成するための所定のパターンが描画されたガラスマスクを用いて露光、現像を行い、第1のレジストマスク30を形成した(図2(b)参照)。
次に、第1のレジストマスク30をエッチング用のレジストマスクとして用いて、両面の第1のレジストマスク30の開口部から露出する第1の銅層11にエッチング加工を施して、第1の銅層11を除去し、除去した部位において絶縁基材10を露出させた(図2(c)参照)。
次に、第1のレジストマスク30をブラスト用マスクとして用いて、一方の面側からブラスト加工を行い、絶縁基材10を略半分の厚さに掘り込み、開口形状が所定の製品形状の凹部(不図示)と、開口形状が円形の凹部(不図示)を形成した。
次に、第1のレジストマスク30の開口部から露出する絶縁基材10に対しの他方の面側から、一方の面側と同様にブラスト加工を行い、絶縁基材10を掘り込み、開口形状が所定の製品形状の凹部(不図示)の底面と、開口形状が円形の凹部(不図示)の底面を夫々貫通させて、回路基板の外形形状と、開口径がφ30〜φ50μm程度のビアホールを形成する貫通穴10a、10a’を形成した(図2(d)参照)。
次に、第1のレジストマスク30を除去した(図2(e)参照)。
次に、ブラスト加工により貫通穴10a、10a’が形成された基盤材料1’における第1の銅層11の厚さを12μmから5μmに薄化するエッチング加工を行った(図2(f)参照)。
次に、表裏の銅層の導通をとるために、基板材料1’に対し、銅めっき加工を行い、薄化した第1の銅層11の表面と貫通穴10a、10a’の壁面とに所定厚さの第2の銅層12を設けて、薄化した第1の銅層11と第2の銅層とを積層してなる銅層の厚さが12μmとなるように形成した(図2(g)参照)。
次に、基板材料1’の両面に、第2のレジスト層として所定厚さの第2のドライフィルムレジストをラミネートし、所定の回路のパターンが描画されたガラスマスクを用いて、露光、現像を行い、第2のレジストマスク31を形成した(図2(h)参照)。
次に、第2のレジストマスク31の開口部から露出する第1の銅層11と第2の銅層12とで構成された銅層に対しエッチング加工を施し、厚さが12μmの配線回路を形成した(図2(i)参照)
最後に、第2のレジストマスク31を除去して(図2(j)参照)、実施例1の集合回路基板1を得た。
Example 1
First, a substrate material 1 ′ having a first copper layer 11 having a thickness of 12 μm formed on both surfaces of an insulating base material 10 having a thickness of 60 μm was prepared (see FIG. 2A).
Next, guide holes serving as a positioning reference used in each step were formed by drilling in four locations of the substrate material 1 ′ (not shown).
Next, a glass in which a predetermined pattern for forming the through holes 10a and 10a ′ is drawn on both surfaces of the substrate material 1 ′ by laminating a first dry film resist having a predetermined thickness as a first resist layer. Exposure and development were performed using a mask to form a first resist mask 30 (see FIG. 2B).
Next, using the first resist mask 30 as an etching resist mask, the first copper layer 11 exposed from the openings of the first resist masks 30 on both sides is subjected to an etching process, and the first copper layer 11 is etched. The layer 11 was removed, and the insulating substrate 10 was exposed at the removed site (see FIG. 2 (c)).
Next, using the first resist mask 30 as a blasting mask, blasting is performed from one surface side, the insulating base material 10 is dug into a substantially half thickness, and the opening shape is a recess having a predetermined product shape. (Not shown) and a recess (not shown) having a circular opening shape were formed.
Next, from the other surface side of the insulating base material 10 exposed from the opening of the first resist mask 30, blasting is performed in the same manner as the one surface side, and the insulating base material 10 is dug to form an opening shape. Pass through the bottom surface of the recess (not shown) having a predetermined product shape and the bottom surface of the recess (not shown) having a circular opening shape to form an external shape of the circuit board and a via hole having an opening diameter of about φ30 to φ50 μm. Through holes 10a and 10a ′ to be formed were formed (see FIG. 2D).
Next, the first resist mask 30 was removed (see FIG. 2 (e)).
Next, etching was performed to reduce the thickness of the first copper layer 11 from 12 μm to 5 μm in the base material 1 ′ in which the through holes 10a and 10a ′ were formed by blasting (see FIG. 2 (f)). ).
Next, in order to establish conduction between the copper layers on the front and back sides, the substrate material 1 ′ is subjected to copper plating, and the surface of the thinned first copper layer 11 and the wall surfaces of the through holes 10a and 10a ′ are predetermined. A second copper layer 12 having a thickness was provided, and a copper layer formed by laminating the thinned first copper layer 11 and the second copper layer was formed to have a thickness of 12 μm (FIG. 2). (See (g)).
Next, a second dry film resist having a predetermined thickness is laminated on both surfaces of the substrate material 1 ′ as a second resist layer, and exposure and development are performed using a glass mask on which a predetermined circuit pattern is drawn. Then, a second resist mask 31 was formed (see FIG. 2 (h)).
Next, the copper layer composed of the first copper layer 11 and the second copper layer 12 exposed from the opening of the second resist mask 31 is etched to form a wiring circuit having a thickness of 12 μm. Formed (see Fig. 2 (i))
Finally, the second resist mask 31 was removed (see FIG. 2 (j)) to obtain the collective circuit board 1 of Example 1.

実施例2
厚さが25μmの絶縁基材10の両面に形成された厚さ12μmの第1の銅層11を有する基板材料1’を準備し、実施例1と同様の加工を行った。但し、ブラスト加工は、ラインスピードを調整して略半分の深さの凹部が形成するスピードとし表裏にブラスト加工をすることで貫通穴を形成した。
Example 2
A substrate material 1 ′ having a first copper layer 11 having a thickness of 12 μm formed on both surfaces of an insulating base material 10 having a thickness of 25 μm was prepared, and the same processing as in Example 1 was performed. However, in the blasting process, the through-holes were formed by adjusting the line speed to a speed at which a concave part having a depth of approximately half was formed, and by blasting the front and back surfaces.

比較例1
まず、実施例1と同じく厚さが60μmの絶縁基材10の両面に形成された厚さが12μmの第1の銅層11を有する基板材料1’を準備し、位置決め用ガイド穴をドリル加工によって形成し、次にエッチング加工を行って、厚さが60μmの絶縁基材10の両面に形成された厚さが5μmの第1の銅層11を有する比較例1の基板材料1’として準備した。
以後、実施例1と同様に、第1のレジストマスク30の形成(図2(b)参照)、エッチング加工による絶縁基材10の露出(図2(c)参照)、ブラスト加工による回路基板の外形形状とビアホールの形成(図2(d)参照)、第1のレジストマスク30の除去(図2(e)参照)までを行った。
第1のレジストマスク30の除去後、第1の銅層11を薄化するためのエッチング加工は行わなかった。
以後、実施例1と同様に、第2の銅層12の形成(図2(g)参照)、第2のレジストマスク31の形成(図2(h)参照)、エッチング加工による厚さが12μmの配線回路の形成(図2(i)参照)、第2のレジストマスク31の除去(図2(j)参照)を行い、比較例1の集合回路基板1を得た。
Comparative Example 1
First, as in Example 1, a substrate material 1 ′ having a first copper layer 11 having a thickness of 12 μm formed on both surfaces of an insulating base material 10 having a thickness of 60 μm is prepared, and a guide hole for positioning is drilled. Next, etching is performed to prepare a substrate material 1 ′ of Comparative Example 1 having the first copper layer 11 having a thickness of 5 μm formed on both surfaces of the insulating base material 10 having a thickness of 60 μm. did.
Thereafter, as in Example 1, the first resist mask 30 is formed (see FIG. 2B), the insulating base material 10 is exposed by etching (see FIG. 2C), and the circuit board is blasted. The formation of the outer shape and the via hole (see FIG. 2D) and the removal of the first resist mask 30 (see FIG. 2E) were performed.
After the removal of the first resist mask 30, the etching process for thinning the first copper layer 11 was not performed.
Thereafter, as in Example 1, the formation of the second copper layer 12 (see FIG. 2G), the formation of the second resist mask 31 (see FIG. 2H), and the thickness by etching are 12 μm. The wiring circuit was formed (see FIG. 2 (i)) and the second resist mask 31 was removed (see FIG. 2 (j)) to obtain the collective circuit board 1 of Comparative Example 1.

比較例2
まず、実施例1と同じく厚さが60μmの絶縁基材10の両面に形成された厚さが12μmの第1の銅層11を有する基板材料1’を準備し、位置決め用ガイド穴をドリル加工によって形成し、次にエッチング加工を行って、厚さが60μmの絶縁基材10の両面に形成された厚さが8μmの第1の銅層11を有する比較例1の基板材料1’として準備した。
以後、実施例1と同様に、第1のレジストマスク30の形成(図2(b)参照)、エッチング加工による絶縁基材10の露出(図2(c)参照)、ブラスト加工による回路基板の外形形状とビアホールの形成(図2(d)参照)、第1のレジストマスク30の除去(図2(e)参照)、第2の銅層12の形成(図2(g)参照)、第2のレジストマスク31の形成(図2(h)参照)、エッチング加工による厚さが12μmの配線回路の形成(図2(i)参照)、第2のレジストマスク31の除去(図2(j)参照)を行い、比較例2の集合回路基板1を得た。
Comparative Example 2
First, as in Example 1, a substrate material 1 ′ having a first copper layer 11 having a thickness of 12 μm formed on both surfaces of an insulating base material 10 having a thickness of 60 μm is prepared, and a guide hole for positioning is drilled. Next, etching is performed to prepare as a substrate material 1 ′ of Comparative Example 1 having the first copper layer 11 having a thickness of 8 μm formed on both surfaces of the insulating base material 10 having a thickness of 60 μm. did.
Thereafter, as in Example 1, the first resist mask 30 is formed (see FIG. 2B), the insulating base material 10 is exposed by etching (see FIG. 2C), and the circuit board is blasted. External shape and via hole formation (see FIG. 2 (d)), removal of the first resist mask 30 (see FIG. 2 (e)), formation of the second copper layer 12 (see FIG. 2 (g)), first 2 resist mask 31 (see FIG. 2 (h)), a wiring circuit having a thickness of 12 μm by etching (see FIG. 2 (i)), and removal of the second resist mask 31 (FIG. 2 (j) The collective circuit board 1 of Comparative Example 2 was obtained.

実施例1、比較例1、2の集合回路基板の単位製品の位置精度の評価
実施例1、比較例1、2の集合回路基板の夫々における、単位製品部1nをなす個々の回路基板の位置精度を測定し、評価した。
位置精度の測定は、1つのブロック部の中心位置を基準原点として、単位製品部をなす各回路基板の設計上の中心位置に対し、ブラスト加工によって形成した各回路基板の中心位置を測定し、設計上の中心値との差の大小を位置精度として表し、評価した。
実施例1と比較例1、2の夫々にかかる集合回路基板の製造方法により製造した夫々の集合回路基板の位置精度を図3にグラフで示す。
図3中、上段が比較例1、中段が比較例2、下段が実施例1の集合回路基板の位置精度を示している。また、図3中、左側のグラフは、図1(a)に示す集合回路基板における各ブロック部の設計上の位置に対するブラスト加工によって形成した集合回路基板における各ブロック部の位置を示している。また、中央のグラフは、ブラスト加工によって形成した集合回路基板における各単位製品部の位置を示している。また、右側のグラフは、ブラスト加工によって形成した集合回路基板における各単位製品部の設計上の位置からのズレ量の分布を標準偏差で示している。
Evaluation of Positional Accuracy of Unit Products of Collective Circuit Boards of Example 1 and Comparative Examples 1 and 2 Positions of Individual Circuit Boards Forming Unit Product Part 1n in Collective Circuit Boards of Example 1 and Comparative Examples 1 and 2 The accuracy was measured and evaluated.
The position accuracy is measured by measuring the center position of each circuit board formed by blasting with respect to the design center position of each circuit board constituting the unit product part, with the center position of one block part as a reference origin. The magnitude of the difference from the design center value was expressed as position accuracy and evaluated.
FIG. 3 is a graph showing the positional accuracy of each collective circuit board manufactured by the collective circuit board manufacturing method according to Example 1 and Comparative Examples 1 and 2.
In FIG. 3, the upper part shows the positional accuracy of the collective circuit board of Comparative Example 1, the middle part shows Comparative Example 2, and the lower part shows Example 1. Further, the left graph in FIG. 3 shows the position of each block portion in the collective circuit board formed by blasting with respect to the design position of each block section in the collective circuit board shown in FIG. The center graph shows the position of each unit product portion on the collective circuit board formed by blasting. Further, the graph on the right side shows the standard deviation of the distribution of the deviation amount from the design position of each unit product part in the collective circuit board formed by blasting.

図3に示すように、第1の銅層11が5μmの厚さでブラスト加工を行った比較例1の基板材料1’の個々の回路基板の位置精度は、X方向が−12〜+18μm、Y方向が−28〜+19μmで、標準偏差はX方向が5.2μm、Y方向が9.4μmであった。
第1の銅層11が8μmの厚さでブラスト加工を行った比較例2の基板材料1’の個々の回路基板の位置精度は、X方向が−10〜+7μm、Y方向が−20〜+15μmで、標準偏差はX方向が3.3μm、Y方向が7.0μmであった。
第1の銅層11が12μmの厚さでブラスト加工を行った実施例1の基板材料1’の個々の回路基板の位置精度は、X方向が−8〜+6μm、Y方向が−14〜+10μmで、標準偏差はX方向が2.9μm、Y方向が4.8μmであった。
この結果より、数μmの厚さの違いではあるが基板材料の銅層の厚さが厚い方が、ブラスト加工による伸びを抑制していることが確認できた。
そして、実施例1の基板材料1’は、厚さが11μm以上の銅層にブラスト加工を行うことによりブロック部の単位製品部1nをなす回路基板の位置精度を設計値±20μm以内に保つ集合回路基板が得られることを確認した。
また、実施例1の基板材料1’は、回路基板の位置精度を設計値±20μm以内に保ちながら、ビアホールの径をφ30〜φ50μmに形成できることも確認した。
実施例2の集合回路基板における、単位製品部1nをなす個々の回路基板の位置精度は、X方向、Y方向共に、設計値±20μm以内であった(不図示)。なお、Y方向の標準偏差が5.0μmより大きく、各単位製品部の設計上の位置からのズレ量の分布のばらつきは実施例1の集合回路基板に比べて大きくなった。
As shown in FIG. 3, the positional accuracy of each circuit board of the substrate material 1 ′ of Comparative Example 1 in which the first copper layer 11 is blasted with a thickness of 5 μm is −12 to +18 μm in the X direction, The Y direction was −28 to +19 μm, and the standard deviation was 5.2 μm in the X direction and 9.4 μm in the Y direction.
The positional accuracy of each circuit board of the substrate material 1 ′ of Comparative Example 2 in which the first copper layer 11 is blasted to a thickness of 8 μm is −10 to +7 μm in the X direction and −20 to +15 μm in the Y direction. The standard deviation was 3.3 μm in the X direction and 7.0 μm in the Y direction.
The positional accuracy of each circuit board of the substrate material 1 ′ of Example 1 in which the first copper layer 11 was blasted to a thickness of 12 μm is −8 to +6 μm in the X direction and −14 to +10 μm in the Y direction. The standard deviation was 2.9 μm in the X direction and 4.8 μm in the Y direction.
From this result, it was confirmed that the thicker the copper layer of the substrate material, the difference in thickness was several μm, and the elongation by blasting was suppressed.
The substrate material 1 ′ of Example 1 is a set in which the position accuracy of the circuit board forming the unit product part 1n of the block part is kept within the design value ± 20 μm by blasting a copper layer having a thickness of 11 μm or more. It was confirmed that a circuit board was obtained.
In addition, it was also confirmed that the substrate material 1 ′ of Example 1 can form via holes with a diameter of φ30 to φ50 μm while maintaining the positional accuracy of the circuit board within the design value ± 20 μm.
In the collective circuit board of Example 2, the positional accuracy of each circuit board constituting the unit product portion 1n was within a design value ± 20 μm in both the X direction and the Y direction (not shown). Note that the standard deviation in the Y direction was larger than 5.0 μm, and the variation in the distribution of the deviation amount from the design position of each unit product part was larger than that of the collective circuit board of Example 1.

本発明の集合回路基板とその製造方法は、各種電子機器の小型・薄型化の要求に対応する電子部品を搭載する集合回路基板として、ブラスト加工により製品形状やビアホールを形成することが必要とされる分野に有用である。   The collective circuit board and the manufacturing method thereof according to the present invention are required to form product shapes and via holes by blasting as an collective circuit board on which electronic components corresponding to the demands for miniaturization and thinning of various electronic devices are mounted. This is useful in a certain field.

1 集合回路基板
1n 単位製品部
1m ブロック部
1k フレーム部
1’ 基板材料
10 絶縁基材
10a、10a’ 貫通穴
10a−1、10a’−1 ブラスト加工面
11 第1の銅層
12 第2の銅層
30 第1のレジストマスク
31 第2のレジストマスク
DESCRIPTION OF SYMBOLS 1 Collective circuit board 1n Unit product part 1m Block part 1k Frame part 1 'Board | substrate material 10 Insulating base material 10a, 10a' Through-hole 10a-1, 10a'-1 Blasting surface 11 1st copper layer 12 2nd copper Layer 30 First resist mask 31 Second resist mask

Claims (2)

絶縁基材と、前記絶縁基材を貫通する貫通穴と、前記絶縁基材の両面に形成された第1の銅層と、前記第1の銅層の表面と前記貫通穴の壁面とに形成された第2の銅層を有し、前記第1の銅層と前記第2の銅層とからなる所定の配線パターンの回路が形成され、前記貫通穴により所定の製品形状及びビアホールが形成された単位製品部をなす回路基板がマトリックス状に配置されたブロック部と、前記ブロック部の外周を囲むフレーム部とを有する集合回路基板であって、
前記絶縁基材は、25μm以上65μm以下の厚さを有し、
前記所定の製品形状が形成された部位における前記絶縁基材の側面が、前記絶縁基材の両面に形成された前記第1の銅層が11μm以上15μm以下の厚さを有する状態においてブラスト加工されることによって形成されたブラスト加工面を有し、
前記第2の銅層が形成された状態における前記第1の銅層は、4μm以上10μm以下の厚さを有することを特徴とする集合回路基板。
Formed on an insulating base, a through hole penetrating the insulating base, a first copper layer formed on both surfaces of the insulating base, a surface of the first copper layer, and a wall surface of the through hole A circuit having a predetermined wiring pattern including the first copper layer and the second copper layer is formed, and a predetermined product shape and a via hole are formed by the through hole. A circuit board that forms a unit product part, and a block part in which the circuit board is arranged in a matrix, and a frame part that surrounds the outer periphery of the block part,
The insulating substrate has a thickness of 25 μm or more and 65 μm or less,
Side surfaces of the insulating base material at a portion where the predetermined product shape is formed are blasted in a state where the first copper layer formed on both surfaces of the insulating base material has a thickness of 11 μm to 15 μm. Having a blasted surface formed by
The collective circuit board according to claim 1, wherein the first copper layer in a state where the second copper layer is formed has a thickness of 4 μm to 10 μm.
絶縁基材と、前記絶縁基材を貫通する貫通穴と、前記絶縁基材の両面に形成された第1の銅層と、前記第1の銅層の表面と前記貫通穴の壁面とに形成された第2の銅層を有し、前記第1の銅層と前記第2の銅層とからなる所定の配線パターンの回路が形成され、前記複数の貫通穴により所定の製品形状とビアホールが形成された単位製品部をなす回路基板がマトリックス状に配置されたブロック部と、前記ブロック部の外周を囲むフレーム部とを有する集合回路基板の製造方法であって、下記(a)〜(j)の順の工程を含むことを特徴とする集合回路基板の製造方法。

(a)厚さが25μm以上65μm以下の絶縁基材の両面に形成された厚さが11μm以上15μm以下の第1の銅層を有する基板材料を準備する工程。
(b)前記基板材料の両面に第1のレジスト層を形成し、前記貫通穴を形成するための第1のレジストマスクを形成する工程。
(c)前記第1のレジストマスクの開口部から露出する前記第1の銅層をエッチング加工により除去し、前記絶縁基材を露出させる工程。
(d)前記第1のレジストマスクの前記開口部に露出した前記絶縁基材に対し一方の面側からブラスト加工により前記絶縁基材の厚さが略半分の厚さとなる凹部を形成し、次に、他方の面側から前記ブラスト加工により前記凹部の底面を貫通して前記貫通穴を形成する工程。
(e)前記第1のレジストマスクを除去する工程。
(f)前記第1の銅層をエッチング加工により4μm以上10μm以下の厚さに薄化する工程。
(g)薄化した前記第1の銅層の表面と前記貫通穴の壁面とに所定厚さの第2の銅層を、めっき加工により形成する工程。
(h)前記第2の銅層が形成された前記基板材料の両面に第2のレジスト層を形成し、前記回路を形成するための第2のレジストマスクを形成する工程。
(i)前記第2のレジストマスクの開口部から露出する前記第1の銅層と前記第2の銅層とで構成された銅層に対しエッチング加工により前記回路を形成する工程。
(j)前記第2のレジストマスクを除去する工程。
Formed on an insulating base, a through hole penetrating the insulating base, a first copper layer formed on both surfaces of the insulating base, a surface of the first copper layer, and a wall surface of the through hole A circuit having a predetermined wiring pattern including the first copper layer and the second copper layer is formed, and a predetermined product shape and a via hole are formed by the plurality of through holes. A method of manufacturing an aggregate circuit board having a block portion in which circuit boards constituting the formed unit product portion are arranged in a matrix and a frame portion surrounding the outer periphery of the block portion, the following (a) to (j A method of manufacturing an aggregate circuit board, comprising the steps of:
(A) A step of preparing a substrate material having a first copper layer having a thickness of 11 μm or more and 15 μm or less formed on both surfaces of an insulating base material having a thickness of 25 μm or more and 65 μm or less.
(B) forming a first resist layer on both surfaces of the substrate material and forming a first resist mask for forming the through hole;
(C) The process of removing the said 1st copper layer exposed from the opening part of a said 1st resist mask by an etching process, and exposing the said insulating base material.
(D) forming a recess in which the thickness of the insulating base material is approximately half the thickness by blasting from one side of the insulating base material exposed in the opening of the first resist mask; And forming the through hole through the bottom surface of the recess by blasting from the other surface side.
(E) removing the first resist mask.
(F) A step of thinning the first copper layer to a thickness of 4 μm to 10 μm by etching.
(G) A step of forming, by plating, a second copper layer having a predetermined thickness on the surface of the thinned first copper layer and the wall surface of the through hole.
(H) forming a second resist layer on both surfaces of the substrate material on which the second copper layer is formed, and forming a second resist mask for forming the circuit;
(I) A step of forming the circuit by etching a copper layer composed of the first copper layer and the second copper layer exposed from the opening of the second resist mask.
(J) A step of removing the second resist mask.
JP2018014173A 2018-01-30 2018-01-30 Collective circuit board and its manufacturing method Active JP6962641B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018014173A JP6962641B2 (en) 2018-01-30 2018-01-30 Collective circuit board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018014173A JP6962641B2 (en) 2018-01-30 2018-01-30 Collective circuit board and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2019134045A true JP2019134045A (en) 2019-08-08
JP6962641B2 JP6962641B2 (en) 2021-11-05

Family

ID=67546353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018014173A Active JP6962641B2 (en) 2018-01-30 2018-01-30 Collective circuit board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP6962641B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286527A (en) * 1999-01-26 2000-10-13 Matsushita Electric Works Ltd Manufacture of printed wiring board
JP2001230519A (en) * 2000-02-16 2001-08-24 Mitsubishi Gas Chem Co Inc Method for forming hole using carbon dioxide gas laser and its post-treatment method
JP2003133725A (en) * 2001-10-26 2003-05-09 Ngk Spark Plug Co Ltd Method for manufacturing wiring board
JP2007188958A (en) * 2006-01-11 2007-07-26 Tdk Corp Substrate processing method
US20100051325A1 (en) * 2006-09-21 2010-03-04 Daisho Denshi Co., Ltd. Flex-rigid printed wiring board and manufacturing method thereof
JP2014501449A (en) * 2010-12-24 2014-01-20 エルジー イノテック カンパニー リミテッド Printed circuit board and manufacturing method thereof
WO2016152852A1 (en) * 2015-03-23 2016-09-29 日立化成株式会社 Photosensitive resin composition, photosensitive element, mask material for sand blasting, and method for treating surface of object to be treated

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286527A (en) * 1999-01-26 2000-10-13 Matsushita Electric Works Ltd Manufacture of printed wiring board
JP2001230519A (en) * 2000-02-16 2001-08-24 Mitsubishi Gas Chem Co Inc Method for forming hole using carbon dioxide gas laser and its post-treatment method
JP2003133725A (en) * 2001-10-26 2003-05-09 Ngk Spark Plug Co Ltd Method for manufacturing wiring board
JP2007188958A (en) * 2006-01-11 2007-07-26 Tdk Corp Substrate processing method
US20100051325A1 (en) * 2006-09-21 2010-03-04 Daisho Denshi Co., Ltd. Flex-rigid printed wiring board and manufacturing method thereof
JP2014501449A (en) * 2010-12-24 2014-01-20 エルジー イノテック カンパニー リミテッド Printed circuit board and manufacturing method thereof
WO2016152852A1 (en) * 2015-03-23 2016-09-29 日立化成株式会社 Photosensitive resin composition, photosensitive element, mask material for sand blasting, and method for treating surface of object to be treated

Also Published As

Publication number Publication date
JP6962641B2 (en) 2021-11-05

Similar Documents

Publication Publication Date Title
JP2008300636A (en) Printed wiring board, its manufacturing method, electronic component housing board using the printed wiring board and its manufacturing method
KR20130096025A (en) Method of manufacturing flying tail type rigid-flexible printed circuit board and flying tail type rigid-flexible printed circuit board manufactured by the same
US20200072873A1 (en) Manufacturing method of a multi-layer for a probe card
KR20090123284A (en) A printed circuit board comprising landless via and method for manufacturing the same
KR20060046308A (en) A method of fabricating a built-in chip type substrate
JP2010087168A (en) Method for manufacturing multilayer printed circuit board
JP4792673B2 (en) Manufacturing method of high-density multilayer build-up wiring board
JP6296407B1 (en) Multi-row printed circuit board and manufacturing method thereof
JP6261104B1 (en) Method for manufacturing printed circuit board
JP2019134045A (en) Collective circuit board and manufacturing method of the same
KR101151472B1 (en) PCB within cavity and Fabricaring method of the same
KR20090116460A (en) Method for manufacturing a printed circuit board having a landless via
JP6537149B2 (en) Assembled circuit board and method of manufacturing the same
KR20040076165A (en) A package substrate for electrolytic leadless plating, and its manufacturing method
KR20110110664A (en) Manufacturing method of double-sided printed circuit board
JP4738368B2 (en) Wiring board manufacturing method
JP6270630B2 (en) Method for manufacturing printed wiring board having end face electrode
US20170303397A1 (en) Landless multilayer circuit board and manufacturing method thereof
CN112153802B (en) Circuit board structure and manufacturing method thereof
JP2005108941A (en) Multilayer wiring board and its manufacturing method
TWI442857B (en) Embedded circuit structure and method for making the same
JP6270628B2 (en) Method for manufacturing printed wiring board having end face electrode
JP2002290044A (en) Multilayer printed wiring board and manufacturing method thereof
JP2022172509A (en) Method for manufacturing printed wiring board
JP6270629B2 (en) Method for manufacturing printed wiring board having end face electrode

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211011

R150 Certificate of patent or registration of utility model

Ref document number: 6962641

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150