JP5513407B2 - 電子機器および電子機器を操作する方法 - Google Patents

Description

本発明は、一般的に、実際の用途に応じて様々な電源レギュレータ技術により給電され得るＡＳＩＣコア等の電子回路に関する。

ＡＳＩＣ（特定用途向け集積回路）は特定の用途のために設計される半導体素子である。ＡＳＩＣは、事実上全ての既知回路集合を含んでもよい。例えば、カメラ、音楽プレイヤー、ナビゲーション装置等、消費者向けメモリ装置に使われている。このほかにも様々な電子装置に使われ、特定のタスクに向けて高度に特化されることがある。
ＡＳＩＣコアは、単体として設計、検査され回路により実行される機能であり、ＡＳＩＣファンクションライブラリとして特定の処理技術に利用できる。それぞれのＡＳＩＣコアは性能と機能が分かっている素子であり、基本的にはＡＳＩＣチップ設計の構成要素として利用される。ＡＳＩＣコアは、機能＋所定の物理レイアウトまたは標準セルとして、あるいは機能＋ＡＳＩＣベンダにより実装される物理レイアウトとして、あるいは顧客によって全面的に集積される標準技術の依存ゲートレベルネットリストに埋め込まれた機能として、実装されてもよい。

実際の回路として実装されたＡＳＩＣコアの作動にあたっては調整電力が必要である。通常は、回路のニーズに応じて利用可能なレギュレータ技術のいずれかひとつにより給電する。例えば極めて低いゼロ入力の有効な作動電流を要し、外部（すなわち、比較的大きい）コンデンサの使用を許容し得るアプリケーションには、リニア（例えば、低ドロップアウト（ＬＤＯ））レギュレータが大いに適している。例えばマイクロセキュアデジタル（ＳＤ）（登録商標）メモリカードにはそのようなアプローチが採用され、図１にこれをブロック図形式で描いている。他方、ボードスペース（あるいは他の物理的スペース）には限りがあり、高いゼロ入力の有効な作動電流が許容可能である場合には、外部コンデンサを持たないキャップレスレギュレータのほうが解決策として優れている場合がある。これはハイエンドメモリカードアプリケーション（例えば、メモリースティック（登録商標）型のフラッシュメモリカード等）にしばしば見られる解決策であり、図２にこれをブロック図形式で描いている。
ＡＳＩＣチップの設計、検証、製造は電子製品製造業者にとって多大な投資となる。このコストを可能な限り抑えることが望ましい。

Hazucha et al., "Area-Efficient Linear Regulator With Ultra-Fast Load Regulation," IEEE Journal of Solid State Circuits, Vol.40, No.4 (April, 2005)

一態様では特定用途向け集積回路（ＡＳＩＣ）装置を含む電子製品を開示する。ＡＳＩＣ装置は、任意の外部コンデンサへ結合されるように構成されたリニアレギュレータモジュールと、電子製品の内部コンデンサへ結合されるキャップレスレギュレータモジュールの両方をその回路に含む。ＡＳＩＣ装置の制御ロジックはレギュレータ選出信号に応答し、リニアレギュレータモジュールとキャップレスレギュレータモジュールとのうち、ＡＳＩＣ装置の給電に用いるいずれか一方のモジュールを選出する。制御ロジックは、ある特定の動作期間中にはリニアレギュレータモジュールを、別の動作期間中にはキャップレスレギュレータモジュールを、選出するほか、全動作期間にわたり一方または他方のモジュールを選出することもある。

別の態様では電子製品を操作する方法を開示する。電子製品は特定用途向け集積回路（ＡＳＩＣ）装置を有し、ＡＳＩＣ装置は、任意の外部コンデンサへ結合されるように構成されたリニアレギュレータモジュールと、電子製品の内部コンデンサへ結合されるキャップレスレギュレータモジュールの両方をその回路に含む。この方法に使用するＡＳＩＣ装置の制御ロジックはレギュレータ選出信号に応答し、リニアレギュレータモジュールとキャップレスレギュレータモジュールとのうち、ＡＳＩＣ装置の給電に用いるいずれか一方のモジュールを選出する。制御ロジックは、ある特定の動作期間中にはリニアレギュレータモジュールを、別の動作期間中にはキャップレスレギュレータモジュールを、選出するほか、全動作期間にわたり一方または他方のモジュールを選出することもある。

本願明細書に組み込まれ本願明細書の一部をなす添付の図面には１つ以上の実施形態の例が示されているが、これは例示的な実施形態の説明とともに、実施形態の原理と実装の解説に役立てるものである。

公知の技術により、外部（比較的大きい）コンデンサを使用するリニア電圧レギュレータにより給電される第１の電子製品の概略的ブロック図である。 公知の技術により、内部（比較的小さい）コンデンサを使用するリニア電圧レギュレータにより給電される第２の電子製品の概略的ブロック図である。 フラッシュメモリアレイと、コントローラＡＳＩＣ装置と、ホスト装置へ至るインターフェイスと、を含む例示的なメモリ装置の概略的ブロック図である。 一実施形態により、リニアレギュレータモジュールかキャップレスレギュレータモジュールにより選出的に給電される第３の電子製品の電力供給部分の概略的ブロック図である。 一実施形態によるリニアレギュレータモジュールの概略的ブロック図である。 一実施形態によるキャップレスレギュレータモジュールの概略的ブロック図である。 一実施形態による方法を示すプロセスフロー図である。

本願明細書において、ＡＳＩＣ装置を含む電子製品について例示的な実施形態を説明する。当業者ならば、以降の説明が例証にすぎず、制限を意図するものでないことに気づくはずである。ここでの開示の恩恵に浴する当業者ならば他の実施形態を容易に着想する。これより添付の図面に描かれた例示的な実施形態の実装を詳しく参照する。図面と以降の説明で同じ項目や類似する項目には同じ参照符号を用いて参照する。

明確を図るため、本願明細書において説明する実装で月並みな特徴をもれなく図に示したり、説明することはしない。アプリケーションやビジネスに関わる制約への適合等、具体的な実装の開発にあたって開発者の目標を達成するにはそれぞれの実装に応じて下すべき決定が数多くあり、実装により、開発者により、目標が異なることは当然理解されるべきである。また、かかる開発努力は複雑で時間がかかることもあろうが、ここでの開示の恩恵に浴する当業者にとっては月並みなエンジニアリング作業となる。

ここでの開示によると、本願明細書において説明する構成部品、処理ステップ、および／またはデータ構造は、例えば不揮発性メモリ装置のコントローラにて、様々なタイプのオペレーティングシステム、計算プラットフォーム、コンピュータプログラム、および／または汎用マシンを用いて実装できる。加えて、当業者ならば、結線型装置、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）等の汎用性の低い装置でも、本願明細書において開示する発明概念の範囲および精神から逸脱することなく使用できることを理解するはずである。一連の処理ステップからなる方法をコンピュータやマシンで実装し、それらの処理ステップを一連のマシン可読命令として記憶できる場合は、コンピュータメモリ装置（例えば、ＲＯＭ（読み出し専用メモリ）、ＰＲＯＭ（プログラム可能な読み出し専用メモリ）、ＥＥＰＲＯＭ（電気的に消去可能でプログラム可能な読み出し専用メモリ）、フラッシュメモリ等）、磁気式記憶媒体（例えば、テープ、磁気ディスクドライブ等））、光学式記憶媒体（例えば、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、ペーパーカード、ペーパーテープ等）、その他のプログラムメモリ等、有体の媒体にそれらの処理ステップを記憶できる。

例示的な一実施形態によると、本発明はコンピュータ、デジタルカメラ、デジタル音楽プレイヤ、ナビゲーション機器、通信機器等の消費者向け電子機器とともに利用されるメモリ装置に役立てることができる。他の電子製品に役立てることもでき、当業者にとっては明白である。かかるメモリ装置の典型的なシステムブロック図を図３に示す。図３の例示的なメモリ装置３００で、フラッシュメモリアレイ３０２は、ＡＳＩＣ装置として実装された制御装置３０４によって制御される。インターフェイス回路３０６はコントローラ３０４へ結合され、メモリ装置３００の結合先にあたる従来のホスト装置３０８への接続を提供する。
この例示的なメモリ装置の脈絡で、コントローラ３０４はホスト装置３０８等の外部装置によって通常給電され、供給される電力を回路用に調整するため、図１および２のような電力供給回路を含む。

図４を参照すると、一実施形態によれば、電力回路４００は、いずれもＡＳＩＣ装置上に提供されたリニアレギュレータモジュール４０２と（比較的高キャパシタンス（約１マイクロファラッド以上のキャパシタンス）のＡＳＩＣ装置の外部に備えられた外部コンデンサ４０４への結合を要する）、「キャップレス」レギュレータモジュール４０６（外部コンデンサを必要とせず、非常に小さいディスクリート減結合コンデンサかＡＳＩＣ回路に内在するコンデンサ４０８（約０．５〜数ナノファラッドのキャパシタンス）で間に合わせる）と、を含む。このコンセプトに従って作られたＡＳＩＣ装置ならば複数のアプリケーションに使用でき、より広い市場にわたってＡＳＩＣ装置の開発コストを分散できる。例えば、マイクロＳＤ（登録商標）規格に対応するメモリ装置とメモリースティック（登録商標）規格に対応するメモリ装置とではコンデンサの構成が異なるが、これらの異種装置を１つのＡＳＩＣ装置から作ることができる。外部コンデンサを使用するか否かは電気設計によって決まり、これをコントローラＡＳＩＣ装置３０４に認識させるだけでよい。

いわゆる「キャップレス」レギュレータは当該技術分野において周知である。例えばHazucha et al., "Area-Efficient Linear Regulator With Ultra-Fast Load Regulation," IEEE Journal of Solid State Circuits, Vol.40, No.4 (April, 2005) （非特許文献１）には、０．６ｎＦの減結合コンデンサしか使わない集積リニアレギュレータが記載されている。そのような回路は極めて小さいキャパシタンス（レギュレータ回路の残りの部分とともに半導体ダイに組み付けられたディスクリート低値コンデンサか、回路の固有の寄生容量により提供されるキャパシタンス）を使用する。通常、これらのキャパシタンスは大体０．５ｎＦから数ｎＦの範囲におよぶ。

図５に幾分詳しく描かれたリニアレギュレータモジュール４０２は、低電力サブモジュール５０２（例えば、待機モードで比較的低い電力を提供する）と、高電力サブモジュール５０４（平常作動モードで比較的高い電力を提供する）と、を備える。例示的な一実施形態において、低電力サブモジュールが約５ｍＡまでの電流を提供し、高電力サブモジュールは約１００ｍＡまでの電流を提供してもよい。通常は一度にいずれか一方が選出されるが、低電力モジュールを常時オンにし、必要に応じて高電力サブモジュールにより補うこともできる。

図６に幾分詳しく描かれたキャップレスレギュレータモジュール４０６は、低電力サブモジュール６０２（例えば、待機モードで比較的低い電力を提供する）と、高電力サブモジュール６０４（平常作動モードで比較的高い電力を提供する）と、を備える。例示的な一実施形態において、低電力サブモジュールが約５ｍＡまでの電流を提供し、高電力サブモジュールは約１００ｍＡまでの電流を提供してもよい。通常は一度にいずれか一方が選出されるが、低電力モジュールが常時オンになり、必要に応じて高電力サブモジュールにより補うこともできる。

使用するレギュレータの選出は次のとおりに行われる。一実施形態のコントローラは、初期電力投入のために常にキャップレスレギュレータ４０６の低電力サブモジュール６０２を選出するように構成されてもよい。初期電力投入後の動作には、さらなる制御ロジックによってリニアレギュレータモジュールかキャップレスレギュレータモジュールが選出される。別の実施形態のコントローラは、初期電力投入のためにリニアレギュレータモジュールかキャップレスレギュレータモジュールのうちのいずれか一方を構成ピンに基づき選出するように構成される（例えば、コントローラＡＳＩＣ装置３０４のレギュレータ選出ピン４１０（図４）を特定の電圧へ結び付ける）。初期電力投入後の動作には、さらなる制御ロジックによってリニアレギュレータモジュールかキャップレスレギュレータモジュールが選出される。さらに別の実施形態のコントローラは、初期電力投入と継続動作のためにリニアレギュレータモジュールかキャップレスレギュレータモジュールのうちのいずれか一方を構成ピンに基づき選出するように構成されてもよい（例えば、コントローラＡＳＩＣ装置３０４のレギュレータ選出ピン４１０（図４）を特定の電圧へ結び付ける）。

図４をより詳しく参照すると、制御ロジックブロック４０８は、リニアレギュレータモジュール４０２とキャップレスレギュレータモジュール４０６のうちのいずれか一方を選出するように構成される。これは、レギュレータ選出ピン４１０でハードプログラムされる電圧値か、レギュレータ選出ピン４１０でソフトプログラムされる電圧値に応答してもよい。コンフィギュレーションレジスタ４１２（コントローラ内またはフラッシュメモリアレイ３０２内に実装してもよい）に記憶され得る情報は、２つのレギュレータモジュールのうちのいずれか一方（および／またはこれらのモジュールの低または高電力設定）を選出する初期選出、および／または２つのレギュレータモジュールのうちのいずれか一方（および／またはこれらのモジュールの低または高電力サブモジュール）を選出する初期電力投入後選出を決定するために使われてもよい。

キャップレスレギュレータモジュールはデフォルトにより（設計により）外部コンデンサがなくとも安定しているため、一実施形態において、（例えば、レギュレータ選出ピン４１０により）オーバーライドされない限り、電力投入時の最初のコントローラＡＳＩＣ装置の給電にはキャップレスレギュレータモジュールが自動的に選出される。コントローラＡＳＩＣ装置コア電圧が確立されたならば、２つのレギュレータモジュールのうちのいずれか一方を選出するため、ファームウェアによりコンフィギュレーションレジスタ４１２から構成ビットが読み込まれてもよい（例えば、一方をオンにし、他方をオフにする）。

キャップレスレギュレータを製品に使用する場合は、約０．５ｎＦ〜数ｎＦ（ナノファラッド）の内部コンデンサだけが存在する。他方、リニアレギュレータを製品に使用する場合は（外部コンデンサ有り）、約１マイクロファラッドの格段に大きいコンデンサが存在することになる。この場合、コンデンサ値の範囲は約２００ｘ以上になる。これを制御しないならば、コア電圧のスルーレートはこれと同じ広いマージンで変化することになる。最悪の場合は電圧がナノファラッド台で増加してＥＳＤ（静電放電）保護（クランプ）装置が起動し、コントローラへの電力投入が実質的に阻止される可能性がある。もうひとつの最悪な場合として、ランプ速度があまりにも遅いと所定の最小製品覚醒しきい値に違反し、ホストは装置が作動していないと結論付ける可能性がある。これを解決するために、一実施形態において、前述した手法のいずれかによりオーバーライドされない限り、キャップレスレギュレータモジュール４０２の低電力サブモジュール６０２をデフォルトで使用する（ＥＳＤクランプを回避する）（キャップレスレギュレータモジュール４０２の低電力サブモジュール６０２により回路は極めてゆっくりと上昇することが経験上分かっている）。

図７は、一実施形態による方法７００を示すプロセスフロー図である。ブロック７０２ではＡＳＩＣ装置の電力投入が始まる。ブロック７０４では前に詳述したように電力投入段階に使用するレギュレータモジュールを選出する。ブロック７０６ではＡＳＩＣ装置の電力投入段階が完了する（電力投入後にＡＳＩＣ装置コア電圧が安定する）。ブロック７０８では前に詳述したように電力投入後段階に使用するレギュレータモジュールを選出する。 このように、１つのＡＳＩＣ装置を製造し幅広い製品に使用できるため、その有用性が増し、全体的な開発コストとパーツ当たりのコストは低下する。

これまで実施形態とアプリケーションを図に示すとともに説明してきたが、前述したもの以外にも本願明細書において開示された発明概念から逸脱することなく数多くの修正が可能であることは、ここでの開示の恩恵に浴する当業者にとって明白である。例えば、３つ以上のレギュレータを設け、使用することもできる。したがって、添付の特許請求の範囲の精神をおいてほかに本発明を制限するものはない。

Claims (13)

1. 電子機器であって、
   特定用途向け集積回路（ＡＳＩＣ）装置と、
   作動中にノードを通じて前記ＡＳＩＣ装置の外部に備えられた外部コンデンサへ任意に結合するように構成されたリニアレギュレータモジュールと、
   前記ノードを通じて前記ＡＳＩＣ装置の内部コンデンサへ結合するキャップレスレギュレータモジュールと、
   前記ＡＳＩＣ装置により実行される制御ロジックであって、レギュレータ選出信号に応答し、前記リニアレギュレータモジュールと前記キャップレスレギュレータモジュールとのうち、前記ＡＳＩＣ装置の給電に用いるいずれか一方のモジュールを選出する制御ロジックと、を備え、
   前記ＡＳＩＣ装置は、前記ＡＳＩＣ装置の少なくとも一部分の初期電力投入完了に先立ち、前記リニアレギュレータモジュールと前記キャップレスレギュレータモジュールとのうち、いずれか一方のデフォルト選出を使用するように当初構成される電子機器。
2. 請求項１記載の電子機器において、
   前記リニアレギュレータモジュールは少なくとも第１および第２のリニアレギュレータサブモジュールを含み、前記第１のリニアレギュレータサブモジュールは第１の電流レベルまで提供するように構成され、前記第２のリニアレギュレータサブモジュールは第２の電流レベルまで提供するように構成される電子機器。
3. 請求項２記載の電子機器において、
   前記第２の電流レベルは、前記第１の電流レベルより大きい電子機器。
4. 請求項１記載の電子機器において、
   前記レギュレータ選出信号は、レギュレータ選出ピンにより前記制御ロジックへ伝達される電子機器。
5. 請求項１記載の電子機器において、
   前記レギュレータ選出信号は、前記ＡＳＩＣ装置によりアクセス可能な、予めプログラムされたコンフィギュレーションレジスタから入手される電子機器。
6. ＡＳＩＣ装置と、ノードを通じて前記ＡＳＩＣ装置の外部に備えられた外部コンデンサへ任意に結合するように構成されたリニアレギュレータモジュールと、前記ノードを通じて前記ＡＳＩＣ装置の内部コンデンサへ結合するキャップレスレギュレータモジュールと、を備える電子機器を操作する方法であって、
   前記ＡＳＩＣ装置への電力投入を開始するために前記ＡＳＩＣ装置へ電力を印加するステップと、
   前記ＡＳＩＣ装置の電力投入時に前記ＡＳＩＣ装置に電力を提供するため、前記リニアレギュレータモジュールと前記キャップレスレギュレータモジュールとのうち、いずれか一方を選出するステップと、
   前記ＡＳＩＣ装置の電力投入を完了するステップと、
   前記ＡＳＩＣ装置の電力投入後に前記ＡＳＩＣ装置へ電力を供給するため、前記リニアレギュレータモジュールとキャプレスレギュレータモジュールとのうち、いずれか一方を選択するステップと、を含み、
   前記ＡＳＩＣ装置は、前記ＡＳＩＣ装置の少なくとも一部分の初期電力投入完了に先立ち、前記リニアレギュレータモジュールと前記キャップレスレギュレータモジュールとのうち、いずれか一方のデフォルト選出を使用するように当初構成される方法。
7. 請求項６記載の方法において、
   前記選出するステップは、前記ＡＳＩＣ装置内で制御ロジックを実行することによって達成される方法。
8. 請求項６記載の方法において、
   前記選出するステップは、レギュレータ選出信号に応答し、前記リニアレギュレータモジュールと前記キャップレスレギュレータモジュールとのうち、予め決まっているいずれか一方のモジュールを使用することにより達成される方法。
9. 請求項８記載の方法において、
   前記レギュレータ選出信号は、前記ＡＳＩＣ装置によりアクセス可能なコンフィギュレーションレジスタの記憶状態に応答する方法。
10. 請求項６記載の方法において、
    前記選出するステップは、前記ＡＳＩＣ装置に結合されたピンの状態に応答する方法。
11. 請求項６記載の方法において、
    前記選択するステップは、前記ＡＳＩＣ装置内で制御ロジックを実行することによって達成される方法。
12. 請求項１１記載の方法において、
    前記選択するステップは、前記ＡＳＩＣ装置によりアクセス可能なコンフィギュレーションレジスタの記憶状態に応答する方法。
13. 請求項１１記載の方法において、
    前記選択するステップは、前記ＡＳＩＣ装置に結合されたピンの状態に応答する方法。

Images